JP3785972B2 - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP3785972B2 JP3785972B2 JP2001270995A JP2001270995A JP3785972B2 JP 3785972 B2 JP3785972 B2 JP 3785972B2 JP 2001270995 A JP2001270995 A JP 2001270995A JP 2001270995 A JP2001270995 A JP 2001270995A JP 3785972 B2 JP3785972 B2 JP 3785972B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- unit
- input signal
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号処理回路に係り、特に、例えばウォブル信号等の２値化された入力信号の品質に応じた信号を出力する信号処理回路に関する。
【０００２】
【従来の技術】
従来より、ＣＤやＤＶＤ等の記録型光ディスクには、情報が記録／再生されるトラックがラジアル方向に向けて蛇行するウォブルが形成されている。光ディスク装置は、ディスクが装着された際に該ディスクの表面に対向する光学ヘッドを備えている。光学ヘッドは、レーザ光をディスクに照射することによりディスクに情報を記録すると共に、ディスクからの反射光を受光することによりディスクに記録された情報に応じた再生信号を出力する。光学ヘッドにより再生された情報には、ディスクに形成されたウォブルに起因する信号（以下、ウォブル信号と称す）が含まれている。光ディスク装置は、光学ヘッドにより再生された情報からウォブル信号を抽出し、そのウォブル信号に基づいて、ディスク位置を示すアドレス情報の取得、ディスクを回転させるスピンドルモータの駆動制御、或いは、基準クロックの生成等を行う。
【０００３】
このように光ディスク装置を適正に機能させるためには、光ディスクに形成されたウォブルから、該ウォブルに適正に従ったウォブル信号を生成する必要がある。すなわち、ウォブル信号がディスクのウォブルに従って適正にかつ確実に再生されたものでないと、ディスクへの記録が中断され、更には、その記録の続行が不可能となる事態が生じ得る。従って、かかる不都合を回避するうえでは、光ディスクのウォブルから生成されたウォブル信号の品質を監視することが重要となる。
【０００４】
ウォブル信号の品質は、ウォブル信号に含まれるアドレス情報等の検出エラーが発生した際には悪化したものとなっている。従って、ウォブル信号の品質をアドレス情報の検出エラーの有無に基づいて判定することが可能である。
【０００５】
【発明が解決しようとする課題】
しかしながら、ウォブル信号に基づくアドレス情報の検出エラーは、ウォブル信号の品質がかなり悪化しない限り発生しない。このため、アドレス情報の検出エラーが検出された際には既に、ウォブル信号の品質の悪化に起因して、ディスクへの記録が中断され、更には、その記録の続行が不可能になっている可能性がある。従って、かかる点を考慮すると、ウォブル信号の品質判定をアドレス情報の検出エラーが発生したか否かに基づいて行うことは適切でない。
【０００６】
本発明は、上述の点に鑑みてなされたものであり、入力信号に含まれる情報の検出エラーが発生する前においても、２値化された入力信号の品質を判定させることが可能な信号処理回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的は、２値化された入力信号の品質に応じた信号を出力する信号処理回路であって、
所定期間中での前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントするエッジカウンタと、
前記エッジカウンタによりカウントされた前記回数に応じた信号を前記入力信号の品質を判定するための信号として出力する出力手段と、
前記出力手段により出力される信号が表す“１”以上の前記回数に応じて前記入力信号の品質を判定する品質判定手段と、
を備える信号処理回路により達成される。
【０００８】
この態様の発明において、２値化された入力信号の品質に応じた信号として、所定期間中でのその入力信号の立ち上がり及び／又は立ち下がりの回数に応じた信号が出力される。入力信号の立ち上がり及び／又は立ち下がりの回数は、その品質が劣化していない場合は一回であり、その品質が劣化するほど一回を超えた複数回となる。従って、本発明においては、入力信号の品質を判定するための信号が出力される。ところで、入力信号に含まれる情報の検出エラーは、入力信号の品質がかなり悪化した後でなければ生じない。従って、入力信号の品質を判定するための信号を出力し、その信号が表す“１”以上の前記回数に応じて入力信号の品質を判定することとすれば、上記した検出エラーが生ずる前においても入力信号の品質を判定させることが可能となる。
【０００９】
この場合、請求項２に記載する如く、請求項１記載の信号処理回路において、前記所定期間は、前記入力信号の一周期を単位として設定されていることとすればよい。
【００１０】
また、請求項３に記載する如く、請求項１又は２記載の信号処理回路において、前記入力信号からノイズ成分を除去した信号を生成するノイズ除去信号生成手段を備え、前記所定期間は、前記ノイズ除去信号生成手段により生成された信号の極性が反転する２つの時期の間であることとすれば、エッジカウンタのカウント値を、入力信号のノイズを除去した信号の極性が反転する２つの時期の間での立ち上がり又は立ち下がりの回数とすることができる。
【００１１】
この場合、請求項４に記載する如く、請求項３記載の信号処理回路において、前記ノイズ除去信号生成手段は、前記入力信号がハイレベル状態又はローレベル状態となる累積時間を計数する累積時間計数手段と、前記累積時間計数手段により計数された前記累積時間に応じてハイレベル状態をセット又はリセットすると共に、該状態に応じて前記累積時間をクリアする保持部と、により構成され、前記エッジカウンタは、前記保持部がハイレベル状態をセット又はリセットしてから次にハイレベル状態をセット又はリセットするまでの期間中での、前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントすることとすればよい。
【００１２】
また、請求項５に記載する如く、請求項４記載の信号処理回路において、前記累積時間計数手段は、前記入力信号に応じて所定のクロックを出力するゲート部と、前記ゲート部から出力される所定のクロックをカウントするカウント部と、により構成され、前記保持部は、前記カウント部のカウント値に応じてハイレベル状態をセット又はリセットし、該状態に応じて前記カウント部のカウント値をクリアすることとすればよい。
【００１３】
この場合、請求項６に記載する如く、請求項５記載の信号処理回路において、前記ゲート部は、前記入力信号がハイレベル状態にある期間だけ所定のクロックを出力する第１のゲート部と、前記入力信号がローレベル状態にある期間だけ所定のクロックを出力する第２のゲート部と、を有し、前記カウント部は、前記第１のゲート部から出力される所定のクロックをカウントする第１のカウント部と、前記第２のゲート部から出力される所定のクロックをカウントする第２のカウント部と、を有し、前記保持部は、前記第１のカウント部のカウント値が第１のカウント値に達した場合に、ハイレベル状態をセットしかつ前記第２のカウント部のカウント値をクリアすると共に、前記第２のカウント部のカウント値が第２のカウント値に達した場合に、ハイレベル状態をリセットしかつ前記第１のカウント部のカウント値をクリアすることとすればよい。
【００１４】
また、請求項７に記載する如く、請求項５記載の信号処理回路において、前記カウント部のカウント値が所定値に達した場合に前記エッジカウンタのカウント値をラッチするラッチ回路と、前記カウント部の出力を所定の時間だけ遅延させる遅延回路と、を備え、前記エッジカウンタは、前記遅延回路の出力に応じてクリアされることとしてもよい。
【００１７】
この場合、上記した信号処理回路において、前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が所定回数を超える場合、前記入力信号の品質が悪化していると判定することとしてもよい。
【００１８】
また、上記した信号処理回路において、前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が多いほど、前記入力信号の品質の悪化度合いが大きいと判定することとしてもよい。
【００１９】
ところで、上記した信号処理回路において、前記出力手段により出力された信号が表す前記回数が所定回数を超えた場合、前記入力信号に異常が生じているとして所定の警告を行う警告手段を備える信号処理回路は、使用者に入力信号の品質異常を知らせるうえで有効である。
【００２０】
この態様の発明において、所定期間中での入力信号の立ち上がり及び／又は立ち下がりの回数が所定回数を超えた場合、所定の警告が行われる。このため、使用者に、入力信号の品質に異常が生じていることを知らせることができる。
【００２１】
【発明の実施の形態】
図１は、本発明の一実施例である光ディスク装置１０のブロック構成図を示す。また、図２は、本実施例の光ディスク装置１０に装着される光ディスクの構成を表した図を示す。
【００２２】
本実施例において、光ディスク装置１０は、例えばＤＶＤ−Ｒ／ＲＷドライブ（記録系ブロックは図面省略）であり、ＤＶＤ−Ｒ／ＲＷディスク（以下、単にディスクと称す）１２が装着されることによりそのディスク１２に対して情報の記録／再生を行う。光ディスク装置１０に装着されるディスク１２は、図２に示す如く、情報が記録／再生されるトラックとしてのグルーブ１４を有している。グルーブ１４は、ディスク１２のラジアル方向に所定の周期で蛇行している。すなわち、ディスク１２には、正弦波状のウォブル１６が形成されている。
【００２３】
図１に示す如く、光ディスク装置１０は、スピンドルモータ２０を備えている。スピンドルモータ２０は、光ディスク装置１０に装着されたディスク１２を回転させる機能を有している。スピンドルモータ２０には、スピンドルサーボ回路２２が接続されている。スピンドルサーボ回路２２は、所定の回転数でディスク１２が回転するようにスピンドルモータ２０に対して駆動指令を行う。
【００２４】
光ディスク装置１０は、また、光学系２４を備えている。光学系２４は、光学ヘッド２４ａを有しており、光学ヘッド２４ａが光ディスク装置１０に装着されたディスク１２の表面に対向するように配置されている。光学ヘッド２４ａは、レーザ光をディスク１２に照射することによりディスク１２に情報を記録すると共に、ディスク１２からの反射光を受光することによりディスク１２に記録された情報に応じた再生信号を出力する。
【００２５】
光ディスク装置１０は、また、スレッドモータ２６を備えている。スレッドモータ２６は、光学系２４を構成するキャリッジをディスク１２のラジアル方向に移動させる機能を有している。スレッドモータ２６には、送りサーボ回路２８が接続されている。送りサーボ回路２８は、所定の径方向位置に光学系２４のキャリッジが位置するようにスレッドモータ２６に対して駆動指令を行う。
【００２６】
光学系２４は、光学系２４のフォーカス／トラッキング制御を行うフォーカス・トラッキングアクチュエータ（図示せず）を有している。フォーカス・トラッキングアクチュエータには、フォーカス／トラッキングサーボ回路３０が接続されている。サーボ回路３０は、光学系２４が所定の規則に従ってフォーカス／トラッキングされるようにそのアクチュエータに対して駆動指令を行う。このようにスレッドモータ２６及びフォーカス・トラッキングアクチュエータが駆動されることにより、光学系２４がディスク１２に照射するレーザビームの位置が制御される。
【００２７】
光学系２４には、ＲＦアンプ３２が接続されている。光学ヘッド２４ａの出力した、ディスク１２に記録された情報に応じた再生信号は、ＲＦアンプ３２に供給される。ＲＦアンプ３２は、再生信号を増幅する。ＲＦアンプ３２には、エンコード／デコード回路３４が接続されている。ＲＦアンプ３２で増幅された再生信号の主信号は、エンコード／デコード回路３４に供給される。エンコード／デコード回路３４は、ＲＦアンプ３２から供給された信号から各種のサーボ信号を抽出し、その信号を各サーボ回路に出力する。
【００２８】
光学系２４には、また、ウォブル信号処理回路３６が接続されている。光学ヘッド２４ａの出力した再生信号には、ディスク１２に形成されたウォブル１６に起因する正弦波状の信号（以下、ウォブル信号と称す）が含まれている。ウォブル信号処理回路３６は、光学ヘッド２４ａによる再生信号から正弦波状のウォブル信号を抽出し、その信号を後に詳述する如く処理する。ウォブル信号処理回路３６は、また、上記したエンコード／デコード３４に接続している。エンコード／デコード回路３４は、また、ウォブル信号処理回路３６から供給された信号を復調処理し、その信号からディスク１２のトラック位置を示すアドレス情報を抽出する。
【００２９】
エンコード／デコード回路３４には、エンコード／デコード回路４０が接続されている。エンコード／デコード回路４０は、光ディスク装置１０に装着されたディスク１２固有のＥＣＣ（Error Correcting Code）のエンコード／デコード、ヘッダの検出等の処理を行う。エンコード／デコード回路４０は、ＲＡＭ４２を有している。ＲＡＭ４２は、エンコード／デコード回路４０における処理の作業用記憶領域として用いられる。
【００３０】
エンコード／デコード回路４０には、インタフェース／バッファコントローラ４４が接続されている。インタフェース／バッファコントローラ４４は、ホストコンピュータ４６に接続しており、ホストコンピュータ４６とのデータの送受、データバッファの制御を行う。インタフェース／バッファコントローラ４４は、ＲＡＭ４８を有している。ＲＡＭ４８は、インタフェース／バッファコントローラ４０の作業用記憶領域として用いられる。
【００３１】
エンコード／デコード回路３４，４０、及びインタフェース／バッファコントローラ４４には、ＣＰＵ５０が接続されている。ＣＰＵ５０は、ホストコンピュータ４６からの指令に基づいて光ディスク装置１０全体の制御、具体的には、上記したスピンドルサーボ回路２２、送りサーボ回路２８、及びフォーカス／トラッキングサーボ回路３０による制御、並びに、光学系２４におけるレーザの制御等を行う。ＣＰＵ５０には、警報スピーカ５２及び警告ランプ５４が接続されている。ＣＰＵ５０は、光ディスク装置１０の制御について異常が生じた場合に警報スピーカ５２及び警告ランプ５４を駆動する。警報スピーカ５２及び警告ランプ５４は、ＣＰＵ５０からの指令に従って光ディスク装置１０の異常について警報・警告を行う。
【００３２】
図３は、本実施例における光ディスク装置１０のウォブル信号処理回路３６内のブロック構成図を示す。ウォブル信号処理回路３６は、パルス信号生成回路６０を備えている。パルス信号生成回路６０には、光学系２４の光学ヘッド２４ａからＦＭ変調されたウォブル信号が供給されている。パルス信号生成回路６０は、まず、ウォブル信号として供給されたＦＭ変調信号をゼロレベルと比較する。そして、ＦＭ変調信号のレベルが“０”以上である場合はハイレベル信号を、一方、ＦＭ変調信号のレベルが“０”より小さい場合はローレベル信号を出力することにより、ウォブル信号をディジタルデータに変換してＦＭパルス信号を生成する。
【００３３】
パルス信号生成回路６０の出力端子は、ＡＮＤゲート６２に接続していると共に、反転回路６４を介してＡＮＤゲート６６に接続している。ＡＮＤゲート６２，６６には共に、ＣＰＵ５０から一定時間間隔の基準クロックが供給されている。ＡＮＤゲート６２は、パルス信号生成回路６０でＦＭパルス信号に変換された結果得られたウォブル信号がハイレベルにある際にＣＰＵ５０からの基準クロックを通過させる。ＡＮＤゲート６２の出力端子には、ハイゲートカウンタ６８のクロック入力端子が接続されている。ＡＮＤゲート６２を通過した基準クロックは、ハイゲートカウンタ６８に供給される。ハイゲートカウンタ６８は、供給された基準クロックをカウントする機能を有している。ハイゲートカウンタ６８の出力端子は、ＲＳフリップフロップ７０のセット端子に接続している。ハイゲートカウンタ６８は、基準クロックをカウントして得たカウント値のうち第ｉ桁の値ＱiをＲＳフリップフロップ７０のセット端子に供給する。
【００３４】
反転回路６４は、パルス信号生成回路６０でＦＭパルス信号に変換されたウォブル信号を反転させ、その反転信号をＡＮＤゲート６６に供給する。ＡＮＤゲート６６は、反転回路６４からの信号がハイレベルにある際、すなわち、パルス信号生成回路６０でＦＭパルス信号に変換されたウォブル信号がローレベルにある際にＣＰＵ５０からの基準クロックを通過させる。ＡＮＤゲート６６の出力端子には、ローゲートカウンタ７２のクロック入力端子が接続されている。ＡＮＤゲート６６を通過した基準クロックは、ローゲートカウンタ７２に供給される。ローゲートカウンタ７２は、供給された基準クロックをカウントする機能を有している。ローゲートカウンタ７２の出力端子は、ＲＳフリップフロップ７０のリセット端子に接続している。ローゲートカウンタ７２は、基準クロックをカウントして得たカウント値のうち第ｉ桁の値ＱiをＲＳフリップフロップ７０のリセット端子に供給する。
【００３５】
すなわち、ＲＳフリップフロップ７０は、ハイゲートカウンタ６８の第ｉ桁の値Ｑiが立ち上がったとき、非反転出力Ｑをセット（すなわち、ハイレベルに）し、反転出力インバータＱをリセット（すなわち、ローレベルに）する。また、ＲＳプリップフロップ７０は、ローゲートカウンタ７２の第ｉ桁の値Ｑiが立ち上がったとき、非反転出力Ｑをリセットし、反転出力インバータＱをセットする。
【００３６】
ＲＳプリップフロップ７０の非反転出力端子Ｑは、ハイゲートカウンタ６８のクリア端子に接続している。ハイゲートカウンタ６８は、ＲＳプリップフロップ７０の非反転出力Ｑがハイレベルにあるときにクリアされる。また、ＲＳプリップフロップ７０の反転出力インバータＱは、ローゲートカウンタ７２のクリア端子に接続している。ローゲートカウンタ７２は、ＲＳプリップフロップ７０の反転出力インバータＱがハイレベルにあるときにクリアされる。
【００３７】
ＲＳプリップフロップ７０の非反転出力端子Ｑは、また、Ｄフリップフロップ７４のデータ端子に接続していると共に、ＥＸ−ＯＲゲート７６に接続している。Ｄフリップフロップ７４のクロック端子には、上記したＣＰＵ５０からの基準クロックが供給されている。Ｄフリップフロップ７４は、基準クロックが立ち上がるときのデータ端子に現れるレベルを保持して出力する。Ｄフリップフロップ７４の出力端子Ｑは、Ｄフリップフロップ７８のデータ端子に接続し、上記したＥＸ−ＯＲゲート７６に接続していると共に、ＥＸ−ＯＲゲート８０に接続している。ＥＸ−ＯＲゲート７６は、ＲＳフリップフロップ７０の非反転出力ＱとＤフリップフロップ７４の出力との排他的論理和を出力する。
【００３８】
Ｄフリップフロップ７８のクロック端子には、上記したＣＰＵ５０からの基準クロックが供給されている。Ｄフリップフロップ７８は、基準クロックが立ち上がるときのデータ端子に現れるレベルを保持して出力する。Ｄフリップフロップ７８の出力端子Ｑは、上記したＥＸ−ＯＲゲート８０に接続している。ＥＸ−ＯＲゲート８０は、Ｄフリップフロップ７４の出力とＤフリップフロップ７８の出力との排他的論理和を出力する。
【００３９】
ＥＸ−ＯＲゲート８０の出力端子は、カウンタ８２のクリア端子に接続している。カウンタ８２には、ＣＰＵ５０からの基準クロックが供給されている。カウンタ８２は、基準クロックをカウントすると共に、ＥＸ−ＯＲゲート８０の出力がハイレベルにある場合にカウント値をクリアする。カウンタ８２の出力端子は、ラッチ８４に接続している。上記したＥＸ−ＯＲゲート７６の出力端子は、ラッチ８４のラッチ端子に接続している。ラッチ８４は、ＥＸ−ＯＲゲート７６の出力が立ち上がった際にカウンタ８２から供給されるカウント値をラッチする。
【００４０】
ラッチ８４の出力端子には、ディジタルＬＰＦ（Low Pass Filter）８６が接続されている。ディジタルＬＰＦ８６は、ラッチ８４から供給されたディジタル値であるカウント値について低域通過処理を行い、ノイズを除去する。従って、ウォブル信号処理回路３６は、ディスク１２にアドレス情報に従って形成されたウォブル１６によるウォブル信号を正弦波状のＦＭ変調された信号からディジタル信号に変換し、エンコード／デコード３４に供給する。
【００４１】
ローゲートカウンタ７２の出力端子は、また、遅延回路８８の入力端子に接続している。遅延回路８８には、ＣＰＵ５０からの基準クロックが供給されている。遅延回路８８は、ローゲートカウンタ７２の出力がハイレベルになった際、次のクロックが入力されるまで出力をローレベルとし、クロックが入力された場合に出力をハイレベルとすると共に、その次のクロックが入力された場合に出力をローレベルとする。遅延回路８８の出力端子は、カウンタ９０のクリア端子に接続している。カウンタ９０には、パルス信号生成回路６０が接続されており、ＦＭパルス信号に２値化変換されたウォブル信号が供給される。カウンタ９０は、ウォブル信号のローレベルからハイレベルへの立ち上がりエッジ回数をカウントすると共に、遅延回路８８の出力がハイレベルにある場合にそのカウント値をクリアする。
【００４２】
カウンタ９０の出力端子は、ラッチ９２の入力端子に接続している。上記したローゲートカウンタ７２の出力端子は、更に、ラッチ９２のラッチ端子に接続している。ラッチ９２は、ローゲートカウンタ７２の出力が立ち上がった際にカウンタ９０から供給されているカウント値をラッチする。ラッチ９２の出力端子には、上記したＣＰＵ５０が接続されている。ＣＰＵ５０は、ラッチ９２でラッチされたカウント値に基づいて、ＦＭパルス信号となっているウォブル信号のローレベルからハイレベルへの立ち上がりエッジ回数を検出する。
【００４３】
次に、図４を参照して、図３に示すウォブル信号処理回路３６の動作について説明する。
【００４４】
図４は、本実施例のウォブル信号処理回路の動作波形を表した図を示す。尚、図４（Ａ）にはパルス信号生成回路６０の出力波形が、図４（Ｂ）には基準クロックが、図４（Ｃ）にはＡＮＤゲート６２の出力波形が、図４（Ｄ）には反転回路６４の出力波形が、図４（Ｅ）にはＡＮＤゲート６６の出力波形が、図４（Ｆ）にはハイゲートカウンタ６８の出力波形が、図４（Ｇ）にはローゲートカウンタ７２の出力波形が、図４（Ｈ）にはＲＳフリップフロップ７０の非反転出力波形が、図４（Ｉ）にはＲＳフリップフロップ７０の反転出力波形が、図４（Ｊ）にはＤフリップフロップ７４の出力波形が、図４（Ｋ）にはＤフリップフロップ７８の出力波形が、図４（Ｌ）にはＥＸ−ＯＲゲート７６の出力波形が、図４（Ｍ）にはＥＸ−ＯＲゲート８０の出力波形が、図４（Ｎ）には遅延回路８８の出力波形が、それぞれ示されている。
【００４５】
パルス信号生成回路６０で生成されたパルス状のウォブル信号がローレベルに維持されている状況下（時刻ｔ１（又は時刻ｔ９）以前）においては、ＲＳフリップフロップ７０の非反転出力Ｑはローレベルに維持され、反転出力インバータＱはハイレベルに維持されている。このため、ローゲートカウンタ７２は図４（Ｇ）に示す如くクリア状態とされている。かかる状態から図４（Ａ）に示す如く時刻ｔ１においてパルス状のウォブル信号がハイレベルに変化すると、その間だけＡＮＤゲート６２が図４（Ｃ）に示す如く基準クロックを通過させることにより、ハイゲートカウンタ６８がクロックのカウントを開始する。尚、パルス状のウォブル信号がハイレベルからローレベルに変化した場合は、ＡＮＤゲート６２が基準クロックを通過させないので、ハイゲートカウンタ６８はクロックのカウントを中断する。
【００４６】
ハイゲートカウンタ６８がＲＳフリップフロップ７０のセット端子に例えば第３桁の値Ｑ3を供給するものとすると、ハイゲートカウンタ６８は、クロックを８カウントするまではＲＳフリップフロップ７０のセット端子にローレベル信号を供給する。そして、時刻ｔ２（又は時刻ｔ１０）においてクロックを８カウントした場合、ＲＳフリップフロップ７０のセット端子に図４（Ｆ）に示す如くハイレベル信号を供給する。セット端子にハイレベル信号が供給されると、ＲＳフリップフロップ７０の非反転出力Ｑは図４（Ｈ）に示す如くハイレベルに反転し、反転出力インバータＱは図４（Ｉ）に示す如くローレベルに反転する。ＲＳフリップフロップ７０の非反転出力Ｑがハイレベルになると、ハイゲートカウンタ６８はクリア状態とされる。また、ＲＳフリップフロップ７０の反転出力インバータＱがローレベルになると、ローレベルカウンタ７２のクリア状態が解除される。
【００４７】
また、ＲＳフリップフロップ７０の非反転出力Ｑがハイレベルに反転すると、Ｄフリップフロップ７４の出力は次のクロックが入力されるまでローレベルを維持する。かかる状態が実現される場合は、ＥＸ−ＯＲゲート７６の２つの入力がローレベルとハイレベルとになるので、ＥＸ−ＯＲゲート７６の出力は図４（Ｌ）に示す如くローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート７６の出力がハイレベルに反転すると、そのアップエッジでラッチ８４はカウンタ８２の出力をラッチする。
【００４８】
その後、時刻ｔ３（又は時刻ｔ１１）においてクロックが入力されると、Ｄフリップフロップ７４の出力が図４（Ｊ）に示す如くハイレベルに反転し、ＥＸ−ＯＲゲート７６の２つの入力が共にハイレベルとなる。この場合、ＥＸ−ＯＲゲート７６の出力はハイレベルからローレベルに反転する。また、Ｄフリップフロップ７４の出力がハイレベルに反転すると、Ｄフリップフロップ７８の出力は次のクロックが入力されるまでローレベルを維持する。かかる状態が実現される場合は、ＥＸ−ＯＲゲート８０の２つの入力がローレベルとハイレベルとになるので、ＥＸ−ＯＲゲート８０の出力は図４（Ｍ）に示す如くローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート８０の出力がハイレベルに反転すると、カウンタ８２のカウント値はクリアされる。従って、カウンタ８２のカウント値はラッチ８４にラッチされた直後にクリアされる。
【００４９】
その後、時刻ｔ４（又は時刻ｔ１２）においてクロックが入力されると、Ｄフリップフロップ７８の出力が図４（Ｋ）に示す如くハイレベルに反転し、ＥＸ−ＯＲゲート８０の２つの入力が共にハイレベルとなる。この場合、ＥＸ−ＯＲゲート８０の出力はハイレベルからローレベルに反転する。ＥＸ−ＯＲゲート８０の出力がローレベル状態になると、カウンタ８２のクリア状態が解除される。
【００５０】
次に、時刻ｔ５（又は時刻ｔ１３）においてパルス状のウォブル信号がハイレベルからローレベルに変化すると、その間だけＡＮＤゲート６６が図４（Ｅ）に示す如く基準クロックを通過させることによりローゲートカウンタ７２はクロックのカウントを行う。尚、パルス状のウォブル信号がローレベルからハイレベルに変化した場合は、ＡＮＤゲート６６が基準クロックを通過させないので、ローゲートカウンタ７２はクロックのカウントを中断する。
【００５１】
ローゲートカウンタ７２がＲＳフリップフロップ７０のリセット端子に例えば第３桁の値Ｑ3を供給するものとすると、ローゲートカウンタ７２の出力は、クロックを８カウントするまではローレベルに維持される。そして、時刻ｔ６（又は時刻ｔ１４）においてクロックが８カウントされた場合、図４（Ｇ）に示す如くハイレベルに反転する。この場合、ＲＳフリップフロップ７０のリセット端子、ラッチ９２のラッチ端子、及び遅延回路８８にはハイレベルの信号が供給される。
【００５２】
ＲＳフリップフロップ７０のリセット端子にハイレベル信号が供給されると、ＲＳフリップフロップ７０の非反転出力Ｑはローレベルに反転しリセットされ、反転出力インバータＱはハイレベルに反転する。ＲＳフリップフロップ７０の非反転出力Ｑがリセットされると、ハイゲートカウンタ６８のクリア状態は解除される。また、ＲＳフリップフロップ７０の反転出力インバータＱがハイレベルになると、ローレベルカウンタ７２はクリア状態とされる。ラッチ９２のラッチ端子にハイレベルの信号が供給されると、ラッチ９２は、そのアップエッジでカウンタ９０の出力をラッチする。
【００５３】
また、ＲＳフリップフロップ７０の非反転出力Ｑがローレベルに反転すると、Ｄフリップフロップ７４の出力は次のクロックが入力されるまでハイレベルを維持するので、ＥＸ−ＯＲゲート７６の２つの入力がハイレベルとローレベルとになり、その出力がローレベルからハイレベルに反転する。この場合、ラッチ８４は、そのアップエッジでその時点におけるカウンタ８２のカウント値をラッチする。
【００５４】
その後、時刻ｔ７（又は時刻ｔ１５）においてクロックが入力されると、Ｄフリップフロップ７４の出力がローレベルに反転し、ＥＸ−ＯＲゲート７６の２つの入力が共にローレベルとなり、その出力がハイレベルからローレベルに反転する。また、Ｄフリップフロップ７４の出力がローレベルに反転すると、Ｄフリップフロップ７８の出力は次のクロックが入力されるまでハイレベルを維持するので、ＥＸ−ＯＲゲート８０の２つの入力がハイレベルとローレベルとになり、その出力がローレベルからハイレベルに反転する。この場合には、カウンタ８２のカウント値がクリアされる。
【００５５】
また、時刻ｔ７（又は時刻ｔ１５）においてクロックが入力されると、遅延回路８８の出力がローレベルからハイレベルに反転する。この場合には、カウンタ９０のカウント値がクリアされる。従って、カウンタ９０のカウント値はラッチ９２にラッチされた直後にクリアされる。
【００５６】
その後、時刻ｔ８においてクロックが入力されると、Ｄフリップフロップ７８の出力がローレベルに反転し、ＥＸ−ＯＲゲート８０の２つの入力が共にローレベルとなるので、ＥＸ−ＯＲゲート８０の出力はハイレベルからローレベルに反転する。この場合には、カウンタ８２のクリア状態が解除される。また、時刻ｔ８においてクロックが入力されると、遅延回路８８の出力がハイレベルからローレベルへ反転する。この場合には、カウンタ９０のクリア状態が解除される。
【００５７】
かかる構成においては、パルス信号に２値化変換された結果得られたウォブル信号がハイレベルにある状態でのみハイゲートカウンタ６８が基準クロックの回数をカウントし、その結果、その回数が所定の値に達した場合にウォブル信号がハイレベルになったと判定される。また、ウォブル信号がローレベルにある状態でのみローゲートカウンタ７２が基準クロックの回数をカウントし、その結果、その回数が所定の値に達した場合にウォブル信号がローレベルになったと判定される。すなわち、ウォブル信号がハイレベルになったか否かを判定するための基準クロックの回数は、ウォブル信号がローレベルにある状態ではカウントされず、また、ウォブル信号がローレベルになったか否かを判定するための基準クロックの回数は、ウォブル信号がハイレベルにある状態ではカウントされない。
【００５８】
このため、本実施例においては、パルス信号生成回路６０でパルス信号に２値化変換されたウォブル信号がノイズを含んでいる場合にも、一回目のノイズに起因して基準クロックの回数のカウントがその後継続して行われてしまう事態は回避される。従って、２値化されたウォブル信号におけるハイレベル期間の検出及びローレベル期間の検出を共にノイズの影響を軽減しつつ行うことが可能となっている。
【００５９】
また、かかる構成においては、カウンタ９０のクリア状態が解除された後、そのカウンタ９０がラッチされるまでの期間、具体的には、ウォブル信号がハイレベルからローレベルに変化したと判定された後、次にハイレベルからローレベルに変化したと判定されるまでの期間に、パルス信号生成回路６０で２値化されたウォブル信号がローレベルからハイレベルへ変化した回数、すなわち、ウォブル信号の立ち上がりエッジ回数が計数される。
【００６０】
ウォブル信号がディスク１２のウォブル１６に従って適正に２値化されている場合には、ウォブル信号にノイズは重畳されていないので、ウォブル信号の一周期期間中に立ち上がる回数は一回であるが、２値化されたウォブル信号がノイズの影響を受けていると、ウォブル信号の一周期期間中に立ち上がる回数が一回を超える複数回となる。ウォブル信号に重畳したノイズが過大となるほど、その立ち上がりエッジ回数は多くなり、パルス信号生成回路６０でパルス信号に２値化変換されたウォブル信号の品質は悪化していることとなる。従って、一周期期間中での、パルス信号生成回路６０でパルス信号に変換されたウォブル信号の立ち上がりエッジ回数を計数することとすれば、そのウォブル信号の品質を判定することが可能となる。
【００６１】
図５は、本実施例においてウォブル信号の品質を判定する手法を説明するための図を示す。尚、図５には、一周期期間中にウォブル信号の立ち上がりエッジ回数が、▲１▼一回である場合（基本検出周期１）、▲２▼２回である場合（基本検出周期２）、及び、▲３▼４回である場合（基本検出周期３）を、それぞれ示している。
【００６２】
本実施例において、カウンタ９０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数を出力する。そして、その出力は、ＣＰＵ５０に供給されている。ＣＰＵ５０は、ウォブル信号の一周期期間中におけるその信号の立ち上がりエッジ回数に基づいてウォブル信号の品質を判定する。具体的には、供給された立ち上がりエッジ回数が一回である場合は、ウォブル信号は劣化しておらず、その品質は悪化していないと判定し、また、立ち上がりエッジ回数が一回を超えて複数回に至っている場合は、ウォブル信号にノイズが重畳しており、その品質は悪化していると判定する。そして、その立ち上がりエッジ回数が多いほど、ウォブル信号の注入ノイズが大きく、その品質の悪化が進んでいると判定する。
【００６３】
尚、ＣＰＵ５０は、ウォブル信号の複数周期期間中における立ち上がりエッジ回数を検出し、その回数に基づいてウォブル信号の品質を判定することとしてもよい。すなわち、ウォブル信号の一周期である基本検出周期をｎ（自然数）個合わせた期間をウォブル信号の立ち上がりエッジの回数を検出するための検出周期（＝（基本検出周期）＊ｎ）として設定しておき、その検出周期での立ち上がりエッジ回数に基づいてウォブル信号の品質を判定することとしてもよい。この場合においても、ウォブル信号の立ち上がりエッジ回数が所定値を超えた場合にその品質が悪化していると判定し、また、そのエッジ回数が多いほど品質の悪化が進行していると判定できる。
【００６４】
また、検出周期中における各基本検出周期での立ち上がりエッジ回数をそれぞれ検出し、そのうちの最大エッジ回数に基づいて品質判定することとしてもよい。また、各基本検出周期での立ち上がりエッジ回数に許容範囲を設け、そのエッジ回数が例えば３回以内である場合は品質は悪化していないと判定し、３回を超える場合は品質異常が生じていると判定することとしてもよい。
【００６５】
このように、本実施例によれば、パルス信号生成回路６０で生成されたパルス状のウォブル信号の品質状態に応じた立ち上がりエッジ回数をカウンタ９０から出力することができ、その回数に基づいてウォブル信号の品質判定を段階的に木目細かく行わせることができる。
【００６６】
図６は、ウォブル信号の品質判定を、▲１▼本実施例の手法を用いて行った場合と、▲２▼ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーが発生したか否かに基づいて行った場合（以下、この手法を対比例と称す）とを比較した図を示す。尚、図６は、光学系２４のフォーカスオフセット、トラッキングオフセット、又はチルトオフセットを横軸とし、また、判定されるウォブル信号の品質を縦軸として、▲１▼本実施例の場合を実線で、▲２▼対比例の場合を一点鎖線でそれぞれ表している。
【００６７】
ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーは、図６に一点鎖線で示す如く、フォーカスオフセット、トラッキングオフセット、及びチルトオフセットが最適オフセットからかなり離間しない限り発生しない。すなわち、これらのオフセットが最適オフセットに近いものであると、アドレス情報の検出エラーが生ずることはない。このため、アドレス情報の検出エラーの有無に基づいてウォブル信号の品質判定を行う対比例の構成では、ウォブル信号の品質を木目細かく正確に判定することは不可能である。
【００６８】
これに対して、本実施例において、ウォブル信号の品質判定は、ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーの有無に関わらず行われる。フォーカスオフセット、トラッキングオフセット、及びチルトオフセットが最適オフセットからずれるほど、それに伴ってウォブル信号の品質は悪化するものである。従って、本実施例の手法によれば、アドレス情報の検出エラーが発生する前においてもウォブル信号の品質を判定することができ、木目細かく正確にウォブル信号の品質判定を行うことが可能となっている。
【００６９】
尚、本実施例において、ＣＰＵ５０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数が所定の回数（例えば３回）を超えた場合に、警報スピーカ５２及び警告ランプ５４を駆動することとしてもよい。かかる構成によれば、光ディスク装置１０で生成されるウォブル信号に異常が生じていることを使用者に知らせることが可能となる。
【００７０】
また、ＣＰＵ５０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数が所定の回数（例えば２回）を超えた場合に、フォーカスオフセット、トラッキングオフセット、又はチルトオフセットを最適オフセットに近づくように各種制御を行うこととしてもよい。かかる構成によれば、ウォブル信号の品質を最良とすることが可能となる。
【００７１】
ところで、上記の実施例においては、パルス信号に変換されたウォブル信号の一周期期間中での立ち上がりエッジ回数を計数する構成としているが、ウォブル信号の立ち下がり回数を計数する構成に適用することも可能である。
【発明の効果】
上述の如く、請求項１乃至９記載の発明によれば、２値化された入力信号の品質を判定するための信号を出力するので、入力信号に含まれる情報の検出エラーが発生する前においても、２値化された入力信号の品質を判定させることができる。
【００７３】
また、請求項１０記載の発明によれば、使用者に入力信号の品質異常を知らせることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である信号処理回路を有する光ディスク装置のブロック構成図である。
【図２】本実施例の光ディスク装置に装着される光ディスクの構成を表した図である。
【図３】本実施例における光ディスク装置の信号処理回路内のブロック構成図である。
【図４】本実施例の信号処理回路の動作波形を表した図である。
【図５】本実施例においてウォブル信号の品質を判定する手法を説明するための図である。
【図６】ウォブル信号の品質判定を、▲１▼本実施例の手法を用いて行った場合と、▲２▼対比例の手法を用いて行った場合とを比較した図である。
【符号の説明】
１０ 光ディスク装置
１２ ＤＶＤ−Ｒ／ＲＷディスク
１４ グルーブ（トラック）
１６ ウォブル
３６ ウォブル信号処理回路
６０ パルス信号生成回路
９０ カウンタ
９２ ラッチ
【発明の属する技術分野】
本発明は、信号処理回路に係り、特に、例えばウォブル信号等の２値化された入力信号の品質に応じた信号を出力する信号処理回路に関する。
【０００２】
【従来の技術】
従来より、ＣＤやＤＶＤ等の記録型光ディスクには、情報が記録／再生されるトラックがラジアル方向に向けて蛇行するウォブルが形成されている。光ディスク装置は、ディスクが装着された際に該ディスクの表面に対向する光学ヘッドを備えている。光学ヘッドは、レーザ光をディスクに照射することによりディスクに情報を記録すると共に、ディスクからの反射光を受光することによりディスクに記録された情報に応じた再生信号を出力する。光学ヘッドにより再生された情報には、ディスクに形成されたウォブルに起因する信号（以下、ウォブル信号と称す）が含まれている。光ディスク装置は、光学ヘッドにより再生された情報からウォブル信号を抽出し、そのウォブル信号に基づいて、ディスク位置を示すアドレス情報の取得、ディスクを回転させるスピンドルモータの駆動制御、或いは、基準クロックの生成等を行う。
【０００３】
このように光ディスク装置を適正に機能させるためには、光ディスクに形成されたウォブルから、該ウォブルに適正に従ったウォブル信号を生成する必要がある。すなわち、ウォブル信号がディスクのウォブルに従って適正にかつ確実に再生されたものでないと、ディスクへの記録が中断され、更には、その記録の続行が不可能となる事態が生じ得る。従って、かかる不都合を回避するうえでは、光ディスクのウォブルから生成されたウォブル信号の品質を監視することが重要となる。
【０００４】
ウォブル信号の品質は、ウォブル信号に含まれるアドレス情報等の検出エラーが発生した際には悪化したものとなっている。従って、ウォブル信号の品質をアドレス情報の検出エラーの有無に基づいて判定することが可能である。
【０００５】
【発明が解決しようとする課題】
しかしながら、ウォブル信号に基づくアドレス情報の検出エラーは、ウォブル信号の品質がかなり悪化しない限り発生しない。このため、アドレス情報の検出エラーが検出された際には既に、ウォブル信号の品質の悪化に起因して、ディスクへの記録が中断され、更には、その記録の続行が不可能になっている可能性がある。従って、かかる点を考慮すると、ウォブル信号の品質判定をアドレス情報の検出エラーが発生したか否かに基づいて行うことは適切でない。
【０００６】
本発明は、上述の点に鑑みてなされたものであり、入力信号に含まれる情報の検出エラーが発生する前においても、２値化された入力信号の品質を判定させることが可能な信号処理回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的は、２値化された入力信号の品質に応じた信号を出力する信号処理回路であって、
所定期間中での前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントするエッジカウンタと、
前記エッジカウンタによりカウントされた前記回数に応じた信号を前記入力信号の品質を判定するための信号として出力する出力手段と、
前記出力手段により出力される信号が表す“１”以上の前記回数に応じて前記入力信号の品質を判定する品質判定手段と、
を備える信号処理回路により達成される。
【０００８】
この態様の発明において、２値化された入力信号の品質に応じた信号として、所定期間中でのその入力信号の立ち上がり及び／又は立ち下がりの回数に応じた信号が出力される。入力信号の立ち上がり及び／又は立ち下がりの回数は、その品質が劣化していない場合は一回であり、その品質が劣化するほど一回を超えた複数回となる。従って、本発明においては、入力信号の品質を判定するための信号が出力される。ところで、入力信号に含まれる情報の検出エラーは、入力信号の品質がかなり悪化した後でなければ生じない。従って、入力信号の品質を判定するための信号を出力し、その信号が表す“１”以上の前記回数に応じて入力信号の品質を判定することとすれば、上記した検出エラーが生ずる前においても入力信号の品質を判定させることが可能となる。
【０００９】
この場合、請求項２に記載する如く、請求項１記載の信号処理回路において、前記所定期間は、前記入力信号の一周期を単位として設定されていることとすればよい。
【００１０】
また、請求項３に記載する如く、請求項１又は２記載の信号処理回路において、前記入力信号からノイズ成分を除去した信号を生成するノイズ除去信号生成手段を備え、前記所定期間は、前記ノイズ除去信号生成手段により生成された信号の極性が反転する２つの時期の間であることとすれば、エッジカウンタのカウント値を、入力信号のノイズを除去した信号の極性が反転する２つの時期の間での立ち上がり又は立ち下がりの回数とすることができる。
【００１１】
この場合、請求項４に記載する如く、請求項３記載の信号処理回路において、前記ノイズ除去信号生成手段は、前記入力信号がハイレベル状態又はローレベル状態となる累積時間を計数する累積時間計数手段と、前記累積時間計数手段により計数された前記累積時間に応じてハイレベル状態をセット又はリセットすると共に、該状態に応じて前記累積時間をクリアする保持部と、により構成され、前記エッジカウンタは、前記保持部がハイレベル状態をセット又はリセットしてから次にハイレベル状態をセット又はリセットするまでの期間中での、前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントすることとすればよい。
【００１２】
また、請求項５に記載する如く、請求項４記載の信号処理回路において、前記累積時間計数手段は、前記入力信号に応じて所定のクロックを出力するゲート部と、前記ゲート部から出力される所定のクロックをカウントするカウント部と、により構成され、前記保持部は、前記カウント部のカウント値に応じてハイレベル状態をセット又はリセットし、該状態に応じて前記カウント部のカウント値をクリアすることとすればよい。
【００１３】
この場合、請求項６に記載する如く、請求項５記載の信号処理回路において、前記ゲート部は、前記入力信号がハイレベル状態にある期間だけ所定のクロックを出力する第１のゲート部と、前記入力信号がローレベル状態にある期間だけ所定のクロックを出力する第２のゲート部と、を有し、前記カウント部は、前記第１のゲート部から出力される所定のクロックをカウントする第１のカウント部と、前記第２のゲート部から出力される所定のクロックをカウントする第２のカウント部と、を有し、前記保持部は、前記第１のカウント部のカウント値が第１のカウント値に達した場合に、ハイレベル状態をセットしかつ前記第２のカウント部のカウント値をクリアすると共に、前記第２のカウント部のカウント値が第２のカウント値に達した場合に、ハイレベル状態をリセットしかつ前記第１のカウント部のカウント値をクリアすることとすればよい。
【００１４】
また、請求項７に記載する如く、請求項５記載の信号処理回路において、前記カウント部のカウント値が所定値に達した場合に前記エッジカウンタのカウント値をラッチするラッチ回路と、前記カウント部の出力を所定の時間だけ遅延させる遅延回路と、を備え、前記エッジカウンタは、前記遅延回路の出力に応じてクリアされることとしてもよい。
【００１７】
この場合、上記した信号処理回路において、前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が所定回数を超える場合、前記入力信号の品質が悪化していると判定することとしてもよい。
【００１８】
また、上記した信号処理回路において、前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が多いほど、前記入力信号の品質の悪化度合いが大きいと判定することとしてもよい。
【００１９】
ところで、上記した信号処理回路において、前記出力手段により出力された信号が表す前記回数が所定回数を超えた場合、前記入力信号に異常が生じているとして所定の警告を行う警告手段を備える信号処理回路は、使用者に入力信号の品質異常を知らせるうえで有効である。
【００２０】
この態様の発明において、所定期間中での入力信号の立ち上がり及び／又は立ち下がりの回数が所定回数を超えた場合、所定の警告が行われる。このため、使用者に、入力信号の品質に異常が生じていることを知らせることができる。
【００２１】
【発明の実施の形態】
図１は、本発明の一実施例である光ディスク装置１０のブロック構成図を示す。また、図２は、本実施例の光ディスク装置１０に装着される光ディスクの構成を表した図を示す。
【００２２】
本実施例において、光ディスク装置１０は、例えばＤＶＤ−Ｒ／ＲＷドライブ（記録系ブロックは図面省略）であり、ＤＶＤ−Ｒ／ＲＷディスク（以下、単にディスクと称す）１２が装着されることによりそのディスク１２に対して情報の記録／再生を行う。光ディスク装置１０に装着されるディスク１２は、図２に示す如く、情報が記録／再生されるトラックとしてのグルーブ１４を有している。グルーブ１４は、ディスク１２のラジアル方向に所定の周期で蛇行している。すなわち、ディスク１２には、正弦波状のウォブル１６が形成されている。
【００２３】
図１に示す如く、光ディスク装置１０は、スピンドルモータ２０を備えている。スピンドルモータ２０は、光ディスク装置１０に装着されたディスク１２を回転させる機能を有している。スピンドルモータ２０には、スピンドルサーボ回路２２が接続されている。スピンドルサーボ回路２２は、所定の回転数でディスク１２が回転するようにスピンドルモータ２０に対して駆動指令を行う。
【００２４】
光ディスク装置１０は、また、光学系２４を備えている。光学系２４は、光学ヘッド２４ａを有しており、光学ヘッド２４ａが光ディスク装置１０に装着されたディスク１２の表面に対向するように配置されている。光学ヘッド２４ａは、レーザ光をディスク１２に照射することによりディスク１２に情報を記録すると共に、ディスク１２からの反射光を受光することによりディスク１２に記録された情報に応じた再生信号を出力する。
【００２５】
光ディスク装置１０は、また、スレッドモータ２６を備えている。スレッドモータ２６は、光学系２４を構成するキャリッジをディスク１２のラジアル方向に移動させる機能を有している。スレッドモータ２６には、送りサーボ回路２８が接続されている。送りサーボ回路２８は、所定の径方向位置に光学系２４のキャリッジが位置するようにスレッドモータ２６に対して駆動指令を行う。
【００２６】
光学系２４は、光学系２４のフォーカス／トラッキング制御を行うフォーカス・トラッキングアクチュエータ（図示せず）を有している。フォーカス・トラッキングアクチュエータには、フォーカス／トラッキングサーボ回路３０が接続されている。サーボ回路３０は、光学系２４が所定の規則に従ってフォーカス／トラッキングされるようにそのアクチュエータに対して駆動指令を行う。このようにスレッドモータ２６及びフォーカス・トラッキングアクチュエータが駆動されることにより、光学系２４がディスク１２に照射するレーザビームの位置が制御される。
【００２７】
光学系２４には、ＲＦアンプ３２が接続されている。光学ヘッド２４ａの出力した、ディスク１２に記録された情報に応じた再生信号は、ＲＦアンプ３２に供給される。ＲＦアンプ３２は、再生信号を増幅する。ＲＦアンプ３２には、エンコード／デコード回路３４が接続されている。ＲＦアンプ３２で増幅された再生信号の主信号は、エンコード／デコード回路３４に供給される。エンコード／デコード回路３４は、ＲＦアンプ３２から供給された信号から各種のサーボ信号を抽出し、その信号を各サーボ回路に出力する。
【００２８】
光学系２４には、また、ウォブル信号処理回路３６が接続されている。光学ヘッド２４ａの出力した再生信号には、ディスク１２に形成されたウォブル１６に起因する正弦波状の信号（以下、ウォブル信号と称す）が含まれている。ウォブル信号処理回路３６は、光学ヘッド２４ａによる再生信号から正弦波状のウォブル信号を抽出し、その信号を後に詳述する如く処理する。ウォブル信号処理回路３６は、また、上記したエンコード／デコード３４に接続している。エンコード／デコード回路３４は、また、ウォブル信号処理回路３６から供給された信号を復調処理し、その信号からディスク１２のトラック位置を示すアドレス情報を抽出する。
【００２９】
エンコード／デコード回路３４には、エンコード／デコード回路４０が接続されている。エンコード／デコード回路４０は、光ディスク装置１０に装着されたディスク１２固有のＥＣＣ（Error Correcting Code）のエンコード／デコード、ヘッダの検出等の処理を行う。エンコード／デコード回路４０は、ＲＡＭ４２を有している。ＲＡＭ４２は、エンコード／デコード回路４０における処理の作業用記憶領域として用いられる。
【００３０】
エンコード／デコード回路４０には、インタフェース／バッファコントローラ４４が接続されている。インタフェース／バッファコントローラ４４は、ホストコンピュータ４６に接続しており、ホストコンピュータ４６とのデータの送受、データバッファの制御を行う。インタフェース／バッファコントローラ４４は、ＲＡＭ４８を有している。ＲＡＭ４８は、インタフェース／バッファコントローラ４０の作業用記憶領域として用いられる。
【００３１】
エンコード／デコード回路３４，４０、及びインタフェース／バッファコントローラ４４には、ＣＰＵ５０が接続されている。ＣＰＵ５０は、ホストコンピュータ４６からの指令に基づいて光ディスク装置１０全体の制御、具体的には、上記したスピンドルサーボ回路２２、送りサーボ回路２８、及びフォーカス／トラッキングサーボ回路３０による制御、並びに、光学系２４におけるレーザの制御等を行う。ＣＰＵ５０には、警報スピーカ５２及び警告ランプ５４が接続されている。ＣＰＵ５０は、光ディスク装置１０の制御について異常が生じた場合に警報スピーカ５２及び警告ランプ５４を駆動する。警報スピーカ５２及び警告ランプ５４は、ＣＰＵ５０からの指令に従って光ディスク装置１０の異常について警報・警告を行う。
【００３２】
図３は、本実施例における光ディスク装置１０のウォブル信号処理回路３６内のブロック構成図を示す。ウォブル信号処理回路３６は、パルス信号生成回路６０を備えている。パルス信号生成回路６０には、光学系２４の光学ヘッド２４ａからＦＭ変調されたウォブル信号が供給されている。パルス信号生成回路６０は、まず、ウォブル信号として供給されたＦＭ変調信号をゼロレベルと比較する。そして、ＦＭ変調信号のレベルが“０”以上である場合はハイレベル信号を、一方、ＦＭ変調信号のレベルが“０”より小さい場合はローレベル信号を出力することにより、ウォブル信号をディジタルデータに変換してＦＭパルス信号を生成する。
【００３３】
パルス信号生成回路６０の出力端子は、ＡＮＤゲート６２に接続していると共に、反転回路６４を介してＡＮＤゲート６６に接続している。ＡＮＤゲート６２，６６には共に、ＣＰＵ５０から一定時間間隔の基準クロックが供給されている。ＡＮＤゲート６２は、パルス信号生成回路６０でＦＭパルス信号に変換された結果得られたウォブル信号がハイレベルにある際にＣＰＵ５０からの基準クロックを通過させる。ＡＮＤゲート６２の出力端子には、ハイゲートカウンタ６８のクロック入力端子が接続されている。ＡＮＤゲート６２を通過した基準クロックは、ハイゲートカウンタ６８に供給される。ハイゲートカウンタ６８は、供給された基準クロックをカウントする機能を有している。ハイゲートカウンタ６８の出力端子は、ＲＳフリップフロップ７０のセット端子に接続している。ハイゲートカウンタ６８は、基準クロックをカウントして得たカウント値のうち第ｉ桁の値ＱiをＲＳフリップフロップ７０のセット端子に供給する。
【００３４】
反転回路６４は、パルス信号生成回路６０でＦＭパルス信号に変換されたウォブル信号を反転させ、その反転信号をＡＮＤゲート６６に供給する。ＡＮＤゲート６６は、反転回路６４からの信号がハイレベルにある際、すなわち、パルス信号生成回路６０でＦＭパルス信号に変換されたウォブル信号がローレベルにある際にＣＰＵ５０からの基準クロックを通過させる。ＡＮＤゲート６６の出力端子には、ローゲートカウンタ７２のクロック入力端子が接続されている。ＡＮＤゲート６６を通過した基準クロックは、ローゲートカウンタ７２に供給される。ローゲートカウンタ７２は、供給された基準クロックをカウントする機能を有している。ローゲートカウンタ７２の出力端子は、ＲＳフリップフロップ７０のリセット端子に接続している。ローゲートカウンタ７２は、基準クロックをカウントして得たカウント値のうち第ｉ桁の値ＱiをＲＳフリップフロップ７０のリセット端子に供給する。
【００３５】
すなわち、ＲＳフリップフロップ７０は、ハイゲートカウンタ６８の第ｉ桁の値Ｑiが立ち上がったとき、非反転出力Ｑをセット（すなわち、ハイレベルに）し、反転出力インバータＱをリセット（すなわち、ローレベルに）する。また、ＲＳプリップフロップ７０は、ローゲートカウンタ７２の第ｉ桁の値Ｑiが立ち上がったとき、非反転出力Ｑをリセットし、反転出力インバータＱをセットする。
【００３６】
ＲＳプリップフロップ７０の非反転出力端子Ｑは、ハイゲートカウンタ６８のクリア端子に接続している。ハイゲートカウンタ６８は、ＲＳプリップフロップ７０の非反転出力Ｑがハイレベルにあるときにクリアされる。また、ＲＳプリップフロップ７０の反転出力インバータＱは、ローゲートカウンタ７２のクリア端子に接続している。ローゲートカウンタ７２は、ＲＳプリップフロップ７０の反転出力インバータＱがハイレベルにあるときにクリアされる。
【００３７】
ＲＳプリップフロップ７０の非反転出力端子Ｑは、また、Ｄフリップフロップ７４のデータ端子に接続していると共に、ＥＸ−ＯＲゲート７６に接続している。Ｄフリップフロップ７４のクロック端子には、上記したＣＰＵ５０からの基準クロックが供給されている。Ｄフリップフロップ７４は、基準クロックが立ち上がるときのデータ端子に現れるレベルを保持して出力する。Ｄフリップフロップ７４の出力端子Ｑは、Ｄフリップフロップ７８のデータ端子に接続し、上記したＥＸ−ＯＲゲート７６に接続していると共に、ＥＸ−ＯＲゲート８０に接続している。ＥＸ−ＯＲゲート７６は、ＲＳフリップフロップ７０の非反転出力ＱとＤフリップフロップ７４の出力との排他的論理和を出力する。
【００３８】
Ｄフリップフロップ７８のクロック端子には、上記したＣＰＵ５０からの基準クロックが供給されている。Ｄフリップフロップ７８は、基準クロックが立ち上がるときのデータ端子に現れるレベルを保持して出力する。Ｄフリップフロップ７８の出力端子Ｑは、上記したＥＸ−ＯＲゲート８０に接続している。ＥＸ−ＯＲゲート８０は、Ｄフリップフロップ７４の出力とＤフリップフロップ７８の出力との排他的論理和を出力する。
【００３９】
ＥＸ−ＯＲゲート８０の出力端子は、カウンタ８２のクリア端子に接続している。カウンタ８２には、ＣＰＵ５０からの基準クロックが供給されている。カウンタ８２は、基準クロックをカウントすると共に、ＥＸ−ＯＲゲート８０の出力がハイレベルにある場合にカウント値をクリアする。カウンタ８２の出力端子は、ラッチ８４に接続している。上記したＥＸ−ＯＲゲート７６の出力端子は、ラッチ８４のラッチ端子に接続している。ラッチ８４は、ＥＸ−ＯＲゲート７６の出力が立ち上がった際にカウンタ８２から供給されるカウント値をラッチする。
【００４０】
ラッチ８４の出力端子には、ディジタルＬＰＦ（Low Pass Filter）８６が接続されている。ディジタルＬＰＦ８６は、ラッチ８４から供給されたディジタル値であるカウント値について低域通過処理を行い、ノイズを除去する。従って、ウォブル信号処理回路３６は、ディスク１２にアドレス情報に従って形成されたウォブル１６によるウォブル信号を正弦波状のＦＭ変調された信号からディジタル信号に変換し、エンコード／デコード３４に供給する。
【００４１】
ローゲートカウンタ７２の出力端子は、また、遅延回路８８の入力端子に接続している。遅延回路８８には、ＣＰＵ５０からの基準クロックが供給されている。遅延回路８８は、ローゲートカウンタ７２の出力がハイレベルになった際、次のクロックが入力されるまで出力をローレベルとし、クロックが入力された場合に出力をハイレベルとすると共に、その次のクロックが入力された場合に出力をローレベルとする。遅延回路８８の出力端子は、カウンタ９０のクリア端子に接続している。カウンタ９０には、パルス信号生成回路６０が接続されており、ＦＭパルス信号に２値化変換されたウォブル信号が供給される。カウンタ９０は、ウォブル信号のローレベルからハイレベルへの立ち上がりエッジ回数をカウントすると共に、遅延回路８８の出力がハイレベルにある場合にそのカウント値をクリアする。
【００４２】
カウンタ９０の出力端子は、ラッチ９２の入力端子に接続している。上記したローゲートカウンタ７２の出力端子は、更に、ラッチ９２のラッチ端子に接続している。ラッチ９２は、ローゲートカウンタ７２の出力が立ち上がった際にカウンタ９０から供給されているカウント値をラッチする。ラッチ９２の出力端子には、上記したＣＰＵ５０が接続されている。ＣＰＵ５０は、ラッチ９２でラッチされたカウント値に基づいて、ＦＭパルス信号となっているウォブル信号のローレベルからハイレベルへの立ち上がりエッジ回数を検出する。
【００４３】
次に、図４を参照して、図３に示すウォブル信号処理回路３６の動作について説明する。
【００４４】
図４は、本実施例のウォブル信号処理回路の動作波形を表した図を示す。尚、図４（Ａ）にはパルス信号生成回路６０の出力波形が、図４（Ｂ）には基準クロックが、図４（Ｃ）にはＡＮＤゲート６２の出力波形が、図４（Ｄ）には反転回路６４の出力波形が、図４（Ｅ）にはＡＮＤゲート６６の出力波形が、図４（Ｆ）にはハイゲートカウンタ６８の出力波形が、図４（Ｇ）にはローゲートカウンタ７２の出力波形が、図４（Ｈ）にはＲＳフリップフロップ７０の非反転出力波形が、図４（Ｉ）にはＲＳフリップフロップ７０の反転出力波形が、図４（Ｊ）にはＤフリップフロップ７４の出力波形が、図４（Ｋ）にはＤフリップフロップ７８の出力波形が、図４（Ｌ）にはＥＸ−ＯＲゲート７６の出力波形が、図４（Ｍ）にはＥＸ−ＯＲゲート８０の出力波形が、図４（Ｎ）には遅延回路８８の出力波形が、それぞれ示されている。
【００４５】
パルス信号生成回路６０で生成されたパルス状のウォブル信号がローレベルに維持されている状況下（時刻ｔ１（又は時刻ｔ９）以前）においては、ＲＳフリップフロップ７０の非反転出力Ｑはローレベルに維持され、反転出力インバータＱはハイレベルに維持されている。このため、ローゲートカウンタ７２は図４（Ｇ）に示す如くクリア状態とされている。かかる状態から図４（Ａ）に示す如く時刻ｔ１においてパルス状のウォブル信号がハイレベルに変化すると、その間だけＡＮＤゲート６２が図４（Ｃ）に示す如く基準クロックを通過させることにより、ハイゲートカウンタ６８がクロックのカウントを開始する。尚、パルス状のウォブル信号がハイレベルからローレベルに変化した場合は、ＡＮＤゲート６２が基準クロックを通過させないので、ハイゲートカウンタ６８はクロックのカウントを中断する。
【００４６】
ハイゲートカウンタ６８がＲＳフリップフロップ７０のセット端子に例えば第３桁の値Ｑ3を供給するものとすると、ハイゲートカウンタ６８は、クロックを８カウントするまではＲＳフリップフロップ７０のセット端子にローレベル信号を供給する。そして、時刻ｔ２（又は時刻ｔ１０）においてクロックを８カウントした場合、ＲＳフリップフロップ７０のセット端子に図４（Ｆ）に示す如くハイレベル信号を供給する。セット端子にハイレベル信号が供給されると、ＲＳフリップフロップ７０の非反転出力Ｑは図４（Ｈ）に示す如くハイレベルに反転し、反転出力インバータＱは図４（Ｉ）に示す如くローレベルに反転する。ＲＳフリップフロップ７０の非反転出力Ｑがハイレベルになると、ハイゲートカウンタ６８はクリア状態とされる。また、ＲＳフリップフロップ７０の反転出力インバータＱがローレベルになると、ローレベルカウンタ７２のクリア状態が解除される。
【００４７】
また、ＲＳフリップフロップ７０の非反転出力Ｑがハイレベルに反転すると、Ｄフリップフロップ７４の出力は次のクロックが入力されるまでローレベルを維持する。かかる状態が実現される場合は、ＥＸ−ＯＲゲート７６の２つの入力がローレベルとハイレベルとになるので、ＥＸ−ＯＲゲート７６の出力は図４（Ｌ）に示す如くローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート７６の出力がハイレベルに反転すると、そのアップエッジでラッチ８４はカウンタ８２の出力をラッチする。
【００４８】
その後、時刻ｔ３（又は時刻ｔ１１）においてクロックが入力されると、Ｄフリップフロップ７４の出力が図４（Ｊ）に示す如くハイレベルに反転し、ＥＸ−ＯＲゲート７６の２つの入力が共にハイレベルとなる。この場合、ＥＸ−ＯＲゲート７６の出力はハイレベルからローレベルに反転する。また、Ｄフリップフロップ７４の出力がハイレベルに反転すると、Ｄフリップフロップ７８の出力は次のクロックが入力されるまでローレベルを維持する。かかる状態が実現される場合は、ＥＸ−ＯＲゲート８０の２つの入力がローレベルとハイレベルとになるので、ＥＸ−ＯＲゲート８０の出力は図４（Ｍ）に示す如くローレベルからハイレベルに反転する。ＥＸ−ＯＲゲート８０の出力がハイレベルに反転すると、カウンタ８２のカウント値はクリアされる。従って、カウンタ８２のカウント値はラッチ８４にラッチされた直後にクリアされる。
【００４９】
その後、時刻ｔ４（又は時刻ｔ１２）においてクロックが入力されると、Ｄフリップフロップ７８の出力が図４（Ｋ）に示す如くハイレベルに反転し、ＥＸ−ＯＲゲート８０の２つの入力が共にハイレベルとなる。この場合、ＥＸ−ＯＲゲート８０の出力はハイレベルからローレベルに反転する。ＥＸ−ＯＲゲート８０の出力がローレベル状態になると、カウンタ８２のクリア状態が解除される。
【００５０】
次に、時刻ｔ５（又は時刻ｔ１３）においてパルス状のウォブル信号がハイレベルからローレベルに変化すると、その間だけＡＮＤゲート６６が図４（Ｅ）に示す如く基準クロックを通過させることによりローゲートカウンタ７２はクロックのカウントを行う。尚、パルス状のウォブル信号がローレベルからハイレベルに変化した場合は、ＡＮＤゲート６６が基準クロックを通過させないので、ローゲートカウンタ７２はクロックのカウントを中断する。
【００５１】
ローゲートカウンタ７２がＲＳフリップフロップ７０のリセット端子に例えば第３桁の値Ｑ3を供給するものとすると、ローゲートカウンタ７２の出力は、クロックを８カウントするまではローレベルに維持される。そして、時刻ｔ６（又は時刻ｔ１４）においてクロックが８カウントされた場合、図４（Ｇ）に示す如くハイレベルに反転する。この場合、ＲＳフリップフロップ７０のリセット端子、ラッチ９２のラッチ端子、及び遅延回路８８にはハイレベルの信号が供給される。
【００５２】
ＲＳフリップフロップ７０のリセット端子にハイレベル信号が供給されると、ＲＳフリップフロップ７０の非反転出力Ｑはローレベルに反転しリセットされ、反転出力インバータＱはハイレベルに反転する。ＲＳフリップフロップ７０の非反転出力Ｑがリセットされると、ハイゲートカウンタ６８のクリア状態は解除される。また、ＲＳフリップフロップ７０の反転出力インバータＱがハイレベルになると、ローレベルカウンタ７２はクリア状態とされる。ラッチ９２のラッチ端子にハイレベルの信号が供給されると、ラッチ９２は、そのアップエッジでカウンタ９０の出力をラッチする。
【００５３】
また、ＲＳフリップフロップ７０の非反転出力Ｑがローレベルに反転すると、Ｄフリップフロップ７４の出力は次のクロックが入力されるまでハイレベルを維持するので、ＥＸ−ＯＲゲート７６の２つの入力がハイレベルとローレベルとになり、その出力がローレベルからハイレベルに反転する。この場合、ラッチ８４は、そのアップエッジでその時点におけるカウンタ８２のカウント値をラッチする。
【００５４】
その後、時刻ｔ７（又は時刻ｔ１５）においてクロックが入力されると、Ｄフリップフロップ７４の出力がローレベルに反転し、ＥＸ−ＯＲゲート７６の２つの入力が共にローレベルとなり、その出力がハイレベルからローレベルに反転する。また、Ｄフリップフロップ７４の出力がローレベルに反転すると、Ｄフリップフロップ７８の出力は次のクロックが入力されるまでハイレベルを維持するので、ＥＸ−ＯＲゲート８０の２つの入力がハイレベルとローレベルとになり、その出力がローレベルからハイレベルに反転する。この場合には、カウンタ８２のカウント値がクリアされる。
【００５５】
また、時刻ｔ７（又は時刻ｔ１５）においてクロックが入力されると、遅延回路８８の出力がローレベルからハイレベルに反転する。この場合には、カウンタ９０のカウント値がクリアされる。従って、カウンタ９０のカウント値はラッチ９２にラッチされた直後にクリアされる。
【００５６】
その後、時刻ｔ８においてクロックが入力されると、Ｄフリップフロップ７８の出力がローレベルに反転し、ＥＸ−ＯＲゲート８０の２つの入力が共にローレベルとなるので、ＥＸ−ＯＲゲート８０の出力はハイレベルからローレベルに反転する。この場合には、カウンタ８２のクリア状態が解除される。また、時刻ｔ８においてクロックが入力されると、遅延回路８８の出力がハイレベルからローレベルへ反転する。この場合には、カウンタ９０のクリア状態が解除される。
【００５７】
かかる構成においては、パルス信号に２値化変換された結果得られたウォブル信号がハイレベルにある状態でのみハイゲートカウンタ６８が基準クロックの回数をカウントし、その結果、その回数が所定の値に達した場合にウォブル信号がハイレベルになったと判定される。また、ウォブル信号がローレベルにある状態でのみローゲートカウンタ７２が基準クロックの回数をカウントし、その結果、その回数が所定の値に達した場合にウォブル信号がローレベルになったと判定される。すなわち、ウォブル信号がハイレベルになったか否かを判定するための基準クロックの回数は、ウォブル信号がローレベルにある状態ではカウントされず、また、ウォブル信号がローレベルになったか否かを判定するための基準クロックの回数は、ウォブル信号がハイレベルにある状態ではカウントされない。
【００５８】
このため、本実施例においては、パルス信号生成回路６０でパルス信号に２値化変換されたウォブル信号がノイズを含んでいる場合にも、一回目のノイズに起因して基準クロックの回数のカウントがその後継続して行われてしまう事態は回避される。従って、２値化されたウォブル信号におけるハイレベル期間の検出及びローレベル期間の検出を共にノイズの影響を軽減しつつ行うことが可能となっている。
【００５９】
また、かかる構成においては、カウンタ９０のクリア状態が解除された後、そのカウンタ９０がラッチされるまでの期間、具体的には、ウォブル信号がハイレベルからローレベルに変化したと判定された後、次にハイレベルからローレベルに変化したと判定されるまでの期間に、パルス信号生成回路６０で２値化されたウォブル信号がローレベルからハイレベルへ変化した回数、すなわち、ウォブル信号の立ち上がりエッジ回数が計数される。
【００６０】
ウォブル信号がディスク１２のウォブル１６に従って適正に２値化されている場合には、ウォブル信号にノイズは重畳されていないので、ウォブル信号の一周期期間中に立ち上がる回数は一回であるが、２値化されたウォブル信号がノイズの影響を受けていると、ウォブル信号の一周期期間中に立ち上がる回数が一回を超える複数回となる。ウォブル信号に重畳したノイズが過大となるほど、その立ち上がりエッジ回数は多くなり、パルス信号生成回路６０でパルス信号に２値化変換されたウォブル信号の品質は悪化していることとなる。従って、一周期期間中での、パルス信号生成回路６０でパルス信号に変換されたウォブル信号の立ち上がりエッジ回数を計数することとすれば、そのウォブル信号の品質を判定することが可能となる。
【００６１】
図５は、本実施例においてウォブル信号の品質を判定する手法を説明するための図を示す。尚、図５には、一周期期間中にウォブル信号の立ち上がりエッジ回数が、▲１▼一回である場合（基本検出周期１）、▲２▼２回である場合（基本検出周期２）、及び、▲３▼４回である場合（基本検出周期３）を、それぞれ示している。
【００６２】
本実施例において、カウンタ９０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数を出力する。そして、その出力は、ＣＰＵ５０に供給されている。ＣＰＵ５０は、ウォブル信号の一周期期間中におけるその信号の立ち上がりエッジ回数に基づいてウォブル信号の品質を判定する。具体的には、供給された立ち上がりエッジ回数が一回である場合は、ウォブル信号は劣化しておらず、その品質は悪化していないと判定し、また、立ち上がりエッジ回数が一回を超えて複数回に至っている場合は、ウォブル信号にノイズが重畳しており、その品質は悪化していると判定する。そして、その立ち上がりエッジ回数が多いほど、ウォブル信号の注入ノイズが大きく、その品質の悪化が進んでいると判定する。
【００６３】
尚、ＣＰＵ５０は、ウォブル信号の複数周期期間中における立ち上がりエッジ回数を検出し、その回数に基づいてウォブル信号の品質を判定することとしてもよい。すなわち、ウォブル信号の一周期である基本検出周期をｎ（自然数）個合わせた期間をウォブル信号の立ち上がりエッジの回数を検出するための検出周期（＝（基本検出周期）＊ｎ）として設定しておき、その検出周期での立ち上がりエッジ回数に基づいてウォブル信号の品質を判定することとしてもよい。この場合においても、ウォブル信号の立ち上がりエッジ回数が所定値を超えた場合にその品質が悪化していると判定し、また、そのエッジ回数が多いほど品質の悪化が進行していると判定できる。
【００６４】
また、検出周期中における各基本検出周期での立ち上がりエッジ回数をそれぞれ検出し、そのうちの最大エッジ回数に基づいて品質判定することとしてもよい。また、各基本検出周期での立ち上がりエッジ回数に許容範囲を設け、そのエッジ回数が例えば３回以内である場合は品質は悪化していないと判定し、３回を超える場合は品質異常が生じていると判定することとしてもよい。
【００６５】
このように、本実施例によれば、パルス信号生成回路６０で生成されたパルス状のウォブル信号の品質状態に応じた立ち上がりエッジ回数をカウンタ９０から出力することができ、その回数に基づいてウォブル信号の品質判定を段階的に木目細かく行わせることができる。
【００６６】
図６は、ウォブル信号の品質判定を、▲１▼本実施例の手法を用いて行った場合と、▲２▼ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーが発生したか否かに基づいて行った場合（以下、この手法を対比例と称す）とを比較した図を示す。尚、図６は、光学系２４のフォーカスオフセット、トラッキングオフセット、又はチルトオフセットを横軸とし、また、判定されるウォブル信号の品質を縦軸として、▲１▼本実施例の場合を実線で、▲２▼対比例の場合を一点鎖線でそれぞれ表している。
【００６７】
ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーは、図６に一点鎖線で示す如く、フォーカスオフセット、トラッキングオフセット、及びチルトオフセットが最適オフセットからかなり離間しない限り発生しない。すなわち、これらのオフセットが最適オフセットに近いものであると、アドレス情報の検出エラーが生ずることはない。このため、アドレス情報の検出エラーの有無に基づいてウォブル信号の品質判定を行う対比例の構成では、ウォブル信号の品質を木目細かく正確に判定することは不可能である。
【００６８】
これに対して、本実施例において、ウォブル信号の品質判定は、ウォブル信号に基づいて抽出されるべきアドレス情報の検出エラーの有無に関わらず行われる。フォーカスオフセット、トラッキングオフセット、及びチルトオフセットが最適オフセットからずれるほど、それに伴ってウォブル信号の品質は悪化するものである。従って、本実施例の手法によれば、アドレス情報の検出エラーが発生する前においてもウォブル信号の品質を判定することができ、木目細かく正確にウォブル信号の品質判定を行うことが可能となっている。
【００６９】
尚、本実施例において、ＣＰＵ５０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数が所定の回数（例えば３回）を超えた場合に、警報スピーカ５２及び警告ランプ５４を駆動することとしてもよい。かかる構成によれば、光ディスク装置１０で生成されるウォブル信号に異常が生じていることを使用者に知らせることが可能となる。
【００７０】
また、ＣＰＵ５０は、パルス信号生成回路６０で２値化されたパルス状のウォブル信号の、一周期期間中における立ち上がりエッジ回数が所定の回数（例えば２回）を超えた場合に、フォーカスオフセット、トラッキングオフセット、又はチルトオフセットを最適オフセットに近づくように各種制御を行うこととしてもよい。かかる構成によれば、ウォブル信号の品質を最良とすることが可能となる。
【００７１】
ところで、上記の実施例においては、パルス信号に変換されたウォブル信号の一周期期間中での立ち上がりエッジ回数を計数する構成としているが、ウォブル信号の立ち下がり回数を計数する構成に適用することも可能である。
【発明の効果】
上述の如く、請求項１乃至９記載の発明によれば、２値化された入力信号の品質を判定するための信号を出力するので、入力信号に含まれる情報の検出エラーが発生する前においても、２値化された入力信号の品質を判定させることができる。
【００７３】
また、請求項１０記載の発明によれば、使用者に入力信号の品質異常を知らせることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である信号処理回路を有する光ディスク装置のブロック構成図である。
【図２】本実施例の光ディスク装置に装着される光ディスクの構成を表した図である。
【図３】本実施例における光ディスク装置の信号処理回路内のブロック構成図である。
【図４】本実施例の信号処理回路の動作波形を表した図である。
【図５】本実施例においてウォブル信号の品質を判定する手法を説明するための図である。
【図６】ウォブル信号の品質判定を、▲１▼本実施例の手法を用いて行った場合と、▲２▼対比例の手法を用いて行った場合とを比較した図である。
【符号の説明】
１０ 光ディスク装置
１２ ＤＶＤ−Ｒ／ＲＷディスク
１４ グルーブ（トラック）
１６ ウォブル
３６ ウォブル信号処理回路
６０ パルス信号生成回路
９０ カウンタ
９２ ラッチ
Claims (10)
- ２値化された入力信号の品質に応じた信号を出力する信号処理回路であって、
所定期間中での前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントするエッジカウンタと、
前記エッジカウンタによりカウントされた前記回数に応じた信号を前記入力信号の品質を判定するための信号として出力する出力手段と、
前記出力手段により出力される信号が表す“１”以上の前記回数に応じて前記入力信号の品質を判定する品質判定手段と、
を備えることを特徴とする信号処理回路。 - 前記所定期間は、前記入力信号の一周期を単位として設定されていることを特徴とする請求項１記載の信号処理回路。
- 前記入力信号からノイズ成分を除去した信号を生成するノイズ除去信号生成手段を備え、
前記所定期間は、前記ノイズ除去信号生成手段により生成された信号の極性が反転する２つの時期の間であることを特徴とする請求項１又は２記載の信号処理回路。 - 前記ノイズ除去信号生成手段は、前記入力信号がハイレベル状態又はローレベル状態となる累積時間を計数する累積時間計数手段と、
前記累積時間計数手段により計数された前記累積時間に応じてハイレベル状態をセット又はリセットすると共に、該状態に応じて前記累積時間をクリアする保持部と、により構成され、
前記エッジカウンタは、前記保持部がハイレベル状態をセット又はリセットしてから次にハイレベル状態をセット又はリセットするまでの期間中での、前記入力信号の立ち上がり及び／又は立ち下がりの回数をカウントすることを特徴とする請求項３記載の信号処理回路。 - 前記累積時間計数手段は、前記入力信号に応じて所定のクロックを出力するゲート部と、
前記ゲート部から出力される所定のクロックをカウントするカウント部と、により構成され、
前記保持部は、前記カウント部のカウント値に応じてハイレベル状態をセット又はリセットし、該状態に応じて前記カウント部のカウント値をクリアすることを特徴とする請求項４記載の信号処理回路。 - 前記ゲート部は、前記入力信号がハイレベル状態にある期間だけ所定のクロックを出力する第１のゲート部と、
前記入力信号がローレベル状態にある期間だけ所定のクロックを出力する第２のゲート部と、を有し、
前記カウント部は、前記第１のゲート部から出力される所定のクロックをカウントする第１のカウント部と、
前記第２のゲート部から出力される所定のクロックをカウントする第２のカウント部と、を有し、
前記保持部は、前記第１のカウント部のカウント値が第１のカウント値に達した場合に、ハイレベル状態をセットしかつ前記第２のカウント部のカウント値をクリアすると共に、前記第２のカウント部のカウント値が第２のカウント値に達した場合に、ハイレベル状態をリセットしかつ前記第１のカウント部のカウント値をクリアすることを特徴とする請求項５記載の信号処理回路。 - 前記カウント部のカウント値が所定値に達した場合に前記エッジカウンタのカウント値をラッチするラッチ回路と、
前記カウント部の出力を所定の時間だけ遅延させる遅延回路と、を備え、
前記エッジカウンタは、前記遅延回路の出力に応じてクリアされることを特徴とする請求項５記載の信号処理回路。 - 前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が所定回数を超える場合、前記入力信号の品質が悪化していると判定することを特徴とする請求項１記載の信号処理回路。
- 前記品質判定手段は、前記出力手段により出力された信号が表す前記回数が多いほど、前記入力信号の品質の悪化度合いが大きいと判定することを特徴とする請求項１又は８記載の信号処理回路。
- 前記出力手段により出力された信号が表す前記回数が所定回数を超えた場合、前記入力信号に異常が生じているとして所定の警告を行う警告手段を備えることを特徴とする請求項１乃至９の何れか一項記載の信号処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001270995A JP3785972B2 (ja) | 2001-09-06 | 2001-09-06 | 信号処理回路 |
| KR1020020035365A KR20030022016A (ko) | 2001-09-06 | 2002-06-24 | 신호처리회로 |
| TW091117640A TWI250510B (en) | 2001-09-06 | 2002-08-06 | Signal process circuit |
| CNB021286000A CN1312692C (zh) | 2001-09-06 | 2002-08-13 | 信号处理电路 |
| US10/226,448 US6954709B2 (en) | 2001-09-06 | 2002-08-23 | Signal processing circuit outputting a signal representing the number of times an input signal rises in a predetermined period as a signal corresponding to a quality of the input signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001270995A JP3785972B2 (ja) | 2001-09-06 | 2001-09-06 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085887A JP2003085887A (ja) | 2003-03-20 |
| JP3785972B2 true JP3785972B2 (ja) | 2006-06-14 |
Family
ID=19096565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001270995A Expired - Fee Related JP3785972B2 (ja) | 2001-09-06 | 2001-09-06 | 信号処理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6954709B2 (ja) |
| JP (1) | JP3785972B2 (ja) |
| KR (1) | KR20030022016A (ja) |
| CN (1) | CN1312692C (ja) |
| TW (1) | TWI250510B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091932A (ja) * | 2001-09-17 | 2003-03-28 | Teac Corp | 信号処理回路 |
| JP4048747B2 (ja) * | 2001-09-17 | 2008-02-20 | ティアック株式会社 | 信号処理回路および復調回路 |
| JP2004246948A (ja) * | 2003-02-12 | 2004-09-02 | Sanyo Electric Co Ltd | データ記録制御装置 |
| KR100924775B1 (ko) | 2003-04-12 | 2009-11-05 | 삼성전자주식회사 | 동기 신호 보상 장치 및 방법 |
| US7583569B2 (en) * | 2004-07-08 | 2009-09-01 | Realtek Semiconductor Corp. | Apparatus and related method for generating a tracking error signal in an optical disc drive |
| US7512043B2 (en) * | 2004-07-08 | 2009-03-31 | Realtek Semiconductor Corp. | Apparatus and method for generating a tracking error signal in an optical disc drive |
| TWI258740B (en) * | 2004-07-08 | 2006-07-21 | Realtek Semiconductor Corp | Apparatus and method for generating a tracking error signal in an optical disc drive |
| US7633842B2 (en) * | 2004-07-08 | 2009-12-15 | Realtek Semiconductor Corp. | Apparatus for generating tracking error signal in optical disc drive |
| KR20070082504A (ko) * | 2006-02-15 | 2007-08-21 | 삼성전자주식회사 | 신호 품질 평가 장치 및 방법과 광 디스크 구동기 |
| US7424381B2 (en) * | 2006-02-15 | 2008-09-09 | Samsung Electronics Co., Ltd. | Apparatus and method of estimating the quality of input signal, and optical disc driver |
| CN105684314B (zh) * | 2013-07-01 | 2018-10-19 | Ess技术有限公司 | 使用fir滤波器对固定模式抖动的抑制 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349211A (ja) * | 1986-08-15 | 1988-03-02 | Ebara Corp | 脱水方法 |
| US5099153A (en) * | 1990-08-13 | 1992-03-24 | Dallas Semiconductor Corporation | Frequency-independent monitor circuit |
| US5095264A (en) * | 1990-09-12 | 1992-03-10 | Sundstrand Data Control, Inc. | Frequency counter and method of counting frequency of a signal to minimize effects of duty cycle modulation |
| SG48113A1 (en) * | 1991-06-07 | 1998-04-17 | Thomson Brandt Gmbh | Signalling the nature of defects in optical information carriers |
| JP3395210B2 (ja) * | 1992-06-30 | 2003-04-07 | ソニー株式会社 | 同期信号検出器及び同期信号検出方法 |
| JPH10276064A (ja) * | 1997-03-31 | 1998-10-13 | Toshiba Corp | デジタルフィルタ |
| JP3109465B2 (ja) * | 1997-12-04 | 2000-11-13 | 日本電気株式会社 | ディジタルｐｌｌ回路及び信号再生方法 |
| KR19990085660A (ko) * | 1998-05-20 | 1999-12-15 | 윤종용 | 디지탈 회로에 있어서의 아날로그 소자를 이용한 파라미터 제어장치 |
| US6657929B1 (en) * | 1998-06-23 | 2003-12-02 | Matsushita Electric Industrial Co., Ltd. | Optical disk recording apparatus and method for recording data on optical disk |
| JP2000057701A (ja) * | 1998-08-06 | 2000-02-25 | Matsushita Electric Ind Co Ltd | ディジタル情報再生装置 |
| DE19850567C2 (de) * | 1998-11-02 | 2001-02-15 | Wandel & Goltermann Man Holdin | Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems |
| JP3494912B2 (ja) | 1999-02-02 | 2004-02-09 | 松下電器産業株式会社 | 周波数誤差検出装置 |
| JP2001237681A (ja) * | 2000-02-21 | 2001-08-31 | Toshiba Corp | 入力断検出装置 |
-
2001
- 2001-09-06 JP JP2001270995A patent/JP3785972B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-24 KR KR1020020035365A patent/KR20030022016A/ko not_active Application Discontinuation
- 2002-08-06 TW TW091117640A patent/TWI250510B/zh not_active IP Right Cessation
- 2002-08-13 CN CNB021286000A patent/CN1312692C/zh not_active Expired - Fee Related
- 2002-08-23 US US10/226,448 patent/US6954709B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1312692C (zh) | 2007-04-25 |
| TWI250510B (en) | 2006-03-01 |
| US20030046037A1 (en) | 2003-03-06 |
| JP2003085887A (ja) | 2003-03-20 |
| CN1419238A (zh) | 2003-05-21 |
| US6954709B2 (en) | 2005-10-11 |
| KR20030022016A (ko) | 2003-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3785972B2 (ja) | 信号処理回路 | |
| JP4598355B2 (ja) | ディスクドライブ装置、プリピット検出方法 | |
| KR100507562B1 (ko) | 신호처리회로 | |
| CN100435233C (zh) | 于读取缺陷盘片信号时的伺服机保护装置与方法 | |
| CN1658320A (zh) | 侦测盘片上缺陷讯号的方法 | |
| JP4048956B2 (ja) | 光ディスク装置 | |
| JP4048747B2 (ja) | 信号処理回路および復調回路 | |
| JP4326404B2 (ja) | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 | |
| KR100591198B1 (ko) | 신호처리회로 | |
| JP2004055079A (ja) | 記録媒体判別装置およびその方法 | |
| US20070014203A1 (en) | Apparatus and method for detecting wobble signal in disc drive using phase control | |
| JP4780801B2 (ja) | 情報記録装置及び方法、並びにコンピュータプログラム | |
| JP4268578B2 (ja) | 光ディスク装置 | |
| JP2010040068A (ja) | 光ディスク装置及びトラッキング制御方法 | |
| KR100532418B1 (ko) | 디스크 드라이브의 ｄｖｄｒａｍ 디스크 판별 방법 및 장치 | |
| JP2004079001A (ja) | 光記録媒体のリンキングずれ検出装置及び方法 | |
| JPH07220416A (ja) | トラック検索装置 | |
| JPH10106123A (ja) | ディスクプレーヤのスピンドル制御装置 | |
| JP2001344773A (ja) | 光ディスク装置 | |
| JPS637522A (ja) | トラツク飛び検出装置 | |
| JP2004326918A (ja) | 光ディスク記録再生装置のレーザー出力設定方法 | |
| JP2006164335A (ja) | 光ディスク装置および情報記録方法 | |
| JPH09190630A (ja) | 領域検出回路およびそれを有する光ディスク装置 | |
| JP2006228323A (ja) | 記録再生装置 | |
| JP2008004240A (ja) | 光ディスク装置およびアドレス検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |