CN105684314B - 使用fir滤波器对固定模式抖动的抑制 - Google Patents

Abstract

公开了用于补偿固定模式抖动的FIR滤波器和构建FIR滤波器的方法。在一个实施方式中，FIR滤波器利用FIR滤波器的系数对具有期望频率分量1的信号进行滤波，该FIR滤波器被选择使得滤波器等效于以下两个组合的FIR滤波器：一个FIR滤波器在滤波器的输出峰频率处具有期望频率；以及第二FIR滤波器，在该第二FIR滤波器中信号被延迟了一段时间，该时间等于期望从输出信号中去除的不同频率的周期的一半。

Description

使用FIR滤波器对固定模式抖动的抑制

本申请要求于2013年7月1日提交的临时申请第61/841,820号和于2013年7月22日提交的临时申请第61/856,848号的优先权，这两个申请通过引用整体合并在本文中。

技术领域

本发明总体涉及有限脉冲响应(FIR)滤波器，尤其涉及使用FIR滤波器来抑制某类型的抖动。

背景技术

集成电路中的有用应用是倍频器，在该倍频器中将一个频率的输入信号乘以固定整数以产生更高频率的信号。例如，可以将一个频率处的时钟电路的输出乘以整数以生成更高频率的时钟信号。

在现有技术中已知进行倍频的各种方法。例如，可以使用具有N个元件的延时锁定回路，并且从N个元件中的每个元件取得抽头，然后组合抽头以产生多个时钟沿，多个时钟沿的频率是施加于延时锁定回路的频率的N倍。

通常，这样的倍频器中或其他类似的倍增器中的限制因素是：倍增器电路可能由于其实现的不准确而在沿位置生成抖动。抖动意味着新生成的沿中的每个的位置没有精确地位于它们应该在的位置，即，在原始信号沿之间的新沿未精确位于数学计算所预测的等距离位置处。

例如，意在将5兆赫(MHz)的输入时钟信号乘以四的装置将产生四个输出脉冲，因此产生原始5MHz输入信号的8个输出沿而不是2个输出沿。这些新生成的沿可以各自系统性地与期望出现沿的理想等距时间偏离。在一个电路中，应当在25纳秒(NS)后出现的第一沿可能在24NS处出现，应当在50NS处出现的第二沿可能在53NS等处出现。

即使不是大多数，也还是有许多设计者会假定与新生成的时钟沿中的每个的理想位置的偏差是随机的，即，由期望频率周围的不希望的频率的高斯分布产生的噪声。虽然如果期望时钟频率改变，那么高Q滤波器难以良好地实现并且高Q滤波器不容易进行调节，但大多数设计者将试图对此进行校正的最常见的方式还是通过使用高Q滤波器来缩小噪声的范围。

然而，大多数设计者没有意识到，这样的抖动来自以下两个影响。一个影响是诸如普遍认为的沿位置的随机变化。但是另一个影响是：由于用于使信号倍增的电路机构的元件中的重复伪影(artifact)而引起的沿位置的系统性变化。

系统性类型的变化产生了在施加的输入信号的每个周期中重复的特有非随机误差，即，因为相同的误差存在于针对每个输入信号的每个输出相位上，所以时钟沿的位置的误差将在输入频率的下一周期期间在很大程度上是相同的。因为该类型的抖动以以下模式这样重复，以某时间间隔(即，以固定频率，通常为输入时钟信号的时间间隔)重复，所以该类型的抖动有时被称为“固定模式抖动”。

图1示出了通过如上将5MHz信号乘以4而产生的20MHz信号(即，在20MHz信号中包含的频率)的傅立叶变换的曲线100。如预期的那样，峰响应在x轴的中间，20MHz处，并且噪声主要以5MHz的频率间隔出现在该峰响应的两侧中的任一侧，该噪声具有两个最接近频率(15MHz和25MHz)，这两个最接近频率具有噪声频率的最高强度。如果沿位置被绘制为与其理想位置的偏离，则在图2中示出了由图1的傅立叶变换所表示的信号，在图2中曲线202示出了正沿误差，曲线204示出了负沿误差。沿以高达±4NS从其理想位置变化。

如对于本领域技术人员将明显的是，具有重复模式的任何信号可以被描述为由离散值构成的频谱，即傅立叶变换。因此，如果可以抑制频谱中的这些离散的音调(tone)，则可以大大减少或消除抖动的固定模式部分。

因此，期望的是构建能够消除时钟倍增器中的这种固定模式抖动的电路和其他类型的电路。

发明内容

公开了补偿固定模式抖动的FIR滤波器和用于构造这样的滤波器的方法。

一个实施方式公开了一种设计用于从具有期望输出频率的信号中去除固定模式抖动的有限脉冲响应滤波器的方法，该滤波器具有包含多个延时元件的延时线，该方法包括：选择滤波器的期望峰频率响应；选择具有阻抗的多个元件，在每个延时元件之后一个元件被耦接到延时线，元件的值被选择以确定元件的阻抗使得滤波器等效于以下两个滤波器：第一滤波器，该第一滤波器在期望输出频率或者包括期望输出频率的带通范围处具有峰输出频率；以及第二滤波器，在该第二滤波器中信号被延迟了一段时间，该时间等于期望从输出信号中去除的不同频率的周期的一半；以及提供与所有阻抗元件连接的输出部。

另一个实施方式公开了一种用于从具有期望输出频率的信号中去除固定模式抖动的有限脉冲响应滤波器，包括：用于接收信号的输入部；具有阻抗的多个元件，在每个延时元件之后一个元件被耦接到延时线，元件的值被选择以确定元件的阻抗使得滤波器等效于以下两个滤波器：第一滤波器，该第一滤波器在期望输出频率或包括期望输出频率的带通范围处具有峰输出频率；以及第二滤波器，在该第二滤波器中信号被延迟了一段时间，该时间等于期望从输出信号中去除的不同频率的周期的一半；以及提供与所有阻抗元件连接的输出部。

又一个实施方式公开了一种用于从具有期望输出频率的信号中去除固定模式噪声的有限脉冲响应滤波器，包括：用于接收信号的输入部；包含多个延时元件的延时线，多个延时元件的总延时长于固定模式噪声的周期；具有阻抗的多个元件，在每个所述延时元件之后一个元件被耦接到所述延时线；计数器机构，所述计数器机构用于计数在所述信号通过延时线中的每个延时元件时出现的信号沿的数目；控制器，该控制器用于：确定何时达到在固定模式的周期期间出现在期望频率处的信号沿的数目，并且仅使其中那些信号沿的阻抗元件被激活；以及配置所激活的阻抗元件的值以提供在所述期望输出频率或包括所述期望输出频率的带通范围处具有峰输出频率的滤波器响应；以及连接到所有阻抗元件的输出部。

附图说明

图1是通过乘以5MHz信号而产生的20兆赫(MHz)信号的傅立叶变换的曲线图。

图2是由图1的傅立叶变换所表示的信号的被绘制为与其理想位置的偏离的沿位置的曲线图。

图3是示出典型固定模式噪声的名义上在20MHz的频率处的输出脉冲的曲线图。

图4是本领域已知的有限脉冲响应(FIR)滤波器的框图。

图5是频域中的矩形窗函数的曲线图。

图6是覆盖在图1的曲线图上的根据一个实施方式的通过在去除固定模式抖动之后使5MHz信号倍增而产生的20MHz信号的傅立叶变换的曲线图。

图7是由图6的傅立叶变换所表示的信号的被绘制为与其理想位置的偏离的沿位置的曲线图。

具体实施方式

在本文中描述的是用于补偿固定模式抖动的FIR滤波器和构造这样的滤波器的方法。

在一个实施方式中，FIR滤波器被用于利用FIR滤波器的系数对具有期望频率分量的信号进行滤波，该FIR滤波器被选择使得滤波器等效于以下组合的两个FIR滤波器：第一FIR滤波器，该第一FIR滤波器在其输出峰频率处(或者在带通滤波器的频带内)具有信号的期望频率；以及第二FIR滤波器，在该第二FIR滤波器中信号被延迟了一段时间，该时间等于期望从输出信号中去除的不同频率的周期的一半。

在另一个实施方式中，FIR滤波器包括延时线，在该延时线中总延时长于固定模式抖动的周期。具有期望频率的信号沿着延时线通过，并且计数器机构对当信号通过延时线中的每个延时元件时出现的信号沿的数目进行计数。当在固定模式抖动的周期期间信号沿的数目达到在期望频率处出现的信号沿的数目时，与出现这些信号沿的延时元件对应的驱动器激活与这些延时元件附接的阻抗元件。处理器配置所激活的阻抗元件以提供期望的滤波器响应。

如上所述，在诸如倍频器的应用中，在由这样的倍增器产生的新的时钟沿的时刻的总抖动可能并不只是随机抖动，而可能包含以下两种抖动：随机抖动和固定模式抖动的显著部分。固定模式抖动是由于被用于使信号倍增的电路元件引起的重复伪影，并且固定模式抖动导致在原始的非倍增的时钟信号的时间段上出现的新时钟沿的位置的系统变化。

一旦识别固定模式抖动的存在，则可以看出，固定模式抖动由在特定频率处的一系列峰来表示，并且可以因此通过使用在这些频率处具有零值的FIR滤波器来减小固定模式抖动。由于固定模式抖动出现在特定频率处，所以通过减小这些频率处的噪声而不是试图减小所有噪声来获得较佳的抖动减小。

因为大多数设计者没有意识到这两种类型的抖动之间的差异，所以他们可能会尝试未很好起作用的解决方案。一些设计者将会认识到，可以使用滤波器来使某些频率具有零幅值(或接近零，因为很难得到真正的零值)；例如，该原理用于减少干扰信号，诸如除用户希望观看的电视台之外的电视台的信号。

然而，即使被赋予在某些频率处具有零值的能力，大多数设计者也将会认识到，除期望频率之外的所有频率不可能都具有零值。事实上，不希望的频率越接近于期望频率，则去除不希望的频率就越难。面对这样的事实，许多或大多数设计者将因此甚至不试图直接消除噪声，而是反而使用高Q滤波器来试图消除除期望频率之外的大多数频率。然而，实现高Q滤波器并不容易，并且如果期望时钟频率改变，则实现高Q滤波器可能会缺乏灵活性。

作为示例，考虑使40MHz信号倍增以得到160MHz信号的电路。经常使用锁相回路(PLL)来构建时钟倍频器。在频域中，处于纯形式的160MHz信号是在别处不具有能量的160MHz处的尖峰信号(spike)。然而，锁相回路遭受高斯抖动，因此使用锁相回路来得到期望的倍增通常将导致噪声的高斯分布；由于抖动，频率响应将不呈现为尖峰信号，而是反而会呈现为从约155MHz至165MHz延伸的高斯分布。在时域中，新的时钟沿将不精确出现在期望的位置，而是会高频脉动，可能高频脉动约1NS。

此外，因为许多设计者相信所有的噪声是随机的，所以通常的解决方案是应用在160MHz处具有峰带通的高Q滤波器；这将使信号变为具有较窄频率分布的信号，但仍然具有从约159MHz至161MHz的高斯分布，并且在时钟沿的高频脉动将类似地被减小，但仍然存在。

然而，实现这样的具有锁相回路的高Q滤波器并不容易。Q值必须为至少16以完全具有任何影响(Q需要大于信号频率(这里为160MHz)除以噪声带宽(这里为10MHz)，即160/10＝16)，并且高于100的Q值是优选的。另外，高Q滤波器必须很好地集中在160MHz的期望频率，或者高Q滤波器将抑制该频率以及不希望的频率。最后，如果由于某种原因，锁相回路期望新的频率，例如200MHz而不是160MHz的输出信号，则高Q滤波器也必须改变，否则高Q滤波器将抑制新的200MHz的频率，仅仅是因为当期望频率为160MHz时高Q滤波器抑制200MHz的频率。

实现时钟倍频器的替代方法是通过使用延时锁定回路(DLL)而不是锁相回路。延时锁定回路在某些方面是用于倍频器的更好选择，因为与锁相回路和高Q滤波器的组合相比，延时锁定回路更容易实现。当生成的沿中的每个被单独检查时，使用延时锁定回路来使40MHz信号倍增可以导致与具有高Q滤波器的锁相回路那样的159MHz至161MHz的大致相同的分布，但是当将时钟沿彼此比较时将会看到抖动。

延时锁定回路仅引入固定模式抖动，并且具有可忽略不计的或至少基本上较小的高斯抖动。虽然作为延时锁定回路的输出的新时钟沿可能最初具有与来自锁相回路和高Q滤波器的时钟沿的高频脉动量大致相同的高频脉动量，但以下事实允许大大进一步减小高频脉动：延时锁定回路倍频器的输出的高频脉动不是由于随机噪声而是由于固定模式抖动。

在频域中，延时锁定回路的固定模式抖动呈现为其他频率处的噪声，这些其它频率不是具有像来自锁相回路的噪声的高斯分布，而是，像期望输出频率，而且是输入频率的倍数。因此，除160MHz处的峰期望输出信号之外，在80MHz、120MHz、200MHz等处将存在更小的峰，这些都是不希望的噪声。噪声的最大峰将是具有与期望频率160MHz最接近的频率即120MHz和200MHz的噪声峰。

图3示出了如由图1的傅立叶变换所表示的名义上在20MHz频率处的输出脉冲的曲线300，示出了如何使图1频域中所示的类型的固定模式噪声在时域中显现。将会看到，沿是不规则的，因此，尽管沿具有20MHz的平均频率，但是它们未完全对准其理想时间。

因此，对于本领域技术人员将明显的是，频域中的特定频率处的这样的噪声(其反映为时域中新时钟信号沿的高频脉动)可以通过减小频域中的噪声(即15MHz、25MHz等处的寄生频率)来被减小。这可以通过使用在不希望的频率处具有零值的有限脉冲响应(FIR)滤波器来实现。

FIR滤波器是具有广泛应用的一种电子滤波器。FIR滤波器在数字信号处理和数字视频处理中被广泛使用，并且FIR滤波器的结构在现有技术中是公知的。一种类型的FIR滤波器是横向滤波器，或如图4中所示的抽头延时线滤波器。这样的滤波器400的输出是从均匀间隔的抽头取得的电压的加权组合。该滤波器包含多个单元延时元件U1至U7(在这里示出了7个)，多个单元延时元件中的每个引入延迟时间t。滤波器被认为是M阶，其中M-1是延时元件的数目，因此图5的滤波器是8阶滤波器。

延时元件U1至U7中的每个的输出通常通过诸如缓冲器Z1到Z7的一些缓冲装置连接到具有阻抗值的元件；在这里，具有阻抗值的元件被示为电阻器R1至R7。本领域技术人员将认识到，虽然出于说明的目的本示例和以下讨论使用电阻器来指示阻抗值，但是例如电容器、电感器、耗尽型MOSFET以及其他装置的其他电路元件也具有阻抗值，并且可以使用具有不以其他方式干扰滤波器的操作的阻抗的任何装置来提供如本文中所描述的期望阻抗值。

电阻器全部共用公共输出点。当输入信号前进通过延时元件时，每个电阻器使所附接的各个延时元件上的信号以与电阻值成反比的方式向输出信号作贡献。因此，如果电阻器小，则所附接的延时元件上的信号将对输出电压具有大贡献，而如果电阻器大，则对输出的贡献将较小。

众所周知，FIR滤波器的数学基础是傅立叶变换的数学，并且其特征在于输入信号的连续值与被称为滤波器的脉冲响应的一组值的卷积。滤波器的输出是当前输入值与有限数目的先前输入值的加权和。当延时元件对输入S_n进行操作时，当前输出为S_n-1，即，一个延时周期之前的输入。因此，S_n-k是在时间T_o加上(n-k)*t处的滤波器输入，这也是在时间T_o加上n*t处的第k个延时元件的输出。每个缓冲器/电阻器组合Z1/R1至Z7/R7充当倍增器并且将所连接的抽头输入乘以被称为抽头权重W_κ的滤波器系数，使得连接至第k个抽头输入S_n-k的倍增器产生输出S_n-k*W_k。电阻器(或阻抗)值是该序列中的傅立叶系数的倒数。

电阻器R1至R7的输出相加以产生滤波器输出。对于N阶滤波器，该总体输出Y_n由以下公式给出：

Y_n＝W₀*S_n+W₁*S_n-1+W₂*S_n-2+...+W_N*S_n-N

或者

因此，通过适当地选择一组电阻器中的电阻值，可以将FIR滤波器设计为提供具有期望频率响应的输出。通常通过将期望频率响应作为输入的软件程序来计算电阻器值。

这也是傅立叶变换的公知变换特性：频移对应于系数值与e^iωχ即复数正弦项的乘积。因此，频域中表示单个非零值的系数值具有e^iωχ的形式，即，这些系数值为正弦并且延伸到无穷大。因此，为了构建完美的滤波器，需要系数值的无限序列即延时元件和电阻器。

由于任何实际实现当然不能无限延伸并且一般也必须在时间和幅值上进行量化，所以使用窗函数或渐变函数。如本领域中公知的，窗函数是在某一选定间隔之外具有零值的函数；在滤波器中使用的一种常见类型是矩形窗，当信号在该窗的频率范围内时该矩形窗允许信号通过，并且导致窗之外的零值。适当窗函数的使用将系数的名义上无穷序列限制为有限长度的系数序列。诸如Kaiser窗或Blackman窗的公知的窗函数是试图确定如何最佳地实现系数序列的这样的截取的多年来在该领域中已经完成的工作结果的示例。

使用上述通过使5MHz信号倍增获得20MHz信号的示例，在第一实施方式中第一FIR滤波器被设计为具有电阻值，该第一FIR滤波器将产生在期望的20MHz信号处具有峰的带通滤波。如本领域已知的，因为任何这样的滤波器具有某Q值，所以该信号单独通过该滤波器将略微减小信号中的噪声并且减小抖动。

然而，通过增加附加FIR滤波器来获得更大的改进，在该附加FIR滤波器被增加到第一FIR滤波器的输出的情况下，该附加FIR滤波器将导致在特定频率处的零值。这通过以下来实现：假定第二FIR滤波器是第一FIR滤波器的副本；并且使到副本滤波器的信号延迟一段时间，该时间等于被期望为零值的频率的周期的一半。

例如，对于25MHz频率，由于在该频率处的周期具有40NS的周期，如果到第二FIR滤波器的信号被延迟20NS并且两个滤波器的输出加在一起，则200MHz频率的值将接近零。(几乎不可能得到绝对为零的值，但接近零值将大大减小噪声和抖动。)

类似地，可以增加第三FIR滤波器，并且信号被延迟约33.33NS，15MHz信号的周期的一半。当该信号的输出被增加到第一FIR滤波器的输出时，15MHz频率的值也将接近零。如果期望进一步减小噪声和抖动，则可以增加附加FIR滤波器以减少附加频率处的值。

这些多个FIR滤波器不需要在物理上构建，而是可以是概念设计；如本领域中公知的，可以通过将发生在特定时间点处的所有输出值简单相加来将多个FIR滤波器简化成单个滤波器。因为一个或更多个滤波器的输出将相对于第一带通滤波器被延时，所以大部分时间点处的输出值将是这些概念滤波器中的两个或更多个的和。

例如，如果第一带通滤波器的输出为以下一串值：

A B C D E F G等，

并且延时滤波器之一的输出是延迟了等于延时线的四个元件的时间的一串相同值，使得例如当上述第一滤波器的未经延时的输出为E时，来自第二滤波器的延时信号的第一输出为A，则所得的经增加的串将为：

A B C D E+A F+B G+C等。

单个“折叠式”滤波器的系数将通过增加元件的电导来反映这些输出，使得如果导致输出A的电阻器为Ra，则针对输出B的电阻器为Rb等，则针对E+A的电阻器将由Rea＝1/(1/Ra+1/Rb)来给出。(在输出由于给定的不希望的频率的延迟时间而在时间上不完全一致的情况下，诸如如上所描述的25MHz信号为40NS，该输出相对于对第一滤波器应用抽头的时间有偏移，本领域技术人员将会明白如何插值以执行该增加。)

因此，在本实施方式中，这样的FIR滤波器(其代表针对不希望的频率提供零值的一“折叠式”组FIR滤波器，其中不希望的频率中的每个从期望频率偏移了原始非倍增时钟信号的频率)将大大减小固定模式抖动。通过使用该技术，时钟沿的抖动可以从约1NS减小到小至100皮秒(PS)处，或先前抖动的百分之十，并且可能更小。本领域技术人员将明白：这仅是在FIR滤波器中产生零值的一种方法；以及可以使用产生零值的其他方法来获得相同结果。

第二实施方式允许在无需如上所述的那样使用FIR滤波器来提供零值的情况下去除存在固定模式噪声的频率。不同于在滤波器的转换函数中利用显式零值，本实施方式利用以下事实：一种未使用窗函数的滤波器呈现出sin(x)/x曲线的响应。

单个固定频率处的信号的傅立叶变换的数学目标是无限延伸的正弦信号，并且完美的FIR滤波器将因此要求无限数目的元件。在实践中公知的是，如果简单地截取正弦序列以生成FIR滤波器的有限数目的系数，则滤波器将呈现sin(x)/x的响应，该sin(x)/x可以被认为是矩形窗函数的傅立叶变换。

并非考虑哪个窗函数最佳，本实施方式依赖于对截取效果的考虑，即当理想的脉冲响应被截取为有限长度的密集响应作为使用任何窗函数的结果时信号响应会发生什么情况。

图5示出了典型sin(x)/x响应(即矩形窗)的曲线500。具有这样响应的滤波器通常会被认为是对于大多数用途而言较差的滤波器，因为来自峰的响应通常滚降得很慢。然而，很容易看出，从滤波器的中心值起在重复间隔处存在大量的零值。如果使在出现固定模式抖动噪声的相同频率处出现零值，则恰恰需要这些零点来抑制固定模式抖动。

因此，在使5MHz信号倍增以得到20MHz信号的上述示例中，如果可以使零值位于从20MHz峰起的5MHz间隔处，则将会大大减小噪声和抖动。

零点的位置由FIR滤波器的长度来确定。如果滤波器中的总延迟时间是例如200NS，则因为5MHz信号具有200NS的周期，所以零点将出现在5MHz的倍数处。因此，如果具有矩形脉冲响应的FIR滤波器对具有固定模式噪声的信号进行操作，并且滤波器的总延迟时间等于固定模式重复的间隔(或者间隔的整数倍)，则固定模式的伪影将与滤波器的零点一致，使得固定模式噪声将在滤波器的输出处被大大抑制。

然而，如果延时线由该领域中常见的简单延时元件制成，则延时元件将呈现出由于制造工艺、电源等的变化而引起的延时变化。因此，有必要不断地调整延时元件，使得延时线的总延迟时间等于输入信号的周期或者该周期的整数倍。此外，由于滤波器必须以预期输出频率为中心，所以滤波器的系数必须能够随延迟时间改变而改变。这些目标可以通过自适应滤波器实现的使用来实现。

再次考虑如图3中所示的20MHz信号的时钟沿。在自适应滤波器实现中，沿着延时线发送这些时钟沿，该延时线长于原始5MHz时钟信号的周期。例如，在一个实施方式中，延时线可以由串联的256个元件构成，每个元件具有1NS的标称延时。因而这样的延时线的总延迟时间将为1NS乘以256、或者256NS，长于输入5MHz信号的200NS循环周期。

如在常规的FER滤波器中那样，来自256个元件之一的每个输出连接到电阻器，该电阻器形成FIR滤波器的一个系数。然而，如将要说明的，可以激活或可以不激活用于任何给定的电阻器的驱动器。如果用于电阻器的驱动器未被激活，则驱动器输出具有高阻抗并且系数有效地为无穷大值，使得对滤波器的输出没有贡献。

通过确定要激活哪些驱动器来设置滤波器的长度，因为重要的不是滤波器的总长度，而是被激活以实际驱动系数的这些元件的长度。如果仅足够的驱动器被激活以使有源驱动器的延时为200NS，则滤波器具有零值的频率的模式将落在与固定模式噪声相同的频率上。

因此，必须确定要被激活的元件的长度。这可以以各种方式来实现。一种方式是：制备副本延时线并且向其施加5MHz信号，然后快拍延时线中的信号的位置并且对其进行评估。然后线性控制信号可以将固定数目的延时元件调整为所需的总时间。

另一种解决方案不需要副本线或线性控制元件，并且将以延时元件的延迟时间的任何合理设置进行工作，即使由于例如制造变化而引起这些延迟时间在延时线上的元件之间变化也如此。以每个延时元件与寄存器邻近来布置一组寄存器，使得当寄存器被计时时，寄存器取得延时线的快照，然后数字计数器机构对存在于延时线中的时钟沿的数目进行计数。(针对FIR滤波器构建的延时线的一个期望特征是，每个延时元件通常反转信号，过渡的缺失实际指示已经出现了沿，因此计数器机构可以对延时元件之间的过渡的“缺失”的数目进行简单计数。)

可以沿着延时线方便地分布该计数器机构，使得计数器与每个延时元件邻近，每个延时元件接收来自之前的计数器的输入并且根据邻近延时元件的状态向计数增加1或0，并且将新计数传递给下一个计数器。

如果以此方式在每个延时元件的邻近处能够得到时钟沿的数目的累积总数，则总数可以被用于确定是否激活本地系数驱动器。因为20MHz信号是5MHz输入信号的频率的4倍，所以期望8个时钟沿。因此，如果时钟沿的数目的运行总数在0与8之间，则邻近驱动器会被激活；否则驱动器保持在高阻抗状态。(注意，可以使用相差8的任意两个数字来控制驱动器，因为仅需要的是所激活的驱动器包括如下一组系数，在该组系数中延时元件包括8个时钟沿。)

这解决了第一约束，即，滤波器的延时等于固定模式重复的间隔，输入时钟信号的周期。但还必须满足如上述的第二约束：系数中编码的脉冲响应必须使得滤波器的中心频率在期望的输出频率处，在这里为20MHz。原则上，这可以通过任何方法来实现；例如，现在从有源驱动器列表获知获得一个间隔所需的延时的长度，以及处理器可以基于该间隔来配置系数。

获得所需频率响应的更简单方法是基于存在于延时线中的模式本身是对所需脉冲的近似的观察，因为其是方波并且表示具有所需频率处的基频的滤波器。虽然在基频的3、5、7等倍数处存在其他不希望的响应，但是出于预定目的，这些不希望的响应可以被忽略，只要他们不“折返”到关注频带中即可。

这样的折返由于延时线中的时间的量化而出现；对于可以是典型的1NS的元件延时，在约1GHz(具有1NS的周期时间的频率)之后图像折返。这确保了滤波器中的第一问题图像是来自保持在980MHz(其将折返到20MHz)的任何信号的图像。然而，由于980MHz远高于20MHz的关注区域±固定模式抖动的5MHz伪影，所以可以忽略该采样所引起的误差。

设置滤波器的频率响应的该方法易于被增加到上述机构以激活驱动器。驱动器在邻近计数器数目落在0至8的范围内(或者相差8的任何两个数)的情况下被启用，并且驱动器在延时线中的邻近值为零的情况下被启用以以该延时同相驱动，以及在延时线中的邻近值为一的情况下驱动器被启用以驱动反相位至该延时。

因此本实施方式的使用以两个因素为特征。第一，用于去除固定模式噪声的FIR滤波器的有效长度使得该长度的延时等于一段区间，已知固定模式噪声在该区间上重复。(如果仅期望去除某些噪声频率，则可以将滤波器的有效长度调整为要去除的固定模式重复的间隔的整数倍。另外，延时的间隔可以是该模式重复的多个间隔，在此情况下，将存在名义上不包含固定模式能量的多余零点，但滤波器将仍然工作。)

第二，工作长度中的系数值使得中心频率基本上等于倍增器的输出频率。(在带通滤波器的情况下，不存在真实的中心频率；相反，此准则仅变为：滤波器传递期望输出频率。)

图6示出了在使固定模式抖动减小之后20MHz信号的傅立叶频谱的曲线602，其中将曲线602与在噪声减小之前的此信号的曲线604进行比较。可以很容易地看出，在除20MHz之外的所有频率处的噪声显著减小。

图7示出了在减小固定模式抖动之后新时钟沿的高频脉动，其中曲线702示出了正沿误差，曲线704示出了负沿误差。将图7中的高频脉动与图2中的高频脉动进行比较将会使本实施方式如何减小20MHz时钟信号的噪声更加明显，使得时钟沿的位置的变化此刻在从约+175PS至-350PS的范围，而不是如图2中的±4NS。

在无需校准或线性控制，并且需要针对温度变化、电源变化以及其他改变不断进行调整的情况下，使用本实施方式中所描述的方法和滤波器，可以去除任何信号中存在的固定模式抖动。另外该滤波器尺寸小并且功耗低。

以上已经参照若干实施方式说明了所公开的系统和方法。按照本公开内容，其他实施方式对于本领域技术人员而言将是明显的。使用除在上述实施方式中描述的配置或步骤之外的配置或步骤，或者与不同于上述要素的要素或除上述要素之外的要素结合，可以容易地实现所描述的方法和装置的某些方面。

还应当明白，所描述的方法和装置可以以多种方式实现，包括作为工序、设备或系统。本文中描述的方法可以通过用于指示处理器执行这样的方法的程序指令来实现，并且这样的指令记录在诸如硬盘驱动器、软盘、光盘(诸如压缩光盘(CD)或数字多功能光盘(DVD))、闪存等的计算机可读存储介质上。如果需要，则可以将所描述的方法合并到硬连线逻辑中。应当注意，本文中所描述的方法的步骤的顺序可以改变并且仍然在本公开的范围之内。

对实施方式的这些变型和其他变型意在被仅由所附权利要求限定的本公开内容所涵盖。

Claims (8)

1.一种设计用于从具有期望输出频率的信号中去除固定模式抖动的有限脉冲响应滤波器的方法，所述滤波器具有包含多个延时元件的延时线，所述方法包括：

选择所述滤波器的期望峰频率响应；

选择具有阻抗的多个阻抗元件，在每个延时元件之后一个阻抗元件被耦接到所述延时线，所述多个阻抗元件的值被选择以确定所述多个阻抗元件的阻抗，使得所述滤波器等效于以下两个滤波器：第一滤波器，所述第一滤波器在所述期望输出频率或者包括所述期望输出频率的带通范围处具有峰输出频率；以及第二滤波器，在所述第二滤波器中信号被延迟一段时间，所述时间等于期望从具有所述期望输出频率的信号中去除的不同频率的周期的一半；以及

提供与所有所述多个阻抗元件连接的输出部。

2.根据权利要求1所述的方法，其中，选择多个阻抗元件还包括：

确定在所述期望输出频率或者包括所述期望输出频率的带通范围处提供峰输出频率的多个傅立叶系数；

针对每一组傅立叶系数，选择作为所述傅立叶系数的倒数的一组阻抗值。

3.根据权利要求2所述的方法，其中，确定多个傅立叶系数还包括数学计算所述傅立叶系数。

4.根据权利要求2所述的方法，其中，确定多个傅立叶系数还包括通过迭代方法来确定所述傅立叶系数。

5.根据权利要求4所述的方法，其中，通过迭代方法来确定所述傅立叶系数还包括通过帕克斯-麦克莱伦方法来确定所述傅立叶系数。

6.根据权利要求2所述的方法，其中，确定多个傅立叶系数还包括将所述傅立叶系数乘以窗函数。

7.一种用于从具有期望输出频率的信号中去除固定模式抖动的有限脉冲响应滤波器，包括：

用于接收所述信号的输入部；

包含多个延时元件的延时线；

具有阻抗的多个阻抗元件，在每个延时元件之后一个阻抗元件被耦接到所述延时线，所述多个阻抗元件的值被选择以确定所述多个阻抗元件的阻抗，使得所述滤波器等效于以下两个滤波器：第一滤波器，所述第一滤波器在所述期望输出频率或包括所述期望输出频率的带通范围处具有峰输出频率；以及第二滤波器，在所述第二滤波器中信号被延迟一段时间，所述时间等于期望从具有所述期望输出频率的信号中去除的不同频率的周期的一半；以及

连接到所有所述多个阻抗元件的输出部。

8.一种用于从具有期望输出频率的信号中去除固定模式噪声的有限脉冲响应滤波器，包括：

用于接收所述信号的输入部；

包含多个延时元件的延时线，所述多个延时元件的总延时长于所述固定模式噪声的周期；

具有阻抗的多个阻抗元件，在每个延时元件之后一个阻抗元件被耦接到所述延时线；

计数器机构，所述计数器机构用于计数在所述信号通过所述延时线中的每个延时元件时出现的信号沿的数目；

控制器，所述控制器用于：

确定何时达到在所述固定模式的周期期间在所述期望输出频率处出现的信号沿的所述数目，并且仅使其中出现那些信号沿的耦接到延时元件的阻抗元件被激活；以及

配置所激活的阻抗元件的值以提供在所述期望输出频率或包括所述期望输出频率的带通范围处具有峰输出频率的滤波器响应；以及

连接到所有所述多个阻抗元件的输出部。