JP3582964B2 - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置 Download PDFInfo
- Publication number
- JP3582964B2 JP3582964B2 JP23413897A JP23413897A JP3582964B2 JP 3582964 B2 JP3582964 B2 JP 3582964B2 JP 23413897 A JP23413897 A JP 23413897A JP 23413897 A JP23413897 A JP 23413897A JP 3582964 B2 JP3582964 B2 JP 3582964B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- pulse
- state
- line
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動装置に関する。
【０００２】
【従来の技術】
平面表示装置として、ＡＣ（交流放電）型のプラズマディスプレイパネル（以下、ＰＤＰと称する）が知られている。
図１は、かかるＡＣ型のＰＤＰを駆動する駆動装置を含んだプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、ＰＤＰ１０には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及び行電極Ｘ１〜Ｘｎが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ１〜Ｄｍが形成されている。この際、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に１つの放電セルが形成される。駆動装置１は、供給された映像信号を１画素毎のＮビットの画素データに変換し、これをＰＤＰ１０における１行分毎にｍ個の画素データパルスに変換してＰＤＰ１０の列電極Ｄ１〜Ｄｍ各々に印加する。更に、駆動装置１は、図２に示されるが如きタイミングにて、リセットパルスＲＰＸ、リセットパルスＲＰＹ、プライミングパルスＰＰ、走査パルスＳＰ、維持パルスＩＰＸ、維持パルスＩＰＹ、及び消去パルスＥＰ各々を含んだ行電極駆動信号を生成し、これを上記ＰＤＰ１０の行電極対（Ｙ１〜Ｙｎ、Ｘ１〜Ｘｎ）に印加する。
【０００４】
図２において、駆動装置１は、先ず、正電圧のリセットパルスＲＰｘを発生してこれを全ての行電極Ｘ１〜Ｘｎに印加すると同時に、負電圧のリセットパルスＲＰｙを発生してこれを行電極Ｙ１〜Ｙｎ の各々に印加する（一斉リセット行程）。かかるリセットパルスの印加によりＰＤＰ１０の全ての放電セルが放電励起して荷電粒子が発生し、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される。
【０００５】
次に、駆動装置１は、各行毎の画素データに対応した正電圧の画素データパルスＤＰ１〜ＤＰｍを発生し、これらを１行分毎に順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、駆動装置１は、上記画素データパルスＤＰ１〜ＤＰｍを列電極Ｄ１〜Ｄｍに印加するタイミングと同一タイミングにて、負電圧でありかつ比較的パルス幅の小なる走査パルスＳＰを発生し、これを図２に示されるように、行電極Ｙ１からＹｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極に存在する放電セルの内で、高電圧の画素データパルスが印加された放電セルでは放電が生じてその壁電荷の大半が失われる。一方、画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。すなわち、列電極に印加された画素データパルスに応じて、各放電セル内に壁電荷が残留するか否かが決定するのである。これは、走査パルスＳＰの印加に応じて、各放電セルに対して画素データの書き込みが為されたということなのである。尚、駆動装置１は、かかる負電圧の走査パルスＳＰを各行電極Ｙに印加する直前に、図２に示されるが如き正電圧のプライミングパルスＰＰを行電極Ｙ１〜Ｙｎに印加する（画素データ書込行程）。
【０００６】
かかるプライミングパルスＰＰの印加により、上記一斉リセット動作にて得られ、時間経過と共に減少してしまった上記荷電粒子が、ＰＤＰ１０の放電空間内に再形成される。よって、かかる荷電粒子が存在する内に、上記走査パルスＳＰの印加による画素データの書き込みが為されることになる。
次に、駆動装置１は、正電圧の維持パルスＩＰＹを連続して行電極Ｙ１〜Ｙｎ 各々に印加すると共に、かかる維持パルスＩＰＹの印加タイミングとは、ずれたタイミングにて正電圧の維持パルスＩＰＸを連続して行電極Ｘ１〜Ｘｎ各々に印加する（維持放電行程）。
【０００７】
かかる維持パルスＩＰＸ及びＩＰＹが交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている放電セルが放電発光を繰り返しその発光状態を維持する。
次に、駆動装置１は、負電圧の消去パルスＥＰを発生してこれを行電極Ｙ１〜Ｙｎ各々に一斉に印加して、各放電セル内に残留している壁電荷を消去する（壁電荷消去行程）。
【０００８】
図３は、上記各種駆動パルスの内で、上記リセットパルスＲＰＹ及び維持パルスＩＰＹを発生するパルス駆動回路の構成を示す図である。
図３において、維持パルス発生回路１０２におけるｐチャネル型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱ１は、そのゲート端に供給されたゲート信号ＧＴ１の論理レベルが”１”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ１は、ゲート信号ＧＴ１の論理レベルが”０”である場合にはオン状態となって上記直流電源Ｂ１の正側端子電位をライン２上に印加する。尚、この直流電源Ｂ１の負側端子は接地されている。更に、かかる維持パルス発生回路１０２には、その一端が接地されているコンデンサＣ１が設けられている。ｎチャネル型のＭＯＳトランジスタＱ２は、そのゲート端に供給されたゲート信号ＧＴ２の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ２の論理レベルが”１”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ１及びコイルＬ１を介して上記コンデンサＣ１の他端に印加する。ｎチャネル型のＭＯＳトランジスタＱ３は、そのゲート端に供給されたゲート信号ＧＴ３の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ３の論理レベルが”１”である場合にはオン状態となって上記コンデンサＣ１の他端に生じた電位をダイオードＤ２及びコイルＬ２を介して上記ライン２上に印加する。ｐチャネル型のＭＯＳトランジスタＱ４は、そのゲート端に供給されたゲート信号ＧＴ４の論理レベルが”１”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ４の論理レベルが”０”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ３を介して接地電位に引き込む。
【０００９】
リセットパルス発生回路１０３におけるｎチャネル型のＭＯＳトランジスタＱ５は、そのゲート端に供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子電位を抵抗Ｒ１を介してライン２上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。ｎチャネル型のＭＯＳトランジスタＱ６は、そのゲート端に供給されたゲート信号ＧＴ６の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ６の論理レベルが”１”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ４を介して接地電位に引き込む。
【００１０】
尚、上記ダイオードＤ１〜Ｄ４は逆流防止の為に設けられたものである。
図４は、上記図２に示されるが如きリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の上記ゲート信号ＧＴ１〜ＧＴ６各々の供給タイミングを示す図である。
図４に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じてＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位がライン２上に印加されて図４に示されるが如き負電圧を有するリセットパルスＲＰｙが発生する。
【００１１】
次に、図４に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図４に示される正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２上に流れ込む。これにより、ライン２上の行電極駆動信号のレベルは、図４に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２上に印加されて、図４に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ１０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図４に示されるように徐々に下降して行く。
【００１２】
以上の如く、リセットパルス発生回路１０２及び維持パルス発生回路１０３各々は、互いに極性の異なる駆動パルス（リセットパルスＲＰｙ、維持パルスＩＰｙ）を発生し、これらを異なるタイミングで共通のライン２上に印加する構成となっている。
ここで、かかる図３に示される構成では、直流電源Ｂ１の正側端子と直流電源Ｂ２の負側端子との間に、ＭＯＳトランジスタＱ１及びＱ５が直列に接続される形となる。更に、かかる直流電源Ｂ１の正側端子と略同一の電位を発生するコンデンサＣ１と直流電源Ｂ２の負側端子との間には、ＭＯＳトランジスタＱ２（Ｑ３）及びＱ５が直列に接続される形となる。
【００１３】
従って、かかる図３に示されるＭＯＳトランジスタＱ１〜Ｑ３、及びＱ４としては、直流電源Ｂ１の正側端子電位と直流電源Ｂ２の負側端子電位との電位差に耐え得る高耐圧なトランジスタを用いなければならないという問題があった。
【００１４】
【発明が解決しようとする課題】
本発明は、上記問題を解決するために為されたものであり、比較的耐圧の低いトランジスタにて互いに極性の異なる複数の駆動パルスをＰＤＰの同一行電極上に印加し得るプラズマディスプレイパネルの駆動装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、前記行電極駆動手段は、オン状態時に前記第１パルスを発生してこれを駆動ラインに印加するｐ型の第１ＭＯＳトランジスタと、オン状態時に前記第２パルスを発生してこれを前記行電極に印加するｎ型の第２ＭＯＳトランジスタと、オン状態時に前記駆動ラインと前記行電極とを接続するｐ型の第３ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオン状態に設定すると共に前記第２ＭＯＳトランジスタをオフ状態に設定する一方、前記第２ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオフ状態に設定する制御回路と、を有することを特徴とする。
【００１６】
又、本発明の第２の特徴によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、前記行電極駆動手段は、オン状態時に前記第１パルスを発生してこれを第１ラインに印加するｐ型の第１ＭＯＳトランジスタと、オン状態時に前記第１ライン及び前記行電極間を接続するｐ型の第２ＭＯＳトランジスタと、オン状態時に前記第２パルスを発生してこれを第２ラインに印加するｎ型の第３ＭＯＳトランジスタと、オン状態時に前記第２ライン及び前記行電極間を接続するｎ型の第４ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオン状態に設定すると共に前記第４ＭＯＳトランジスタをオフ状態に設定する一方、前記第３ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオフ状態に設定すると共に前記第４ＭＯＳトランジスタをオン状態に設定する制御回路と、を有することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図５は、本発明による駆動装置を含んだプラズマディスプレイ装置の全体構成を示す図である。
かかる図５において、Ａ／Ｄ変換器１１は、供給されてきたアナログの映像信号をサンプリングして１画素毎のＮビットの画素データに変換しこれをメモリ１３に供給する。パネル駆動制御回路１２は、かかる映像信号中に含まれる水平同期信号及び垂直同期信号を検出し、この検出タイミングに基づいて以下に説明するが如き各種信号を生成し、これらをメモリ１３、行電極ドライバ１００、及び列電極ドライバ２００の各々に供給する。
【００１８】
メモリ１３は、パネル駆動制御回路１２から供給されてくる書込信号に応じて上記画素データを順次書き込む。更に、メモリ１３は、上記パネル駆動制御回路１２から供給されてくる読出信号に応じて、上述の如く書き込まれた画素データをＰＤＰ（プラズマディスプレイパネル）２０の１行分毎に読み出し、これを列電極ドライバ２００に供給する。
【００１９】
ＰＤＰ２０には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及び行電極Ｘ１〜Ｘｎが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ１〜Ｄｍが形成されている。この際、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に１つの放電セルが形成される。
【００２０】
列電極ドライバ２００は、上記メモリ１３から供給されてくる１行分の画素データ各々に対応した画素データパルスＤＰ１〜ｍを発生し、これらを上記パネル駆動制御回路１２から供給される画素データパルス印加タイミング信号に応じて、図６に示されるように上記ＰＤＰ２０の列電極Ｄ１〜Ｄｍ各々に印加する。
行電極ドライバ１００は、上記パネル駆動制御回路１２から供給されてくる各種タイミング信号に応じて、上記図６に示されるが如きリセットパルスＲＰＸ及び維持パルスＩＰＸを含んだ行電極Ｘ駆動信号を生成し、これを上記ＰＤＰ２０の行電極Ｘ１〜Ｘｎ各々に同時に印加する。又、行電極ドライバ１００は、上記パネル駆動制御回路１２から供給されてくる各種タイミング信号に応じて、上記図６に示されるが如き負電圧のリセットパルスＲＰＹ、正電圧のプライミングパルスＰＰ、負電圧の走査パルスＳＰ、正電圧の維持パルスＩＰＹ及び負電圧の消去パルスＥＰ各々を含んだ行電極Ｙ駆動信号を生成し、これを上記ＰＤＰ２０の行電極Ｙ１〜Ｙｎ各々に印加する。
【００２１】
図７は、上記各種駆動パルスの内からリセットパルスＲＰＹ及び維持パルスＩＰＹ各々を発生すべく為された本発明の駆動装置に基づくパルス駆動回路の構成を示す図である。尚、この図７に示される構成は、上記行電極ドライバ１００内に設けられているものである。
図７において、維持パルス発生回路１２０におけるｐチャネル型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱ１は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ１の論理レベルが”１”である場合にはオフ状態となる。一方、このゲート信号ＧＴ１の論理レベルが”０”である場合には、上記ＭＯＳトランジスタＱ１はオン状態となって上記直流電源Ｂ１の正側端子電位をライン２００上に印加する。尚、この直流電源Ｂ１の負側端子は接地されている。更に、かかる維持パルス発生回路１２０には、その一端が接地されているコンデンサＣ１が設けられている。ｎチャネル型のＭＯＳトランジスタＱ２は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ２の論理レベルが”０”である場合にはオフ状態となる。一方、かかるゲート信号ＧＴ２の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ２はオン状態となって上記ライン２００上の電位をダイオードＤ１及びコイルＬ１を介して上記コンデンサＣ１の他端に印加してこれを充電する。ｎチャネル型のＭＯＳトランジスタＱ３は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ３の論理レベルが”０”である場合にはオフ状態となる。一方、かかるゲート信号ＧＴ３の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ３はオン状態となって上記コンデンサＣ１の他端から放電された電位をダイオードＤ２及びコイルＬ２を介して上記ライン２００上に印加する。ｐチャネル型のＭＯＳトランジスタＱ４は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ４の論理レベルが”１”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ４の論理レベルが”０”である場合にはオン状態となって上記ライン２００上の電位を接地電位に引き込む。
【００２２】
リセットパルス発生回路１３０におけるｎチャネル型のＭＯＳトランジスタＱ５は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子の電位を抵抗Ｒ１を介してライン３００上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。
【００２３】
スイッチング素子としてのｐチャネル型のＭＯＳトランジスタＱ７は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ７の論理レベルが”０”である場合にはオン状態となって上記ライン２００及びライン３００間の接続を行う。この際、かかるライン２００上に発生した行電極駆動信号は上記ライン３００を介してＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。一方、かかるゲート信号ＧＴ７の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ７はオフ状態となり、上記ライン２００及びライン３００間の接続を遮断する。この際、上記ライン３００上に発生した行電極駆動信号のみがＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。
【００２４】
図８は、上記ゲート信号ＧＴ１〜ＧＴ５及びＧＴ７各々のタイミング、及びこれらゲート信号ＧＴに応じてライン３００上に生成される行電極駆動信号の波形を示す図である。
図８は、上記図６に示されるが如きリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の上記ゲート信号ＧＴ１〜ＧＴ５及びＧＴ７各々の供給タイミングを示す図である。
【００２５】
図８に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じて図７に示されるＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位が抵抗Ｒ１を介してライン３００上に印加されて、図８に示されるが如き負電圧のリセットパルスＲＰｙがＰＤＰ２０の行電極Ｙに印加される。この際、かかる抵抗Ｒ１の作用により、上記リセットパルスＲＰｙのフロントエッジ部の波形はなだらかになる。又、この間、図７に示されるＭＯＳトランジスタＱ７には、論理レベル”１”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオフ状態にある。よって、少なくとも上記リセットパルスＲＰｙが発生している期間中は、ライン２００及びライン３００間は遮断された状態にある。
【００２６】
次に、図８に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図８に示されるが如き正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２００上に流れ込む。この際、図８に示されるようにＭＯＳトランジスタＱ７には論理レベル”０”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオン状態にあり、ライン２００及び３００間が接続される。これにより、ライン３００上の行電極駆動信号のレベルは、図８に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２００及びＭＯＳトランジスタＱ７を介してライン３００上に印加されて、図８に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ２０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図８に示されるように徐々に下降して行く。
【００２７】
以上の如く、図７に示されるパルス駆動回路においては、少なくとも維持パルスを行電極に印加する期間中はオン状態となるＭＯＳトランジスタＱ７を維持パルス発生回路１２０及びリセットパルス発生回路１３０間に設ける構成としたのである。
かかる構成によれば、直流電源Ｂ１の正側端子と直流電源Ｂ２の負側端子との間、更に、直流電源Ｂ１の正側端子と略同一の電位を発生するコンデンサＣ１と直流電源Ｂ２の負側端子との間各々に直列に接続されるＭＯＳトランジスタの数が、ＭＯＳトランジスタＱ７の分だけ１段増えることになる。
【００２８】
よって、図３に示されるが如き従来の構成に比してＭＯＳトランジスタ１段あたりの耐圧を低くすることが出来るのである。
又、図７に示されるＭＯＳトランジスタＱ７は等価的には、図９に示されるように、ゲート信号ＧＴ７に応じてライン２００及びライン３００間の接続／遮断を為すスイッチＳＷ７、及びライン３００からライン２００に向けて順方向に形成された寄生ダイオードＤ１７から構成されている。
【００２９】
この際、かかる寄生ダイオードＤ１７が、ＭＯＳトランジスタＱ４の寄生ダイオードを介して接地電位から維持パルス発生回路１２０の直流電源Ｂ２の負側端子へと逆流する電流を防止することになる。
つまり、かかる役目を為すべく図３における構成において採用されていた逆流防止用のダイオードＤ３は、図７に示される構成においては不要となるのである。
【００３０】
尚、上記実施例においては、耐圧向上を計るべく、少なくとも維持パルスを発生する期間中はオン状態となるＭＯＳトランジスタＱ７を維持パルス発生回路１２０の出力ラインとしてのライン２００に設ける構成としているが、各パルス発生回路の出力ラインに夫々、耐圧向上を計る為のＭＯＳトランジスタを設ける構成としても良い。
【００３１】
図１０は、かかる点に鑑みて為されたパルス駆動回路の構成を示す図である。尚、図１０に示される維持パルス発生回路１２０及びＭＯＳトランジスタＱ７は、上述した如き図７に示されるものと同一であるのでその説明は省略する。
図１０において、リセットパルス発生回路１４０におけるｎチャネル型のＭＯＳトランジスタＱ５は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子の電位を抵抗Ｒ１を介してライン４００上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。更に、かかるリセットパルス発生回路１４０におけるｎチャネル型のＭＯＳトランジスタＱ８は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ８の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ８は、ゲート信号ＧＴ８の論理レベルが”１”である場合にはオン状態となって上記ライン４００上の電位を抵抗Ｒ２を介して接地電位に引き込む。
【００３２】
スイッチング素子としてのｎチャネル型のＭＯＳトランジスタＱ９は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ９の論理レベルが”１”である場合にはオン状態となって上記ライン４００及びライン３００間の接続を行う。この際、かかるライン４００上に発生した行電極駆動信号は上記ライン３００を介してＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。一方、かかるゲート信号ＧＴ９の論理レベルが”０”である場合には、ＭＯＳトランジスタＱ９はオフ状態となり、上記ライン４００及びライン３００間の接続を遮断する。
【００３３】
図１１は、上記図１０に示される構成にてリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる為のゲート信号ＧＴ１〜ＧＴ５、及びゲート信号ＧＴ７〜ＧＴ９各々の供給タイミングを示す図である。
図１１に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じて、図１０に示されるリセットパルス発生回路１４０におけるＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位がＭＯＳトランジスタＱ５及び抵抗Ｒ１を介してライン４００上に印加される。この間、図１０に示されるＭＯＳトランジスタＱ９には論理レベル”１”のゲート信号ＧＴ９が供給されているので、ＭＯＳトランジスタＱ９はオン状態にある。よって、上記４００上に印加された電位はかかるＭＯＳトランジスタＱ９を介してライン３００に印加され、図１１に示されるが如き負電圧のリセットパルスＲＰｙがＰＤＰ２０の行電極Ｙに印加されることになる。ここで、図１１に示されるが如くゲート信号ＧＴ５の論理レベルが”１”から”０”、ゲート信号ＧＴ８の論理レベルが”０”から”１”へと夫々切り替わると、ＭＯＳトランジスタＱ５はオフ、ＭＯＳトランジスタＱ８はオン状態に切り替わる。ＭＯＳトランジスタＱ８がオン状態に切り替わることにより、ライン３００上に発生した図１１に示されるが如き負電圧のリセットパルスＲＰｙは徐々に接地電位に引き込まれて行く。
【００３４】
尚、かかるリセットパルスＲＰｙがライン４００、ＭＯＳトランジスタＱ９及びライン３００を介してＰＤＰ２０の行電極Ｙに印加されている期間中、ＭＯＳトランジスタＱ７には論理レベル”１”のゲート信号ＧＴ７が供給されている。よって、この間、維持パルス発生回路１２０の出力ラインとしてのライン２００、及びライン３００間は遮断されている。
【００３５】
次に、図１１に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図１１に示されるが如き正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２００上に流れ込む。この際、図１１に示されるようにＭＯＳトランジスタＱ７には論理レベル”０”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオン状態にあり、ライン２００及び３００間が接続される。これにより、ライン３００上の行電極駆動信号のレベルは、図１１に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２００及びＭＯＳトランジスタＱ７を介してライン３００上に印加されて、図１１に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ２０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図１１に示されるように徐々に下降して行く。尚、かかる維持パルスＩＰｙがライン２００、ＭＯＳトランジスタＱ７及びライン３００を介してＰＤＰ２０の行電極Ｙに印加されている期間中、ＭＯＳトランジスタＱ９には論理レベル”１”のゲート信号ＧＴ９が供給されている。よって、この間、リセットパルス発生回路１４０の出力ラインとしてのライン４００、及びライン３００間は遮断されているのである。
【００３６】
かかる図１０に示されるパルス駆動回路においては、各パルス発生回路（１２０、１４０）の出力ライン各々に、少なくとも各パルス発生回路が駆動パルスを発生する期間中はオン状態となるＭＯＳトランジスタ（Ｑ７、Ｑ９）を設ける構成としている。
よって、かかる構成によれば、各パルス発生回路間に直列に接続されるＭＯＳトランジスタの段数が更に１段（ＭＯＳトランジスタＱ９の分）だけ増えるので、
各ＭＯＳトランジスタの耐圧を、図７に示される構成に比してより低いものに設定することが出来るようになるのである。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】図１の駆動装置による行電極駆動信号のタイミングを示す図である。
【図３】リセットパルスＲＰＹ及び維持パルスＩＰＹを発生する従来のパルス駆動回路の構成を示す図である。
【図４】従来のパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【図５】本発明による駆動装置を含んだプラズマディスプレイ装置の全体構成を示す図である。
【図６】図５の駆動装置による行電極駆動信号のタイミングを示す図である。
【図７】本発明の駆動装置に基づくパルス駆動回路の構成を示す図である。
【図８】図７に示されるパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【図９】ＭＯＳトランジスタＱ７を等価回路にて示してある本発明に基づくパルス駆動回路の構成を示す図である。
【図１０】本発明の駆動装置に基づくパルス駆動回路の他の構成例を示す図である。
【図１１】図１０に示されるパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【符号の簡単な説明】
２０ ＰＤＰ
１００ 行電極ドライバ
１２０ 維持パルス発生回路
１３０、１４０ リセットパルス発生回路
Ｑ７、Ｑ９ ＭＯＳトランジスタ
【発明の属する技術分野】
本発明はプラズマディスプレイパネルの駆動装置に関する。
【０００２】
【従来の技術】
平面表示装置として、ＡＣ（交流放電）型のプラズマディスプレイパネル（以下、ＰＤＰと称する）が知られている。
図１は、かかるＡＣ型のＰＤＰを駆動する駆動装置を含んだプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、ＰＤＰ１０には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及び行電極Ｘ１〜Ｘｎが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ１〜Ｄｍが形成されている。この際、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に１つの放電セルが形成される。駆動装置１は、供給された映像信号を１画素毎のＮビットの画素データに変換し、これをＰＤＰ１０における１行分毎にｍ個の画素データパルスに変換してＰＤＰ１０の列電極Ｄ１〜Ｄｍ各々に印加する。更に、駆動装置１は、図２に示されるが如きタイミングにて、リセットパルスＲＰＸ、リセットパルスＲＰＹ、プライミングパルスＰＰ、走査パルスＳＰ、維持パルスＩＰＸ、維持パルスＩＰＹ、及び消去パルスＥＰ各々を含んだ行電極駆動信号を生成し、これを上記ＰＤＰ１０の行電極対（Ｙ１〜Ｙｎ、Ｘ１〜Ｘｎ）に印加する。
【０００４】
図２において、駆動装置１は、先ず、正電圧のリセットパルスＲＰｘを発生してこれを全ての行電極Ｘ１〜Ｘｎに印加すると同時に、負電圧のリセットパルスＲＰｙを発生してこれを行電極Ｙ１〜Ｙｎ の各々に印加する（一斉リセット行程）。かかるリセットパルスの印加によりＰＤＰ１０の全ての放電セルが放電励起して荷電粒子が発生し、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される。
【０００５】
次に、駆動装置１は、各行毎の画素データに対応した正電圧の画素データパルスＤＰ１〜ＤＰｍを発生し、これらを１行分毎に順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、駆動装置１は、上記画素データパルスＤＰ１〜ＤＰｍを列電極Ｄ１〜Ｄｍに印加するタイミングと同一タイミングにて、負電圧でありかつ比較的パルス幅の小なる走査パルスＳＰを発生し、これを図２に示されるように、行電極Ｙ１からＹｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極に存在する放電セルの内で、高電圧の画素データパルスが印加された放電セルでは放電が生じてその壁電荷の大半が失われる。一方、画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。すなわち、列電極に印加された画素データパルスに応じて、各放電セル内に壁電荷が残留するか否かが決定するのである。これは、走査パルスＳＰの印加に応じて、各放電セルに対して画素データの書き込みが為されたということなのである。尚、駆動装置１は、かかる負電圧の走査パルスＳＰを各行電極Ｙに印加する直前に、図２に示されるが如き正電圧のプライミングパルスＰＰを行電極Ｙ１〜Ｙｎに印加する（画素データ書込行程）。
【０００６】
かかるプライミングパルスＰＰの印加により、上記一斉リセット動作にて得られ、時間経過と共に減少してしまった上記荷電粒子が、ＰＤＰ１０の放電空間内に再形成される。よって、かかる荷電粒子が存在する内に、上記走査パルスＳＰの印加による画素データの書き込みが為されることになる。
次に、駆動装置１は、正電圧の維持パルスＩＰＹを連続して行電極Ｙ１〜Ｙｎ 各々に印加すると共に、かかる維持パルスＩＰＹの印加タイミングとは、ずれたタイミングにて正電圧の維持パルスＩＰＸを連続して行電極Ｘ１〜Ｘｎ各々に印加する（維持放電行程）。
【０００７】
かかる維持パルスＩＰＸ及びＩＰＹが交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている放電セルが放電発光を繰り返しその発光状態を維持する。
次に、駆動装置１は、負電圧の消去パルスＥＰを発生してこれを行電極Ｙ１〜Ｙｎ各々に一斉に印加して、各放電セル内に残留している壁電荷を消去する（壁電荷消去行程）。
【０００８】
図３は、上記各種駆動パルスの内で、上記リセットパルスＲＰＹ及び維持パルスＩＰＹを発生するパルス駆動回路の構成を示す図である。
図３において、維持パルス発生回路１０２におけるｐチャネル型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱ１は、そのゲート端に供給されたゲート信号ＧＴ１の論理レベルが”１”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ１は、ゲート信号ＧＴ１の論理レベルが”０”である場合にはオン状態となって上記直流電源Ｂ１の正側端子電位をライン２上に印加する。尚、この直流電源Ｂ１の負側端子は接地されている。更に、かかる維持パルス発生回路１０２には、その一端が接地されているコンデンサＣ１が設けられている。ｎチャネル型のＭＯＳトランジスタＱ２は、そのゲート端に供給されたゲート信号ＧＴ２の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ２の論理レベルが”１”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ１及びコイルＬ１を介して上記コンデンサＣ１の他端に印加する。ｎチャネル型のＭＯＳトランジスタＱ３は、そのゲート端に供給されたゲート信号ＧＴ３の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ３の論理レベルが”１”である場合にはオン状態となって上記コンデンサＣ１の他端に生じた電位をダイオードＤ２及びコイルＬ２を介して上記ライン２上に印加する。ｐチャネル型のＭＯＳトランジスタＱ４は、そのゲート端に供給されたゲート信号ＧＴ４の論理レベルが”１”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ４の論理レベルが”０”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ３を介して接地電位に引き込む。
【０００９】
リセットパルス発生回路１０３におけるｎチャネル型のＭＯＳトランジスタＱ５は、そのゲート端に供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子電位を抵抗Ｒ１を介してライン２上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。ｎチャネル型のＭＯＳトランジスタＱ６は、そのゲート端に供給されたゲート信号ＧＴ６の論理レベルが”０”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ６の論理レベルが”１”である場合にはオン状態となって上記ライン２上の電位をダイオードＤ４を介して接地電位に引き込む。
【００１０】
尚、上記ダイオードＤ１〜Ｄ４は逆流防止の為に設けられたものである。
図４は、上記図２に示されるが如きリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の上記ゲート信号ＧＴ１〜ＧＴ６各々の供給タイミングを示す図である。
図４に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じてＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位がライン２上に印加されて図４に示されるが如き負電圧を有するリセットパルスＲＰｙが発生する。
【００１１】
次に、図４に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図４に示される正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２上に流れ込む。これにより、ライン２上の行電極駆動信号のレベルは、図４に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２上に印加されて、図４に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ１０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図４に示されるように徐々に下降して行く。
【００１２】
以上の如く、リセットパルス発生回路１０２及び維持パルス発生回路１０３各々は、互いに極性の異なる駆動パルス（リセットパルスＲＰｙ、維持パルスＩＰｙ）を発生し、これらを異なるタイミングで共通のライン２上に印加する構成となっている。
ここで、かかる図３に示される構成では、直流電源Ｂ１の正側端子と直流電源Ｂ２の負側端子との間に、ＭＯＳトランジスタＱ１及びＱ５が直列に接続される形となる。更に、かかる直流電源Ｂ１の正側端子と略同一の電位を発生するコンデンサＣ１と直流電源Ｂ２の負側端子との間には、ＭＯＳトランジスタＱ２（Ｑ３）及びＱ５が直列に接続される形となる。
【００１３】
従って、かかる図３に示されるＭＯＳトランジスタＱ１〜Ｑ３、及びＱ４としては、直流電源Ｂ１の正側端子電位と直流電源Ｂ２の負側端子電位との電位差に耐え得る高耐圧なトランジスタを用いなければならないという問題があった。
【００１４】
【発明が解決しようとする課題】
本発明は、上記問題を解決するために為されたものであり、比較的耐圧の低いトランジスタにて互いに極性の異なる複数の駆動パルスをＰＤＰの同一行電極上に印加し得るプラズマディスプレイパネルの駆動装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、前記行電極駆動手段は、オン状態時に前記第１パルスを発生してこれを駆動ラインに印加するｐ型の第１ＭＯＳトランジスタと、オン状態時に前記第２パルスを発生してこれを前記行電極に印加するｎ型の第２ＭＯＳトランジスタと、オン状態時に前記駆動ラインと前記行電極とを接続するｐ型の第３ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオン状態に設定すると共に前記第２ＭＯＳトランジスタをオフ状態に設定する一方、前記第２ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオフ状態に設定する制御回路と、を有することを特徴とする。
【００１６】
又、本発明の第２の特徴によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、前記行電極駆動手段は、オン状態時に前記第１パルスを発生してこれを第１ラインに印加するｐ型の第１ＭＯＳトランジスタと、オン状態時に前記第１ライン及び前記行電極間を接続するｐ型の第２ＭＯＳトランジスタと、オン状態時に前記第２パルスを発生してこれを第２ラインに印加するｎ型の第３ＭＯＳトランジスタと、オン状態時に前記第２ライン及び前記行電極間を接続するｎ型の第４ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオン状態に設定すると共に前記第４ＭＯＳトランジスタをオフ状態に設定する一方、前記第３ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオフ状態に設定すると共に前記第４ＭＯＳトランジスタをオン状態に設定する制御回路と、を有することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図５は、本発明による駆動装置を含んだプラズマディスプレイ装置の全体構成を示す図である。
かかる図５において、Ａ／Ｄ変換器１１は、供給されてきたアナログの映像信号をサンプリングして１画素毎のＮビットの画素データに変換しこれをメモリ１３に供給する。パネル駆動制御回路１２は、かかる映像信号中に含まれる水平同期信号及び垂直同期信号を検出し、この検出タイミングに基づいて以下に説明するが如き各種信号を生成し、これらをメモリ１３、行電極ドライバ１００、及び列電極ドライバ２００の各々に供給する。
【００１８】
メモリ１３は、パネル駆動制御回路１２から供給されてくる書込信号に応じて上記画素データを順次書き込む。更に、メモリ１３は、上記パネル駆動制御回路１２から供給されてくる読出信号に応じて、上述の如く書き込まれた画素データをＰＤＰ（プラズマディスプレイパネル）２０の１行分毎に読み出し、これを列電極ドライバ２００に供給する。
【００１９】
ＰＤＰ２０には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及び行電極Ｘ１〜Ｘｎが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ１〜Ｄｍが形成されている。この際、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に１つの放電セルが形成される。
【００２０】
列電極ドライバ２００は、上記メモリ１３から供給されてくる１行分の画素データ各々に対応した画素データパルスＤＰ１〜ｍを発生し、これらを上記パネル駆動制御回路１２から供給される画素データパルス印加タイミング信号に応じて、図６に示されるように上記ＰＤＰ２０の列電極Ｄ１〜Ｄｍ各々に印加する。
行電極ドライバ１００は、上記パネル駆動制御回路１２から供給されてくる各種タイミング信号に応じて、上記図６に示されるが如きリセットパルスＲＰＸ及び維持パルスＩＰＸを含んだ行電極Ｘ駆動信号を生成し、これを上記ＰＤＰ２０の行電極Ｘ１〜Ｘｎ各々に同時に印加する。又、行電極ドライバ１００は、上記パネル駆動制御回路１２から供給されてくる各種タイミング信号に応じて、上記図６に示されるが如き負電圧のリセットパルスＲＰＹ、正電圧のプライミングパルスＰＰ、負電圧の走査パルスＳＰ、正電圧の維持パルスＩＰＹ及び負電圧の消去パルスＥＰ各々を含んだ行電極Ｙ駆動信号を生成し、これを上記ＰＤＰ２０の行電極Ｙ１〜Ｙｎ各々に印加する。
【００２１】
図７は、上記各種駆動パルスの内からリセットパルスＲＰＹ及び維持パルスＩＰＹ各々を発生すべく為された本発明の駆動装置に基づくパルス駆動回路の構成を示す図である。尚、この図７に示される構成は、上記行電極ドライバ１００内に設けられているものである。
図７において、維持パルス発生回路１２０におけるｐチャネル型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱ１は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ１の論理レベルが”１”である場合にはオフ状態となる。一方、このゲート信号ＧＴ１の論理レベルが”０”である場合には、上記ＭＯＳトランジスタＱ１はオン状態となって上記直流電源Ｂ１の正側端子電位をライン２００上に印加する。尚、この直流電源Ｂ１の負側端子は接地されている。更に、かかる維持パルス発生回路１２０には、その一端が接地されているコンデンサＣ１が設けられている。ｎチャネル型のＭＯＳトランジスタＱ２は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ２の論理レベルが”０”である場合にはオフ状態となる。一方、かかるゲート信号ＧＴ２の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ２はオン状態となって上記ライン２００上の電位をダイオードＤ１及びコイルＬ１を介して上記コンデンサＣ１の他端に印加してこれを充電する。ｎチャネル型のＭＯＳトランジスタＱ３は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ３の論理レベルが”０”である場合にはオフ状態となる。一方、かかるゲート信号ＧＴ３の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ３はオン状態となって上記コンデンサＣ１の他端から放電された電位をダイオードＤ２及びコイルＬ２を介して上記ライン２００上に印加する。ｐチャネル型のＭＯＳトランジスタＱ４は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ４の論理レベルが”１”である場合にはオフ状態となる一方、かかるゲート信号ＧＴ４の論理レベルが”０”である場合にはオン状態となって上記ライン２００上の電位を接地電位に引き込む。
【００２２】
リセットパルス発生回路１３０におけるｎチャネル型のＭＯＳトランジスタＱ５は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子の電位を抵抗Ｒ１を介してライン３００上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。
【００２３】
スイッチング素子としてのｐチャネル型のＭＯＳトランジスタＱ７は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ７の論理レベルが”０”である場合にはオン状態となって上記ライン２００及びライン３００間の接続を行う。この際、かかるライン２００上に発生した行電極駆動信号は上記ライン３００を介してＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。一方、かかるゲート信号ＧＴ７の論理レベルが”１”である場合には、ＭＯＳトランジスタＱ７はオフ状態となり、上記ライン２００及びライン３００間の接続を遮断する。この際、上記ライン３００上に発生した行電極駆動信号のみがＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。
【００２４】
図８は、上記ゲート信号ＧＴ１〜ＧＴ５及びＧＴ７各々のタイミング、及びこれらゲート信号ＧＴに応じてライン３００上に生成される行電極駆動信号の波形を示す図である。
図８は、上記図６に示されるが如きリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の上記ゲート信号ＧＴ１〜ＧＴ５及びＧＴ７各々の供給タイミングを示す図である。
【００２５】
図８に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じて図７に示されるＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位が抵抗Ｒ１を介してライン３００上に印加されて、図８に示されるが如き負電圧のリセットパルスＲＰｙがＰＤＰ２０の行電極Ｙに印加される。この際、かかる抵抗Ｒ１の作用により、上記リセットパルスＲＰｙのフロントエッジ部の波形はなだらかになる。又、この間、図７に示されるＭＯＳトランジスタＱ７には、論理レベル”１”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオフ状態にある。よって、少なくとも上記リセットパルスＲＰｙが発生している期間中は、ライン２００及びライン３００間は遮断された状態にある。
【００２６】
次に、図８に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図８に示されるが如き正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２００上に流れ込む。この際、図８に示されるようにＭＯＳトランジスタＱ７には論理レベル”０”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオン状態にあり、ライン２００及び３００間が接続される。これにより、ライン３００上の行電極駆動信号のレベルは、図８に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２００及びＭＯＳトランジスタＱ７を介してライン３００上に印加されて、図８に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ２０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図８に示されるように徐々に下降して行く。
【００２７】
以上の如く、図７に示されるパルス駆動回路においては、少なくとも維持パルスを行電極に印加する期間中はオン状態となるＭＯＳトランジスタＱ７を維持パルス発生回路１２０及びリセットパルス発生回路１３０間に設ける構成としたのである。
かかる構成によれば、直流電源Ｂ１の正側端子と直流電源Ｂ２の負側端子との間、更に、直流電源Ｂ１の正側端子と略同一の電位を発生するコンデンサＣ１と直流電源Ｂ２の負側端子との間各々に直列に接続されるＭＯＳトランジスタの数が、ＭＯＳトランジスタＱ７の分だけ１段増えることになる。
【００２８】
よって、図３に示されるが如き従来の構成に比してＭＯＳトランジスタ１段あたりの耐圧を低くすることが出来るのである。
又、図７に示されるＭＯＳトランジスタＱ７は等価的には、図９に示されるように、ゲート信号ＧＴ７に応じてライン２００及びライン３００間の接続／遮断を為すスイッチＳＷ７、及びライン３００からライン２００に向けて順方向に形成された寄生ダイオードＤ１７から構成されている。
【００２９】
この際、かかる寄生ダイオードＤ１７が、ＭＯＳトランジスタＱ４の寄生ダイオードを介して接地電位から維持パルス発生回路１２０の直流電源Ｂ２の負側端子へと逆流する電流を防止することになる。
つまり、かかる役目を為すべく図３における構成において採用されていた逆流防止用のダイオードＤ３は、図７に示される構成においては不要となるのである。
【００３０】
尚、上記実施例においては、耐圧向上を計るべく、少なくとも維持パルスを発生する期間中はオン状態となるＭＯＳトランジスタＱ７を維持パルス発生回路１２０の出力ラインとしてのライン２００に設ける構成としているが、各パルス発生回路の出力ラインに夫々、耐圧向上を計る為のＭＯＳトランジスタを設ける構成としても良い。
【００３１】
図１０は、かかる点に鑑みて為されたパルス駆動回路の構成を示す図である。尚、図１０に示される維持パルス発生回路１２０及びＭＯＳトランジスタＱ７は、上述した如き図７に示されるものと同一であるのでその説明は省略する。
図１０において、リセットパルス発生回路１４０におけるｎチャネル型のＭＯＳトランジスタＱ５は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ５の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ５は、ゲート信号ＧＴ５の論理レベルが”１”である場合にはオン状態となって直流電源Ｂ２の負側端子の電位を抵抗Ｒ１を介してライン４００上に印加する。尚、この直流電源Ｂ２の正側端子は接地されている。更に、かかるリセットパルス発生回路１４０におけるｎチャネル型のＭＯＳトランジスタＱ８は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ８の論理レベルが”０”である場合にはオフ状態となる。又、かかるＭＯＳトランジスタＱ８は、ゲート信号ＧＴ８の論理レベルが”１”である場合にはオン状態となって上記ライン４００上の電位を抵抗Ｒ２を介して接地電位に引き込む。
【００３２】
スイッチング素子としてのｎチャネル型のＭＯＳトランジスタＱ９は、上記パネル駆動制御回路１２から供給されたゲート信号ＧＴ９の論理レベルが”１”である場合にはオン状態となって上記ライン４００及びライン３００間の接続を行う。この際、かかるライン４００上に発生した行電極駆動信号は上記ライン３００を介してＰＤＰ２０の各行電極Ｙ１〜Ｙｎに印加される。一方、かかるゲート信号ＧＴ９の論理レベルが”０”である場合には、ＭＯＳトランジスタＱ９はオフ状態となり、上記ライン４００及びライン３００間の接続を遮断する。
【００３３】
図１１は、上記図１０に示される構成にてリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる為のゲート信号ＧＴ１〜ＧＴ５、及びゲート信号ＧＴ７〜ＧＴ９各々の供給タイミングを示す図である。
図１１に示されるように、先ず、論理レベル”１”のゲート信号ＧＴ５に応じて、図１０に示されるリセットパルス発生回路１４０におけるＭＯＳトランジスタＱ５がオン状態となる。これにより、直流電源Ｂ２の負側端子に発生した負の電位がＭＯＳトランジスタＱ５及び抵抗Ｒ１を介してライン４００上に印加される。この間、図１０に示されるＭＯＳトランジスタＱ９には論理レベル”１”のゲート信号ＧＴ９が供給されているので、ＭＯＳトランジスタＱ９はオン状態にある。よって、上記４００上に印加された電位はかかるＭＯＳトランジスタＱ９を介してライン３００に印加され、図１１に示されるが如き負電圧のリセットパルスＲＰｙがＰＤＰ２０の行電極Ｙに印加されることになる。ここで、図１１に示されるが如くゲート信号ＧＴ５の論理レベルが”１”から”０”、ゲート信号ＧＴ８の論理レベルが”０”から”１”へと夫々切り替わると、ＭＯＳトランジスタＱ５はオフ、ＭＯＳトランジスタＱ８はオン状態に切り替わる。ＭＯＳトランジスタＱ８がオン状態に切り替わることにより、ライン３００上に発生した図１１に示されるが如き負電圧のリセットパルスＲＰｙは徐々に接地電位に引き込まれて行く。
【００３４】
尚、かかるリセットパルスＲＰｙがライン４００、ＭＯＳトランジスタＱ９及びライン３００を介してＰＤＰ２０の行電極Ｙに印加されている期間中、ＭＯＳトランジスタＱ７には論理レベル”１”のゲート信号ＧＴ７が供給されている。よって、この間、維持パルス発生回路１２０の出力ラインとしてのライン２００、及びライン３００間は遮断されている。
【００３５】
次に、図１１に示されるように、ゲート信号ＧＴ３の論理レベルが”０”〜”１”〜”０”、ゲート信号ＧＴ３の論理レベルが”１”〜”０”〜”１”、更にゲート信号ＧＴ２の論理レベルが”０”〜”１”〜”０”へと順次切り替わることにより、図１１に示されるが如き正電圧の維持パルスＩＰｙが発生する。つまり、先ず、論理レベル”１”のゲート信号ＧＴ３に応じて、ＭＯＳトランジスタＱ３がオン状態となり、コンデンサＣ１に蓄積されていた電荷に応じた電流がＭＯＳトランジスタＱ３、ダイオードＤ２、及びコイルＬ２を介してライン２００上に流れ込む。この際、図１１に示されるようにＭＯＳトランジスタＱ７には論理レベル”０”のゲート信号ＧＴ７が供給されているので、ＭＯＳトランジスタＱ７はオン状態にあり、ライン２００及び３００間が接続される。これにより、ライン３００上の行電極駆動信号のレベルは、図１１に示されるように徐々に上昇して行く。次に、論理レベル”１”のゲート信号ＧＴ１に応じて、ＭＯＳトランジスタＱ１がオン状態となる。これにより、直流電源Ｂ１の正側端子の正電位がライン２００及びＭＯＳトランジスタＱ７を介してライン３００上に印加されて、図１１に示されるが如き正電圧を有する維持パルスＩＰｙが発生する。次に、論理レベル”１”のゲート信号ＧＴ２に応じてＭＯＳトランジスタＱ２がオン状態となる。これにより、ＰＤＰ２０に帯電されていた電荷に応じた電流がＭＯＳトランジスタＱ２、ダイオードＤ１、及びコイルＬ１を介してコンデンサＣ１に流れ込む。かかるコンデンサＣ１の充電動作により、上記維持パルスＩＰｙのレベルは、図１１に示されるように徐々に下降して行く。尚、かかる維持パルスＩＰｙがライン２００、ＭＯＳトランジスタＱ７及びライン３００を介してＰＤＰ２０の行電極Ｙに印加されている期間中、ＭＯＳトランジスタＱ９には論理レベル”１”のゲート信号ＧＴ９が供給されている。よって、この間、リセットパルス発生回路１４０の出力ラインとしてのライン４００、及びライン３００間は遮断されているのである。
【００３６】
かかる図１０に示されるパルス駆動回路においては、各パルス発生回路（１２０、１４０）の出力ライン各々に、少なくとも各パルス発生回路が駆動パルスを発生する期間中はオン状態となるＭＯＳトランジスタ（Ｑ７、Ｑ９）を設ける構成としている。
よって、かかる構成によれば、各パルス発生回路間に直列に接続されるＭＯＳトランジスタの段数が更に１段（ＭＯＳトランジスタＱ９の分）だけ増えるので、
各ＭＯＳトランジスタの耐圧を、図７に示される構成に比してより低いものに設定することが出来るようになるのである。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】図１の駆動装置による行電極駆動信号のタイミングを示す図である。
【図３】リセットパルスＲＰＹ及び維持パルスＩＰＹを発生する従来のパルス駆動回路の構成を示す図である。
【図４】従来のパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【図５】本発明による駆動装置を含んだプラズマディスプレイ装置の全体構成を示す図である。
【図６】図５の駆動装置による行電極駆動信号のタイミングを示す図である。
【図７】本発明の駆動装置に基づくパルス駆動回路の構成を示す図である。
【図８】図７に示されるパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【図９】ＭＯＳトランジスタＱ７を等価回路にて示してある本発明に基づくパルス駆動回路の構成を示す図である。
【図１０】本発明の駆動装置に基づくパルス駆動回路の他の構成例を示す図である。
【図１１】図１０に示されるパルス駆動回路によってリセットパルスＲＰｙ及び維持パルスＩＰｙ各々を発生させる際の各ゲート信号のタイミングを示す図である。
【符号の簡単な説明】
２０ ＰＤＰ
１００ 行電極ドライバ
１２０ 維持パルス発生回路
１３０、１４０ リセットパルス発生回路
Ｑ７、Ｑ９ ＭＯＳトランジスタ
Claims (4)
- プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、
前記行電極駆動手段は、
オン状態時に前記第１パルスを発生してこれを駆動ラインに印加するｐ型の第１ＭＯＳトランジスタと、
オン状態時に前記第２パルスを発生してこれを前記行電極に印加するｎ型の第２ＭＯＳトランジスタと、
オン状態時に前記駆動ラインと前記行電極とを接続するｐ型の第３ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオン状態に設定すると共に前記第２ＭＯＳトランジスタをオフ状態に設定する一方、前記第２ＭＯＳトランジスタをオン状態に設定する場合には前記第３ＭＯＳトランジスタをオフ状態に設定する制御回路と、を有することを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記第１パルスは正電圧の維持パルスであり、前記第２パルスは負電圧のリセットパルスであることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前記列電極に交差する水平方向に配列された複数の行電極に所定極性の第１パルス及び前記所定極性とは異なる極性の第２パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、
前記行電極駆動手段は、
オン状態時に前記第１パルスを発生してこれを第１ラインに印加するｐ型の第１ＭＯＳトランジスタと、
オン状態時に前記第１ライン及び前記行電極間を接続するｐ型の第２ＭＯＳトランジスタと、
オン状態時に前記第２パルスを発生してこれを第２ラインに印加するｎ型の第３ＭＯＳトランジスタと、
オン状態時に前記第２ライン及び前記行電極間を接続するｎ型の第４ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオン状態に設定すると共に前記第４ＭＯＳトランジスタをオフ状態に設定する一方、前記第３ＭＯＳトランジスタをオン状態に設定する場合には前記第２ＭＯＳトランジスタをオフ状態に設定すると共に前記第４ＭＯＳトランジスタをオン状態に設定する制御回路と、を有することを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記第１パルスは正電圧の維持パルスであり、前記第２パルスは負電圧のリセットパルスであることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413897A JP3582964B2 (ja) | 1997-08-29 | 1997-08-29 | プラズマディスプレイパネルの駆動装置 |
| US09/110,383 US6211865B1 (en) | 1997-08-29 | 1998-07-07 | Driving apparatus of plasma display panel |
| DE69827092T DE69827092T2 (de) | 1997-08-29 | 1998-07-17 | Zeilentreiberschaltung für eine Plasma Anzeigetafel |
| EP98305726A EP0899709B1 (en) | 1997-08-29 | 1998-07-17 | Row electrode driving apparatus of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413897A JP3582964B2 (ja) | 1997-08-29 | 1997-08-29 | プラズマディスプレイパネルの駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004162770A Division JP3684367B2 (ja) | 2004-06-01 | 2004-06-01 | プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173156A JPH1173156A (ja) | 1999-03-16 |
| JP3582964B2 true JP3582964B2 (ja) | 2004-10-27 |
Family
ID=16966243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23413897A Expired - Fee Related JP3582964B2 (ja) | 1997-08-29 | 1997-08-29 | プラズマディスプレイパネルの駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6211865B1 (ja) |
| EP (1) | EP0899709B1 (ja) |
| JP (1) | JP3582964B2 (ja) |
| DE (1) | DE69827092T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4210805B2 (ja) * | 1998-06-05 | 2009-01-21 | 株式会社日立プラズマパテントライセンシング | ガス放電デバイスの駆動方法 |
| JP3424587B2 (ja) | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3734629B2 (ja) * | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
| JP3466098B2 (ja) | 1998-11-20 | 2003-11-10 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| JP3262093B2 (ja) * | 1999-01-12 | 2002-03-04 | 日本電気株式会社 | プラズマディスプレイパネルの維持パルス駆動方法及び駆動回路 |
| KR100346376B1 (ko) * | 1999-04-15 | 2002-08-01 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 장치 |
| JP4124305B2 (ja) * | 1999-04-21 | 2008-07-23 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイの駆動方法および駆動装置 |
| JP3201603B1 (ja) * | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
| JP3741416B2 (ja) * | 2000-04-11 | 2006-02-01 | パイオニア株式会社 | ディスプレイパネルの駆動方法 |
| JP4902068B2 (ja) | 2001-08-08 | 2012-03-21 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| CN1689061A (zh) * | 2002-10-02 | 2005-10-26 | 富士通日立等离子显示器股份有限公司 | 驱动电路和驱动方法 |
| JP2004271672A (ja) | 2003-03-06 | 2004-09-30 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
| KR100578827B1 (ko) | 2003-10-23 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동장치 |
| JP2005181890A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Hitachi Plasma Display Ltd | 駆動回路及びプラズマディスプレイ装置 |
| KR100544139B1 (ko) | 2004-03-10 | 2006-01-23 | 삼성에스디아이 주식회사 | 디스플레이 패널구동장치 |
| KR100588019B1 (ko) | 2004-12-31 | 2006-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법 |
| KR101108475B1 (ko) * | 2005-11-14 | 2012-01-31 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100795794B1 (ko) | 2006-03-16 | 2008-01-21 | 삼성에스디아이 주식회사 | 안정적으로 주사 전극 라인들을 구동하는 방전 표시 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772753B2 (ja) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | プラズマディスプレイパネル並びにその駆動方法及び駆動回路 |
| JP3364066B2 (ja) | 1995-10-02 | 2003-01-08 | 富士通株式会社 | Ａｃ型プラズマディスプレイ装置及びその駆動回路 |
| JP3241577B2 (ja) * | 1995-11-24 | 2001-12-25 | 日本電気株式会社 | 表示パネル駆動回路 |
| JP3672669B2 (ja) * | 1996-05-31 | 2005-07-20 | 富士通株式会社 | 平面表示装置の駆動装置 |
| JP3348610B2 (ja) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及び装置 |
-
1997
- 1997-08-29 JP JP23413897A patent/JP3582964B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-07 US US09/110,383 patent/US6211865B1/en not_active Expired - Fee Related
- 1998-07-17 EP EP98305726A patent/EP0899709B1/en not_active Expired - Lifetime
- 1998-07-17 DE DE69827092T patent/DE69827092T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69827092D1 (de) | 2004-11-25 |
| EP0899709A3 (en) | 1999-12-01 |
| EP0899709A2 (en) | 1999-03-03 |
| JPH1173156A (ja) | 1999-03-16 |
| DE69827092T2 (de) | 2005-09-08 |
| US6211865B1 (en) | 2001-04-03 |
| EP0899709B1 (en) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3582964B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| US7545345B2 (en) | Plasma display panel and driving method thereof | |
| JP3556097B2 (ja) | プラズマディスプレイパネル駆動方法 | |
| JP3526179B2 (ja) | プラズマディスプレイ装置 | |
| JPH1011019A (ja) | 電力を有効に使えるプラズマパネルの駆動回路 | |
| US6281635B1 (en) | Separate voltage driving method and apparatus for plasma display panel | |
| JP3568098B2 (ja) | 表示パネルの駆動装置 | |
| JP3642693B2 (ja) | プラズマディスプレイパネル装置 | |
| US7136032B2 (en) | Plasma display apparatus | |
| JPH1185093A (ja) | 表示パネル駆動装置 | |
| JP3628195B2 (ja) | プラズマディスプレイパネル装置 | |
| JPH05265397A (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 | |
| JP2002358044A (ja) | プラズマディスプレイ装置 | |
| US8077119B2 (en) | Display panel drive apparatus having a noise reducing driver | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| US7542020B2 (en) | Power supply device and plasma display device including power supply device | |
| KR100425487B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| US4140944A (en) | Method and apparatus for open drain addressing of a gas discharge display/memory panel | |
| US7345662B2 (en) | Apparatus for driving capacitive light emitting elements | |
| CN100412925C (zh) | 等离子显示装置及其驱动方法 | |
| JP3684367B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100786876B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| JP2005338842A (ja) | プラズマディスプレイ装置 | |
| JP3475946B2 (ja) | 表示装置とその駆動回路及びその駆動方法 | |
| JP2009122169A (ja) | 駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |