JP3561084B2 - 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 - Google Patents
回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 Download PDFInfo
- Publication number
- JP3561084B2 JP3561084B2 JP13185696A JP13185696A JP3561084B2 JP 3561084 B2 JP3561084 B2 JP 3561084B2 JP 13185696 A JP13185696 A JP 13185696A JP 13185696 A JP13185696 A JP 13185696A JP 3561084 B2 JP3561084 B2 JP 3561084B2
- Authority
- JP
- Japan
- Prior art keywords
- built
- circuit
- receiving element
- section
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 230000003287 optical effect Effects 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 105
- 239000002184 metal Substances 0.000 claims description 105
- 230000007797 corrosion Effects 0.000 claims description 21
- 238000005260 corrosion Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 136
- 239000010408 film Substances 0.000 description 82
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 33
- 229910052737 gold Inorganic materials 0.000 description 33
- 239000010931 gold Substances 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 22
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 18
- 229910001080 W alloy Inorganic materials 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910007277 Si3 N4 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
- H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
- H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
- H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
- H10F77/331—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors
- H10F77/337—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法に関し、特に光ピックアップ、光リモコンなどに用いられる、信号処理回路を内蔵した回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法に関する。
【０００２】
【従来の技術】
図１３は第１の従来例における回路内蔵受光素子の具体的構成を示す模式断面図である。
【０００３】
このような回路内蔵受光素子は光ピックアップや光リモコンなどに幅広く用いられている。回路内蔵受光素子は、ボンディングパッド部２１と、受光された光を検知するフォトダイオード部２２と、受光される光信号を処理する信号処理回路部２３とを含む。回路内蔵受光素子は図面に対して下から順に、Ｐ型基板１、Ｎ型エピタキシャル層５、ＳｉＯ２ 膜７および表面保護絶縁膜１２からなる積層構造により形成されている。Ｐ型基板１およびＮ型エピタキシャル層５の所定の位置には、回路を構成するためのＮ型埋込拡散層２と、Ｐ型埋込分離拡散層３と、Ｐ型分離拡散層４と、Ｐ型拡散層６と、Ｎ型拡散層８とが形成されている。ＳｉＯ２ 膜７の所定の位置に挿通されるメタル層（アルミニウム層であり、メタル配線部ともいう。）９ｂ〜９ｆは、前述したＰ型拡散層６やＮ型拡散層８に電気的に接続され、ＳｉＯ２ 膜７上において電気的な配線を行なうために用いられる。これらのメタル層９ｂ〜９ｆを含む回路内蔵受光素子の表面は、表面保護絶縁膜１２により被覆され、これによりメタル層９ｂ〜９ｆが外気と直接接することは防止される。
【０００４】
またボンディングパッド部２１にはメタル層９ａが設けられている。ボンディングパッド部２１におけるメタル層９ａの部分においては、表面保護絶縁膜１２は形成されていない。これによりボンディングパッド部２１のメタル層９ａにおいては外部との電気的接続を行なうことができる。
【０００５】
このような回路内蔵受光素子は透明樹脂モールドパッケージに封入され、電子部品として用いられる。
【０００６】
図１４は第２の従来例における回路内蔵受光素子の構成を示す模式断面図である。
【０００７】
上述した第１の従来例における回路内蔵受光素子においては、信号処理回路部２３に光が入射することにより、シリコン基板中に光キャリアが発生し、発生した光キャリアによって寄生電流が生じて回路の誤動作が引き起こされることがある。
【０００８】
第２の従来例における回路内蔵受光素子では、この誤動作を防止するために、１層目のメタル層９ｂ〜９ｆおよびＳｉＯ２ 膜７上に層間絶縁膜１０が形成され、層間絶縁膜１０上の信号処理回路２３の部分に２層目のメタル層１１が形成されている。保護膜１２は、２層目のメタル層１１の上に形成される。
【０００９】
すなわち第２の従来例における回路内蔵受光素子においては、１層目のメタル層９と２層目のメタル層１１とからなる２層配線構造が採用されている。２層目のメタル層１１により信号処理回路２３は覆われるため、信号処理回路部分には光が入射されない。これにより、光キャリアによる回路の誤動作は防止される。
【００１０】
図１５は第３の従来例における回路内蔵受光素子の構成を示す模式断面図である。この従来例においては、２層目のメタル層１１を信号処理回路の配線として用いている。
【００１１】
図１６は第４の従来例における回路内蔵受光素子の構成を示す模式断面図である。この従来例においては、受光素子であるフォトダイオード部２２上にＳｉ３ Ｎ４ からなる表面反射防止膜１７を形成している。
【００１２】
なお上記従来例において、同一符号は同一または相当部分を示している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述の回路内蔵受光素子は以下に述べる問題点を有していた。
【００１４】
第１の従来例における回路内蔵受光素子は透明樹脂モールドパッケージに封入されるが、透明樹脂モールドパッケージは耐湿性に欠けるという問題点がある。もちろんアルミニウムにより形成されるメタル配線部９ｂ〜９ｆは保護膜１２により被覆されているが、ＳｉＯ２ やポリイミド樹脂などから構成される保護膜１２は耐湿性に弱く、透過した水分によりメタル配線部９ｂ〜９ｆを形成するアルミニウムが腐食することがあった。またボンディングパッド部２１でのメタル部９ａは保護膜１２により被覆されていないため、より腐食しやすいという問題があった。
【００１５】
このような問題を解決するために、保護膜１２として耐湿性に富むＳｉ３ Ｎ４ を用いることが考えられる。この場合メタル配線部９ｂ〜９ｆが腐食することは避けられるが、ボンディングパッド部２１は保護膜１２により被覆されておらず、腐食が生じることを避けることはできなかった。
【００１６】
さらに上述した第２および第３の従来例における回路内蔵受光素子の製造工程には、上述の第１の従来例における回路内蔵受光素子の製造工程に加えて、（１）層間絶縁膜１０の積層工程、（２）層間絶縁膜１０のスルーホール部開孔工程、（３）２層目メタル層１１の積層工程、および（４）２層目メタル層１１のパターニング工程が必要となる。これら（１）〜（４）の工程が増加することは、回路内蔵受光素子の製造時間や製造コストを上昇させる要因となっていた。
【００１７】
さらに、光ピックアップ等の分野においては素子の小型化を図るため、近年レーザダイオードチップなどの発光素子を回路内蔵受光素子上に直接ダイボンディングする構造が提案されているが、従来の構造では、レーザダイオードチップを直接ダイボンディングするろう材がないため、レーザダイオードチップを直接ダイボンドすることができなかった。
【００１８】
また図１６に示すような第４の従来例においては、回路内蔵受光素子の光感度を向上させるために、受光素子であるフォトダイオードの表面にＳｉ３ Ｎ４ からなる反射防止膜が形成される構造を有しているが、このような構造において耐湿性を向上させるために保護膜１２をＳｉ３ Ｎ４ で形成する場合に以下に示すような問題が生じる。
【００１９】
図１６を参照して、受光素子であるフォトダイオード部２２のＳｉＯ２ 膜７が開孔され、Ｓｉ３ Ｎ４ よりなる反射防止膜１７が形成されている。この構造において、Ｓｉ３ Ｎ４ 膜を表面保護膜１２として使用するとき、フォトダイオード部２２上の反射防止膜１７上に表面保護膜１２を積層したままの構造では、反射防止膜の膜厚（Ｓｉ３ Ｎ４ 膜１２および１７のトータルの膜厚に相当）のばらつきが大きくなるため、表面反射率がばらついてしまう。このため、フォトダイオード部分の表面保護膜１２を除去する必要があるが、この表面保護膜１２をエッチングなどにより除去する際に、Ｓｉ３ Ｎ４ 膜１７も同時にエッチングされてしまう。そのためやはり反射防止膜の膜厚ばらつきを避けることができない。
【００２０】
この膜厚ばらつきを防止するための工程として、以下に説明するような工程を実行することが考えられる。まず図１７に示されるように信号処理回路部分２３のメタル配線形成時に、フォトダイオード部２２上にもメタルパターン９を残しておく。この後、図１８に示されるように層間絶縁膜となるＳｉ３ Ｎ４ 膜１０を積層し、スルーホール部分を開孔する。さらに信号処理回路部分の２層目の配線層および遮光用となるメタル層１１を積層し、通常のフォトリソグラフィ工程によってパターニングを行なう。次いで、Ｓｉ３ Ｎ４ からなる表面保護膜１２を積層し、フォトダイオード部２２上およびボンディングパッド部分２１を開孔する。このとき、フォトダイオード部上はメタルパターン９，１１により保護されているため、反射防止膜１５はエッチングされない。
【００２１】
続いて通常のフォトリソグラフィ工程を経ることにより、フォトダイオード上のメタル層９，１１を除去して図１６に示される構造が得られる。
【００２２】
以上のような工程を経ることにより、反射防止膜の膜厚のばらつきがなく、かつ耐湿性に優れた回路内蔵受光素子を提供することが可能となる。
【００２３】
しかしながらこのような工程では最後にフォトダイオード上のメタル層を除去するためのフォトリソグラフィ工程を付加する必要があるため、コストが増大していた。また、この構造ではボンディングパッド部分２１のアルミ膜が露出した構造となっているため、十分な耐湿性が得られず問題となっていた。
【００２４】
また上述の図１６に示される構造において、表面保護膜１２としてＰＳＧ膜（リン含有シリコン酸化膜）あるいはポリイミド膜などのＳｉ３ Ｎ４ との選択エッチングが可能な材料を使用すれば、このフォトリソグラフィ工程の追加は不要となる。このときフォトダイオード上のメタルパターンは２層目配線層のパターニング時に同時に除去すればよいため、図１４の構造に対して工程の追加を必要としない。
【００２５】
しかし、この方法ではＰＳＧ膜あるいはポリイミド膜は耐湿性が十分ではないため、耐湿性の優れた回路内蔵受光素子を提供することはできなかった。すなわち従来の技術のいずれにおいても、光感度が安定しかつ耐湿性の優れた回路内蔵受光素子を提供することができなかったのである。
【００２６】
そこでこの発明の第１の目的は上記のような問題点を解決し、半導体基板上に形成されたメタル配線が腐食することのない回路内蔵受光素子を提供することである。
【００２７】
この発明の第２の目的は信号処理回路の遮光構造または２層配線構造を有する回路内蔵受光素子を少ない製造工程で製造することである。
【００２８】
この発明の第３の目的は、発光素子を直接ダイボンドすることができる回路内蔵受光素子を提供することである。
【００２９】
この発明の第４の目的は、受光素子上に反射防止膜を有する回路内蔵受光素子において、耐湿性の高い構造を少ない製造工程で製造することである。
【００３０】
【課題を解決するための手段】
前述した目的を達成するために、本発明のある局面に従うと回路内蔵受光素子は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、ボンディングパッド部および信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、フォトダイオード部および信号処理回路部のメタル層が耐湿性を有する表面保護絶縁膜にて被覆されてなることを特徴とする。
【００３１】
この回路内蔵受光素子によると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３２】
この発明の他の局面に従うと回路内蔵受光素子は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、ボンディングパッド部および信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、フォトダイオード部および信号処理回路部のメタル層が耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆されてなることを特徴とする。
【００３３】
この回路内蔵素子によると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３４】
好ましくはフォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜は反射防止膜からなる。
【００３５】
このようにフォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜を反射防止膜とすると、フォトダイオード部上に反射防止膜が形成されるため、受光素子の受光の効率がよくなる。
【００３６】
好ましくは信号処理回路部のメタル層はＳｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆される。
【００３７】
このようにすると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３８】
好ましくは信号処理回路部の金属は、当該信号処理回路部の配線を含む。
【００３９】
このように信号処理回路部の金属が当該信号処理回路部の配線を含むようにすると、耐腐食性の高い金属を信号処理回路の配線としても使用するため、回路内蔵受光素子の小型化を図ることができる。また、少ない工程で配線を行なうことができる。
【００４０】
この発明の他の局面に従うと、電子部品は、上述のいずれかの回路内蔵受光素子を樹脂モールドパッケージに封入してなることを特徴とする。
【００４１】
この発明によると、電子部品の耐湿性を向上させることができる。
【００４２】
この発明の他の局面に従うと光ピックアップ装置は、上述のいずれかに記載の回路内蔵受光素子のボンディングパッド部に半導体レーザチップをダイボンドし、樹脂モールドパッケージに封入してなることを特徴する。
【００４３】
この発明によると、光ピックアップ装置の耐湿性を向上させることができる。
【００４４】
この発明のさらに他の局面に従うと、回路内蔵受光素子の製造方法は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、ボンディングパッド部および信号処理回路部にメタル層を設ける工程と、ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、フォトダイオード部および信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、フォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜が反射防止膜からなることを特徴とする。
【００４５】
この発明に従うと、回路内蔵受光素子の耐湿性を向上させることができる。
【００４６】
この発明のさらに他の局面に従うと、回路内蔵受光素子の製造方法は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、ボンディングパッド部および信号処理回路部にメタル層を設ける工程と、ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、フォトダイオード部および信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、信号処理回路部のメタル層がＳｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆されてなることを特徴とする。
【００４７】
この発明に従うと、回路内蔵受光素子の耐湿性を向上させることができる。
【００４８】
【発明の実施の形態】
図１は本発明の第１の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。なお、図中の同一符号は同一または相当部分を示す。
【００４９】
図を参照して、回路内蔵受光素子は、図面に対して下から順に積層されたＰ型基板１と、Ｎ型エピタキシャル層５と、ＳｉＯ２ 膜７と、メタル層９と、表面保護絶縁膜１２と、チタン−タングステン合金層１３と、金層１４とから構成される。
【００５０】
Ｐ型基板１およびＮ型エピタキシャル層５において、Ｎ型埋込拡散層２、Ｐ型埋込分離拡散層３、Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８が形成されている点は従来の技術と同一であるのでここでの説明を繰り返さない。ＳｉＯ２ 膜７の所定の位置に開孔部が設けられており、この開孔部に挿通されるメタル層９の一部によりＳｉＯ２ 膜７を介しての電気的な接続が行なわれる。
【００５１】
また従来と同様に、回路内蔵受光素子はボンディングパッド部２１と、フォトダイオード部２２と、信号処理回路部２３に大別される。
【００５２】
ここに表面保護絶縁膜１２はＳｉ３ Ｎ４ により構成される。ボンディングパッド部２１のメタル層９上にはチタン−タングステン合金層１３ａが形成される。チタン−タングステン合金層１３ａの上には、金層１４ａが形成される。金層１４ａの上には、その厚さが金層１４ａに比較して厚い金層１４ｂが形成されている。
【００５３】
ボンディングパッド部２１のチタン−タングステン合金層１３ａはアルミニウムからなるメタル層９と金との間の密着性を向上させるために形成されている。信号処理回路部２３の表面保護絶縁膜１２の上にも同様に、チタン−タングステン合金層１３ｂと、金層１４ｃ，１４ｄが形成されている。
【００５４】
このように本発明の第１の実施の形態における回路内蔵受光素子は、基板表面がＳｉ３ Ｎ４ からなる表面保護絶縁膜１２により被覆され、かつボンディングパッド部２１のメタル層９はチタン−タングステン合金層１３ａを介した金層１４ａ，１４ｂにより被覆されるため、腐食性の高いアルミニウムの腐食は防止される。
【００５５】
また信号処理回路部分２３上はチタン−タングステン合金層１３ｂと金層１４ｃ，１４ｄとにより遮光されるため、寄生電流による回路の誤動作は防止される。
【００５６】
さらにボンディングパッド部を被覆する物質と、信号処理回路部分２３を遮光する物質とは同一であるため、フォトリソグラフィ技術などによりこれらの部分を同時に形成することができ、製造工程の減少を図ることができる。
【００５７】
なおボンディングパッド部２１を被覆する金属は耐腐食性の高い金属であればよく、たとえば金の代わりにプラチナなどを用いることが可能である。また保護膜１２は耐湿性の問題からＳｉ３ Ｎ４ を用いることが望ましいが、たとえばＳｉＯ２ などからなる表面保護絶縁膜を用いてもよい。この場合、表面保護絶縁膜１２により被覆されるメタル層９の腐食を避けることはできないが、この場合においても、金などからなるボンディングパッド部２１を被覆する部分と信号処理回路部分２３を遮光する部分を同時に形成することができ、従来の技術より製造工程を少なくすることができる。またボンディングパッド部２１の耐湿性を向上させることができる。
【００５８】
次に図１に示される回路内蔵受光素子の製造工程について説明する。
図２から図５は図１の回路内蔵受光素子を製造するための工程を示す図である。
【００５９】
まず図２に示されるように、Ｐ型基板１とＮ型エピタキシャル層５とを有する半導体基板上に各種の不純物拡散が行なわれ、その後アルミニウムからなる１層目のメタル配線（メタル層）９が形成される。次にＳｉ３ Ｎ４ からなる表面保護絶縁膜１２が形成される。次に表面保護絶縁膜１２のボンディングパッド部２１が開孔される。次に図３に示されるように、チタン−タングステン合金層１３および金の薄膜層１４ａがスパッタリング法により連続して形成される。次にフォトレジスト１５が塗布され、図４に示されるように、ボンディングパッド部２１の金属および信号処理回路２３上の遮光膜を形成する部分を開孔するように、パターニングされる。次に図５に示されるように電解めっき法などが用いられることにより、半導体基板上のフォトレジストが塗布されていない部分に金からなる厚膜層１４ｂ，１４ｄが形成される。最後にフォトレジスト１５が専用の剥離液により除去され、厚膜の金層１４ｂをマスクとしてチタン−タングステン合金層１３および金の薄膜層１４ａをエッチングすることにより、図１に示される回路内蔵受光素子が形成される。
【００６０】
すなわち図１４に示される従来例において、信号処理回路部分２３の遮光を行なう構造を形成するためには、フォトリソグラフィ工程を２回経る必要があったが、上述した本発明の工程では１回のフォトリソグラフィ工程で従来例と同様の機能を有する構造を実現することができる。なお図１に示される回路内蔵受光素子において、耐湿性の向上のみを目的とする場合には信号処理回路部分２３を覆うチタン−タングステン合金層１３ｂ、および金層１４ｃ，１４ｄからなる遮光膜は必ずしも必要ではない。
【００６１】
またボンディングパッド部２１に設けられた金層１４ｂはボンディングパッド部分の耐湿性を向上させる目的においては、必ずしも必要ではない。金層１４ｂを有さない回路内蔵受光素子を形成するためには、図２、図３の工程を経た半導体基板においてボンディングパッド部分２１以外の部分のチタン−タングステン合金層１３および金層１４ａ以外の部分を除去するためのフォトリソグラフィ工程を遂行するようにすればよい。これにより図６に示される厚膜の金層を有さない回路内蔵受光素子が形成される。
【００６２】
さらにこの発明の実施の形態によれば、半導体基板上に形成された金層１４ａ，１４ｂを基体として、その上に半導体レーザなどの発光素子を直接ダイボンドすることが可能となる。たとえば図７に示されるような回路内蔵受光素子の構造においては表面保護絶縁膜１２上に形成されたチタン−タングステン合金層１３ａ、金層１４ａおよび金層１４ｂ上に半導体レーザチップ１６が直接ダイボンドされている。なお図７においてはボンディングパッド部分は図示されていない。このように半導体基板上に直接半導体レーザチップをダイボンドすることにより、光ピックアップなどの装置を小型化することができる。
【００６３】
図８は、本発明の第２の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。
【００６４】
図を参照して、図８の回路内蔵受光素子は図１に示される第１の実施の形態における回路内蔵受光素子の金層１４ｃ，１４ｄおよびチタン−タングステン合金層１３ｂからなるメタル層を信号処理回路部２３の配線として用いている。
【００６５】
すなわち、図１５に示される従来例においては、２層目のメタル配線層１１はアルミニウムで形成されているために耐腐食性が低いという問題点があったが、図８に示される第２の実施の形態によれば、２層目の配線層は金などの耐腐食性金属により形成されているため、その耐腐食性は著しく向上する。また、図１に示される実施の形態と同様に、保護膜なしで耐腐食性を向上させることができるため、従来に比べて少ない工程と少ないコストとで素子を製造することができる。
【００６６】
図９は本発明の第３の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。この実施の形態においては、受光素子であるフォトダイオード部２２のＳｉＯ２ 膜７が開孔され、所定の屈折率を有するＳｉ３ Ｎ４ よりなる反射防止膜１７が形成されており、これにより光感度の向上が実現されている。また、信号処理回路部分２３の表面保護膜１２はＳｉ３ Ｎ４ で形成されており、ボンディングパッド部分２１は金によって被覆されているため、耐湿性の高い回路内蔵受光素子を実現できている。
【００６７】
また、図９に示される回路内蔵受光素子は図１０から図１２に示される工程により製造することにより、従来の技術における製造工程を増加させることなく、反射防止膜１５の精密な膜厚制御を可能としている。以下に図面を参照しながら工程を説明する。
【００６８】
Ｐ型基板１上にＮ型エピタキシャル層５、Ｎ型埋込拡散層２、埋込分離拡散層３、Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８を形成する工程は従来の技術と同様であるのでここでの説明を繰返さない。その後は、図１０に示されるようにフォトダイオード部分２２上のＳｉＯ２ 膜を開孔し、Ｓｉ３ Ｎ４ よりなる反射防止膜１７をＣＶＤ法により形成した後、コンタクトホールをＳｉＯ２ 膜７に開孔し、アルミニウムからなるメタル層９を積層する。
【００６９】
続いて、図１１を参照してメタル配線パターンをフォトリソグラフィにより形成するが、このとき、フォトダイオード上にもメタル配線層９のパターンを残しておく。
【００７０】
続いて図１２を参照してＳｉ３ Ｎ４ からなる表面保護膜１２を形成した後、ボンディングパッド部分およびフォトダイオード部分を開孔する。さらに、チタン−タングステン合金層１３および金の薄膜層１４ａをスパッタリング法により形成した後、蒸着法あるいは電解めっき法などにより、金の膜厚層１４ｂを形成する。
【００７１】
その後通常のフォトリソグラフィにより金層１４ａ，１４ｂおよびチタン−タングステン合金層１３をパターニングして、ボンディングパッド部分の金被覆層および信号処理回路の２層目配線層を形成する。このとき、フォトダイオード上の金層１４ａ，１４ｂおよびチタン−タングステン合金層１３を同時に除去する。続けてフォトダイオード上のアルミニウム層９を、Ｓｉ３ Ｎ４ に対してアルミニウム層のエッチングレートが大きいエッチング液でエッチングする。これにより、図９に示される構造が実現される。なお、このアルミニウム層のエッチング時のマスクとしては、金層１４ａ，１４ｂおよびチタン−タングステン層１３を用いることも可能である。
【００７２】
以上の工程を経ることにより、反射防止膜をフォトダイオード上に形成した、耐湿性の優れた回路内蔵受光素子を実現することができる。上述した工程によれば、フォトダイオード上の反射防止膜の保護用として設けているアルミニウム層９の除去のために、新たにフォトリソグラフィ工程を追加する必要がないため、コストアップなしに耐湿性が高く、光感度の優れた回路内蔵受光素子を実現することができる。
【００７３】
また、図１６の第４の従来例に比較して、表面保護膜であるＳｉ３ Ｎ４ 膜１２の形成工程およびフォトリソグラフィ工程が省略できるため、少ない工程と少ないコストとで素子の製造をすることができる。また同時に反射防止膜の膜厚のばらつきを防止することができる。
【００７４】
以上述べたように本発明の実施により、回路内蔵受光素子の耐湿性向上と信号処理回路部分に入射する光による誤動作防止とをコストアップを生じることなく行なうことが可能となる。また、半導体基板の表面保護膜としてＳｉ３ Ｎ４ を用いることにより、極めて耐湿性の高い回路内蔵受光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である回路内蔵受光素子の模式断面図である。
【図２】図１の回路内蔵受光素子の第１の製造工程を示す図である。
【図３】図１の回路内蔵受光素子の第２の製造工程を示す図である。
【図４】図１の回路内蔵受光素子の第３の製造工程を示す図である。
【図５】図１の回路内蔵受光素子の第４の製造工程を示す図である。
【図６】本発明の第１の実施の形態の変形例を示す図である。
【図７】本発明の第１の実施の形態により回路内蔵受光素子の基板上にレーザチップをダイボンドした状態を示す図である。
【図８】本発明の第２の実施の形態である回路内蔵受光素子の構成を示す断面図である。
【図９】本発明の第３の実施の形態である回路内蔵受光素子の構成を示す断面図である。
【図１０】図９に示される回路内蔵受光素子の製造工程を示す第１の図である。
【図１１】図９に示される回路内蔵受光素子の製造工程を示す第２の図である。
【図１２】図９に示される回路内蔵受光素子の製造工程を示す第３の図である。
【図１３】第１の従来例における回路内蔵受光素子の模式断面図である。
【図１４】第２の従来例における回路内蔵受光素子の模式断面図である。
【図１５】第３の従来例における回路内蔵受光素子の模式断面図である。
【図１６】第４の従来例における回路内蔵受光素子の模式断面図である。
【図１７】図１６の回路内蔵受光素子の製造工程を示す第１の図である。
【図１８】図１６の回路内蔵受光素子の製造工程を示す第２の図である。
【符号の説明】
１ Ｐ型基板
２ Ｎ型埋込拡散層
３ Ｐ型埋込分離拡散層
４ Ｐ型分離拡散層
５ Ｎ型エピタキシャル層
６ Ｐ型拡散層
７ ＳｉＯ２ 膜
８ Ｎ型拡散層
９ メタル層（アルミニウム）
１０ 層間絶縁膜
１１ ２層目のメタル層
１２ 表面保護絶縁膜
１３ チタン−タングステン合金層
１４ 金層
１５ レジスト
１６ レーザチップ
１７ 反射防止膜
２１ ボンディングパッド部
２２ フォトダイオード部
２３ 信号処理回路部
【発明の属する技術分野】
この発明は回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法に関し、特に光ピックアップ、光リモコンなどに用いられる、信号処理回路を内蔵した回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法に関する。
【０００２】
【従来の技術】
図１３は第１の従来例における回路内蔵受光素子の具体的構成を示す模式断面図である。
【０００３】
このような回路内蔵受光素子は光ピックアップや光リモコンなどに幅広く用いられている。回路内蔵受光素子は、ボンディングパッド部２１と、受光された光を検知するフォトダイオード部２２と、受光される光信号を処理する信号処理回路部２３とを含む。回路内蔵受光素子は図面に対して下から順に、Ｐ型基板１、Ｎ型エピタキシャル層５、ＳｉＯ２ 膜７および表面保護絶縁膜１２からなる積層構造により形成されている。Ｐ型基板１およびＮ型エピタキシャル層５の所定の位置には、回路を構成するためのＮ型埋込拡散層２と、Ｐ型埋込分離拡散層３と、Ｐ型分離拡散層４と、Ｐ型拡散層６と、Ｎ型拡散層８とが形成されている。ＳｉＯ２ 膜７の所定の位置に挿通されるメタル層（アルミニウム層であり、メタル配線部ともいう。）９ｂ〜９ｆは、前述したＰ型拡散層６やＮ型拡散層８に電気的に接続され、ＳｉＯ２ 膜７上において電気的な配線を行なうために用いられる。これらのメタル層９ｂ〜９ｆを含む回路内蔵受光素子の表面は、表面保護絶縁膜１２により被覆され、これによりメタル層９ｂ〜９ｆが外気と直接接することは防止される。
【０００４】
またボンディングパッド部２１にはメタル層９ａが設けられている。ボンディングパッド部２１におけるメタル層９ａの部分においては、表面保護絶縁膜１２は形成されていない。これによりボンディングパッド部２１のメタル層９ａにおいては外部との電気的接続を行なうことができる。
【０００５】
このような回路内蔵受光素子は透明樹脂モールドパッケージに封入され、電子部品として用いられる。
【０００６】
図１４は第２の従来例における回路内蔵受光素子の構成を示す模式断面図である。
【０００７】
上述した第１の従来例における回路内蔵受光素子においては、信号処理回路部２３に光が入射することにより、シリコン基板中に光キャリアが発生し、発生した光キャリアによって寄生電流が生じて回路の誤動作が引き起こされることがある。
【０００８】
第２の従来例における回路内蔵受光素子では、この誤動作を防止するために、１層目のメタル層９ｂ〜９ｆおよびＳｉＯ２ 膜７上に層間絶縁膜１０が形成され、層間絶縁膜１０上の信号処理回路２３の部分に２層目のメタル層１１が形成されている。保護膜１２は、２層目のメタル層１１の上に形成される。
【０００９】
すなわち第２の従来例における回路内蔵受光素子においては、１層目のメタル層９と２層目のメタル層１１とからなる２層配線構造が採用されている。２層目のメタル層１１により信号処理回路２３は覆われるため、信号処理回路部分には光が入射されない。これにより、光キャリアによる回路の誤動作は防止される。
【００１０】
図１５は第３の従来例における回路内蔵受光素子の構成を示す模式断面図である。この従来例においては、２層目のメタル層１１を信号処理回路の配線として用いている。
【００１１】
図１６は第４の従来例における回路内蔵受光素子の構成を示す模式断面図である。この従来例においては、受光素子であるフォトダイオード部２２上にＳｉ３ Ｎ４ からなる表面反射防止膜１７を形成している。
【００１２】
なお上記従来例において、同一符号は同一または相当部分を示している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述の回路内蔵受光素子は以下に述べる問題点を有していた。
【００１４】
第１の従来例における回路内蔵受光素子は透明樹脂モールドパッケージに封入されるが、透明樹脂モールドパッケージは耐湿性に欠けるという問題点がある。もちろんアルミニウムにより形成されるメタル配線部９ｂ〜９ｆは保護膜１２により被覆されているが、ＳｉＯ２ やポリイミド樹脂などから構成される保護膜１２は耐湿性に弱く、透過した水分によりメタル配線部９ｂ〜９ｆを形成するアルミニウムが腐食することがあった。またボンディングパッド部２１でのメタル部９ａは保護膜１２により被覆されていないため、より腐食しやすいという問題があった。
【００１５】
このような問題を解決するために、保護膜１２として耐湿性に富むＳｉ３ Ｎ４ を用いることが考えられる。この場合メタル配線部９ｂ〜９ｆが腐食することは避けられるが、ボンディングパッド部２１は保護膜１２により被覆されておらず、腐食が生じることを避けることはできなかった。
【００１６】
さらに上述した第２および第３の従来例における回路内蔵受光素子の製造工程には、上述の第１の従来例における回路内蔵受光素子の製造工程に加えて、（１）層間絶縁膜１０の積層工程、（２）層間絶縁膜１０のスルーホール部開孔工程、（３）２層目メタル層１１の積層工程、および（４）２層目メタル層１１のパターニング工程が必要となる。これら（１）〜（４）の工程が増加することは、回路内蔵受光素子の製造時間や製造コストを上昇させる要因となっていた。
【００１７】
さらに、光ピックアップ等の分野においては素子の小型化を図るため、近年レーザダイオードチップなどの発光素子を回路内蔵受光素子上に直接ダイボンディングする構造が提案されているが、従来の構造では、レーザダイオードチップを直接ダイボンディングするろう材がないため、レーザダイオードチップを直接ダイボンドすることができなかった。
【００１８】
また図１６に示すような第４の従来例においては、回路内蔵受光素子の光感度を向上させるために、受光素子であるフォトダイオードの表面にＳｉ３ Ｎ４ からなる反射防止膜が形成される構造を有しているが、このような構造において耐湿性を向上させるために保護膜１２をＳｉ３ Ｎ４ で形成する場合に以下に示すような問題が生じる。
【００１９】
図１６を参照して、受光素子であるフォトダイオード部２２のＳｉＯ２ 膜７が開孔され、Ｓｉ３ Ｎ４ よりなる反射防止膜１７が形成されている。この構造において、Ｓｉ３ Ｎ４ 膜を表面保護膜１２として使用するとき、フォトダイオード部２２上の反射防止膜１７上に表面保護膜１２を積層したままの構造では、反射防止膜の膜厚（Ｓｉ３ Ｎ４ 膜１２および１７のトータルの膜厚に相当）のばらつきが大きくなるため、表面反射率がばらついてしまう。このため、フォトダイオード部分の表面保護膜１２を除去する必要があるが、この表面保護膜１２をエッチングなどにより除去する際に、Ｓｉ３ Ｎ４ 膜１７も同時にエッチングされてしまう。そのためやはり反射防止膜の膜厚ばらつきを避けることができない。
【００２０】
この膜厚ばらつきを防止するための工程として、以下に説明するような工程を実行することが考えられる。まず図１７に示されるように信号処理回路部分２３のメタル配線形成時に、フォトダイオード部２２上にもメタルパターン９を残しておく。この後、図１８に示されるように層間絶縁膜となるＳｉ３ Ｎ４ 膜１０を積層し、スルーホール部分を開孔する。さらに信号処理回路部分の２層目の配線層および遮光用となるメタル層１１を積層し、通常のフォトリソグラフィ工程によってパターニングを行なう。次いで、Ｓｉ３ Ｎ４ からなる表面保護膜１２を積層し、フォトダイオード部２２上およびボンディングパッド部分２１を開孔する。このとき、フォトダイオード部上はメタルパターン９，１１により保護されているため、反射防止膜１５はエッチングされない。
【００２１】
続いて通常のフォトリソグラフィ工程を経ることにより、フォトダイオード上のメタル層９，１１を除去して図１６に示される構造が得られる。
【００２２】
以上のような工程を経ることにより、反射防止膜の膜厚のばらつきがなく、かつ耐湿性に優れた回路内蔵受光素子を提供することが可能となる。
【００２３】
しかしながらこのような工程では最後にフォトダイオード上のメタル層を除去するためのフォトリソグラフィ工程を付加する必要があるため、コストが増大していた。また、この構造ではボンディングパッド部分２１のアルミ膜が露出した構造となっているため、十分な耐湿性が得られず問題となっていた。
【００２４】
また上述の図１６に示される構造において、表面保護膜１２としてＰＳＧ膜（リン含有シリコン酸化膜）あるいはポリイミド膜などのＳｉ３ Ｎ４ との選択エッチングが可能な材料を使用すれば、このフォトリソグラフィ工程の追加は不要となる。このときフォトダイオード上のメタルパターンは２層目配線層のパターニング時に同時に除去すればよいため、図１４の構造に対して工程の追加を必要としない。
【００２５】
しかし、この方法ではＰＳＧ膜あるいはポリイミド膜は耐湿性が十分ではないため、耐湿性の優れた回路内蔵受光素子を提供することはできなかった。すなわち従来の技術のいずれにおいても、光感度が安定しかつ耐湿性の優れた回路内蔵受光素子を提供することができなかったのである。
【００２６】
そこでこの発明の第１の目的は上記のような問題点を解決し、半導体基板上に形成されたメタル配線が腐食することのない回路内蔵受光素子を提供することである。
【００２７】
この発明の第２の目的は信号処理回路の遮光構造または２層配線構造を有する回路内蔵受光素子を少ない製造工程で製造することである。
【００２８】
この発明の第３の目的は、発光素子を直接ダイボンドすることができる回路内蔵受光素子を提供することである。
【００２９】
この発明の第４の目的は、受光素子上に反射防止膜を有する回路内蔵受光素子において、耐湿性の高い構造を少ない製造工程で製造することである。
【００３０】
【課題を解決するための手段】
前述した目的を達成するために、本発明のある局面に従うと回路内蔵受光素子は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、ボンディングパッド部および信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、フォトダイオード部および信号処理回路部のメタル層が耐湿性を有する表面保護絶縁膜にて被覆されてなることを特徴とする。
【００３１】
この回路内蔵受光素子によると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３２】
この発明の他の局面に従うと回路内蔵受光素子は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、ボンディングパッド部および信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、フォトダイオード部および信号処理回路部のメタル層が耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆されてなることを特徴とする。
【００３３】
この回路内蔵素子によると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３４】
好ましくはフォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜は反射防止膜からなる。
【００３５】
このようにフォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜を反射防止膜とすると、フォトダイオード部上に反射防止膜が形成されるため、受光素子の受光の効率がよくなる。
【００３６】
好ましくは信号処理回路部のメタル層はＳｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆される。
【００３７】
このようにすると、回路内蔵受光素子の耐湿性を向上させることができる。
【００３８】
好ましくは信号処理回路部の金属は、当該信号処理回路部の配線を含む。
【００３９】
このように信号処理回路部の金属が当該信号処理回路部の配線を含むようにすると、耐腐食性の高い金属を信号処理回路の配線としても使用するため、回路内蔵受光素子の小型化を図ることができる。また、少ない工程で配線を行なうことができる。
【００４０】
この発明の他の局面に従うと、電子部品は、上述のいずれかの回路内蔵受光素子を樹脂モールドパッケージに封入してなることを特徴とする。
【００４１】
この発明によると、電子部品の耐湿性を向上させることができる。
【００４２】
この発明の他の局面に従うと光ピックアップ装置は、上述のいずれかに記載の回路内蔵受光素子のボンディングパッド部に半導体レーザチップをダイボンドし、樹脂モールドパッケージに封入してなることを特徴する。
【００４３】
この発明によると、光ピックアップ装置の耐湿性を向上させることができる。
【００４４】
この発明のさらに他の局面に従うと、回路内蔵受光素子の製造方法は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、ボンディングパッド部および信号処理回路部にメタル層を設ける工程と、ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、フォトダイオード部および信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、フォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜が反射防止膜からなることを特徴とする。
【００４５】
この発明に従うと、回路内蔵受光素子の耐湿性を向上させることができる。
【００４６】
この発明のさらに他の局面に従うと、回路内蔵受光素子の製造方法は、ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、ボンディングパッド部および信号処理回路部にメタル層を設ける工程と、ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、フォトダイオード部および信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、信号処理回路部のメタル層がＳｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆されてなることを特徴とする。
【００４７】
この発明に従うと、回路内蔵受光素子の耐湿性を向上させることができる。
【００４８】
【発明の実施の形態】
図１は本発明の第１の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。なお、図中の同一符号は同一または相当部分を示す。
【００４９】
図を参照して、回路内蔵受光素子は、図面に対して下から順に積層されたＰ型基板１と、Ｎ型エピタキシャル層５と、ＳｉＯ２ 膜７と、メタル層９と、表面保護絶縁膜１２と、チタン−タングステン合金層１３と、金層１４とから構成される。
【００５０】
Ｐ型基板１およびＮ型エピタキシャル層５において、Ｎ型埋込拡散層２、Ｐ型埋込分離拡散層３、Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８が形成されている点は従来の技術と同一であるのでここでの説明を繰り返さない。ＳｉＯ２ 膜７の所定の位置に開孔部が設けられており、この開孔部に挿通されるメタル層９の一部によりＳｉＯ２ 膜７を介しての電気的な接続が行なわれる。
【００５１】
また従来と同様に、回路内蔵受光素子はボンディングパッド部２１と、フォトダイオード部２２と、信号処理回路部２３に大別される。
【００５２】
ここに表面保護絶縁膜１２はＳｉ３ Ｎ４ により構成される。ボンディングパッド部２１のメタル層９上にはチタン−タングステン合金層１３ａが形成される。チタン−タングステン合金層１３ａの上には、金層１４ａが形成される。金層１４ａの上には、その厚さが金層１４ａに比較して厚い金層１４ｂが形成されている。
【００５３】
ボンディングパッド部２１のチタン−タングステン合金層１３ａはアルミニウムからなるメタル層９と金との間の密着性を向上させるために形成されている。信号処理回路部２３の表面保護絶縁膜１２の上にも同様に、チタン−タングステン合金層１３ｂと、金層１４ｃ，１４ｄが形成されている。
【００５４】
このように本発明の第１の実施の形態における回路内蔵受光素子は、基板表面がＳｉ３ Ｎ４ からなる表面保護絶縁膜１２により被覆され、かつボンディングパッド部２１のメタル層９はチタン−タングステン合金層１３ａを介した金層１４ａ，１４ｂにより被覆されるため、腐食性の高いアルミニウムの腐食は防止される。
【００５５】
また信号処理回路部分２３上はチタン−タングステン合金層１３ｂと金層１４ｃ，１４ｄとにより遮光されるため、寄生電流による回路の誤動作は防止される。
【００５６】
さらにボンディングパッド部を被覆する物質と、信号処理回路部分２３を遮光する物質とは同一であるため、フォトリソグラフィ技術などによりこれらの部分を同時に形成することができ、製造工程の減少を図ることができる。
【００５７】
なおボンディングパッド部２１を被覆する金属は耐腐食性の高い金属であればよく、たとえば金の代わりにプラチナなどを用いることが可能である。また保護膜１２は耐湿性の問題からＳｉ３ Ｎ４ を用いることが望ましいが、たとえばＳｉＯ２ などからなる表面保護絶縁膜を用いてもよい。この場合、表面保護絶縁膜１２により被覆されるメタル層９の腐食を避けることはできないが、この場合においても、金などからなるボンディングパッド部２１を被覆する部分と信号処理回路部分２３を遮光する部分を同時に形成することができ、従来の技術より製造工程を少なくすることができる。またボンディングパッド部２１の耐湿性を向上させることができる。
【００５８】
次に図１に示される回路内蔵受光素子の製造工程について説明する。
図２から図５は図１の回路内蔵受光素子を製造するための工程を示す図である。
【００５９】
まず図２に示されるように、Ｐ型基板１とＮ型エピタキシャル層５とを有する半導体基板上に各種の不純物拡散が行なわれ、その後アルミニウムからなる１層目のメタル配線（メタル層）９が形成される。次にＳｉ３ Ｎ４ からなる表面保護絶縁膜１２が形成される。次に表面保護絶縁膜１２のボンディングパッド部２１が開孔される。次に図３に示されるように、チタン−タングステン合金層１３および金の薄膜層１４ａがスパッタリング法により連続して形成される。次にフォトレジスト１５が塗布され、図４に示されるように、ボンディングパッド部２１の金属および信号処理回路２３上の遮光膜を形成する部分を開孔するように、パターニングされる。次に図５に示されるように電解めっき法などが用いられることにより、半導体基板上のフォトレジストが塗布されていない部分に金からなる厚膜層１４ｂ，１４ｄが形成される。最後にフォトレジスト１５が専用の剥離液により除去され、厚膜の金層１４ｂをマスクとしてチタン−タングステン合金層１３および金の薄膜層１４ａをエッチングすることにより、図１に示される回路内蔵受光素子が形成される。
【００６０】
すなわち図１４に示される従来例において、信号処理回路部分２３の遮光を行なう構造を形成するためには、フォトリソグラフィ工程を２回経る必要があったが、上述した本発明の工程では１回のフォトリソグラフィ工程で従来例と同様の機能を有する構造を実現することができる。なお図１に示される回路内蔵受光素子において、耐湿性の向上のみを目的とする場合には信号処理回路部分２３を覆うチタン−タングステン合金層１３ｂ、および金層１４ｃ，１４ｄからなる遮光膜は必ずしも必要ではない。
【００６１】
またボンディングパッド部２１に設けられた金層１４ｂはボンディングパッド部分の耐湿性を向上させる目的においては、必ずしも必要ではない。金層１４ｂを有さない回路内蔵受光素子を形成するためには、図２、図３の工程を経た半導体基板においてボンディングパッド部分２１以外の部分のチタン−タングステン合金層１３および金層１４ａ以外の部分を除去するためのフォトリソグラフィ工程を遂行するようにすればよい。これにより図６に示される厚膜の金層を有さない回路内蔵受光素子が形成される。
【００６２】
さらにこの発明の実施の形態によれば、半導体基板上に形成された金層１４ａ，１４ｂを基体として、その上に半導体レーザなどの発光素子を直接ダイボンドすることが可能となる。たとえば図７に示されるような回路内蔵受光素子の構造においては表面保護絶縁膜１２上に形成されたチタン−タングステン合金層１３ａ、金層１４ａおよび金層１４ｂ上に半導体レーザチップ１６が直接ダイボンドされている。なお図７においてはボンディングパッド部分は図示されていない。このように半導体基板上に直接半導体レーザチップをダイボンドすることにより、光ピックアップなどの装置を小型化することができる。
【００６３】
図８は、本発明の第２の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。
【００６４】
図を参照して、図８の回路内蔵受光素子は図１に示される第１の実施の形態における回路内蔵受光素子の金層１４ｃ，１４ｄおよびチタン−タングステン合金層１３ｂからなるメタル層を信号処理回路部２３の配線として用いている。
【００６５】
すなわち、図１５に示される従来例においては、２層目のメタル配線層１１はアルミニウムで形成されているために耐腐食性が低いという問題点があったが、図８に示される第２の実施の形態によれば、２層目の配線層は金などの耐腐食性金属により形成されているため、その耐腐食性は著しく向上する。また、図１に示される実施の形態と同様に、保護膜なしで耐腐食性を向上させることができるため、従来に比べて少ない工程と少ないコストとで素子を製造することができる。
【００６６】
図９は本発明の第３の実施の形態における回路内蔵受光素子の構成を示す模式断面図である。この実施の形態においては、受光素子であるフォトダイオード部２２のＳｉＯ２ 膜７が開孔され、所定の屈折率を有するＳｉ３ Ｎ４ よりなる反射防止膜１７が形成されており、これにより光感度の向上が実現されている。また、信号処理回路部分２３の表面保護膜１２はＳｉ３ Ｎ４ で形成されており、ボンディングパッド部分２１は金によって被覆されているため、耐湿性の高い回路内蔵受光素子を実現できている。
【００６７】
また、図９に示される回路内蔵受光素子は図１０から図１２に示される工程により製造することにより、従来の技術における製造工程を増加させることなく、反射防止膜１５の精密な膜厚制御を可能としている。以下に図面を参照しながら工程を説明する。
【００６８】
Ｐ型基板１上にＮ型エピタキシャル層５、Ｎ型埋込拡散層２、埋込分離拡散層３、Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８を形成する工程は従来の技術と同様であるのでここでの説明を繰返さない。その後は、図１０に示されるようにフォトダイオード部分２２上のＳｉＯ２ 膜を開孔し、Ｓｉ３ Ｎ４ よりなる反射防止膜１７をＣＶＤ法により形成した後、コンタクトホールをＳｉＯ２ 膜７に開孔し、アルミニウムからなるメタル層９を積層する。
【００６９】
続いて、図１１を参照してメタル配線パターンをフォトリソグラフィにより形成するが、このとき、フォトダイオード上にもメタル配線層９のパターンを残しておく。
【００７０】
続いて図１２を参照してＳｉ３ Ｎ４ からなる表面保護膜１２を形成した後、ボンディングパッド部分およびフォトダイオード部分を開孔する。さらに、チタン−タングステン合金層１３および金の薄膜層１４ａをスパッタリング法により形成した後、蒸着法あるいは電解めっき法などにより、金の膜厚層１４ｂを形成する。
【００７１】
その後通常のフォトリソグラフィにより金層１４ａ，１４ｂおよびチタン−タングステン合金層１３をパターニングして、ボンディングパッド部分の金被覆層および信号処理回路の２層目配線層を形成する。このとき、フォトダイオード上の金層１４ａ，１４ｂおよびチタン−タングステン合金層１３を同時に除去する。続けてフォトダイオード上のアルミニウム層９を、Ｓｉ３ Ｎ４ に対してアルミニウム層のエッチングレートが大きいエッチング液でエッチングする。これにより、図９に示される構造が実現される。なお、このアルミニウム層のエッチング時のマスクとしては、金層１４ａ，１４ｂおよびチタン−タングステン層１３を用いることも可能である。
【００７２】
以上の工程を経ることにより、反射防止膜をフォトダイオード上に形成した、耐湿性の優れた回路内蔵受光素子を実現することができる。上述した工程によれば、フォトダイオード上の反射防止膜の保護用として設けているアルミニウム層９の除去のために、新たにフォトリソグラフィ工程を追加する必要がないため、コストアップなしに耐湿性が高く、光感度の優れた回路内蔵受光素子を実現することができる。
【００７３】
また、図１６の第４の従来例に比較して、表面保護膜であるＳｉ３ Ｎ４ 膜１２の形成工程およびフォトリソグラフィ工程が省略できるため、少ない工程と少ないコストとで素子の製造をすることができる。また同時に反射防止膜の膜厚のばらつきを防止することができる。
【００７４】
以上述べたように本発明の実施により、回路内蔵受光素子の耐湿性向上と信号処理回路部分に入射する光による誤動作防止とをコストアップを生じることなく行なうことが可能となる。また、半導体基板の表面保護膜としてＳｉ３ Ｎ４ を用いることにより、極めて耐湿性の高い回路内蔵受光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である回路内蔵受光素子の模式断面図である。
【図２】図１の回路内蔵受光素子の第１の製造工程を示す図である。
【図３】図１の回路内蔵受光素子の第２の製造工程を示す図である。
【図４】図１の回路内蔵受光素子の第３の製造工程を示す図である。
【図５】図１の回路内蔵受光素子の第４の製造工程を示す図である。
【図６】本発明の第１の実施の形態の変形例を示す図である。
【図７】本発明の第１の実施の形態により回路内蔵受光素子の基板上にレーザチップをダイボンドした状態を示す図である。
【図８】本発明の第２の実施の形態である回路内蔵受光素子の構成を示す断面図である。
【図９】本発明の第３の実施の形態である回路内蔵受光素子の構成を示す断面図である。
【図１０】図９に示される回路内蔵受光素子の製造工程を示す第１の図である。
【図１１】図９に示される回路内蔵受光素子の製造工程を示す第２の図である。
【図１２】図９に示される回路内蔵受光素子の製造工程を示す第３の図である。
【図１３】第１の従来例における回路内蔵受光素子の模式断面図である。
【図１４】第２の従来例における回路内蔵受光素子の模式断面図である。
【図１５】第３の従来例における回路内蔵受光素子の模式断面図である。
【図１６】第４の従来例における回路内蔵受光素子の模式断面図である。
【図１７】図１６の回路内蔵受光素子の製造工程を示す第１の図である。
【図１８】図１６の回路内蔵受光素子の製造工程を示す第２の図である。
【符号の説明】
１ Ｐ型基板
２ Ｎ型埋込拡散層
３ Ｐ型埋込分離拡散層
４ Ｐ型分離拡散層
５ Ｎ型エピタキシャル層
６ Ｐ型拡散層
７ ＳｉＯ２ 膜
８ Ｎ型拡散層
９ メタル層（アルミニウム）
１０ 層間絶縁膜
１１ ２層目のメタル層
１２ 表面保護絶縁膜
１３ チタン−タングステン合金層
１４ 金層
１５ レジスト
１６ レーザチップ
１７ 反射防止膜
２１ ボンディングパッド部
２２ フォトダイオード部
２３ 信号処理回路部
Claims (9)
- ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、
前記ボンディングパッド部および前記信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、
前記ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、
前記フォトダイオード部および前記信号処理回路部のメタル層が耐湿性を有する表面保護絶縁膜にて被覆されてなることを特徴とする、回路内蔵受光素子。 - ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備え、
前記ボンディングパッド部および前記信号処理回路部にメタル層を設けてなり、樹脂モールドパッケージに封入される回路内蔵受光素子において、
前記ボンディングパッド部のメタル層が当該メタル層よりも耐腐食性の高い金属にて被覆され、
前記フォトダイオード部および前記信号処理回路部のメタル層が耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆されてなることを特徴とする、回路内蔵受光素子。 - 前記フォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜が反射防止膜からなることを特徴とする、請求項２に記載の回路内蔵受光素子。
- 前記信号処理回路部のメタル層が前記Ｓｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆されてなることを特徴とする、請求項２または３に記載の回路内蔵受光素子。
- 前記信号処理回路部の金属は、当該信号処理回路部の配線を含む、請求項４に記載の回路内蔵受光素子。
- 請求項１〜５のいずれかに記載の回路内蔵受光素子を樹脂モールドパッケージに封入してなることを特徴とする、電子部品。
- 請求項１〜５のいずれかに記載の回路内蔵受光素子のボンディングパッド部に半導体レーザチップをダイボンドし、樹脂モールドパッケージに封入してなることを特徴とする、光ピックアップ装置。
- ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、
前記ボンディングパッド部および前記信号処理回路部にメタル層を設ける工程と、
前記ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、
前記フォトダイオード部および前記信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、
前記回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、
前記フォトダイオード部を被覆するＳｉ ３ Ｎ ４ 膜が反射防止膜からなることを特徴とする、回路内蔵受光素子の製造方法。 - ボンディングパッド部と、フォトダイオード部と、信号処理回路部とを備えた回路内蔵受光素子の製造方法であって、
前記ボンディングパッド部および前記信号処理回路部にメタル層を設ける工程と、
前記ボンディングパッド部のメタル層を当該メタル層よりも耐腐食性の高い金属で被覆する工程と、
前記フォトダイオード部および前記信号処理回路部のメタル層を耐湿性を有するＳｉ ３ Ｎ ４ 膜にて被覆する工程と、
前記回路内蔵受光素子を樹脂モールドパッケージに封入する工程とを備え、
前記信号処理回路部のメタル層が前記Ｓｉ ３ Ｎ ４ 膜を介して当該メタル層よりも耐腐食性の高い金属にて被覆されてなることを特徴とする、回路内蔵受光素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13185696A JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
| DE69632893T DE69632893T2 (de) | 1995-07-24 | 1996-07-23 | Photodetektorelement mit Schaltungselement und Verfahren zu dessen Herstellung |
| EP96111862A EP0756333B1 (en) | 1995-07-24 | 1996-07-23 | Photodetector element containing circuit element and manufacturing method thereof |
| US08/685,676 US6127715A (en) | 1995-07-24 | 1996-07-24 | Photodetector element containing circuit element and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-187266 | 1995-07-24 | ||
| JP18726695 | 1995-07-24 | ||
| JP13185696A JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997892A JPH0997892A (ja) | 1997-04-08 |
| JP3561084B2 true JP3561084B2 (ja) | 2004-09-02 |
Family
ID=26466578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13185696A Expired - Fee Related JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6127715A (ja) |
| EP (1) | EP0756333B1 (ja) |
| JP (1) | JP3561084B2 (ja) |
| DE (1) | DE69632893T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326601B1 (en) | 1999-07-19 | 2001-12-04 | Agilent Technologies, Inc. | Optical barrier |
| US6403457B2 (en) * | 1999-08-25 | 2002-06-11 | Micron Technology, Inc. | Selectively coating bond pads |
| JP3317942B2 (ja) | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3763715B2 (ja) | 2000-01-24 | 2006-04-05 | シャープ株式会社 | 受光素子および半導体レーザ装置 |
| JP3798951B2 (ja) * | 2000-06-07 | 2006-07-19 | シャープ株式会社 | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 |
| JP2002198374A (ja) * | 2000-10-16 | 2002-07-12 | Sharp Corp | 半導体装置およびその製造方法 |
| JP3803339B2 (ja) | 2003-01-10 | 2006-08-02 | 松下電器産業株式会社 | 半導体レーザ装置 |
| JP2004259836A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | 受発光素子および光ヘッド並びに光ディスク装置 |
| JP2005109048A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP4663357B2 (ja) * | 2005-03-15 | 2011-04-06 | 株式会社沖データ | 半導体装置 |
| KR100654051B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| KR100654052B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
| US9368653B1 (en) * | 2014-12-23 | 2016-06-14 | International Business Machines Corporation | Silicon photonics integration method and structure |
| JP7040858B2 (ja) * | 2017-09-22 | 2022-03-23 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4266237A (en) * | 1979-09-07 | 1981-05-05 | Honeywell Inc. | Semiconductor apparatus |
| JPS5727078A (en) * | 1980-07-25 | 1982-02-13 | Toshiba Corp | Semiconductor device having light receiving element |
| JPS59134872A (ja) * | 1983-01-23 | 1984-08-02 | Rohm Co Ltd | フオトセンサ−用ｉｃ |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JPH079908B2 (ja) * | 1987-12-18 | 1995-02-01 | 株式会社東芝 | 半導体装置 |
| JPH01205462A (ja) * | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | 半導体素子 |
| JPH0787243B2 (ja) * | 1990-10-18 | 1995-09-20 | 富士ゼロックス株式会社 | 半導体装置 |
| JP2678400B2 (ja) * | 1990-11-14 | 1997-11-17 | シャープ株式会社 | 回路内蔵受光素子 |
| US5324958A (en) * | 1991-02-19 | 1994-06-28 | Synaptics, Incorporated | Integrating imaging systgem having wide dynamic range with sample/hold circuits |
| JPH0513584A (ja) * | 1991-07-03 | 1993-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0529379A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置およびそれの製造方法 |
| JP2887985B2 (ja) * | 1991-10-18 | 1999-05-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5483096A (en) * | 1991-11-07 | 1996-01-09 | Seiko Instruments Inc. | Photo sensor |
| JPH05198530A (ja) * | 1992-01-21 | 1993-08-06 | Nec Corp | 半導体装置の製造方法 |
| JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
| JPH06268188A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 増幅型撮像素子 |
| US5600157A (en) * | 1993-04-28 | 1997-02-04 | Oki Electric Industry Co., Ltd. | Light-emitting and light-sensing diode array device, and light-emitting and light-sensing diode with improved sensitivity |
| US5371384A (en) * | 1993-06-24 | 1994-12-06 | Sony Corporation | Solid state imaging device having a light emitting diode |
| JPH0770635A (ja) * | 1993-08-31 | 1995-03-14 | Nisshin Steel Co Ltd | 冷延特殊鋼表面脱炭鋼帯の製造方法 |
| US5480834A (en) * | 1993-12-13 | 1996-01-02 | Micron Communications, Inc. | Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent |
| JP2988819B2 (ja) * | 1993-12-24 | 1999-12-13 | シャープ株式会社 | 回路内蔵受光素子の作製方法 |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| JPH07273082A (ja) * | 1994-03-29 | 1995-10-20 | Sharp Corp | 回路内蔵受光装置の作製方法 |
| JPH07321290A (ja) * | 1994-05-26 | 1995-12-08 | Matsushita Electron Corp | バイポーラ集積回路装置の製造方法 |
-
1996
- 1996-05-27 JP JP13185696A patent/JP3561084B2/ja not_active Expired - Fee Related
- 1996-07-23 DE DE69632893T patent/DE69632893T2/de not_active Expired - Fee Related
- 1996-07-23 EP EP96111862A patent/EP0756333B1/en not_active Expired - Lifetime
- 1996-07-24 US US08/685,676 patent/US6127715A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6127715A (en) | 2000-10-03 |
| JPH0997892A (ja) | 1997-04-08 |
| DE69632893D1 (de) | 2004-08-19 |
| DE69632893T2 (de) | 2005-07-14 |
| EP0756333A3 (en) | 1998-06-10 |
| EP0756333B1 (en) | 2004-07-14 |
| EP0756333A2 (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3561084B2 (ja) | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 | |
| KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7986021B2 (en) | Semiconductor device | |
| US20080185707A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20100001305A1 (en) | Semiconductor devices and fabrication methods thereof | |
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| US5953617A (en) | Method for manufacturing optoelectronic integrated circuits | |
| JPH04119535A (ja) | 半導体装置 | |
| US20130140710A1 (en) | Semiconductor device including a protective film | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JP3763715B2 (ja) | 受光素子および半導体レーザ装置 | |
| JP2002203985A (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| JPS63116458A (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4483542B2 (ja) | 受光素子の製造方法 | |
| JP2928163B2 (ja) | 半導体装置の製造方法 | |
| US8253176B2 (en) | Photodiode device and method of manufacturing the same | |
| JPS63318742A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| JPH11214739A (ja) | 回路内蔵受光素子の製造方法 | |
| JP2004296499A (ja) | 半導体装置及びその製造方法 | |
| JPH1140791A (ja) | 固体撮像装置およびその製造方法 | |
| JPS59217331A (ja) | 半導体装置の製造方法 | |
| JPH0430533A (ja) | 半導体装置の製造方法 | |
| JPH03259571A (ja) | 光検知装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |