JPH0997892A - 回路内蔵受光素子およびその製造方法 - Google Patents
回路内蔵受光素子およびその製造方法Info
- Publication number
- JPH0997892A JPH0997892A JP8131856A JP13185696A JPH0997892A JP H0997892 A JPH0997892 A JP H0997892A JP 8131856 A JP8131856 A JP 8131856A JP 13185696 A JP13185696 A JP 13185696A JP H0997892 A JPH0997892 A JP H0997892A
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- built
- circuit
- layer
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000010931 gold Substances 0.000 claims abstract description 40
- 229910052737 gold Inorganic materials 0.000 claims abstract description 40
- 230000007797 corrosion Effects 0.000 claims abstract description 30
- 238000005260 corrosion Methods 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 33
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 abstract description 20
- 229910001080 W alloy Inorganic materials 0.000 abstract description 19
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 128
- 239000010408 film Substances 0.000 description 102
- 238000009792 diffusion process Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000036211 photosensitivity Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
- H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
- H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
- H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
- H10F77/331—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors
- H10F77/337—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 回路内蔵受光素子において、素子の耐湿性を
向上させ、発光素子を直接ダイボンドする。 【解決手段】 メタル層９を被覆する表面保護絶縁膜１
２として耐湿性の高いＳｉ3 Ｎ4 が用いられ、かつメタ
ル層９が直接露出するボンディングパッド部２１におい
ては、チタン−タングステン合金層１３および金層１４
ａ，１４ｂよりなる耐腐食性金属部により被覆が行なわ
れる。また信号処理回路部２３においては、同様にチタ
ン−タングステン合金層１３および金層１４による遮
光、配線が行なわれる。これにより回路内蔵受光素子の
耐湿性の向上が図られ、かつ金層１４によりレーザチッ
プなどの直接のダイボンドが可能となる。さらに信号処
理回路部２３の遮光、配線もボンディングパッド部２１
の金層１４の形成と同時に行なうことが可能となるた
め、製造工程の削減を図ることができる。
向上させ、発光素子を直接ダイボンドする。 【解決手段】 メタル層９を被覆する表面保護絶縁膜１
２として耐湿性の高いＳｉ3 Ｎ4 が用いられ、かつメタ
ル層９が直接露出するボンディングパッド部２１におい
ては、チタン−タングステン合金層１３および金層１４
ａ，１４ｂよりなる耐腐食性金属部により被覆が行なわ
れる。また信号処理回路部２３においては、同様にチタ
ン−タングステン合金層１３および金層１４による遮
光、配線が行なわれる。これにより回路内蔵受光素子の
耐湿性の向上が図られ、かつ金層１４によりレーザチッ
プなどの直接のダイボンドが可能となる。さらに信号処
理回路部２３の遮光、配線もボンディングパッド部２１
の金層１４の形成と同時に行なうことが可能となるた
め、製造工程の削減を図ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は回路内蔵受光素子
およびその製造方法に関し、特に光ピックアップ、光リ
モコンなどに用いられる、信号処理回路を内蔵した回路
内蔵受光素子およびその製造方法に関する。
およびその製造方法に関し、特に光ピックアップ、光リ
モコンなどに用いられる、信号処理回路を内蔵した回路
内蔵受光素子およびその製造方法に関する。
【０００２】
【従来の技術】図１３は第１の従来例における回路内蔵
受光素子の具体的構成を示す模式断面図である。
受光素子の具体的構成を示す模式断面図である。
【０００３】このような回路内蔵受光素子は光ピックア
ップや光リモコンなどに幅広く用いられている。回路内
蔵受光素子は、ボンディングパッド部２１と、受光され
た光を検知するフォトダイオード部２２と、受光される
光信号を処理する信号処理回路部２３とを含む。回路内
蔵受光素子は図面に対して下から順に、Ｐ型基板１、Ｎ
型エピタキシャル層５、ＳｉＯ2 膜７および表面保護絶
縁膜１２からなる積層構造により形成されている。Ｐ型
基板１およびＮ型エピタキシャル層５の所定の位置に
は、回路を構成するためのＮ型埋込拡散層２と、Ｐ型埋
込分離拡散層３と、Ｐ型分離拡散層４と、Ｐ型拡散層６
と、Ｎ型拡散層８とが形成されている。ＳｉＯ2 膜７の
所定の位置に挿通されるメタル層（アルミニウム層であ
り、メタル配線部ともいう。）９ｂ〜９ｆは、前述した
Ｐ型拡散層６やＮ型拡散層８に電気的に接続され、Ｓｉ
Ｏ2 膜７上において電気的な配線を行なうために用いら
れる。これらのメタル層９ｂ〜９ｆを含む回路内蔵受光
素子の表面は、表面保護絶縁膜１２により被覆され、こ
れによりメタル層９ｂ〜９ｆが外気と直接接することは
防止される。
ップや光リモコンなどに幅広く用いられている。回路内
蔵受光素子は、ボンディングパッド部２１と、受光され
た光を検知するフォトダイオード部２２と、受光される
光信号を処理する信号処理回路部２３とを含む。回路内
蔵受光素子は図面に対して下から順に、Ｐ型基板１、Ｎ
型エピタキシャル層５、ＳｉＯ2 膜７および表面保護絶
縁膜１２からなる積層構造により形成されている。Ｐ型
基板１およびＮ型エピタキシャル層５の所定の位置に
は、回路を構成するためのＮ型埋込拡散層２と、Ｐ型埋
込分離拡散層３と、Ｐ型分離拡散層４と、Ｐ型拡散層６
と、Ｎ型拡散層８とが形成されている。ＳｉＯ2 膜７の
所定の位置に挿通されるメタル層（アルミニウム層であ
り、メタル配線部ともいう。）９ｂ〜９ｆは、前述した
Ｐ型拡散層６やＮ型拡散層８に電気的に接続され、Ｓｉ
Ｏ2 膜７上において電気的な配線を行なうために用いら
れる。これらのメタル層９ｂ〜９ｆを含む回路内蔵受光
素子の表面は、表面保護絶縁膜１２により被覆され、こ
れによりメタル層９ｂ〜９ｆが外気と直接接することは
防止される。
【０００４】またボンディングパッド部２１にはメタル
層９ａが設けられている。ボンディングパッド部２１に
おけるメタル層９ａの部分においては、表面保護絶縁膜
１２は形成されていない。これによりボンディングパッ
ド部２１のメタル層９ａにおいては外部との電気的接続
を行なうことができる。
層９ａが設けられている。ボンディングパッド部２１に
おけるメタル層９ａの部分においては、表面保護絶縁膜
１２は形成されていない。これによりボンディングパッ
ド部２１のメタル層９ａにおいては外部との電気的接続
を行なうことができる。
【０００５】このような回路内蔵受光素子は透明樹脂モ
ールドパッケージに封入され、電子部品として用いられ
る。
ールドパッケージに封入され、電子部品として用いられ
る。
【０００６】図１４は第２の従来例における回路内蔵受
光素子の構成を示す模式断面図である。
光素子の構成を示す模式断面図である。
【０００７】上述した第１の従来例における回路内蔵受
光素子においては、信号処理回路部２３に光が入射する
ことにより、シリコン基板中に光キャリアが発生し、発
生した光キャリアによって寄生電流が生じて回路の誤動
作が引き起こされることがある。
光素子においては、信号処理回路部２３に光が入射する
ことにより、シリコン基板中に光キャリアが発生し、発
生した光キャリアによって寄生電流が生じて回路の誤動
作が引き起こされることがある。
【０００８】第２の従来例における回路内蔵受光素子で
は、この誤動作を防止するために、１層目のメタル層９
ｂ〜９ｆおよびＳｉＯ2 膜７上に層間絶縁膜１０が形成
され、層間絶縁膜１０上の信号処理回路２３の部分に２
層目のメタル層１１が形成されている。保護膜１２は、
２層目のメタル層１１の上に形成される。
は、この誤動作を防止するために、１層目のメタル層９
ｂ〜９ｆおよびＳｉＯ2 膜７上に層間絶縁膜１０が形成
され、層間絶縁膜１０上の信号処理回路２３の部分に２
層目のメタル層１１が形成されている。保護膜１２は、
２層目のメタル層１１の上に形成される。
【０００９】すなわち第２の従来例における回路内蔵受
光素子においては、１層目のメタル層９と２層目のメタ
ル層１１とからなる２層配線構造が採用されている。２
層目のメタル層１１により信号処理回路２３は覆われる
ため、信号処理回路部分には光が入射されない。これに
より、光キャリアによる回路の誤動作は防止される。
光素子においては、１層目のメタル層９と２層目のメタ
ル層１１とからなる２層配線構造が採用されている。２
層目のメタル層１１により信号処理回路２３は覆われる
ため、信号処理回路部分には光が入射されない。これに
より、光キャリアによる回路の誤動作は防止される。
【００１０】図１５は第３の従来例における回路内蔵受
光素子の構成を示す模式断面図である。この従来例にお
いては、２層目のメタル層１１を信号処理回路の配線と
して用いている。
光素子の構成を示す模式断面図である。この従来例にお
いては、２層目のメタル層１１を信号処理回路の配線と
して用いている。
【００１１】図１６は第４の従来例における回路内蔵受
光素子の構成を示す模式断面図である。この従来例にお
いては、受光素子であるフォトダイオード部２２上にＳ
ｉ3Ｎ4 からなる表面反射防止膜１７を形成している。
光素子の構成を示す模式断面図である。この従来例にお
いては、受光素子であるフォトダイオード部２２上にＳ
ｉ3Ｎ4 からなる表面反射防止膜１７を形成している。
【００１２】なお上記従来例において、同一符号は同一
または相当部分を示している。
または相当部分を示している。
【００１３】
【発明が解決しようとする課題】しかしながら、上述の
回路内蔵受光素子は以下に述べる問題点を有していた。
回路内蔵受光素子は以下に述べる問題点を有していた。
【００１４】第１の従来例における回路内蔵受光素子は
透明樹脂モールドパッケージに封入されるが、透明樹脂
モールドパッケージは耐湿性に欠けるという問題点があ
る。もちろんアルミニウムにより形成されるメタル配線
部９ｂ〜９ｆは保護膜１２により被覆されているが、Ｓ
ｉＯ2 やポリイミド樹脂などから構成される保護膜１２
は耐湿性に弱く、透過した水分によりメタル配線部９ｂ
〜９ｆを形成するアルミニウムが腐食することがあっ
た。またボンディングパッド部２１でのメタル部９ａは
保護膜１２により被覆されていないため、より腐食しや
すいという問題があった。
透明樹脂モールドパッケージに封入されるが、透明樹脂
モールドパッケージは耐湿性に欠けるという問題点があ
る。もちろんアルミニウムにより形成されるメタル配線
部９ｂ〜９ｆは保護膜１２により被覆されているが、Ｓ
ｉＯ2 やポリイミド樹脂などから構成される保護膜１２
は耐湿性に弱く、透過した水分によりメタル配線部９ｂ
〜９ｆを形成するアルミニウムが腐食することがあっ
た。またボンディングパッド部２１でのメタル部９ａは
保護膜１２により被覆されていないため、より腐食しや
すいという問題があった。
【００１５】このような問題を解決するために、保護膜
１２として耐湿性に富むＳｉ3 Ｎ4を用いることが考え
られる。この場合メタル配線部９ｂ〜９ｆが腐食するこ
とは避けられるが、ボンディングパッド部２１は保護膜
１２により被覆されておらず、腐食が生じることを避け
ることはできなかった。
１２として耐湿性に富むＳｉ3 Ｎ4を用いることが考え
られる。この場合メタル配線部９ｂ〜９ｆが腐食するこ
とは避けられるが、ボンディングパッド部２１は保護膜
１２により被覆されておらず、腐食が生じることを避け
ることはできなかった。
【００１６】さらに上述した第２および第３の従来例に
おける回路内蔵受光素子の製造工程には、上述の第１の
従来例における回路内蔵受光素子の製造工程に加えて、
（１）層間絶縁膜１０の積層工程、（２）層間絶縁膜１
０のスルーホール部開孔工程、（３）２層目メタル層１
１の積層工程、および（４）２層目メタル層１１のパタ
ーニング工程が必要となる。これら（１）〜（４）の工
程が増加することは、回路内蔵受光素子の製造時間や製
造コストを上昇させる要因となっていた。
おける回路内蔵受光素子の製造工程には、上述の第１の
従来例における回路内蔵受光素子の製造工程に加えて、
（１）層間絶縁膜１０の積層工程、（２）層間絶縁膜１
０のスルーホール部開孔工程、（３）２層目メタル層１
１の積層工程、および（４）２層目メタル層１１のパタ
ーニング工程が必要となる。これら（１）〜（４）の工
程が増加することは、回路内蔵受光素子の製造時間や製
造コストを上昇させる要因となっていた。
【００１７】さらに、光ピックアップ等の分野において
は素子の小型化を図るため、近年レーザダイオードチッ
プなどの発光素子を回路内蔵受光素子上に直接ダイボン
ディングする構造が提案されているが、従来の構造で
は、レーザダイオードチップを直接ダイボンディングす
るろう材がないため、レーザダイオードチップを直接ダ
イボンドすることができなかった。
は素子の小型化を図るため、近年レーザダイオードチッ
プなどの発光素子を回路内蔵受光素子上に直接ダイボン
ディングする構造が提案されているが、従来の構造で
は、レーザダイオードチップを直接ダイボンディングす
るろう材がないため、レーザダイオードチップを直接ダ
イボンドすることができなかった。
【００１８】また図１６に示すような第４の従来例にお
いては、回路内蔵受光素子の光感度を向上させるため
に、受光素子であるフォトダイオードの表面にＳｉ3 Ｎ
4 からなる反射防止膜が形成される構造を有している
が、このような構造において耐湿性を向上させるために
保護膜１２をＳｉ3 Ｎ4 で形成する場合に以下に示すよ
うな問題が生じる。
いては、回路内蔵受光素子の光感度を向上させるため
に、受光素子であるフォトダイオードの表面にＳｉ3 Ｎ
4 からなる反射防止膜が形成される構造を有している
が、このような構造において耐湿性を向上させるために
保護膜１２をＳｉ3 Ｎ4 で形成する場合に以下に示すよ
うな問題が生じる。
【００１９】図１６を参照して、受光素子であるフォト
ダイオード部２２のＳｉＯ2 膜７が開孔され、Ｓｉ3 Ｎ
4 よりなる反射防止膜１７が形成されている。この構造
において、Ｓｉ3 Ｎ4 膜を表面保護膜１２として使用す
るとき、フォトダイオード部２２上の反射防止膜１７上
に表面保護膜１２を積層したままの構造では、反射防止
膜の膜厚（Ｓｉ3 Ｎ4 膜１２および１７のトータルの膜
厚に相当）のばらつきが大きくなるため、表面反射率が
ばらついてしまう。このため、フォトダイオード部分の
表面保護膜１２を除去する必要があるが、この表面保護
膜１２をエッチングなどにより除去する際に、Ｓｉ3 Ｎ
4 膜１７も同時にエッチングされてしまう。そのためや
はり反射防止膜の膜厚ばらつきを避けることができな
い。
ダイオード部２２のＳｉＯ2 膜７が開孔され、Ｓｉ3 Ｎ
4 よりなる反射防止膜１７が形成されている。この構造
において、Ｓｉ3 Ｎ4 膜を表面保護膜１２として使用す
るとき、フォトダイオード部２２上の反射防止膜１７上
に表面保護膜１２を積層したままの構造では、反射防止
膜の膜厚（Ｓｉ3 Ｎ4 膜１２および１７のトータルの膜
厚に相当）のばらつきが大きくなるため、表面反射率が
ばらついてしまう。このため、フォトダイオード部分の
表面保護膜１２を除去する必要があるが、この表面保護
膜１２をエッチングなどにより除去する際に、Ｓｉ3 Ｎ
4 膜１７も同時にエッチングされてしまう。そのためや
はり反射防止膜の膜厚ばらつきを避けることができな
い。
【００２０】この膜厚ばらつきを防止するための工程と
して、以下に説明するような工程を実行することが考え
られる。まず図１７に示されるように信号処理回路部分
２３のメタル配線形成時に、フォトダイオード部２２上
にもメタルパターン９を残しておく。この後、図１８に
示されるように層間絶縁膜となるＳｉ3 Ｎ4 膜１０を積
層し、スルーホール部分を開孔する。さらに信号処理回
路部分の２層目の配線層および遮光用となるメタル層１
１を積層し、通常のフォトリソグラフィ工程によってパ
ターニングを行なう。次いで、Ｓｉ3 Ｎ4 からなる表面
保護膜１２を積層し、フォトダイオード部２２上および
ボンディングパッド部分２１を開孔する。このとき、フ
ォトダイオード部上はメタルパターン９，１１により保
護されているため、反射防止膜１５はエッチングされな
い。
して、以下に説明するような工程を実行することが考え
られる。まず図１７に示されるように信号処理回路部分
２３のメタル配線形成時に、フォトダイオード部２２上
にもメタルパターン９を残しておく。この後、図１８に
示されるように層間絶縁膜となるＳｉ3 Ｎ4 膜１０を積
層し、スルーホール部分を開孔する。さらに信号処理回
路部分の２層目の配線層および遮光用となるメタル層１
１を積層し、通常のフォトリソグラフィ工程によってパ
ターニングを行なう。次いで、Ｓｉ3 Ｎ4 からなる表面
保護膜１２を積層し、フォトダイオード部２２上および
ボンディングパッド部分２１を開孔する。このとき、フ
ォトダイオード部上はメタルパターン９，１１により保
護されているため、反射防止膜１５はエッチングされな
い。
【００２１】続いて通常のフォトリソグラフィ工程を経
ることにより、フォトダイオード上のメタル層９，１１
を除去して図１６に示される構造が得られる。
ることにより、フォトダイオード上のメタル層９，１１
を除去して図１６に示される構造が得られる。
【００２２】以上のような工程を経ることにより、反射
防止膜の膜厚のばらつきがなく、かつ耐湿性に優れた回
路内蔵受光素子を提供することが可能となる。
防止膜の膜厚のばらつきがなく、かつ耐湿性に優れた回
路内蔵受光素子を提供することが可能となる。
【００２３】しかしながらこのような工程では最後にフ
ォトダイオード上のメタル層を除去するためのフォトリ
ソグラフィ工程を付加する必要があるため、コストが増
大していた。また、この構造ではボンディングパッド部
分２１のアルミ膜が露出した構造となっているため、十
分な耐湿性が得られず問題となっていた。
ォトダイオード上のメタル層を除去するためのフォトリ
ソグラフィ工程を付加する必要があるため、コストが増
大していた。また、この構造ではボンディングパッド部
分２１のアルミ膜が露出した構造となっているため、十
分な耐湿性が得られず問題となっていた。
【００２４】また上述の図１６に示される構造におい
て、表面保護膜１２としてＰＳＧ膜（リン含有シリコン
酸化膜）あるいはポリイミド膜などのＳｉ3 Ｎ4 との選
択エッチングが可能な材料を使用すれば、このフォトリ
ソグラフィ工程の追加は不要となる。このときフォトダ
イオード上のメタルパターンは２層目配線層のパターニ
ング時に同時に除去すればよいため、図１４の構造に対
して工程の追加を必要としない。
て、表面保護膜１２としてＰＳＧ膜（リン含有シリコン
酸化膜）あるいはポリイミド膜などのＳｉ3 Ｎ4 との選
択エッチングが可能な材料を使用すれば、このフォトリ
ソグラフィ工程の追加は不要となる。このときフォトダ
イオード上のメタルパターンは２層目配線層のパターニ
ング時に同時に除去すればよいため、図１４の構造に対
して工程の追加を必要としない。
【００２５】しかし、この方法ではＰＳＧ膜あるいはポ
リイミド膜は耐湿性が十分ではないため、耐湿性の優れ
た回路内蔵受光素子を提供することはできなかった。す
なわち従来の技術のいずれにおいても、光感度が安定し
かつ耐湿性の優れた回路内蔵受光素子を提供することが
できなかったのである。
リイミド膜は耐湿性が十分ではないため、耐湿性の優れ
た回路内蔵受光素子を提供することはできなかった。す
なわち従来の技術のいずれにおいても、光感度が安定し
かつ耐湿性の優れた回路内蔵受光素子を提供することが
できなかったのである。
【００２６】そこでこの発明の第１の目的は上記のよう
な問題点を解決し、半導体基板上に形成されたメタル配
線が腐食することのない回路内蔵受光素子を提供するこ
とである。
な問題点を解決し、半導体基板上に形成されたメタル配
線が腐食することのない回路内蔵受光素子を提供するこ
とである。
【００２７】この発明の第２の目的は信号処理回路の遮
光構造または２層配線構造を有する回路内蔵受光素子を
少ない製造工程で製造することである。
光構造または２層配線構造を有する回路内蔵受光素子を
少ない製造工程で製造することである。
【００２８】この発明の第３の目的は、発光素子を直接
ダイボンドすることができる回路内蔵受光素子を提供す
ることである。
ダイボンドすることができる回路内蔵受光素子を提供す
ることである。
【００２９】この発明の第４の目的は、受光素子上に反
射防止膜を有する回路内蔵受光素子において、耐湿性の
高い構造を少ない製造工程で製造することである。
射防止膜を有する回路内蔵受光素子において、耐湿性の
高い構造を少ない製造工程で製造することである。
【００３０】
【課題を解決するための手段】前述した目的を達成する
ために、本願の請求項１に記載の回路内蔵受光素子は、
メタル配線部とボンディングパッド部とをその基板上に
有する半導体基板と、半導体基板上に形成されメタル配
線部を被覆する第１の表面保護絶縁膜と、ボンディング
パッド部を被覆する第１の耐腐食性金属部とを有するも
のである。
ために、本願の請求項１に記載の回路内蔵受光素子は、
メタル配線部とボンディングパッド部とをその基板上に
有する半導体基板と、半導体基板上に形成されメタル配
線部を被覆する第１の表面保護絶縁膜と、ボンディング
パッド部を被覆する第１の耐腐食性金属部とを有するも
のである。
【００３１】請求項１に記載の回路内蔵受光素子による
と、回路内蔵受光素子の耐湿性を向上させることができ
る。
と、回路内蔵受光素子の耐湿性を向上させることができ
る。
【００３２】請求項２に記載の回路内蔵受光素子は、請
求項１に記載の回路内蔵受光素子であって、半導体基板
上に形成された第２の耐腐食性金属部上に形成される発
光素子をさらに備えたものである。
求項１に記載の回路内蔵受光素子であって、半導体基板
上に形成された第２の耐腐食性金属部上に形成される発
光素子をさらに備えたものである。
【００３３】請求項２に記載の回路内蔵受光素子では、
請求項１に記載の回路内蔵受光素子の効果に加えて、半
導体基板上に発光素子を形成することができるため、素
子の小型化を図ることが可能となる。
請求項１に記載の回路内蔵受光素子の効果に加えて、半
導体基板上に発光素子を形成することができるため、素
子の小型化を図ることが可能となる。
【００３４】請求項３に記載の回路内蔵受光素子は、請
求項１または２のいずれかに記載の回路内蔵受光素子で
あって、半導体基板は信号処理回路を含み、信号処理回
路上であって半導体基板上に形成される第２の表面保護
絶縁膜と、第２の表面保護絶縁膜上に形成される第３の
耐腐食性金属部とをさらに備えたものである。
求項１または２のいずれかに記載の回路内蔵受光素子で
あって、半導体基板は信号処理回路を含み、信号処理回
路上であって半導体基板上に形成される第２の表面保護
絶縁膜と、第２の表面保護絶縁膜上に形成される第３の
耐腐食性金属部とをさらに備えたものである。
【００３５】請求項３に記載の回路内蔵受光素子では、
請求項１または２のいずれかに記載の回路内蔵受光素子
の効果に加えて、信号処理回路が遮光されるため、回路
の誤動作を低減させることができる。また、その遮光構
造を少ない工程で製造できる。
請求項１または２のいずれかに記載の回路内蔵受光素子
の効果に加えて、信号処理回路が遮光されるため、回路
の誤動作を低減させることができる。また、その遮光構
造を少ない工程で製造できる。
【００３６】請求項４に記載の回路内蔵受光素子は、請
求項３に記載の回路内蔵受光素子であって、第３の耐腐
食性金属部は信号処理回路の配線を含むものである。
求項３に記載の回路内蔵受光素子であって、第３の耐腐
食性金属部は信号処理回路の配線を含むものである。
【００３７】請求項４に記載の発明によると、耐腐食性
金属層を信号処理回路の配線としても使用するため、回
路内蔵受光素子の小型化を図ることができる。また、少
ない工程で配線を行なうことができる。
金属層を信号処理回路の配線としても使用するため、回
路内蔵受光素子の小型化を図ることができる。また、少
ない工程で配線を行なうことができる。
【００３８】請求項５に記載の回路内蔵受光素子は、請
求項１から４のいずれかに記載の回路内蔵受光素子であ
って、半導体基板は受光素子を含み、受光素子上に形成
される反射防止膜を備える。
求項１から４のいずれかに記載の回路内蔵受光素子であ
って、半導体基板は受光素子を含み、受光素子上に形成
される反射防止膜を備える。
【００３９】請求項５に記載の発明によると、受光素子
上に反射防止膜が形成されるため、受光素子の受光の効
率がよくなる。
上に反射防止膜が形成されるため、受光素子の受光の効
率がよくなる。
【００４０】請求項６に記載の回路内蔵受光素子は、請
求項１から５のいずれかに記載の回路内蔵受光素子であ
って、第１および第２の表面保護絶縁膜はＳｉ3 Ｎ4 を
含むものである。
求項１から５のいずれかに記載の回路内蔵受光素子であ
って、第１および第２の表面保護絶縁膜はＳｉ3 Ｎ4 を
含むものである。
【００４１】請求項６に記載の回路内蔵受光素子では、
請求項１から５のいずれかに記載の回路内蔵受光素子の
効果に加えて、Ｓｉ3 Ｎ4 が表面保護絶縁膜として用い
られることにより、回路の耐湿性がさらに向上する。
請求項１から５のいずれかに記載の回路内蔵受光素子の
効果に加えて、Ｓｉ3 Ｎ4 が表面保護絶縁膜として用い
られることにより、回路の耐湿性がさらに向上する。
【００４２】請求項７に記載の回路内蔵受光素子は、請
求項１から６のいずれかに記載の回路内蔵受光素子であ
って、第１、第２および第３の耐腐食性金属部は金を含
むものである。
求項１から６のいずれかに記載の回路内蔵受光素子であ
って、第１、第２および第３の耐腐食性金属部は金を含
むものである。
【００４３】請求項７に記載の回路内蔵受光素子では、
請求項１から６のいずれかに記載の回路内蔵受光素子の
効果に加えて、金によりボンディングパッド部や信号処
理回路の上部などが保護されるため、ボンディングパッ
ド部などの腐食が防止される。
請求項１から６のいずれかに記載の回路内蔵受光素子の
効果に加えて、金によりボンディングパッド部や信号処
理回路の上部などが保護されるため、ボンディングパッ
ド部などの腐食が防止される。
【００４４】請求項８に記載の回路内蔵受光素子の製造
方法は、半導体基板上に所定の屈折率を有する反射防止
膜を形成する工程と、反射防止膜上にメタル層を形成す
る工程と、メタル層上に耐腐食性金属層を形成する工程
と、メタル層および耐腐食性金属層を除去する工程とを
含むものである。
方法は、半導体基板上に所定の屈折率を有する反射防止
膜を形成する工程と、反射防止膜上にメタル層を形成す
る工程と、メタル層上に耐腐食性金属層を形成する工程
と、メタル層および耐腐食性金属層を除去する工程とを
含むものである。
【００４５】請求項８に記載の発明によると、回路内蔵
受光素子の製造方法において良質の反射防止膜を少ない
工程で形成することが可能となる。
受光素子の製造方法において良質の反射防止膜を少ない
工程で形成することが可能となる。
【００４６】請求項９に記載の回路内蔵受光素子の製造
方法は、半導体基板に形成された受光素子の上に所定の
屈折率を有する反射防止膜を設ける工程と、半導体基板
上にメタル配線層を設け、反射防止膜上にメタル層を形
成する工程と、半導体基板上の少なくとも反射防止膜上
を除く部分に絶縁膜を形成する工程と、半導体基板上に
耐腐食性金属からなる層を形成する工程と、反射防止膜
上の耐腐食性金属および反射防止膜上のメタル層を除く
ことにより、反射防止膜を露出させる工程とを含むもの
である。
方法は、半導体基板に形成された受光素子の上に所定の
屈折率を有する反射防止膜を設ける工程と、半導体基板
上にメタル配線層を設け、反射防止膜上にメタル層を形
成する工程と、半導体基板上の少なくとも反射防止膜上
を除く部分に絶縁膜を形成する工程と、半導体基板上に
耐腐食性金属からなる層を形成する工程と、反射防止膜
上の耐腐食性金属および反射防止膜上のメタル層を除く
ことにより、反射防止膜を露出させる工程とを含むもの
である。
【００４７】請求項９に記載の発明によると、回路内蔵
受光素子に良質の反射防止膜を少ない工程で設けること
ができ、かつ製造される回路内蔵受光素子の光感度を向
上させることができる。
受光素子に良質の反射防止膜を少ない工程で設けること
ができ、かつ製造される回路内蔵受光素子の光感度を向
上させることができる。
【００４８】
【発明の実施の形態】図１は本発明の第１の実施の形態
における回路内蔵受光素子の構成を示す模式断面図であ
る。なお、図中の同一符号は同一または相当部分を示
す。
における回路内蔵受光素子の構成を示す模式断面図であ
る。なお、図中の同一符号は同一または相当部分を示
す。
【００４９】図を参照して、回路内蔵受光素子は、図面
に対して下から順に積層されたＰ型基板１と、Ｎ型エピ
タキシャル層５と、ＳｉＯ2 膜７と、メタル層９と、表
面保護絶縁膜１２と、チタン−タングステン合金層１３
と、金層１４とから構成される。
に対して下から順に積層されたＰ型基板１と、Ｎ型エピ
タキシャル層５と、ＳｉＯ2 膜７と、メタル層９と、表
面保護絶縁膜１２と、チタン−タングステン合金層１３
と、金層１４とから構成される。
【００５０】Ｐ型基板１およびＮ型エピタキシャル層５
において、Ｎ型埋込拡散層２、Ｐ型埋込分離拡散層３、
Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８が
形成されている点は従来の技術と同一であるのでここで
の説明を繰り返さない。ＳｉＯ2 膜７の所定の位置に開
孔部が設けられており、この開孔部に挿通されるメタル
層９の一部によりＳｉＯ2 膜７を介しての電気的な接続
が行なわれる。
において、Ｎ型埋込拡散層２、Ｐ型埋込分離拡散層３、
Ｐ型分離拡散層４、Ｐ型拡散層６およびＮ型拡散層８が
形成されている点は従来の技術と同一であるのでここで
の説明を繰り返さない。ＳｉＯ2 膜７の所定の位置に開
孔部が設けられており、この開孔部に挿通されるメタル
層９の一部によりＳｉＯ2 膜７を介しての電気的な接続
が行なわれる。
【００５１】また従来と同様に、回路内蔵受光素子はボ
ンディングパッド部２１と、フォトダイオード部２２
と、信号処理回路部２３に大別される。
ンディングパッド部２１と、フォトダイオード部２２
と、信号処理回路部２３に大別される。
【００５２】ここに表面保護絶縁膜１２はＳｉ3 Ｎ4 に
より構成される。ボンディングパッド部２１のメタル層
９上にはチタン−タングステン合金層１３ａが形成され
る。チタン−タングステン合金層１３ａの上には、金層
１４ａが形成される。金層１４ａの上には、その厚さが
金層１４ａに比較して厚い金層１４ｂが形成されてい
る。
より構成される。ボンディングパッド部２１のメタル層
９上にはチタン−タングステン合金層１３ａが形成され
る。チタン−タングステン合金層１３ａの上には、金層
１４ａが形成される。金層１４ａの上には、その厚さが
金層１４ａに比較して厚い金層１４ｂが形成されてい
る。
【００５３】ボンディングパッド部２１のチタン−タン
グステン合金層１３ａはアルミニウムからなるメタル層
９と金との間の密着性を向上させるために形成されてい
る。信号処理回路部２３の表面保護絶縁膜１２の上にも
同様に、チタン−タングステン合金層１３ｂと、金層１
４ｃ，１４ｄが形成されている。
グステン合金層１３ａはアルミニウムからなるメタル層
９と金との間の密着性を向上させるために形成されてい
る。信号処理回路部２３の表面保護絶縁膜１２の上にも
同様に、チタン−タングステン合金層１３ｂと、金層１
４ｃ，１４ｄが形成されている。
【００５４】このように本発明の第１の実施の形態にお
ける回路内蔵受光素子は、基板表面がＳｉ3 Ｎ4 からな
る表面保護絶縁膜１２により被覆され、かつボンディン
グパッド部２１のメタル層９はチタン−タングステン合
金層１３ａを介した金層１４ａ，１４ｂにより被覆され
るため、腐食性の高いアルミニウムの腐食は防止され
る。
ける回路内蔵受光素子は、基板表面がＳｉ3 Ｎ4 からな
る表面保護絶縁膜１２により被覆され、かつボンディン
グパッド部２１のメタル層９はチタン−タングステン合
金層１３ａを介した金層１４ａ，１４ｂにより被覆され
るため、腐食性の高いアルミニウムの腐食は防止され
る。
【００５５】また信号処理回路部分２３上はチタン−タ
ングステン合金層１３ｂと金層１４ｃ，１４ｄとにより
遮光されるため、寄生電流による回路の誤動作は防止さ
れる。
ングステン合金層１３ｂと金層１４ｃ，１４ｄとにより
遮光されるため、寄生電流による回路の誤動作は防止さ
れる。
【００５６】さらにボンディングパッド部を被覆する物
質と、信号処理回路部分２３を遮光する物質とは同一で
あるため、フォトリソグラフィ技術などによりこれらの
部分を同時に形成することができ、製造工程の減少を図
ることができる。
質と、信号処理回路部分２３を遮光する物質とは同一で
あるため、フォトリソグラフィ技術などによりこれらの
部分を同時に形成することができ、製造工程の減少を図
ることができる。
【００５７】なおボンディングパッド部２１を被覆する
金属は耐腐食性の高い金属であればよく、たとえば金の
代わりにプラチナなどを用いることが可能である。また
保護膜１２は耐湿性の問題からＳｉ3 Ｎ4 を用いること
が望ましいが、たとえばＳｉＯ2 などからなる表面保護
絶縁膜を用いてもよい。この場合、表面保護絶縁膜１２
により被覆されるメタル層９の腐食を避けることはでき
ないが、この場合においても、金などからなるボンディ
ングパッド部２１を被覆する部分と信号処理回路部分２
３を遮光する部分を同時に形成することができ、従来の
技術より製造工程を少なくすることができる。またボン
ディングパッド部２１の耐湿性を向上させることができ
る。
金属は耐腐食性の高い金属であればよく、たとえば金の
代わりにプラチナなどを用いることが可能である。また
保護膜１２は耐湿性の問題からＳｉ3 Ｎ4 を用いること
が望ましいが、たとえばＳｉＯ2 などからなる表面保護
絶縁膜を用いてもよい。この場合、表面保護絶縁膜１２
により被覆されるメタル層９の腐食を避けることはでき
ないが、この場合においても、金などからなるボンディ
ングパッド部２１を被覆する部分と信号処理回路部分２
３を遮光する部分を同時に形成することができ、従来の
技術より製造工程を少なくすることができる。またボン
ディングパッド部２１の耐湿性を向上させることができ
る。
【００５８】次に図１に示される回路内蔵受光素子の製
造工程について説明する。図２から図５は図１の回路内
蔵受光素子を製造するための工程を示す図である。
造工程について説明する。図２から図５は図１の回路内
蔵受光素子を製造するための工程を示す図である。
【００５９】まず図２に示されるように、Ｐ型基板１と
Ｎ型エピタキシャル層５とを有する半導体基板上に各種
の不純物拡散が行なわれ、その後アルミニウムからなる
１層目のメタル配線（メタル層）９が形成される。次に
Ｓｉ3 Ｎ4 からなる表面保護絶縁膜１２が形成される。
次に表面保護絶縁膜１２のボンディングパッド部２１が
開孔される。次に図３に示されるように、チタン−タン
グステン合金層１３および金の薄膜層１４ａがスパッタ
リング法により連続して形成される。次にフォトレジス
ト１５が塗布され、図４に示されるように、ボンディン
グパッド部２１の金属および信号処理回路２３上の遮光
膜を形成する部分を開孔するように、パターニングされ
る。次に図５に示されるように電解めっき法などが用い
られることにより、半導体基板上のフォトレジストが塗
布されていない部分に金からなる厚膜層１４ｂ，１４ｄ
が形成される。最後にフォトレジスト１５が専用の剥離
液により除去され、厚膜の金層１４ｂをマスクとしてチ
タン−タングステン合金層１３および金の薄膜層１４ａ
をエッチングすることにより、図１に示される回路内蔵
受光素子が形成される。
Ｎ型エピタキシャル層５とを有する半導体基板上に各種
の不純物拡散が行なわれ、その後アルミニウムからなる
１層目のメタル配線（メタル層）９が形成される。次に
Ｓｉ3 Ｎ4 からなる表面保護絶縁膜１２が形成される。
次に表面保護絶縁膜１２のボンディングパッド部２１が
開孔される。次に図３に示されるように、チタン−タン
グステン合金層１３および金の薄膜層１４ａがスパッタ
リング法により連続して形成される。次にフォトレジス
ト１５が塗布され、図４に示されるように、ボンディン
グパッド部２１の金属および信号処理回路２３上の遮光
膜を形成する部分を開孔するように、パターニングされ
る。次に図５に示されるように電解めっき法などが用い
られることにより、半導体基板上のフォトレジストが塗
布されていない部分に金からなる厚膜層１４ｂ，１４ｄ
が形成される。最後にフォトレジスト１５が専用の剥離
液により除去され、厚膜の金層１４ｂをマスクとしてチ
タン−タングステン合金層１３および金の薄膜層１４ａ
をエッチングすることにより、図１に示される回路内蔵
受光素子が形成される。
【００６０】すなわち図１４に示される従来例におい
て、信号処理回路部分２３の遮光を行なう構造を形成す
るためには、フォトリソグラフィ工程を２回経る必要が
あったが、上述した本発明の工程では１回のフォトリソ
グラフィ工程で従来例と同様の機能を有する構造を実現
することができる。なお図１に示される回路内蔵受光素
子において、耐湿性の向上のみを目的とする場合には信
号処理回路部分２３を覆うチタン−タングステン合金層
１３ｂ、および金層１４ｃ，１４ｄからなる遮光膜は必
ずしも必要ではない。
て、信号処理回路部分２３の遮光を行なう構造を形成す
るためには、フォトリソグラフィ工程を２回経る必要が
あったが、上述した本発明の工程では１回のフォトリソ
グラフィ工程で従来例と同様の機能を有する構造を実現
することができる。なお図１に示される回路内蔵受光素
子において、耐湿性の向上のみを目的とする場合には信
号処理回路部分２３を覆うチタン−タングステン合金層
１３ｂ、および金層１４ｃ，１４ｄからなる遮光膜は必
ずしも必要ではない。
【００６１】またボンディングパッド部２１に設けられ
た金層１４ｂはボンディングパッド部分の耐湿性を向上
させる目的においては、必ずしも必要ではない。金層１
４ｂを有さない回路内蔵受光素子を形成するためには、
図２、図３の工程を経た半導体基板においてボンディン
グパッド部分２１以外の部分のチタン−タングステン合
金層１３および金層１４ａ以外の部分を除去するための
フォトリソグラフィ工程を遂行するようにすればよい。
これにより図６に示される厚膜の金層を有さない回路内
蔵受光素子が形成される。
た金層１４ｂはボンディングパッド部分の耐湿性を向上
させる目的においては、必ずしも必要ではない。金層１
４ｂを有さない回路内蔵受光素子を形成するためには、
図２、図３の工程を経た半導体基板においてボンディン
グパッド部分２１以外の部分のチタン−タングステン合
金層１３および金層１４ａ以外の部分を除去するための
フォトリソグラフィ工程を遂行するようにすればよい。
これにより図６に示される厚膜の金層を有さない回路内
蔵受光素子が形成される。
【００６２】さらにこの発明の実施の形態によれば、半
導体基板上に形成された金層１４ａ，１４ｂを基体とし
て、その上に半導体レーザなどの発光素子を直接ダイボ
ンドすることが可能となる。たとえば図７に示されるよ
うな回路内蔵受光素子の構造においては表面保護絶縁膜
１２上に形成されたチタン−タングステン合金層１３
ａ、金層１４ａおよび金層１４ｂ上に半導体レーザチッ
プ１６が直接ダイボンドされている。なお図７において
はボンディングパッド部分は図示されていない。このよ
うに半導体基板上に直接半導体レーザチップをダイボン
ドすることにより、光ピックアップなどの装置を小型化
することができる。
導体基板上に形成された金層１４ａ，１４ｂを基体とし
て、その上に半導体レーザなどの発光素子を直接ダイボ
ンドすることが可能となる。たとえば図７に示されるよ
うな回路内蔵受光素子の構造においては表面保護絶縁膜
１２上に形成されたチタン−タングステン合金層１３
ａ、金層１４ａおよび金層１４ｂ上に半導体レーザチッ
プ１６が直接ダイボンドされている。なお図７において
はボンディングパッド部分は図示されていない。このよ
うに半導体基板上に直接半導体レーザチップをダイボン
ドすることにより、光ピックアップなどの装置を小型化
することができる。
【００６３】図８は、本発明の第２の実施の形態におけ
る回路内蔵受光素子の構成を示す模式断面図である。
る回路内蔵受光素子の構成を示す模式断面図である。
【００６４】図を参照して、図８の回路内蔵受光素子は
図１に示される第１の実施の形態における回路内蔵受光
素子の金層１４ｃ，１４ｄおよびチタン−タングステン
合金層１３ｂからなるメタル層を信号処理回路部２３の
配線として用いている。
図１に示される第１の実施の形態における回路内蔵受光
素子の金層１４ｃ，１４ｄおよびチタン−タングステン
合金層１３ｂからなるメタル層を信号処理回路部２３の
配線として用いている。
【００６５】すなわち、図１５に示される従来例におい
ては、２層目のメタル配線層１１はアルミニウムで形成
されているために耐腐食性が低いという問題点があった
が、図８に示される第２の実施の形態によれば、２層目
の配線層は金などの耐腐食性金属により形成されている
ため、その耐腐食性は著しく向上する。また、図１に示
される実施の形態と同様に、保護膜なしで耐腐食性を向
上させることができるため、従来に比べて少ない工程と
少ないコストとで素子を製造することができる。
ては、２層目のメタル配線層１１はアルミニウムで形成
されているために耐腐食性が低いという問題点があった
が、図８に示される第２の実施の形態によれば、２層目
の配線層は金などの耐腐食性金属により形成されている
ため、その耐腐食性は著しく向上する。また、図１に示
される実施の形態と同様に、保護膜なしで耐腐食性を向
上させることができるため、従来に比べて少ない工程と
少ないコストとで素子を製造することができる。
【００６６】図９は本発明の第３の実施の形態における
回路内蔵受光素子の構成を示す模式断面図である。この
実施の形態においては、受光素子であるフォトダイオー
ド部２２のＳｉＯ2 膜７が開孔され、所定の屈折率を有
するＳｉ3 Ｎ4 よりなる反射防止膜１７が形成されてお
り、これにより光感度の向上が実現されている。また、
信号処理回路部分２３の表面保護膜１２はＳｉ3 Ｎ4 で
形成されており、ボンディングパッド部分２１は金によ
って被覆されているため、耐湿性の高い回路内蔵受光素
子を実現できている。
回路内蔵受光素子の構成を示す模式断面図である。この
実施の形態においては、受光素子であるフォトダイオー
ド部２２のＳｉＯ2 膜７が開孔され、所定の屈折率を有
するＳｉ3 Ｎ4 よりなる反射防止膜１７が形成されてお
り、これにより光感度の向上が実現されている。また、
信号処理回路部分２３の表面保護膜１２はＳｉ3 Ｎ4 で
形成されており、ボンディングパッド部分２１は金によ
って被覆されているため、耐湿性の高い回路内蔵受光素
子を実現できている。
【００６７】また、図９に示される回路内蔵受光素子は
図１０から図１２に示される工程により製造することに
より、従来の技術における製造工程を増加させることな
く、反射防止膜１５の精密な膜厚制御を可能としてい
る。以下に図面を参照しながら工程を説明する。
図１０から図１２に示される工程により製造することに
より、従来の技術における製造工程を増加させることな
く、反射防止膜１５の精密な膜厚制御を可能としてい
る。以下に図面を参照しながら工程を説明する。
【００６８】Ｐ型基板１上にＮ型エピタキシャル層５、
Ｎ型埋込拡散層２、埋込分離拡散層３、Ｐ型分離拡散層
４、Ｐ型拡散層６およびＮ型拡散層８を形成する工程は
従来の技術と同様であるのでここでの説明を繰返さな
い。その後は、図１０に示されるようにフォトダイオー
ド部分２２上のＳｉＯ2 膜を開孔し、Ｓｉ3 Ｎ4 よりな
る反射防止膜１７をＣＶＤ法により形成した後、コンタ
クトホールをＳｉＯ2 膜７に開孔し、アルミニウムから
なるメタル層９を積層する。
Ｎ型埋込拡散層２、埋込分離拡散層３、Ｐ型分離拡散層
４、Ｐ型拡散層６およびＮ型拡散層８を形成する工程は
従来の技術と同様であるのでここでの説明を繰返さな
い。その後は、図１０に示されるようにフォトダイオー
ド部分２２上のＳｉＯ2 膜を開孔し、Ｓｉ3 Ｎ4 よりな
る反射防止膜１７をＣＶＤ法により形成した後、コンタ
クトホールをＳｉＯ2 膜７に開孔し、アルミニウムから
なるメタル層９を積層する。
【００６９】続いて、図１１を参照してメタル配線パタ
ーンをフォトリソグラフィにより形成するが、このと
き、フォトダイオード上にもメタル配線層９のパターン
を残しておく。
ーンをフォトリソグラフィにより形成するが、このと
き、フォトダイオード上にもメタル配線層９のパターン
を残しておく。
【００７０】続いて図１２を参照してＳｉ3 Ｎ4 からな
る表面保護膜１２を形成した後、ボンディングパッド部
分およびフォトダイオード部分を開孔する。さらに、チ
タン−タングステン合金層１３および金の薄膜層１４ａ
をスパッタリング法により形成した後、蒸着法あるいは
電解めっき法などにより、金の膜厚層１４ｂを形成す
る。
る表面保護膜１２を形成した後、ボンディングパッド部
分およびフォトダイオード部分を開孔する。さらに、チ
タン−タングステン合金層１３および金の薄膜層１４ａ
をスパッタリング法により形成した後、蒸着法あるいは
電解めっき法などにより、金の膜厚層１４ｂを形成す
る。
【００７１】その後通常のフォトリソグラフィにより金
層１４ａ，１４ｂおよびチタン−タングステン合金層１
３をパターニングして、ボンディングパッド部分の金被
覆層および信号処理回路の２層目配線層を形成する。こ
のとき、フォトダイオード上の金層１４ａ，１４ｂおよ
びチタン−タングステン合金層１３を同時に除去する。
続けてフォトダイオード上のアルミニウム層９を、Ｓｉ
3 Ｎ4 に対してアルミニウム層のエッチングレートが大
きいエッチング液でエッチングする。これにより、図９
に示される構造が実現される。なお、このアルミニウム
層のエッチング時のマスクとしては、金層１４ａ，１４
ｂおよびチタン−タングステン層１３を用いることも可
能である。
層１４ａ，１４ｂおよびチタン−タングステン合金層１
３をパターニングして、ボンディングパッド部分の金被
覆層および信号処理回路の２層目配線層を形成する。こ
のとき、フォトダイオード上の金層１４ａ，１４ｂおよ
びチタン−タングステン合金層１３を同時に除去する。
続けてフォトダイオード上のアルミニウム層９を、Ｓｉ
3 Ｎ4 に対してアルミニウム層のエッチングレートが大
きいエッチング液でエッチングする。これにより、図９
に示される構造が実現される。なお、このアルミニウム
層のエッチング時のマスクとしては、金層１４ａ，１４
ｂおよびチタン−タングステン層１３を用いることも可
能である。
【００７２】以上の工程を経ることにより、反射防止膜
をフォトダイオード上に形成した、耐湿性の優れた回路
内蔵受光素子を実現することができる。上述した工程に
よれば、フォトダイオード上の反射防止膜の保護用とし
て設けているアルミニウム層９の除去のために、新たに
フォトリソグラフィ工程を追加する必要がないため、コ
ストアップなしに耐湿性が高く、光感度の優れた回路内
蔵受光素子を実現することができる。
をフォトダイオード上に形成した、耐湿性の優れた回路
内蔵受光素子を実現することができる。上述した工程に
よれば、フォトダイオード上の反射防止膜の保護用とし
て設けているアルミニウム層９の除去のために、新たに
フォトリソグラフィ工程を追加する必要がないため、コ
ストアップなしに耐湿性が高く、光感度の優れた回路内
蔵受光素子を実現することができる。
【００７３】また、図１６の第４の従来例に比較して、
表面保護膜であるＳｉ3 Ｎ4 膜１２の形成工程およびフ
ォトリソグラフィ工程が省略できるため、少ない工程と
少ないコストとで素子の製造をすることができる。また
同時に反射防止膜の膜厚のばらつきを防止することがで
きる。
表面保護膜であるＳｉ3 Ｎ4 膜１２の形成工程およびフ
ォトリソグラフィ工程が省略できるため、少ない工程と
少ないコストとで素子の製造をすることができる。また
同時に反射防止膜の膜厚のばらつきを防止することがで
きる。
【００７４】以上述べたように本発明の実施により、回
路内蔵受光素子の耐湿性向上と信号処理回路部分に入射
する光による誤動作防止とをコストアップを生じること
なく行なうことが可能となる。また、半導体基板の表面
保護膜としてＳｉ3 Ｎ4 を用いることにより、極めて耐
湿性の高い回路内蔵受光素子を提供することが可能とな
る。
路内蔵受光素子の耐湿性向上と信号処理回路部分に入射
する光による誤動作防止とをコストアップを生じること
なく行なうことが可能となる。また、半導体基板の表面
保護膜としてＳｉ3 Ｎ4 を用いることにより、極めて耐
湿性の高い回路内蔵受光素子を提供することが可能とな
る。
【図１】本発明の第１の実施の形態である回路内蔵受光
素子の模式断面図である。
素子の模式断面図である。
【図２】図１の回路内蔵受光素子の第１の製造工程を示
す図である。
す図である。
【図３】図１の回路内蔵受光素子の第２の製造工程を示
す図である。
す図である。
【図４】図１の回路内蔵受光素子の第３の製造工程を示
す図である。
す図である。
【図５】図１の回路内蔵受光素子の第４の製造工程を示
す図である。
す図である。
【図６】本発明の第１の実施の形態の変形例を示す図で
ある。
ある。
【図７】本発明の第１の実施の形態により回路内蔵受光
素子の基板上にレーザチップをダイボンドした状態を示
す図である。
素子の基板上にレーザチップをダイボンドした状態を示
す図である。
【図８】本発明の第２の実施の形態である回路内蔵受光
素子の構成を示す断面図である。
素子の構成を示す断面図である。
【図９】本発明の第３の実施の形態である回路内蔵受光
素子の構成を示す断面図である。
素子の構成を示す断面図である。
【図１０】図９に示される回路内蔵受光素子の製造工程
を示す第１の図である。
を示す第１の図である。
【図１１】図９に示される回路内蔵受光素子の製造工程
を示す第２の図である。
を示す第２の図である。
【図１２】図９に示される回路内蔵受光素子の製造工程
を示す第３の図である。
を示す第３の図である。
【図１３】第１の従来例における回路内蔵受光素子の模
式断面図である。
式断面図である。
【図１４】第２の従来例における回路内蔵受光素子の模
式断面図である。
式断面図である。
【図１５】第３の従来例における回路内蔵受光素子の模
式断面図である。
式断面図である。
【図１６】第４の従来例における回路内蔵受光素子の模
式断面図である。
式断面図である。
【図１７】図１６の回路内蔵受光素子の製造工程を示す
第１の図である。
第１の図である。
【図１８】図１６の回路内蔵受光素子の製造工程を示す
第２の図である。
第２の図である。
１ Ｐ型基板 ２ Ｎ型埋込拡散層 ３ Ｐ型埋込分離拡散層 ４ Ｐ型分離拡散層 ５ Ｎ型エピタキシャル層 ６ Ｐ型拡散層 ７ ＳｉＯ2 膜 ８ Ｎ型拡散層 ９ メタル層（アルミニウム） １０ 層間絶縁膜 １１ ２層目のメタル層 １２ 表面保護絶縁膜 １３ チタン−タングステン合金層 １４ 金層 １５ レジスト １６ レーザチップ １７ 反射防止膜 ２１ ボンディングパッド部 ２２ フォトダイオード部 ２３ 信号処理回路部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 Ｈ０１Ｌ 31/10 Ａ
Claims (9)
- 【請求項１】 メタル配線部とボンディングパッド部と
をその基板上に有する半導体基板と、 前記半導体基板上に形成され、前記メタル配線部を被覆
する第１の表面保護絶縁膜と、 前記ボンディングパッド部を被覆する第１の耐腐食性金
属部とを有する、回路内蔵受光素子。 - 【請求項２】 前記半導体基板上に形成された第２の耐
腐食性金属部に形成される発光素子をさらに備えた、請
求項１に記載の回路内蔵受光素子。 - 【請求項３】 前記半導体基板は信号処理回路を含み、 前記信号処理回路上であって前記半導体基板上に形成さ
れる第２の表面保護絶縁膜と、 前記第２の表面保護絶縁膜上に形成される第３の耐腐食
性金属部とをさらに備えた、請求項１または２のいずれ
かに記載の回路内蔵受光素子。 - 【請求項４】 前記第３の耐腐食性金属部は、前記信号
処理回路の配線を含む、請求項３に記載の回路内蔵受光
素子。 - 【請求項５】 前記半導体基板は受光素子を含み、 前記受光素子上に形成される反射防止膜を備えた、請求
項１から４のいずれかに記載の回路内蔵受光素子。 - 【請求項６】 前記第１および第２の表面保護絶縁膜
は、Ｓｉ3 Ｎ4 を含む、請求項１から５のいずれかに記
載の回路内蔵受光素子。 - 【請求項７】 前記第１、第２および第３の耐腐食性金
属部は金を含む、請求項１から６のいずれかに記載の回
路内蔵受光素子。 - 【請求項８】 半導体基板上に所定の屈折率を有する反
射防止膜を形成する工程と、 前記反射防止膜上にメタル層を形成する工程と、 前記メタル層上に耐腐食性金属層を形成する工程と、 前記メタル層および前記耐腐食性金属層を除去する工程
とを含む、回路内蔵受光素子の製造方法。 - 【請求項９】 半導体基板に形成された受光素子の上
に、所定の屈折率を有する反射防止膜を設ける工程と、 前記半導体基板上にメタル配線層を設け、前記反射防止
膜上にメタル層を形成する工程と、 前記半導体基板上の少なくとも前記反射防止膜上を除く
部分に絶縁膜を形成する工程と、 前記半導体基板上に耐腐食性金属からなる層を形成する
工程と、 前記反射防止膜上の耐腐食性金属および前記反射防止膜
上のメタル層を除くことにより、前記反射防止膜を露出
させる工程とを含む、回路内蔵受光素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13185696A JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
| EP96111862A EP0756333B1 (en) | 1995-07-24 | 1996-07-23 | Photodetector element containing circuit element and manufacturing method thereof |
| DE69632893T DE69632893T2 (de) | 1995-07-24 | 1996-07-23 | Photodetektorelement mit Schaltungselement und Verfahren zu dessen Herstellung |
| US08/685,676 US6127715A (en) | 1995-07-24 | 1996-07-24 | Photodetector element containing circuit element and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-187266 | 1995-07-24 | ||
| JP18726695 | 1995-07-24 | ||
| JP13185696A JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997892A true JPH0997892A (ja) | 1997-04-08 |
| JP3561084B2 JP3561084B2 (ja) | 2004-09-02 |
Family
ID=26466578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13185696A Expired - Fee Related JP3561084B2 (ja) | 1995-07-24 | 1996-05-27 | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6127715A (ja) |
| EP (1) | EP0756333B1 (ja) |
| JP (1) | JP3561084B2 (ja) |
| DE (1) | DE69632893T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600174B2 (en) | 2000-01-24 | 2003-07-29 | Sharp Kabushiki Kaisha | Light receiving element and semiconductor laser device |
| JP2004259836A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | 受発光素子および光ヘッド並びに光ディスク装置 |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| JP2006261218A (ja) * | 2005-03-15 | 2006-09-28 | Oki Data Corp | 半導体装置、半導体ユニット、ｌｅｄヘッド及び画像形成装置 |
| JP2016119461A (ja) * | 2014-12-23 | 2016-06-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | シリコン・フォトニクスの集積方法及び構造体 |
| JP2019057688A (ja) * | 2017-09-22 | 2019-04-11 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326601B1 (en) * | 1999-07-19 | 2001-12-04 | Agilent Technologies, Inc. | Optical barrier |
| US6403457B2 (en) * | 1999-08-25 | 2002-06-11 | Micron Technology, Inc. | Selectively coating bond pads |
| JP3317942B2 (ja) | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3798951B2 (ja) * | 2000-06-07 | 2006-07-19 | シャープ株式会社 | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 |
| JP2002198374A (ja) * | 2000-10-16 | 2002-07-12 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005109048A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
| KR100654051B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| KR100654052B1 (ko) * | 2005-12-28 | 2006-12-05 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조방법 |
| US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4266237A (en) * | 1979-09-07 | 1981-05-05 | Honeywell Inc. | Semiconductor apparatus |
| JPS5727078A (en) * | 1980-07-25 | 1982-02-13 | Toshiba Corp | Semiconductor device having light receiving element |
| JPS59134872A (ja) * | 1983-01-23 | 1984-08-02 | Rohm Co Ltd | フオトセンサ−用ｉｃ |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JPH079908B2 (ja) * | 1987-12-18 | 1995-02-01 | 株式会社東芝 | 半導体装置 |
| JPH01205462A (ja) * | 1988-02-10 | 1989-08-17 | Matsushita Electron Corp | 半導体素子 |
| JPH0787243B2 (ja) * | 1990-10-18 | 1995-09-20 | 富士ゼロックス株式会社 | 半導体装置 |
| JP2678400B2 (ja) * | 1990-11-14 | 1997-11-17 | シャープ株式会社 | 回路内蔵受光素子 |
| US5324958A (en) * | 1991-02-19 | 1994-06-28 | Synaptics, Incorporated | Integrating imaging systgem having wide dynamic range with sample/hold circuits |
| JPH0513584A (ja) * | 1991-07-03 | 1993-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0529379A (ja) * | 1991-07-25 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置およびそれの製造方法 |
| JP2887985B2 (ja) * | 1991-10-18 | 1999-05-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5483096A (en) * | 1991-11-07 | 1996-01-09 | Seiko Instruments Inc. | Photo sensor |
| JPH05198530A (ja) * | 1992-01-21 | 1993-08-06 | Nec Corp | 半導体装置の製造方法 |
| JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
| JPH06268188A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 増幅型撮像素子 |
| US5600157A (en) * | 1993-04-28 | 1997-02-04 | Oki Electric Industry Co., Ltd. | Light-emitting and light-sensing diode array device, and light-emitting and light-sensing diode with improved sensitivity |
| US5371384A (en) * | 1993-06-24 | 1994-12-06 | Sony Corporation | Solid state imaging device having a light emitting diode |
| JPH0770635A (ja) * | 1993-08-31 | 1995-03-14 | Nisshin Steel Co Ltd | 冷延特殊鋼表面脱炭鋼帯の製造方法 |
| US5480834A (en) * | 1993-12-13 | 1996-01-02 | Micron Communications, Inc. | Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent |
| JP2988819B2 (ja) * | 1993-12-24 | 1999-12-13 | シャープ株式会社 | 回路内蔵受光素子の作製方法 |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| JPH07273082A (ja) * | 1994-03-29 | 1995-10-20 | Sharp Corp | 回路内蔵受光装置の作製方法 |
| JPH07321290A (ja) * | 1994-05-26 | 1995-12-08 | Matsushita Electron Corp | バイポーラ集積回路装置の製造方法 |
-
1996
- 1996-05-27 JP JP13185696A patent/JP3561084B2/ja not_active Expired - Fee Related
- 1996-07-23 DE DE69632893T patent/DE69632893T2/de not_active Expired - Fee Related
- 1996-07-23 EP EP96111862A patent/EP0756333B1/en not_active Expired - Lifetime
- 1996-07-24 US US08/685,676 patent/US6127715A/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600174B2 (en) | 2000-01-24 | 2003-07-29 | Sharp Kabushiki Kaisha | Light receiving element and semiconductor laser device |
| US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| US7362785B2 (en) | 2003-01-10 | 2008-04-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| JP2004259836A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | 受発光素子および光ヘッド並びに光ディスク装置 |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP2006261218A (ja) * | 2005-03-15 | 2006-09-28 | Oki Data Corp | 半導体装置、半導体ユニット、ｌｅｄヘッド及び画像形成装置 |
| JP4663357B2 (ja) * | 2005-03-15 | 2011-04-06 | 株式会社沖データ | 半導体装置 |
| JP2016119461A (ja) * | 2014-12-23 | 2016-06-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | シリコン・フォトニクスの集積方法及び構造体 |
| US10546962B2 (en) | 2014-12-23 | 2020-01-28 | International Business Machines Corporation | Silicon photonics integration method and structure |
| US11164980B2 (en) | 2014-12-23 | 2021-11-02 | International Business Machines Corporation | Silicon photonics integration method and structure |
| JP2019057688A (ja) * | 2017-09-22 | 2019-04-11 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0756333A3 (en) | 1998-06-10 |
| EP0756333B1 (en) | 2004-07-14 |
| JP3561084B2 (ja) | 2004-09-02 |
| DE69632893D1 (de) | 2004-08-19 |
| DE69632893T2 (de) | 2005-07-14 |
| US6127715A (en) | 2000-10-03 |
| EP0756333A2 (en) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3561084B2 (ja) | 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法 | |
| US7986021B2 (en) | Semiconductor device | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20100001305A1 (en) | Semiconductor devices and fabrication methods thereof | |
| KR20070064268A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| TWI351759B (en) | Semiconductor device and method for making same | |
| JP2861340B2 (ja) | 半導体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US5953617A (en) | Method for manufacturing optoelectronic integrated circuits | |
| US9136218B2 (en) | Semiconductor device including a protective film | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| JP3763715B2 (ja) | 受光素子および半導体レーザ装置 | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4483542B2 (ja) | 受光素子の製造方法 | |
| JPH0831582B2 (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
| US8729591B2 (en) | Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts | |
| JP2928163B2 (ja) | 半導体装置の製造方法 | |
| JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
| CN217239490U (zh) | 一种垂直结构led芯片 | |
| JPH05129575A (ja) | 光半導体装置の製造方法 | |
| TWM666650U (zh) | 垂直腔面發射雷射裝置 | |
| KR100227624B1 (ko) | 반도체 소자의 본딩 패드 형성 방법 | |
| KR100671561B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |