JP2930325B2 - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JP2930325B2 JP2930325B2 JP1197593A JP19759389A JP2930325B2 JP 2930325 B2 JP2930325 B2 JP 2930325B2 JP 1197593 A JP1197593 A JP 1197593A JP 19759389 A JP19759389 A JP 19759389A JP 2930325 B2 JP2930325 B2 JP 2930325B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- rns
- input
- code data
- binary code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/729—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using representation by a residue number system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/18—Conversion to or from residue codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
Ａ 産業上の利用分野 本発明は、バイナリコードで表わされた入力データを
複数の係数で割った余りの組み合わせで示すRNSコード
に変換して信号処理を行ういわゆるRNS方式を採用した
ディジタル信号処理回路に関する。 Ｂ 発明の概要 本発明は、いわゆるRNS方式を採用したディジタル信
号処理回路において、入力データをRNSコードに変換す
るRNSエンコーダに、上記入力データを上記RNSコードの
いずれかの係数の倍数に変換する変換手段を設け、上記
係数の処理系の故障発生時に上記変換手段を作動させる
ことにより、当該ディジタル信号処理回路の出力に基づ
いて故障箇所を推定できるようにしたものである。 Ｃ 従来の技術 従来、ディジタル信号処理回路として、剰余演算法を
利用して演算処理するシステム（RNS:Residue Number S
ystem）が「IRE transactions on electronic computer
s」８（Vol.EL−8,No.6,June 1959,pp.140−147）や「I
EEE computer」（Vol.17,No.5,May 1984,pp.50−61）で
提案されている。 このRNS方式を採用したディジタル信号処理システム
では、バイナリコードで表わされた入力データを複数の
係数（modulus）で割った余りの組み合わせで示すRNSコ
ードに変換して、係数毎に独立した系でmodulo演算する
ために、バイナリ演算に比べて、演算処理の際の桁上げ
処理が不要になることから、高精度かつ高速度でディジ
タル信号を演算処理することができる。 上記RNS方式を採用したディジタル信号処理システム
として、「電気通信学会論文誌」（'84/4Vol.J67−1 N
o.4pp.536−543）に記載されているようなディジタルフ
ィルム装置がある。 上記RNS方式を採用したディジタルフィルタ装置は、
第４図に示すように構成されている。 この第４図に示すRNS方式のディジタルフィルタ装置
は、バイナリコードで表わされたディジタル映像信号D
BIが入力されるエンコーダ部40と、このエンコーダ部40
の出力が供給されるフィルタ部50と、このフィルタ部50
の出力が供給されるデコーダ部60とから構成されてい
る。 上記エンコーダ部40は、ｎ＋１個のエンコーダ41,42,
……により構成されている。これら各エンコーダ41,42,
……は、ROMによる変換テーブルを用いて構成されてい
る。そして、上記エンコーダ41,42,……に用いられる変
換テーブルは、その変換テーブルデータとして、バイナ
リコードデータを互いに素な関係のｎ＋１個の正の整数
m0,m1,m2,……,mnで割り算して得られる上記各係数m0,m
1,m2,……,mnに対応する剰余データR0,R1,R2,……,Rnが
書き込まれたROMにより形成されている。 このエンコーダ部40に入力される上記バイナリコード
で表わされたディジタル映像信号DBIは、上記変換テー
ブルを用いたエンコーダ41,42,……により上記係数m0,m
1,m2,……,mnに対応する剰余データR0,R1,R2,……,Rnに
変換される。 そして、このエンコーダ部40は、上記ディジタル映像
信号DBIについて、上記エンコーダ41,42,……により得
られる剰余データR0,R1,R2,……,Rnの組み合わせで示し
たRNSコードデータDRIを出力する。 このエンコーダ部40から出力されるRNSコードデータD
RIが、上記フィルタ部50に供給されている。 このフィルタ部50は、上記係数m0,m1,m2,……,mnに対
応するｎ＋１個のディジタルフィルタ回路41,52,……に
より構成されている。これら各ディジタルフィルタ回路
41,52,……は、上記エンコーダ部40から供給されるRNS
コードデータDRIについて、上記剰余データR0,R1,R2,…
…,Rn毎すなわち上記係数m0,m1,m2,……,mn毎に所望の
同一のフィルタ特性を与えるmodulo演算処理を行うよう
になっている。なお、上記ディジタルフィルタ回路41,5
2,……は、上記ディジタルフィルタ回路41が剰余データ
R0について演算処理を行い、上記ディジタルフィルタ回
路52が剰余データR1について演算処理を行い、以下同様
に、各ディジタルフィルタ回路が対応する各剰余データ
毎にmodulo演算処理を行う。 すなわち、このフィルタ部50では、上記剰余データ
R0,R1,R2,……,Rnの組み合わせで表わされたRNSコード
データDRIについて、上記ディジタルフィルタ回路41,5
2,……が上記係数m0,m1,m2,……,mn毎に独立したmodulo
演算処理を行うことにより、所望のフィルタ特性を与え
た各剰余データが上記各ディジタルフィルタ回路41,52,
……により形成される。 そして、このフィルタ部50は、上記各ディジタルフィ
ルタ回路41,52,……により得られる各剰余データの組み
合わせで表わされるRNSコードデータDROを出力する。 このフィルタ部50から出力されるRNSコードデータDRO
が、上記デコーダ部60に供給されている。 このデコーダ部60は、ROMによる変換テーブルを用い
て構成されている。このデコーダ部60に用いられる変換
テーブルは、その変換テーブルデータとして、RNSコー
ドデータに対応するバイナリコードデータが書き込まれ
たROMにより形成されている。 そして、このデコーダ部60は、上記フィルタ部50から
供給されるRNSコードデータDROを上記変換テーブルによ
り対応するバイナリコードデータDBOに変換して出力す
る。 ここで、上記RNSコードデータは、例えば孫氏の剰余
定理に基づいてバイナリコードデータに変換することが
できる。 すなわち、孫氏の剰余定理によれば、係数miに関する
ｘの剰余riを記号modを用いて、 ri＝x mod mi ・・・第１式 の第１式で表わせば、ある正の整数の互いに素な関係に
ある正の整数m0,m1,m2,……,mnに対する剰余データR0,R
1,R2,……,Rnの組み合わせでRNSコードデータDROを表わ
して、 の第２式、第３式および第４式で表わされる値M,Miおよ
びNiから、 の第５式を解いて値Ｂのバイナリコードデータに復調す
ることができる。 上記デコーダ部60は、このようにして得られるバイナ
リコードデータを変換テーブルデータとして書き込んだ
ROMによる変換テーブルを用いて構成することができ
る。 Ｄ 発明が解決しようとする課題 ところで、上述の第４図に示したディジタルフィルタ
装置において、ｎ＝５で、各係数m0,m1,m2,m3,m4をm0＝
7,m1＝11,m2＝13,m3＝15,m4＝16とした場合を例とし
て、バイナリコードデータDBとRNSコードデータDRとの
対応関係を示すと、第１表のように示される。 このようにRNS方式を採用したディジタルフィルタ装
置では、バイナリコードデータDBが連続しているときに
はRNSコードデータDRも連続的に変化している。 しかし、例えばバイナリコードデータDBの
複数の係数で割った余りの組み合わせで示すRNSコード
に変換して信号処理を行ういわゆるRNS方式を採用した
ディジタル信号処理回路に関する。 Ｂ 発明の概要 本発明は、いわゆるRNS方式を採用したディジタル信
号処理回路において、入力データをRNSコードに変換す
るRNSエンコーダに、上記入力データを上記RNSコードの
いずれかの係数の倍数に変換する変換手段を設け、上記
係数の処理系の故障発生時に上記変換手段を作動させる
ことにより、当該ディジタル信号処理回路の出力に基づ
いて故障箇所を推定できるようにしたものである。 Ｃ 従来の技術 従来、ディジタル信号処理回路として、剰余演算法を
利用して演算処理するシステム（RNS:Residue Number S
ystem）が「IRE transactions on electronic computer
s」８（Vol.EL−8,No.6,June 1959,pp.140−147）や「I
EEE computer」（Vol.17,No.5,May 1984,pp.50−61）で
提案されている。 このRNS方式を採用したディジタル信号処理システム
では、バイナリコードで表わされた入力データを複数の
係数（modulus）で割った余りの組み合わせで示すRNSコ
ードに変換して、係数毎に独立した系でmodulo演算する
ために、バイナリ演算に比べて、演算処理の際の桁上げ
処理が不要になることから、高精度かつ高速度でディジ
タル信号を演算処理することができる。 上記RNS方式を採用したディジタル信号処理システム
として、「電気通信学会論文誌」（'84/4Vol.J67−1 N
o.4pp.536−543）に記載されているようなディジタルフ
ィルム装置がある。 上記RNS方式を採用したディジタルフィルタ装置は、
第４図に示すように構成されている。 この第４図に示すRNS方式のディジタルフィルタ装置
は、バイナリコードで表わされたディジタル映像信号D
BIが入力されるエンコーダ部40と、このエンコーダ部40
の出力が供給されるフィルタ部50と、このフィルタ部50
の出力が供給されるデコーダ部60とから構成されてい
る。 上記エンコーダ部40は、ｎ＋１個のエンコーダ41,42,
……により構成されている。これら各エンコーダ41,42,
……は、ROMによる変換テーブルを用いて構成されてい
る。そして、上記エンコーダ41,42,……に用いられる変
換テーブルは、その変換テーブルデータとして、バイナ
リコードデータを互いに素な関係のｎ＋１個の正の整数
m0,m1,m2,……,mnで割り算して得られる上記各係数m0,m
1,m2,……,mnに対応する剰余データR0,R1,R2,……,Rnが
書き込まれたROMにより形成されている。 このエンコーダ部40に入力される上記バイナリコード
で表わされたディジタル映像信号DBIは、上記変換テー
ブルを用いたエンコーダ41,42,……により上記係数m0,m
1,m2,……,mnに対応する剰余データR0,R1,R2,……,Rnに
変換される。 そして、このエンコーダ部40は、上記ディジタル映像
信号DBIについて、上記エンコーダ41,42,……により得
られる剰余データR0,R1,R2,……,Rnの組み合わせで示し
たRNSコードデータDRIを出力する。 このエンコーダ部40から出力されるRNSコードデータD
RIが、上記フィルタ部50に供給されている。 このフィルタ部50は、上記係数m0,m1,m2,……,mnに対
応するｎ＋１個のディジタルフィルタ回路41,52,……に
より構成されている。これら各ディジタルフィルタ回路
41,52,……は、上記エンコーダ部40から供給されるRNS
コードデータDRIについて、上記剰余データR0,R1,R2,…
…,Rn毎すなわち上記係数m0,m1,m2,……,mn毎に所望の
同一のフィルタ特性を与えるmodulo演算処理を行うよう
になっている。なお、上記ディジタルフィルタ回路41,5
2,……は、上記ディジタルフィルタ回路41が剰余データ
R0について演算処理を行い、上記ディジタルフィルタ回
路52が剰余データR1について演算処理を行い、以下同様
に、各ディジタルフィルタ回路が対応する各剰余データ
毎にmodulo演算処理を行う。 すなわち、このフィルタ部50では、上記剰余データ
R0,R1,R2,……,Rnの組み合わせで表わされたRNSコード
データDRIについて、上記ディジタルフィルタ回路41,5
2,……が上記係数m0,m1,m2,……,mn毎に独立したmodulo
演算処理を行うことにより、所望のフィルタ特性を与え
た各剰余データが上記各ディジタルフィルタ回路41,52,
……により形成される。 そして、このフィルタ部50は、上記各ディジタルフィ
ルタ回路41,52,……により得られる各剰余データの組み
合わせで表わされるRNSコードデータDROを出力する。 このフィルタ部50から出力されるRNSコードデータDRO
が、上記デコーダ部60に供給されている。 このデコーダ部60は、ROMによる変換テーブルを用い
て構成されている。このデコーダ部60に用いられる変換
テーブルは、その変換テーブルデータとして、RNSコー
ドデータに対応するバイナリコードデータが書き込まれ
たROMにより形成されている。 そして、このデコーダ部60は、上記フィルタ部50から
供給されるRNSコードデータDROを上記変換テーブルによ
り対応するバイナリコードデータDBOに変換して出力す
る。 ここで、上記RNSコードデータは、例えば孫氏の剰余
定理に基づいてバイナリコードデータに変換することが
できる。 すなわち、孫氏の剰余定理によれば、係数miに関する
ｘの剰余riを記号modを用いて、 ri＝x mod mi ・・・第１式 の第１式で表わせば、ある正の整数の互いに素な関係に
ある正の整数m0,m1,m2,……,mnに対する剰余データR0,R
1,R2,……,Rnの組み合わせでRNSコードデータDROを表わ
して、 の第２式、第３式および第４式で表わされる値M,Miおよ
びNiから、 の第５式を解いて値Ｂのバイナリコードデータに復調す
ることができる。 上記デコーダ部60は、このようにして得られるバイナ
リコードデータを変換テーブルデータとして書き込んだ
ROMによる変換テーブルを用いて構成することができ
る。 Ｄ 発明が解決しようとする課題 ところで、上述の第４図に示したディジタルフィルタ
装置において、ｎ＝５で、各係数m0,m1,m2,m3,m4をm0＝
7,m1＝11,m2＝13,m3＝15,m4＝16とした場合を例とし
て、バイナリコードデータDBとRNSコードデータDRとの
対応関係を示すと、第１表のように示される。 このようにRNS方式を採用したディジタルフィルタ装
置では、バイナリコードデータDBが連続しているときに
はRNSコードデータDRも連続的に変化している。 しかし、例えばバイナリコードデータDBの
〔０〕を表
わすRNSコードデータDR〔00000〕のいずれかの係数の剰
余データが１になったときに表現されるバイナリコード
データDBは、第２表のようになってしまう。 このように、RNSコードデータDRは、いずれかの係数m
0,m1,m2,m3,m4の系の剰余データの値が１だけ変化した
場合にも、対応するバイナリコードデータDBの値が著し
く変化する。 したがって、RNS方式を採用したディジタルフィルタ
装置では、ある係数の系の信号が他の信号と短絡した
り、０や１に縮退するような故障が１ビット発生しただ
けでデコード結果が本来の値から大きくかけ離れたもの
となる。そのため、ある係数の系に故障が発生した場合
に、どの係数の系のどの信号ビットで故障が発生してい
るのかを推定するのが困難であるという問題点がある。 そこで、本発明は、上述のようにRNS方式を採用した
ディジタルフィルタ装置におけるの問題点に鑑み、バイ
ナリコードで表わされた入力データを複数の係数で割っ
た余りの組み合わせで示すRNSコードに変換して信号処
理を行うディジタル信号処理回路において、ある係数の
系の信号が他の信号と短絡したり、０や１に縮退するよ
うな故障が発生した場合に、その故障箇所を推定する故
障診断を可能にすることを目的とし、出力信号をアナロ
グ化した信号波形の観測により、どの係数の系のどの信
号ビットで故障が発生しているのかを推定できるように
したディジタル信号処理回路を提供するものである。 Ｅ 課題を解決するための手段 上述の目的を達成するために、本発明は、バイナリコ
ードで表わされた入力データを複数の係数で割った余り
の組み合わせで示すRNSコードに変換して信号処理を行
うディジタル信号処理回路において、入力データをRNS
コードに変換するRNSエンコーダの入力側に設けられ、
制御データに応じて、正規の動作モードでは入力データ
をそのまま上記RNSエンコーダに供給し、故障診断モー
ドでは上記入力データを上記RNSコードのいずれかの係
数の倍数に変換して上記RNSエンコーダに供給する入力
変換手段を備えることを特徴とするものである。 Ｆ 作用 本発明に係るディジタル信号処理回路において、バイ
ナリコードの入力データは、制御データに応じて動作す
る入力変換手段により、故障診断モードのときに、RNS
コードのいずれかの係数miの倍数に変換される。この入
力変換手段で変換された入力データがRNSエンコーダに
よりRNSコードに変換される。このディジタル信号処理
回路では、入力データが上記RNSエンコーダの入力側でR
NSコードのいずれかの係数miの倍数に変換されることに
より、上記RNSエンコーダの出力側の係数miの系の出力
が常にゼロになることで、上記入力データとしてランプ
波形データを用いると、上記係数miに応じた段差の段階
状波形のバイナリコードに対応するRNSコードデータが
出力される。 Ｇ 実施例 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。 なお、以下に説明する実施例は、互いに素な関係にあ
る正の整数m0,m1,m2,m3,m4を係数とするRNS方式のディ
ジタルフィルタ装置に本発明を適用して、ある係数の系
の信号が他の信号と短絡したり、０や１に縮退するよう
な故障が発生した場合に、その故障箇所を推定する故障
診断を可能にしたものである。 本発明に係るディジタル信号処理回路は、第１図に示
すように、バイナリコードデータDSおよび制御データD
CTLが入力される入力変換部１と、この入力変換部１の
変換出力が供給されるエンコーダ部10と、このエンコー
ダ部10のエンコード出力が供給されるフィルタ部20と、
このフィルタ部20の出力が供給されるデコーダ部30とか
ら構成されている。 上記入力変換部１は、ROMによる変換テーブルを用い
て構成されている。この入力変換部１に用いられる変換
テーブルは、入力信号として与えられる下位10ビットの
バイナリコードデータDSと制御信号として与えられる上
記５ビットの制御データDCTLとを入力とする15ビットの
変換テーブルデータが書き込まれたROMにより形成され
ている。 上記入力変換部１は、上記下位10ビットのバイナリコ
ードデータDSについて、上記上位５ビットの制御データ
DCTLで指定される次の（１）〜（６）で示す25＝32通り
のモードの変換処理を上記変換テーブルにより行う。 （１） DSをそのままＳとする。 ・・・１通り （２） Ｓをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） Ｓをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） Ｓをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） Ｓをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） Ｓをゼロにする。 （Ｓをm0・m1・m2・m3・m4の倍数とする。） ・・・１通り このように上記入力変換部１により変換された10ビッ
トのバイナリコードデータＳが、上記エンコーダ部10に
供給されている。 このエンコーダ部10は、上記入力変換部１から供給さ
れる10ビットのバイナリコードデータＳをそれぞれ入力
とする５つのエンコーダ回路11,12,13,14,15により構成
されている。これら各エンコーダ回路11,12,13,14,15
は、ROMによる変換テーブルを用いて構成されている。
そして、上記エンコーダ回路11,12,13,14,15に用いられ
る変換テーブルは、バイナリコードデータについての上
述の互いに素な関係にある正の整数m0,m1,m2,m3,m4を係
数とするそれぞれ４ビットの各剰余データR0,R1,R2,R3,
R4が変換テーブルデータとして書き込まれたROMにより
形成されている。 このエンコーダ部10に入力される上記バイナリコード
データＳは、上記変換テーブルを用いたエンコーダ回路
11,12,13,14,15により上記係数m0,m1,m2,m3,m4に対応す
る各４ビットの剰余データR0,R1,R2,R3,R4に変換され
る。 そして、このエンコーダ部10は、上記バイナリコード
データＳについて、上記エンコーダ回路11,12,13,14,15
により得られる剰余データR0,R1,R2,R3,R4で示したRNS
コードデータDRI〔R0,R1,R2,R3,R4〕を出力する。 このエンコーダ部10から出力されるRNSコードデータD
RIが、上記フィルタ部20に供給されている。 このフィルタ部20は、５個のディジタルフィルタ回路
21,22,23,24,25により構成されている。これら各ディジ
タルフィルタ回路21,22,23,24,25は、上記エンコーダ部
10から供給されるRNSコードデータDRIについて、このRN
SコードデータDRIを表わしている上記剰余データR0,R1,
R2,R3,R4毎すなわち上記係数m0,m1,m2,m3,m4毎に所望の
同一のフィルタ特性を与えるmodulo演算処理を行うよう
になっている。なお、上記ディジタルフィルタ回路21
は、上記係数m0の剰余データR0について演算処理を行
う。上記ディジタルフィルタ回路22は、上記係数m1の剰
余データR1について演算処理を行う。上記ディジタルフ
ィルタ回路23は、上記係数m2の剰余データR2について演
算処理を行う。上記ディジタルフィルタ回路24は、上記
係数m3の剰余データR3について演算処理を行う。さら
に、上記ディジタルフィルタ回路25は、上記係数m4の剰
余データR4について演算処理を行う。 すなわち、このフィルタ部20では、上記R0,R1,R2,R3,
R4の組み合わせで表わされたRNSコードデータDRIについ
て、上記ディジタルフィルタ回路21,22,23,24,25が上記
剰余データR0,R1,R2,R3,R4毎すなわち上記係数m0,m1,
m2,m3,m4毎に独立したmodulo演算処理を行うことによ
り、所望のフィルタ特性を与えた所望のフィルタ特性を
与えた各剰余データが上記ディジタルフィルタ回路21,2
2,23,24,25により形成される。 そして、このフィルタ部20は、上記ディジタルフィル
タ回路21,22,23,24,25により得られる各剰余データの組
み合わせで表わされるRNSコードデータDROを出力する。 このエンコーダ部20から出力されるRNSコードデータD
ROが、上記フィルタ部30に供給されている。 このデコーダ部30は、ROMによる変換テーブルを用い
て構成されている。このデコーダ部30に用いられる変換
テーブルは、RNSコードデータに対応するバイナリコー
ドデータが変換テーブルデータとして書き込まれたROM
により形成されている。 そして、このデコーダ部30は、上記フィルタ部20から
供給されるRNSコードデータDROを上記変換テーブルによ
り10ビットのバイナリコードデータDOUTに変換して出力
する。 このように構成されたディジタルフィルタ装置は、入
力バイナリコードデータDSをそのまま変換処理済のバイ
ナリコードデータＳとして上記エンコーダ部10に供給す
る上記（１）のモードの制御データDCTLが上記入力変換
部１に与えられている状態では、正規のディジタルフィ
ルタとして動作する。すなわち、正規の動作モードであ
る。 この正規の動作モードでは、上記エンコーダ部10によ
り上記バイナリコードデータＳすなわち入力バイナリコ
ードデータDSをそのままRNSコードデータDRIに変換す
る。そして、このRNSコードデータDRIに対して所望のフ
ィルタ特性を与えるmodulo演算処理を上記フィルタ部20
により行い、上記フィルタ部20によるmodulo演算処理済
のRNSコードデータDROを上記デコーダ部30によりバイナ
リコードデータSOUTに変換して出力する。 また、上記エンコーダ部10に供給するバイナリコード
データＳを上記各係数m0,m1,m2,m3,m4のいずれかの倍数
に変換する上記（２），（３），（４），（５），
（６）のモードの制御データDCTLが上記入力変換部１に
与えられている状態は、ある係数の系の信号が他の信号
と短絡したり、０や１に縮退するような故障が発生した
場合に、その故障箇所を推定する故障診断モードとな
る。この故障診断モードでは、次のような故障診断処理
を行うことができる。 すなわち、このディジタルフィルタ装置では、上記入
力変換部１により例えば係数m0の倍数に変換されたバイ
ナリコードデータＳが上記エンコーダ部10に供給される
と、このエンコーダ部10の上記係数m0のエンコーダ回路
11の出力がR0＝０となり、上記フィルタ部20の上記係数
m0のフィルタ回路21の出力もゼロになり、上記デコーダ
部30から出力されるバイナリコードデータDOUTは上記係
数m0の倍数になる。 従って、上記入力変換部１に供給するバイナリコード
データDSとして第２図の（Ａ）に示すようなランプ波形
データを用いると、上記デコーダ部30から出力されるバ
イナリコードデータDOUTは、第２図の（Ｂ）に示すよう
に、上記係数m0に応じた段差を有する段階波に対応する
ものになる。 そして、例えば上記係数m0の系の信号が他の信号と短
絡する故障やゼロに縮退している故障が発生している場
合に、上述の（１）の動作モードで上記入力変換部１を
作動させ、ランプ波形のバイナリコードデータDSを上記
入力変換部１を介してそのままバイナリコードデータＳ
として上記エンコーダ部10に供給すると、上記デコーダ
部30から出力されるバイナリコードデータDOUTは激しく
乱れた波形を示す。これに対し、上記（２）の故障診断
モードで上記入力変換部１で作動させ、上記バイナリコ
ードデータDSを係数m0の倍数に変換してバイナリコード
データＳとして上記エンコーダ部10に供給すると、上記
係数m0の系の出力が強制的にゼロになることにより、上
記デコーダ部30から出力されるバイナリコードデータD
OUTはきれいな段階波を示すものとなる。したがって、
上記デコーダ部30から出力されるバイナリコードデータ
DOUTで示される出力波形について波形観測を行うことに
より、上記係数m0の系に故障が発生していると推定する
ことができる。さらに、この係数m0の系の信号ビットの
波形観測を行うことより、故障が発生している信号ビッ
トを推定することができる。 このような手続を上記係数m0,m1,m2,m3,m4の各系につ
いて行い、上記（１）の正規の動作モードではある係数
の系で乱れていた波形が上記（２）の故障診断モードで
きれいな段階波になったとすれば、その係数の系に故障
が発生していることになる。 また、上記信号の短絡や０への縮退等の故障が２つ以
上の係数に系に亘って発生している場合には、上記
（１）の正規の動作モードでは上記デコーダ部30から出
力されるバイナリコードデータDOUTで示される出力波形
が乱れているのに対し、上記入力変換部１により上記
（３），（４），（５）の故障診断モードで該当する係
数の積の倍数に変換したバイナリコードデータＳを上記
エンコーダ部10に供給することにより、上記デコーダ部
30から出力されるバイナリコードデータDOUTがきれいな
段階波を示すものとなるので、上記バイナリコードデー
タDOUTで示される出力波形の波形観測を行うことによっ
て、故障が発生している係数の系を推定することができ
る。 さらに、上記入力変換部１を上記（６）の故障診断モ
ードでさせ、バイナリコードデータＳをＳ＝０として上
記エンコーダ部10に供給することにより、ある係数の系
の信号が１に縮退している故障の発生を検出することが
できる。 すなわち、上記係数m0,m1,m2,m3,m4の各系が正常に動
作していれば、上記デコーダ部30から出力されるバイナ
リコードデータDOUTはDOUT＝０となるが、故障の発生に
よりいずれかの係数の系に１が立っていればDOUT≠０と
なるので、上記１が立っている信号ビットをオシロスコ
ープ等で波形観察して見つければよい。また、上記デコ
ーダ部30から出力されるバイナリコードデータDOUTの値
を上記各係数m0,m1,m2,m3,m4で割り算して、余りのある
係数の系で上記故障が発生していると推定することがで
きる。 なお、一般にRNS方式のディジタルフィルタ装置にお
ける故障の発生は、ある１つ係数の系で発生する場合が
最も多く、複数の係数の系に跨がるような場合はその数
が多くなるほど頻度が低いと考えられるので、故障診断
モードの数を適宜に限定しても良い。例えば、（１）の
正規の動作モードと（２）と（６）の各故障診断モード
に限定することにより、上記入力変換部１を７通りの動
作モードとして３ビットの制御データDCTLにより制御す
ることができる。 ここで、上述の実施例では、上記入力変換部１とエン
コーダ部10とを個別のROM変換テーブルで構成したが、
入力信号として与えられる10ビットのバイナリコードデ
ータDSを上位５ビットと下位５ビットに分けて各係数
m0,m1,m2,m3,m4毎に入力変換処理を行い、RNSエンコー
ダ処理機能まで含めたものとすることにより、ROM容量
を少なくすることができる。 この場合の１つの係数miの系の入力変換処理とRNSエ
ンコーダ処理を行う部分（以下、mi変換部という。）の
構成を第３図に示してある。 なお、この第３図は、上記各係数m0,m1,m2,m3,m4の系
の１つを代表するmi変換部を示したものである。 この第３図に示すmi変換部は、入力信号として与えら
れら10ビットのバイナリコードデータDSが上位５ビット
と下位５ビットに分けて与えられる上位ビット変換処理
回路101および下位ビット変換処理回路102とこれら各変
換処理回路101,102の変換出力が供給されるエンコード
出力段103とから構成されている。 上記上位ビット変換処理回路101は、ROMによる変換テ
ーブルが用いて構成されている。この上位ビット変換処
理回路101に用いられる変換テーブルは、入力信号とし
て与えられる10ビットのバイナリコードデータDSの上位
５ビットデータDUと５ビットの制御データDCTLとを入力
とする10ビットの変換テーブルデータが書き込まれたRO
Mにより形成されている。 そして、上位ビット変換処理回路101は、上記上位５
ビットデータDUについて、上記制御データDCTLにより指
定される次の（１）〜（６）で示される25＝32通りのモ
ードで４ビットの上位剰余データDUiに変換する処理を
上記変換テーブルにより行う。 （１） 上記上位５ビットデータDUの値SUに対し、 CUi（SU×25）mod mi ・・・第６式 の第６式で示される値CUiの上位剰余データDUiとする。
・・・１通り （２） CUiをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） CUiをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） CUiをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） CUiをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） CUiをゼロにする。 （CUiをm0・m1・m2・m3・m4の倍数とする。） ・・・１通り このように上記ビット変換処理回路101で変換された
４ビットの上位剰余データDUiが、上記エンコード出力
段103に供給されている。 また、上記下位ビット変換処理回路102は、ROMによる
変換テーブルを用いて構成されている。この下位ビット
変換処理回路102に用いられる変換テーブルは、入力信
号として与えられる10ビットのバイナリコードデータDS
の下位５ビットデータDLと５ビットの制御データDCTLと
を入力とする10ビットの変換テーブルデータが書き込ま
れたROMにより形成されている。 そして、この下位ビット変換処理回路102は、上記上
位５ビットデータDLについて、上記制御データDCTLによ
り指定される次の（１）〜（６）で示される25＝32通り
のモードで４ビットの下位剰余データDLiに変換する処
理を上記変換テーブルにより行う。 （１） 上記下位５ビットデータDLの値SLに対し、 CLi＝SL mod mi ・・・第７式 の第７式で示される値CLiの下位剰余データDLiとする。 ・・・１通り （２） CLiをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） CLiをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） CLiをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） CLiをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） CLiをゼロにする。 （CLiをm0,m1,m2,m3,m4の倍数とする。） ・・・１通り このように上記下位ビット変換処理回路102で変換さ
れた４ビットの下位剰余データDLiが、上記エンコード
出力段103に供給されている。 このエンコード出力段103は、ROMによる変換テーブル
を用いて構成されている。このエンコード出力段103に
用いられる変換テーブルは、上記各変換処理回路101,10
2から供給される上位剰余データDUiおよび下位剰余デー
タDLiについて、 Ri＝（CUi＋CLi）mod mi ・・・第８式 の第８式で示される値Riの剰余データDiを出力する変換
テーブルデータが書き込まれたROMにより形成されてい
る。 そして、上記エンコード出力段103から出力される剰
余データDiは、係数miのRNSコードデータとして、図示
しないフィルタ部に供給される。 このように入力信号として与えられる10ビットのバイ
ナリコードデータDSの上位５ビットと下位５ビットに分
けて各係数m0,m1,m2,m3,m4毎に入力変換処理を行い、エ
ンコーダ処理機能まで含めたものとすると、１つの係数
miについてのmi変換部では、上記各変換処理回路101,10
2に用いられる変換テーブルのデータ量が（210×４）×
２ビットとなり、また、上記エンコード出力段103の変
換テーブルのデータ量が28×42ビットとなる。従って、
５つの係数m0,m1,m2,m3,m4の系でディジタルフィルタ装
置を構成した場合、 ｛（210×４）×２＋28×42｝×５＝46,080ビット の記憶容量のROMによる変換テーブルを用いて、前述の
第１図に示した実施例と同様な（１）の正規の動作モー
ドおよび（２），（３），（４），（６），（６）の故
障診断モードの動作に対応する入力変換処理およびRNS
エンコード処理を行うことができる。 なお、上述の第１図に示した実施例では、上記入力変
換部１に用いられる変換テーブルに215×10ビット、エ
ンコーダ部10に用いられる変換テーブルに210×４×５
ビットで合計348,160ビットの記憶容量のROMを必要とす
る。 Ｈ 発明の効果 上述したように本発明に係るディジタル信号処理回路
では、入力データをRNSコードデータに変換するエンコ
ーダの入力段に設けた入力変換手段により、故障診断モ
ードのときに、RNSコードのいずれかの係数miの倍数に
変換する機能を備えることにより、上記係数miの系の出
力を強制的にゼロにすることができるので、上記入力デ
ータとしてランプ波形データを用いると上記係数miに応
じた段差の段階状波形出力が得られる。したがって、こ
のディジタル信号処理回路では、ある係数の系の信号が
他の信号と短絡したり、０や１に縮退するような故障が
発生した場合に、上記ランプ波形データを用いた入力デ
ータに対する出力の波形観測を行い、上記入力変換手段
の作動状態と不作動状態とで比較することにより、どの
係数の系のどの信号ビットで故障が発生しているのかを
推定することができる。
わすRNSコードデータDR〔00000〕のいずれかの係数の剰
余データが１になったときに表現されるバイナリコード
データDBは、第２表のようになってしまう。 このように、RNSコードデータDRは、いずれかの係数m
0,m1,m2,m3,m4の系の剰余データの値が１だけ変化した
場合にも、対応するバイナリコードデータDBの値が著し
く変化する。 したがって、RNS方式を採用したディジタルフィルタ
装置では、ある係数の系の信号が他の信号と短絡した
り、０や１に縮退するような故障が１ビット発生しただ
けでデコード結果が本来の値から大きくかけ離れたもの
となる。そのため、ある係数の系に故障が発生した場合
に、どの係数の系のどの信号ビットで故障が発生してい
るのかを推定するのが困難であるという問題点がある。 そこで、本発明は、上述のようにRNS方式を採用した
ディジタルフィルタ装置におけるの問題点に鑑み、バイ
ナリコードで表わされた入力データを複数の係数で割っ
た余りの組み合わせで示すRNSコードに変換して信号処
理を行うディジタル信号処理回路において、ある係数の
系の信号が他の信号と短絡したり、０や１に縮退するよ
うな故障が発生した場合に、その故障箇所を推定する故
障診断を可能にすることを目的とし、出力信号をアナロ
グ化した信号波形の観測により、どの係数の系のどの信
号ビットで故障が発生しているのかを推定できるように
したディジタル信号処理回路を提供するものである。 Ｅ 課題を解決するための手段 上述の目的を達成するために、本発明は、バイナリコ
ードで表わされた入力データを複数の係数で割った余り
の組み合わせで示すRNSコードに変換して信号処理を行
うディジタル信号処理回路において、入力データをRNS
コードに変換するRNSエンコーダの入力側に設けられ、
制御データに応じて、正規の動作モードでは入力データ
をそのまま上記RNSエンコーダに供給し、故障診断モー
ドでは上記入力データを上記RNSコードのいずれかの係
数の倍数に変換して上記RNSエンコーダに供給する入力
変換手段を備えることを特徴とするものである。 Ｆ 作用 本発明に係るディジタル信号処理回路において、バイ
ナリコードの入力データは、制御データに応じて動作す
る入力変換手段により、故障診断モードのときに、RNS
コードのいずれかの係数miの倍数に変換される。この入
力変換手段で変換された入力データがRNSエンコーダに
よりRNSコードに変換される。このディジタル信号処理
回路では、入力データが上記RNSエンコーダの入力側でR
NSコードのいずれかの係数miの倍数に変換されることに
より、上記RNSエンコーダの出力側の係数miの系の出力
が常にゼロになることで、上記入力データとしてランプ
波形データを用いると、上記係数miに応じた段差の段階
状波形のバイナリコードに対応するRNSコードデータが
出力される。 Ｇ 実施例 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。 なお、以下に説明する実施例は、互いに素な関係にあ
る正の整数m0,m1,m2,m3,m4を係数とするRNS方式のディ
ジタルフィルタ装置に本発明を適用して、ある係数の系
の信号が他の信号と短絡したり、０や１に縮退するよう
な故障が発生した場合に、その故障箇所を推定する故障
診断を可能にしたものである。 本発明に係るディジタル信号処理回路は、第１図に示
すように、バイナリコードデータDSおよび制御データD
CTLが入力される入力変換部１と、この入力変換部１の
変換出力が供給されるエンコーダ部10と、このエンコー
ダ部10のエンコード出力が供給されるフィルタ部20と、
このフィルタ部20の出力が供給されるデコーダ部30とか
ら構成されている。 上記入力変換部１は、ROMによる変換テーブルを用い
て構成されている。この入力変換部１に用いられる変換
テーブルは、入力信号として与えられる下位10ビットの
バイナリコードデータDSと制御信号として与えられる上
記５ビットの制御データDCTLとを入力とする15ビットの
変換テーブルデータが書き込まれたROMにより形成され
ている。 上記入力変換部１は、上記下位10ビットのバイナリコ
ードデータDSについて、上記上位５ビットの制御データ
DCTLで指定される次の（１）〜（６）で示す25＝32通り
のモードの変換処理を上記変換テーブルにより行う。 （１） DSをそのままＳとする。 ・・・１通り （２） Ｓをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） Ｓをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） Ｓをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） Ｓをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） Ｓをゼロにする。 （Ｓをm0・m1・m2・m3・m4の倍数とする。） ・・・１通り このように上記入力変換部１により変換された10ビッ
トのバイナリコードデータＳが、上記エンコーダ部10に
供給されている。 このエンコーダ部10は、上記入力変換部１から供給さ
れる10ビットのバイナリコードデータＳをそれぞれ入力
とする５つのエンコーダ回路11,12,13,14,15により構成
されている。これら各エンコーダ回路11,12,13,14,15
は、ROMによる変換テーブルを用いて構成されている。
そして、上記エンコーダ回路11,12,13,14,15に用いられ
る変換テーブルは、バイナリコードデータについての上
述の互いに素な関係にある正の整数m0,m1,m2,m3,m4を係
数とするそれぞれ４ビットの各剰余データR0,R1,R2,R3,
R4が変換テーブルデータとして書き込まれたROMにより
形成されている。 このエンコーダ部10に入力される上記バイナリコード
データＳは、上記変換テーブルを用いたエンコーダ回路
11,12,13,14,15により上記係数m0,m1,m2,m3,m4に対応す
る各４ビットの剰余データR0,R1,R2,R3,R4に変換され
る。 そして、このエンコーダ部10は、上記バイナリコード
データＳについて、上記エンコーダ回路11,12,13,14,15
により得られる剰余データR0,R1,R2,R3,R4で示したRNS
コードデータDRI〔R0,R1,R2,R3,R4〕を出力する。 このエンコーダ部10から出力されるRNSコードデータD
RIが、上記フィルタ部20に供給されている。 このフィルタ部20は、５個のディジタルフィルタ回路
21,22,23,24,25により構成されている。これら各ディジ
タルフィルタ回路21,22,23,24,25は、上記エンコーダ部
10から供給されるRNSコードデータDRIについて、このRN
SコードデータDRIを表わしている上記剰余データR0,R1,
R2,R3,R4毎すなわち上記係数m0,m1,m2,m3,m4毎に所望の
同一のフィルタ特性を与えるmodulo演算処理を行うよう
になっている。なお、上記ディジタルフィルタ回路21
は、上記係数m0の剰余データR0について演算処理を行
う。上記ディジタルフィルタ回路22は、上記係数m1の剰
余データR1について演算処理を行う。上記ディジタルフ
ィルタ回路23は、上記係数m2の剰余データR2について演
算処理を行う。上記ディジタルフィルタ回路24は、上記
係数m3の剰余データR3について演算処理を行う。さら
に、上記ディジタルフィルタ回路25は、上記係数m4の剰
余データR4について演算処理を行う。 すなわち、このフィルタ部20では、上記R0,R1,R2,R3,
R4の組み合わせで表わされたRNSコードデータDRIについ
て、上記ディジタルフィルタ回路21,22,23,24,25が上記
剰余データR0,R1,R2,R3,R4毎すなわち上記係数m0,m1,
m2,m3,m4毎に独立したmodulo演算処理を行うことによ
り、所望のフィルタ特性を与えた所望のフィルタ特性を
与えた各剰余データが上記ディジタルフィルタ回路21,2
2,23,24,25により形成される。 そして、このフィルタ部20は、上記ディジタルフィル
タ回路21,22,23,24,25により得られる各剰余データの組
み合わせで表わされるRNSコードデータDROを出力する。 このエンコーダ部20から出力されるRNSコードデータD
ROが、上記フィルタ部30に供給されている。 このデコーダ部30は、ROMによる変換テーブルを用い
て構成されている。このデコーダ部30に用いられる変換
テーブルは、RNSコードデータに対応するバイナリコー
ドデータが変換テーブルデータとして書き込まれたROM
により形成されている。 そして、このデコーダ部30は、上記フィルタ部20から
供給されるRNSコードデータDROを上記変換テーブルによ
り10ビットのバイナリコードデータDOUTに変換して出力
する。 このように構成されたディジタルフィルタ装置は、入
力バイナリコードデータDSをそのまま変換処理済のバイ
ナリコードデータＳとして上記エンコーダ部10に供給す
る上記（１）のモードの制御データDCTLが上記入力変換
部１に与えられている状態では、正規のディジタルフィ
ルタとして動作する。すなわち、正規の動作モードであ
る。 この正規の動作モードでは、上記エンコーダ部10によ
り上記バイナリコードデータＳすなわち入力バイナリコ
ードデータDSをそのままRNSコードデータDRIに変換す
る。そして、このRNSコードデータDRIに対して所望のフ
ィルタ特性を与えるmodulo演算処理を上記フィルタ部20
により行い、上記フィルタ部20によるmodulo演算処理済
のRNSコードデータDROを上記デコーダ部30によりバイナ
リコードデータSOUTに変換して出力する。 また、上記エンコーダ部10に供給するバイナリコード
データＳを上記各係数m0,m1,m2,m3,m4のいずれかの倍数
に変換する上記（２），（３），（４），（５），
（６）のモードの制御データDCTLが上記入力変換部１に
与えられている状態は、ある係数の系の信号が他の信号
と短絡したり、０や１に縮退するような故障が発生した
場合に、その故障箇所を推定する故障診断モードとな
る。この故障診断モードでは、次のような故障診断処理
を行うことができる。 すなわち、このディジタルフィルタ装置では、上記入
力変換部１により例えば係数m0の倍数に変換されたバイ
ナリコードデータＳが上記エンコーダ部10に供給される
と、このエンコーダ部10の上記係数m0のエンコーダ回路
11の出力がR0＝０となり、上記フィルタ部20の上記係数
m0のフィルタ回路21の出力もゼロになり、上記デコーダ
部30から出力されるバイナリコードデータDOUTは上記係
数m0の倍数になる。 従って、上記入力変換部１に供給するバイナリコード
データDSとして第２図の（Ａ）に示すようなランプ波形
データを用いると、上記デコーダ部30から出力されるバ
イナリコードデータDOUTは、第２図の（Ｂ）に示すよう
に、上記係数m0に応じた段差を有する段階波に対応する
ものになる。 そして、例えば上記係数m0の系の信号が他の信号と短
絡する故障やゼロに縮退している故障が発生している場
合に、上述の（１）の動作モードで上記入力変換部１を
作動させ、ランプ波形のバイナリコードデータDSを上記
入力変換部１を介してそのままバイナリコードデータＳ
として上記エンコーダ部10に供給すると、上記デコーダ
部30から出力されるバイナリコードデータDOUTは激しく
乱れた波形を示す。これに対し、上記（２）の故障診断
モードで上記入力変換部１で作動させ、上記バイナリコ
ードデータDSを係数m0の倍数に変換してバイナリコード
データＳとして上記エンコーダ部10に供給すると、上記
係数m0の系の出力が強制的にゼロになることにより、上
記デコーダ部30から出力されるバイナリコードデータD
OUTはきれいな段階波を示すものとなる。したがって、
上記デコーダ部30から出力されるバイナリコードデータ
DOUTで示される出力波形について波形観測を行うことに
より、上記係数m0の系に故障が発生していると推定する
ことができる。さらに、この係数m0の系の信号ビットの
波形観測を行うことより、故障が発生している信号ビッ
トを推定することができる。 このような手続を上記係数m0,m1,m2,m3,m4の各系につ
いて行い、上記（１）の正規の動作モードではある係数
の系で乱れていた波形が上記（２）の故障診断モードで
きれいな段階波になったとすれば、その係数の系に故障
が発生していることになる。 また、上記信号の短絡や０への縮退等の故障が２つ以
上の係数に系に亘って発生している場合には、上記
（１）の正規の動作モードでは上記デコーダ部30から出
力されるバイナリコードデータDOUTで示される出力波形
が乱れているのに対し、上記入力変換部１により上記
（３），（４），（５）の故障診断モードで該当する係
数の積の倍数に変換したバイナリコードデータＳを上記
エンコーダ部10に供給することにより、上記デコーダ部
30から出力されるバイナリコードデータDOUTがきれいな
段階波を示すものとなるので、上記バイナリコードデー
タDOUTで示される出力波形の波形観測を行うことによっ
て、故障が発生している係数の系を推定することができ
る。 さらに、上記入力変換部１を上記（６）の故障診断モ
ードでさせ、バイナリコードデータＳをＳ＝０として上
記エンコーダ部10に供給することにより、ある係数の系
の信号が１に縮退している故障の発生を検出することが
できる。 すなわち、上記係数m0,m1,m2,m3,m4の各系が正常に動
作していれば、上記デコーダ部30から出力されるバイナ
リコードデータDOUTはDOUT＝０となるが、故障の発生に
よりいずれかの係数の系に１が立っていればDOUT≠０と
なるので、上記１が立っている信号ビットをオシロスコ
ープ等で波形観察して見つければよい。また、上記デコ
ーダ部30から出力されるバイナリコードデータDOUTの値
を上記各係数m0,m1,m2,m3,m4で割り算して、余りのある
係数の系で上記故障が発生していると推定することがで
きる。 なお、一般にRNS方式のディジタルフィルタ装置にお
ける故障の発生は、ある１つ係数の系で発生する場合が
最も多く、複数の係数の系に跨がるような場合はその数
が多くなるほど頻度が低いと考えられるので、故障診断
モードの数を適宜に限定しても良い。例えば、（１）の
正規の動作モードと（２）と（６）の各故障診断モード
に限定することにより、上記入力変換部１を７通りの動
作モードとして３ビットの制御データDCTLにより制御す
ることができる。 ここで、上述の実施例では、上記入力変換部１とエン
コーダ部10とを個別のROM変換テーブルで構成したが、
入力信号として与えられる10ビットのバイナリコードデ
ータDSを上位５ビットと下位５ビットに分けて各係数
m0,m1,m2,m3,m4毎に入力変換処理を行い、RNSエンコー
ダ処理機能まで含めたものとすることにより、ROM容量
を少なくすることができる。 この場合の１つの係数miの系の入力変換処理とRNSエ
ンコーダ処理を行う部分（以下、mi変換部という。）の
構成を第３図に示してある。 なお、この第３図は、上記各係数m0,m1,m2,m3,m4の系
の１つを代表するmi変換部を示したものである。 この第３図に示すmi変換部は、入力信号として与えら
れら10ビットのバイナリコードデータDSが上位５ビット
と下位５ビットに分けて与えられる上位ビット変換処理
回路101および下位ビット変換処理回路102とこれら各変
換処理回路101,102の変換出力が供給されるエンコード
出力段103とから構成されている。 上記上位ビット変換処理回路101は、ROMによる変換テ
ーブルが用いて構成されている。この上位ビット変換処
理回路101に用いられる変換テーブルは、入力信号とし
て与えられる10ビットのバイナリコードデータDSの上位
５ビットデータDUと５ビットの制御データDCTLとを入力
とする10ビットの変換テーブルデータが書き込まれたRO
Mにより形成されている。 そして、上位ビット変換処理回路101は、上記上位５
ビットデータDUについて、上記制御データDCTLにより指
定される次の（１）〜（６）で示される25＝32通りのモ
ードで４ビットの上位剰余データDUiに変換する処理を
上記変換テーブルにより行う。 （１） 上記上位５ビットデータDUの値SUに対し、 CUi（SU×25）mod mi ・・・第６式 の第６式で示される値CUiの上位剰余データDUiとする。
・・・１通り （２） CUiをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） CUiをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） CUiをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） CUiをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） CUiをゼロにする。 （CUiをm0・m1・m2・m3・m4の倍数とする。） ・・・１通り このように上記ビット変換処理回路101で変換された
４ビットの上位剰余データDUiが、上記エンコード出力
段103に供給されている。 また、上記下位ビット変換処理回路102は、ROMによる
変換テーブルを用いて構成されている。この下位ビット
変換処理回路102に用いられる変換テーブルは、入力信
号として与えられる10ビットのバイナリコードデータDS
の下位５ビットデータDLと５ビットの制御データDCTLと
を入力とする10ビットの変換テーブルデータが書き込ま
れたROMにより形成されている。 そして、この下位ビット変換処理回路102は、上記上
位５ビットデータDLについて、上記制御データDCTLによ
り指定される次の（１）〜（６）で示される25＝32通り
のモードで４ビットの下位剰余データDLiに変換する処
理を上記変換テーブルにより行う。 （１） 上記下位５ビットデータDLの値SLに対し、 CLi＝SL mod mi ・・・第７式 の第７式で示される値CLiの下位剰余データDLiとする。 ・・・１通り （２） CLiをmiの倍数とする。 （ｉ＝0,1,……,4） ・・・５通り （３） CLiをmi・mjの倍数とする。 （i,j＝0,1,……,4、ｉ≠ｊ） ・・・10通り （４） CLiをmi・mj・mkの倍数とする。 （i,j,k＝0,1,……,4、ｉ≠ｊ≠ｋ） ・・・10通り （５） CLiをmi・mj・mk・mLの倍数とする。 （i,j,k,l＝0,1,……,4、ｉ≠ｊ≠ｋ≠ｌ） ・・・５通り （６） CLiをゼロにする。 （CLiをm0,m1,m2,m3,m4の倍数とする。） ・・・１通り このように上記下位ビット変換処理回路102で変換さ
れた４ビットの下位剰余データDLiが、上記エンコード
出力段103に供給されている。 このエンコード出力段103は、ROMによる変換テーブル
を用いて構成されている。このエンコード出力段103に
用いられる変換テーブルは、上記各変換処理回路101,10
2から供給される上位剰余データDUiおよび下位剰余デー
タDLiについて、 Ri＝（CUi＋CLi）mod mi ・・・第８式 の第８式で示される値Riの剰余データDiを出力する変換
テーブルデータが書き込まれたROMにより形成されてい
る。 そして、上記エンコード出力段103から出力される剰
余データDiは、係数miのRNSコードデータとして、図示
しないフィルタ部に供給される。 このように入力信号として与えられる10ビットのバイ
ナリコードデータDSの上位５ビットと下位５ビットに分
けて各係数m0,m1,m2,m3,m4毎に入力変換処理を行い、エ
ンコーダ処理機能まで含めたものとすると、１つの係数
miについてのmi変換部では、上記各変換処理回路101,10
2に用いられる変換テーブルのデータ量が（210×４）×
２ビットとなり、また、上記エンコード出力段103の変
換テーブルのデータ量が28×42ビットとなる。従って、
５つの係数m0,m1,m2,m3,m4の系でディジタルフィルタ装
置を構成した場合、 ｛（210×４）×２＋28×42｝×５＝46,080ビット の記憶容量のROMによる変換テーブルを用いて、前述の
第１図に示した実施例と同様な（１）の正規の動作モー
ドおよび（２），（３），（４），（６），（６）の故
障診断モードの動作に対応する入力変換処理およびRNS
エンコード処理を行うことができる。 なお、上述の第１図に示した実施例では、上記入力変
換部１に用いられる変換テーブルに215×10ビット、エ
ンコーダ部10に用いられる変換テーブルに210×４×５
ビットで合計348,160ビットの記憶容量のROMを必要とす
る。 Ｈ 発明の効果 上述したように本発明に係るディジタル信号処理回路
では、入力データをRNSコードデータに変換するエンコ
ーダの入力段に設けた入力変換手段により、故障診断モ
ードのときに、RNSコードのいずれかの係数miの倍数に
変換する機能を備えることにより、上記係数miの系の出
力を強制的にゼロにすることができるので、上記入力デ
ータとしてランプ波形データを用いると上記係数miに応
じた段差の段階状波形出力が得られる。したがって、こ
のディジタル信号処理回路では、ある係数の系の信号が
他の信号と短絡したり、０や１に縮退するような故障が
発生した場合に、上記ランプ波形データを用いた入力デ
ータに対する出力の波形観測を行い、上記入力変換手段
の作動状態と不作動状態とで比較することにより、どの
係数の系のどの信号ビットで故障が発生しているのかを
推定することができる。
【図面の簡単な説明】 第１図は本発明を適用したディジタルフィルタ装置の構
成を示すブロック図、第２図は上記ディジタルフィルタ
装置の故障診断モードの動作を説明するための波形図、
第３図は本発明に係るディジタル信号処理装置の他の実
施例の要部構成を示すブロック図である。 第４図は従来のディジタルフィルタ装置の構成を示すブ
ロック図である。 １……入力変換部 10……エンコーダ部 20……フィルタ部 30……デコーダ部 101……上位ビット変換処理回路 102……下位ビット変換処理回路 103……エンコード出力段
成を示すブロック図、第２図は上記ディジタルフィルタ
装置の故障診断モードの動作を説明するための波形図、
第３図は本発明に係るディジタル信号処理装置の他の実
施例の要部構成を示すブロック図である。 第４図は従来のディジタルフィルタ装置の構成を示すブ
ロック図である。 １……入力変換部 10……エンコーダ部 20……フィルタ部 30……デコーダ部 101……上位ビット変換処理回路 102……下位ビット変換処理回路 103……エンコード出力段
Claims (1)
- 【請求項１】バイナリコードで表される入力データを複
数の係数で割った余りの組み合わせで示すRNSコードに
変換して信号処理を行うディジタル信号処理回路におい
て、 入力データをRNSコードに変換するRNSエンコーダの入力
側に設けられ、制御データに応じて、正規の動作モード
では入力データをそのまま上記RNSエンコーダに供給
し、故障診断モードでは上記入力データを上記RNSコー
ドのいずれかの係数の倍数に変換して上記RNSエンコー
ダに供給する入力変換手段を備えることを特徴とするデ
ィジタル信号処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197593A JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
| US07/556,430 US5117383A (en) | 1989-07-29 | 1990-07-24 | Digital signal processing circuit using a residue number system |
| EP90114488A EP0411504B1 (en) | 1989-07-29 | 1990-07-27 | Digital signal processing circuit |
| DE69032382T DE69032382T2 (de) | 1989-07-29 | 1990-07-27 | Digitale Signalverarbeitungsschaltung |
| KR1019900011519A KR100248448B1 (ko) | 1989-07-29 | 1990-07-28 | 디지탈 신호 처리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197593A JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360509A JPH0360509A (ja) | 1991-03-15 |
| JP2930325B2 true JP2930325B2 (ja) | 1999-08-03 |
Family
ID=16377068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197593A Expired - Fee Related JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5117383A (ja) |
| EP (1) | EP0411504B1 (ja) |
| JP (1) | JP2930325B2 (ja) |
| KR (1) | KR100248448B1 (ja) |
| DE (1) | DE69032382T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5987487A (en) * | 1996-03-11 | 1999-11-16 | Cirrus Logic, Inc. | Methods and apparatus for the processing of digital signals |
| US5892632A (en) * | 1996-11-18 | 1999-04-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery |
| US7523151B1 (en) | 2000-05-12 | 2009-04-21 | The Athena Group, Inc. | Method and apparatus for performing computations using residue arithmetic |
| KR20020069591A (ko) * | 2001-02-26 | 2002-09-05 | 디브이테크놀로지 | 모듈로 머젠수 아날로그 디지트 병렬 승산기 및 그 기술의응용방법 |
| JP2008282178A (ja) * | 2007-05-09 | 2008-11-20 | Toshiba Corp | 産業用コントローラ |
| WO2013002727A1 (en) * | 2011-06-30 | 2013-01-03 | Nanyang Technological University | A system for rns based analoq-to-diqital conversion and inner product computation |
| US9026506B2 (en) * | 2012-04-02 | 2015-05-05 | University Of North Texas | System and method for multi-residue multivariate data compression |
| US9712185B2 (en) * | 2012-05-19 | 2017-07-18 | Olsen Ip Reserve, Llc | System and method for improved fractional binary to fractional residue converter and multipler |
| US9081608B2 (en) * | 2012-05-19 | 2015-07-14 | Digital System Research Inc. | Residue number arithmetic logic unit |
| US10296292B2 (en) * | 2016-10-20 | 2019-05-21 | Advanced Micro Devices, Inc. | Dynamic variable precision computation |
| IT201700008949A1 (it) * | 2017-01-27 | 2018-07-27 | St Microelectronics Srl | Procedimento di funzionamento di reti neurali, rete, apparecchiatura e prodotto informatico corrispondenti |
| US10387122B1 (en) | 2018-05-04 | 2019-08-20 | Olsen Ip Reserve, Llc | Residue number matrix multiplier |
| US10992314B2 (en) | 2019-01-21 | 2021-04-27 | Olsen Ip Reserve, Llc | Residue number systems and methods for arithmetic error detection and correction |
| WO2021124413A1 (ja) * | 2019-12-16 | 2021-06-24 | 三菱電機株式会社 | フィルタ装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1353213A (en) * | 1971-09-27 | 1974-05-15 | Rosemount Eng Co Ltd | Digital data processing equipment and to control systems using digital data processing |
| US4041284A (en) * | 1976-09-07 | 1977-08-09 | The United States Of America As Represented By The Secretary Of The Navy | Signal processing devices using residue class arithmetic |
| JPS56158525A (en) * | 1980-05-12 | 1981-12-07 | Nec Corp | Circulation type digital filter |
| GB2077008B (en) * | 1980-05-21 | 1985-02-06 | Slechta Jiri | Mathematical convergency in digital computers |
| US4589084A (en) * | 1983-05-16 | 1986-05-13 | Rca Corporation | Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals |
| SU1166116A1 (ru) * | 1984-01-13 | 1985-07-07 | Институт математики и механики АН КазССР | Устройство дл обнаружени ошибок в слабоарифметическом коде системы остаточных классов |
| EP0166563A3 (en) * | 1984-06-21 | 1987-07-15 | Texas Instruments Incorporated | Residue number system universal digital filter |
| US4598266A (en) * | 1984-09-24 | 1986-07-01 | Gte Communications Systems Corporation | Modulo adder |
| US4831576A (en) * | 1986-05-06 | 1989-05-16 | Yamaha Corporation | Multiplier circuit |
| EP0308963A3 (en) * | 1987-09-25 | 1990-04-25 | Kabushiki Kaisha Toshiba | Remainder computing system and method |
| JPH0199325A (ja) * | 1987-10-12 | 1989-04-18 | Sony Corp | エンコーダ回路 |
| JP2699358B2 (ja) * | 1987-11-12 | 1998-01-19 | ソニー株式会社 | デコーダ回路 |
| FR2622713A1 (fr) * | 1987-10-30 | 1989-05-05 | Thomson Csf | Circuit de calcul utilisant une arithmetique residuelle |
| JPH01120111A (ja) * | 1987-11-02 | 1989-05-12 | Yokogawa Electric Corp | ディジタルフィルタ |
| US4910699A (en) * | 1988-08-18 | 1990-03-20 | The Boeing Company | Optical computer including parallel residue to binary conversion |
-
1989
- 1989-07-29 JP JP1197593A patent/JP2930325B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-24 US US07/556,430 patent/US5117383A/en not_active Expired - Lifetime
- 1990-07-27 EP EP90114488A patent/EP0411504B1/en not_active Expired - Lifetime
- 1990-07-27 DE DE69032382T patent/DE69032382T2/de not_active Expired - Fee Related
- 1990-07-28 KR KR1019900011519A patent/KR100248448B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0411504A3 (en) | 1993-02-03 |
| DE69032382T2 (de) | 1998-10-08 |
| KR910003504A (ko) | 1991-02-27 |
| EP0411504A2 (en) | 1991-02-06 |
| DE69032382D1 (de) | 1998-07-16 |
| KR100248448B1 (ko) | 2000-03-15 |
| US5117383A (en) | 1992-05-26 |
| EP0411504B1 (en) | 1998-06-10 |
| JPH0360509A (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2930325B2 (ja) | ディジタル信号処理回路 | |
| US5218563A (en) | Data round-off device for rounding-off m-bit digital data into (m-n)-bit digital data | |
| US5960116A (en) | Image processing apparatus and method for performing prediction data encoding | |
| CN110071725B (zh) | 使用三级单元进行数模转换的电路和方法 | |
| JPS6217418B2 (ja) | ||
| CN101552607B (zh) | 位极化编码方法与系统 | |
| JP3167638B2 (ja) | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 | |
| JPH05284035A (ja) | 情報変換方法 | |
| JPS6116110B2 (ja) | ||
| US20090123087A1 (en) | Data transform apparatus and control method thereof | |
| US6774825B2 (en) | Modulation coding based on an ECC interleave structure | |
| EP0470793B1 (en) | Digital signal orthogonal transformer apparatus | |
| JP2000134101A (ja) | 符号化回路 | |
| JPH082028B2 (ja) | 符号訂正装置 | |
| JP2714128B2 (ja) | 符号伝送方法 | |
| JP2785209B2 (ja) | データ伝送装置 | |
| JP3692974B2 (ja) | 符号化方法、符号化装置、記録媒体及びプログラム | |
| JP2638842B2 (ja) | デコーダ回路 | |
| JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
| KR0176491B1 (ko) | 디지탈 영상장치의 가변장 부호화 방법 및 장치 | |
| JPH0363722A (ja) | デイジタルデータ処理回路 | |
| JPH0481129A (ja) | ディジタル／アナログ変換装置 | |
| JP2766876B2 (ja) | グリッチパターン検出回路 | |
| JPH1198026A (ja) | 可変長符号接続装置 | |
| JP3234525B2 (ja) | ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |