JPH0360509A - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JPH0360509A JPH0360509A JP1197593A JP19759389A JPH0360509A JP H0360509 A JPH0360509 A JP H0360509A JP 1197593 A JP1197593 A JP 1197593A JP 19759389 A JP19759389 A JP 19759389A JP H0360509 A JPH0360509 A JP H0360509A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- rns
- input
- code data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/729—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using representation by a residue number system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/18—Conversion to or from residue codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
Ａ 産業上の利用分野
本発明は、バイナリコードで表わされた入力データを複
数の係数で割った余りの組み合わせで示すＲＮＳコード
に変換して信号処理を行ういわゆるＲＮＳ方式を採用し
たディジタル信号処理回路に関する。 Ｂ 発明の概要 本発明は、いわゆるＲＮＳ方式を採用したディジタル信
号処理回路において、入力データをＲＮＳコードに変換
するＲＮＳエンコーダに、上記入力データを上記ＲＮＳ
コードのいずれかの係数の倍数に変換する変換手段を設
け、上記係数の処理系の故障発生時に上記変換手段を作
動させることにより、当該ディジタル信号処理回路の出
力に基づいて故障箇所を推定できるようにしたものであ
る。 Ｃ従来の技術 従来、ディジタル信号処理回路として、剰余演算法を利
用して演算処理するシステム（ＲＮＳ：Ｒｅ５ｉｄｕｅ
Ｎｕｍｂｅｒ ５ｙｓｔｅｓ＋）がｒ Ｉ ＲＥ ｔ
ｒａｎｓａｃｔｉｏｎｓ ｏｎ ｅｌｅｃｔｒｏｎ
ｉｃ ｃｏｍｐｕｔｅｒｓ Ｊ （Ｖｏｌ、
ＥＬ −８Ｎｏ、６． Ｊｕｎｅ １９５９． ｐｐ、
１４０−１４７）や’ＩＥＥＥｃｏｍｐｕｔｅｒ Ｊ
（Ｖｏｌ、１７． Ｎｏ、５． Ｍａｙ １９８４．ｐ
ｐ、５Ｏ−６１）で提案されている。 このＲＮＳ方式を採用したディジタル信号処理システム
では、バイナリコードで表わされた入力データを複数の
係数（ｍｏｄｕｌｕｓ）で割った余りの組み合わせで示
すＲＮＳコードに変換して、係数毎に独立した系でｍｏ
ｄｕｌｏ演算するために、バイナリ演算に比べて、演算
処理の際の桁上げ処理が不要になることから、高精度か
つ高速度でディジタル信号を演算処理することができる
。 上記ＲＮＳ方式を採用したディジタル信号処理システム
として、「電気通信学会論文誌、 （’８４／４Ｖｏ１
． Ｊ６７−Ｉ Ｎｏ、４ｐｐ、５３６−５４３）に記
載されているようなディジタルフィルタ装置がある。 上記ＲＮＳ方式を採用したディジタルフィルタ装置は、
第４図に示すように構成されている。 この第４図に示すＲＮＳ方式のディジタルフィルタ装置
は、バイナリコードで表わされたディジタル映像信号Ｄ
１が入力されるエンコーダ部４０と、このエンコーダ部
４０の出力が供給されるフィルタ部５０と、このフィル
タ部５０の出力が供給されるデコーダ部６０とから構成
されている。 上記エンコーダ部４ｏは、ｎ ＋ Ｉ （ｉｔのエンコ
ーダ４１，４２．・・・により構成されている。これら
各エンコーダ４１，４２．・・・は、ＲＯＭによる変換
テーブルを用いて構成されている。そして、上記エンコ
ーダ４１，４２．・・・に用いられる変換テーブルは、
その変換テーブルデータとして、バイナリコードデータ
を互いに素な関係のｎ＋１個の正の整数ｍ ｏ ＋ ｍ
ｒ ＋ ｍ ｚ ＋ ・・・２ｍｎで割り算して得ら
れる上記各係数ｍ ６１ ｍ ｌ＋ ｍ ｚ ＋ ・・
・１ｍ７に対応する剰余データＲｏ＋Ｒｔ＋Ｒｚ＋ ・
・・＋Ｒ＋ｓが書き込まれたＲＯＭにより形成されてい
る。 このエンコーダ部４０に入力される上記バイナリコード
で表わされたディジタル映像信号Ｄ□は、上記変換テー
ブルを用いたエンコーダ４１，４２゜・・・により上記
係＠ｍ ｏ ＋ ｍ ＋ ＋ ｍ ｚ ＋ ・・・５ｍ
４に対応する剰余データＲゆ＋Ｒ＋＋Ｒｚ＋ ・・・＋
Ｒａに変換される。 そして、このエンコーダ部４０は、上記ディジタル映像
信号Ｄｌｌについて、上記エンコーダ４１４２、・・・
により得られる上記剰余データＲ，，Ｒ１＋Ｒ２＋ ・
・・ｌ Ｒｎの組み合わせで示したＲＮＳコードデータ
Ｄ□を出力する。 このエンコーダ部４０から出力されるＲＮＳコードデー
タＤ□が、上記フィルタ部５０に供給されている。 このフィルタ部５０は、上記係数ｍ Ｏ！ ｍ ＋ ＋
ｍ ｚ ＋・・・１ｍ７に対応するｎ＋１個のディジ
タルフィルタ回路４１，５２．・・・により構成されて
いる。 これら各ディジタルフィルタ回路４１，５２．・・・ば
、上記エンコーダ部４０から供給されるＲＮＳコードデ
ータＤ□について、上記剰余データＲ０゜Ｒ，、Ｒ，、
、、、、Ｒ，毎すなわち上記係数ｍ ６１ ｍ １ ＋
ｍａｌ ・・・１ｍ、ｌ毎に所望の同一のフィルタ特性
を与える＋ｍｏｄｕｌｏ演算処理を行うようになってい
る。 なお、上記ディジタルフィルタ回路４１．５２・・・は
、上記ディジタルフィルタ回路４１が剰余データＲ０に
ついて演算処理をｉテい、上記ディジタルフィルタ回路
４２が剰余データＲ７について演算処理を行い、以下同
様に、各ディジタルフィルタ回路が対応する各剰余デー
タ毎にｍｏｄｕｌｏ演算処理を行う。 すなわち、このフィルタ部５０では、上記剰余データＲ
Ｏ＋ Ｒｒ ＋ Ｒｔ＋ ・・・１Ｒ７の組み合わせで
表わされたＲＮＳコードデータＤ□について、上記ディ
ジタルフィルタ回路４１，５２．・・・が上記係数ｍｏ
＋ｍ＋＋ｍｔ＋ ・・・、ｍ、ｌ毎に独立した一ｏｄｕ
ｌ。 演算処理を行うことにより、所望のフィルタ特性を与え
た各剰余データが上記各ディジタルフィルタ回路４１，
５２．・・・により形成される。 そして、このフィルタ部５０は、上記各ディジタルフィ
ルタ回路４１．５２．・・・により得られる各剰余デー
タの組み合わせで表わされるＲＮＳコードデータＤ８゜
を出力する。 このフィルタ部５０から出力されるＲＮＳコードデータ
Ｄ１１Ｇが、上記デコーダ部６０に供給されている。 このデコーダ部６０は、ＲＯＭによる変換テーブルを用
いて構成されている。このデコーダ部６Ｏに用いられる
変換テーブルは、その変換テーブルデータとして、ＲＮ
Ｓコードデータに対応するバイナリコードデータが書き
込まれたＲＯＭにより形成されている。 そして、このデコーダ部６０は、上記フィルタ部５０か
ら供給されるＲＮＳコードデータＤ８゜を上記変換テー
ブルにより対応するバイナリコードデータＤ、。に変換
して出力する。 ここで、上記ＲＮＳコードデータは、例えば孫氏の剰余
定理に基づいてバイナリコードデータに変換することが
できる。 すなわち、孫氏の剰余定理によれば、係数ｍ。 に関するＸの剰余ｒｉを記号＋ｓｏｄを用いて、ｒ五＝
ｘｍｏｄｍｌ ・・・第１式の第１式で表わ
せば、ある正の整数の瓦いに素な関係にある正の整数ｍ
ｏ ＋ ｍ ｔ ＋ ｍ ｚ ＋ ・・・１ｍイに対
する剰余データＲ，，Ｒ，，Ｒ□・・・＋ Ｒａの組み
合わせでＲＮＳコードデータＤＩＩＯを表わして、Ｍ、
＝□ ・・・第３弐ｍ！ １ ” ＮＩ Ｍ！ ｌｌ０ｄ ｍ＝ ” ’
第４式の第２式、第３式および第４式で表わされる値Ｍ
。 Ｍ、およびＮ１から、 の第５式を解いて値Ｂのバイナリコードデータに復調す
ることができる。 上記デコーダ部６０は、このようにして得られるバイナ
リコードデータを変換テーブルデータとして書き込んだ
ＲＯＭによる変換テーブルを用いて構成することができ
る。 Ｄ 発明が解決しようとする課題 ところで、上述の第４図に示したディジタルフィルタ装
置において、ｎ−５で、各係数ｍ ａ ＋ ｍ ＋ ＋
ｍ １１ ｍ ３１ ｍ ４をｍｅ ＝７． ｍ＝ ＝
１１． ｍｇ ＝ １３、ｍｓ ＝１５．ｍ４−１６
とした場合を例として、バイナリコードデータＤ、とＲ
ＮＳコードデータＤ１１との対応関係を示すと、 第１表のように 示される。 このようにＲＮＳ方式を採用したディジタルフィルタ装
置では、バイナリコードデータＤ、が連続しているとき
にはＲＮＳコードデークＤえも連続的に変化している。 しかし、例えばバイナリコードデータＤ、の
数の係数で割った余りの組み合わせで示すＲＮＳコード
に変換して信号処理を行ういわゆるＲＮＳ方式を採用し
たディジタル信号処理回路に関する。 Ｂ 発明の概要 本発明は、いわゆるＲＮＳ方式を採用したディジタル信
号処理回路において、入力データをＲＮＳコードに変換
するＲＮＳエンコーダに、上記入力データを上記ＲＮＳ
コードのいずれかの係数の倍数に変換する変換手段を設
け、上記係数の処理系の故障発生時に上記変換手段を作
動させることにより、当該ディジタル信号処理回路の出
力に基づいて故障箇所を推定できるようにしたものであ
る。 Ｃ従来の技術 従来、ディジタル信号処理回路として、剰余演算法を利
用して演算処理するシステム（ＲＮＳ：Ｒｅ５ｉｄｕｅ
Ｎｕｍｂｅｒ ５ｙｓｔｅｓ＋）がｒ Ｉ ＲＥ ｔ
ｒａｎｓａｃｔｉｏｎｓ ｏｎ ｅｌｅｃｔｒｏｎ
ｉｃ ｃｏｍｐｕｔｅｒｓ Ｊ （Ｖｏｌ、
ＥＬ −８Ｎｏ、６． Ｊｕｎｅ １９５９． ｐｐ、
１４０−１４７）や’ＩＥＥＥｃｏｍｐｕｔｅｒ Ｊ
（Ｖｏｌ、１７． Ｎｏ、５． Ｍａｙ １９８４．ｐ
ｐ、５Ｏ−６１）で提案されている。 このＲＮＳ方式を採用したディジタル信号処理システム
では、バイナリコードで表わされた入力データを複数の
係数（ｍｏｄｕｌｕｓ）で割った余りの組み合わせで示
すＲＮＳコードに変換して、係数毎に独立した系でｍｏ
ｄｕｌｏ演算するために、バイナリ演算に比べて、演算
処理の際の桁上げ処理が不要になることから、高精度か
つ高速度でディジタル信号を演算処理することができる
。 上記ＲＮＳ方式を採用したディジタル信号処理システム
として、「電気通信学会論文誌、 （’８４／４Ｖｏ１
． Ｊ６７−Ｉ Ｎｏ、４ｐｐ、５３６−５４３）に記
載されているようなディジタルフィルタ装置がある。 上記ＲＮＳ方式を採用したディジタルフィルタ装置は、
第４図に示すように構成されている。 この第４図に示すＲＮＳ方式のディジタルフィルタ装置
は、バイナリコードで表わされたディジタル映像信号Ｄ
１が入力されるエンコーダ部４０と、このエンコーダ部
４０の出力が供給されるフィルタ部５０と、このフィル
タ部５０の出力が供給されるデコーダ部６０とから構成
されている。 上記エンコーダ部４ｏは、ｎ ＋ Ｉ （ｉｔのエンコ
ーダ４１，４２．・・・により構成されている。これら
各エンコーダ４１，４２．・・・は、ＲＯＭによる変換
テーブルを用いて構成されている。そして、上記エンコ
ーダ４１，４２．・・・に用いられる変換テーブルは、
その変換テーブルデータとして、バイナリコードデータ
を互いに素な関係のｎ＋１個の正の整数ｍ ｏ ＋ ｍ
ｒ ＋ ｍ ｚ ＋ ・・・２ｍｎで割り算して得ら
れる上記各係数ｍ ６１ ｍ ｌ＋ ｍ ｚ ＋ ・・
・１ｍ７に対応する剰余データＲｏ＋Ｒｔ＋Ｒｚ＋ ・
・・＋Ｒ＋ｓが書き込まれたＲＯＭにより形成されてい
る。 このエンコーダ部４０に入力される上記バイナリコード
で表わされたディジタル映像信号Ｄ□は、上記変換テー
ブルを用いたエンコーダ４１，４２゜・・・により上記
係＠ｍ ｏ ＋ ｍ ＋ ＋ ｍ ｚ ＋ ・・・５ｍ
４に対応する剰余データＲゆ＋Ｒ＋＋Ｒｚ＋ ・・・＋
Ｒａに変換される。 そして、このエンコーダ部４０は、上記ディジタル映像
信号Ｄｌｌについて、上記エンコーダ４１４２、・・・
により得られる上記剰余データＲ，，Ｒ１＋Ｒ２＋ ・
・・ｌ Ｒｎの組み合わせで示したＲＮＳコードデータ
Ｄ□を出力する。 このエンコーダ部４０から出力されるＲＮＳコードデー
タＤ□が、上記フィルタ部５０に供給されている。 このフィルタ部５０は、上記係数ｍ Ｏ！ ｍ ＋ ＋
ｍ ｚ ＋・・・１ｍ７に対応するｎ＋１個のディジ
タルフィルタ回路４１，５２．・・・により構成されて
いる。 これら各ディジタルフィルタ回路４１，５２．・・・ば
、上記エンコーダ部４０から供給されるＲＮＳコードデ
ータＤ□について、上記剰余データＲ０゜Ｒ，、Ｒ，、
、、、、Ｒ，毎すなわち上記係数ｍ ６１ ｍ １ ＋
ｍａｌ ・・・１ｍ、ｌ毎に所望の同一のフィルタ特性
を与える＋ｍｏｄｕｌｏ演算処理を行うようになってい
る。 なお、上記ディジタルフィルタ回路４１．５２・・・は
、上記ディジタルフィルタ回路４１が剰余データＲ０に
ついて演算処理をｉテい、上記ディジタルフィルタ回路
４２が剰余データＲ７について演算処理を行い、以下同
様に、各ディジタルフィルタ回路が対応する各剰余デー
タ毎にｍｏｄｕｌｏ演算処理を行う。 すなわち、このフィルタ部５０では、上記剰余データＲ
Ｏ＋ Ｒｒ ＋ Ｒｔ＋ ・・・１Ｒ７の組み合わせで
表わされたＲＮＳコードデータＤ□について、上記ディ
ジタルフィルタ回路４１，５２．・・・が上記係数ｍｏ
＋ｍ＋＋ｍｔ＋ ・・・、ｍ、ｌ毎に独立した一ｏｄｕ
ｌ。 演算処理を行うことにより、所望のフィルタ特性を与え
た各剰余データが上記各ディジタルフィルタ回路４１，
５２．・・・により形成される。 そして、このフィルタ部５０は、上記各ディジタルフィ
ルタ回路４１．５２．・・・により得られる各剰余デー
タの組み合わせで表わされるＲＮＳコードデータＤ８゜
を出力する。 このフィルタ部５０から出力されるＲＮＳコードデータ
Ｄ１１Ｇが、上記デコーダ部６０に供給されている。 このデコーダ部６０は、ＲＯＭによる変換テーブルを用
いて構成されている。このデコーダ部６Ｏに用いられる
変換テーブルは、その変換テーブルデータとして、ＲＮ
Ｓコードデータに対応するバイナリコードデータが書き
込まれたＲＯＭにより形成されている。 そして、このデコーダ部６０は、上記フィルタ部５０か
ら供給されるＲＮＳコードデータＤ８゜を上記変換テー
ブルにより対応するバイナリコードデータＤ、。に変換
して出力する。 ここで、上記ＲＮＳコードデータは、例えば孫氏の剰余
定理に基づいてバイナリコードデータに変換することが
できる。 すなわち、孫氏の剰余定理によれば、係数ｍ。 に関するＸの剰余ｒｉを記号＋ｓｏｄを用いて、ｒ五＝
ｘｍｏｄｍｌ ・・・第１式の第１式で表わ
せば、ある正の整数の瓦いに素な関係にある正の整数ｍ
ｏ ＋ ｍ ｔ ＋ ｍ ｚ ＋ ・・・１ｍイに対
する剰余データＲ，，Ｒ，，Ｒ□・・・＋ Ｒａの組み
合わせでＲＮＳコードデータＤＩＩＯを表わして、Ｍ、
＝□ ・・・第３弐ｍ！ １ ” ＮＩ Ｍ！ ｌｌ０ｄ ｍ＝ ” ’
第４式の第２式、第３式および第４式で表わされる値Ｍ
。 Ｍ、およびＮ１から、 の第５式を解いて値Ｂのバイナリコードデータに復調す
ることができる。 上記デコーダ部６０は、このようにして得られるバイナ
リコードデータを変換テーブルデータとして書き込んだ
ＲＯＭによる変換テーブルを用いて構成することができ
る。 Ｄ 発明が解決しようとする課題 ところで、上述の第４図に示したディジタルフィルタ装
置において、ｎ−５で、各係数ｍ ａ ＋ ｍ ＋ ＋
ｍ １１ ｍ ３１ ｍ ４をｍｅ ＝７． ｍ＝ ＝
１１． ｍｇ ＝ １３、ｍｓ ＝１５．ｍ４−１６
とした場合を例として、バイナリコードデータＤ、とＲ
ＮＳコードデータＤ１１との対応関係を示すと、 第１表のように 示される。 このようにＲＮＳ方式を採用したディジタルフィルタ装
置では、バイナリコードデータＤ、が連続しているとき
にはＲＮＳコードデークＤえも連続的に変化している。 しかし、例えばバイナリコードデータＤ、の
〔０〕を表
わすＲＮＳコードデータＤえ 〔０００００）のいずれ
かの係数の剰余データが１になったときに表現されるバ
イナリコードデータＤ、は、第２表のようになってしま
う。 このように、ＲＮＳコードデータＤえは、いずれかの係
数ｍ ０１ ｍ １１ ｍ□ｍ２１ｍ４の系の剰余デー
タの値が１だけ変化した場合にも、対応するバイナリコ
ードデータＤ、の値が著しく変化する。 したがって、ＲＮＳ方式を採用したディジタルフィルタ
装置では、ある係数の系の信号が他の信号と短絡したり
、０やｌに縮退するような故障が１ビット発生しただけ
でデコード結果が本来の値から大きくかけ離れたものと
なる。そのため、ある係数の系に故障が発生した場合に
、どの係数の系のどの信号ビットで故障が発生している
のかを推定するのが困難であるという問題点がある。 そこで、本発明は、上述のようにＲＮＳ方式を採用した
ディジタルフィルタ装置におけるの問題点に鑑み、バイ
ナリコードで表わされた入力データを複数の係数で割っ
た余りの組み合わせで示すＲＮＳコードに変換して信号
処理を行うディジタル信号処理回路において、ある係数
の系の信号が他の信号と短絡したり、０や１に縮退する
ような故障が発生した場合に、その故障箇所を推定する
故障診断を可能にすることを目的とし、出力信号をアナ
ログ化した信号波形の観測により、どの係数の系のどの
信号ビットで故障が発生しているのかを推定できるよう
にしたディジタル信号処理回路を提供するものである。 Ｅ 課題を解決するための手段 上述の目的を遠戚するために、本発明は、バイナリコー
ドで表わされた入力データを複数の係数で割った余りの
組み合わせで示すＲＮＳコードに変換して信号処理を行
うディジタル信号処理回路において、入力データをＲＮ
Ｓコードに変換するＲＮＳエンコーダの入力端に、上記
入力データを上記ＲＮＳコードのいずれかの係数の倍数
に変換する入力変換手段を設けたものである。 Ｆ 作用 本発明に係るディジタル信号処理回路において、バイナ
リコードの入力データは、入力変換手段によりＲＮＳコ
ードのいずれかの係数ｒｒＪの倍数に変換される。この
人力変換手段で変換された入力データがＲＮＳエンコー
ダによりＲＮＳコードに変換される。このディジタル信
号処理回路では、入力データが上記ＲＮＳエンコーダの
入力側でＲＮＳコードのいずれかの係数ｍｉの倍数に変
換されることにより、上記ＲＮＳエンコーダの出力側の
係数ｍ１の系の出力が常にゼロになることで、上記入力
データとしてランプ波形データを用いると、上記係数ｍ
＋に応じた段差の階段状波形のバイナリコードに対応す
るＲＮＳコードデータが出力される。 Ｇ 実施例 以下、本発明の一実施例について図面を参照しながら詳
細に説明する。 なお、以下に説明する実施例は、互いに素な関係にある
正の整数ｍ ６ 、 ｍ １１ ｍ １１ ｍ ３ 、
ｍ ４を係数とするＲＮＳ方式のディジタルフィルタ
装置に本発明を適用して、ある係数の系の信号が他の信
号と短絡したり、Ｏやｌに縮退するような故障が発生し
た場合に、その故障箇所を推定する故障診断を可能にし
たものである。 本発明に係るディジタル信号処理回路は、第１図に示す
ように、バイナリコードデータＤｓおよび制御データＤ
ＣＴＬが入力される入力変換部１と、この入力変換部ｌ
の変換出力が供給されるエンコーダ部１０と、このエン
コーダ部１０のエンコード出力が供給されるフィルタ部
２０と、このフィルタ部２０の出力が供給されるデコー
ダ部３０とから槽底されている。 上記入力変換部ｌは、ＲＯＭによる変換テーブルを用い
て槽底されている。この入力変換部１に用いられる変換
テーブルは、入力信号として与えられる下位１０ピント
のバイナリコードデータＤ、と制御信号として与えられ
る上記５ビツトの制御データＤ ｃｙＬとを入力とする
１５ビツトの変換テーブルデータが書き込まれたＲＯＭ
により形成されている。 上記入力変換部ｌは、上記下位１０ビツトのバイナリコ
ードデータＤ、について、上記上位５ビツトのｆｌｉｌ
制御データＤ ＣＴＬで指定される次の（１１〜（６）
で示す２５−３２通りのモードの変換処理を上記変換テ
ーブルにより行う。 （１）ＤＳをそのままＳとする。 ・・・１通り（２
）Ｓをｍ８の倍数とする。 （ｉ＝ｏ、Ｌ ・・・ 、４） ・ ・ ・５通
り（３）Ｓをｍ、・ｍ、の倍数とする。 （ｔ、ｊ冨０，１．・・・、４、ｉ＋ｊ）・ １０通り （４）Ｓをｍ、・ｍ、・ｍ、の倍数とする。 （ｔ、ｊ、に＝Ｏ，Ｉｔ ・・・、４、ｉ−＃ｊ≠ｋ）
・１０通り （５）Ｓをｍ、・ｍＪ−ｍｋ−ｍＬの倍数とする。 （＋ ｌ Ｊ 、に＋ ｔ ＝ｏ ｒ １＋ ・・・
、４．１−ｆ−ｊ ｑｈ ｋｆ−１）
・ ・ ・５通り（６）Ｓをゼロにする。 （Ｓをｍ ｏ −ｍ １ｍ Ｖｍ ３・ｍ ｓの倍数と
する。）・ ・ ・１通り このように上記入力変換部１により変換された１０ビツ
トのバイナリコードデータＳが、上記エンコーダ部１０
に供給されている。 このエンコーダ部１０は、上記入力変換部１から供給さ
れる１０ビツトのバイナリコードデータＳをそれぞれ入
力とする５つのエンコーダ回路１１．１２，１３，１４
．１５により構成されている。これら各エンコーダ回路
１１ １２ １３゜１４．１５は、ＲＯＭによる変換チ
ー７゛ルを用いて構成されている。そして、上記エンコ
ーダ回路１１．１２，１３．１４−．１５に用いられる
変換テーブルは、バイナリコードデータについての上述
の互いに素な関係にある正の整数ｍ ｏ ｒ ｍ ＋
＋ ｍ ｘ ＋ｍ３．ｍ４を係数とするそれぞれ４ビツ
トの各剰余。 データＲ，，Ｒ，，Ｒ１，Ｒ３，Ｒ４が変換テーブルデ
ータとして書き込まれたＲＯＭにより形成されている。 このエンコーダ部１０に入力される上記バイナリコード
データＳは、上記変換テーブルを用いたエンコーダ回路
１１，１２，１３，１４．１５により上記係数ｍ ｏ
＋ ｍ ＋ ＋ ｍ ｚ ＋ ｍ ３１ ｍ ｓに対応
する各４ビツトの剰余データＲＯ＋ Ｒｌ＋ Ｒｚ、Ｒ
ｓ、Ｒ４に変換される。 そして、このエンコーダ部１０は、上記バイナリコード
データＳについて、上記エンコーダ回路１１．１２，１
３，１４．１５により得られる剰余データＲｏ、Ｒ＋、
Ｒｚ、Ｒ３，Ｒａ で示したＲＮＳコードデータＤ□＋
（Ｒｏ、Ｒ＋、Ｒｔ、Ｒ３，Ｒ４〕を出力する。 このエンコーダ部ＩＯから出力されるＲＮＳコードデー
タＤ□が、上記フィルタ部２ｏに供給されている。 このフィルタ部２０は、５個のディジタルフィルタ回路
２１，２２，２３，２４．２５により構成されている。 これら各ディジタルフィルタ回路２１．２２，２３，２
４．２５は、上記エンコーダ部１０から供給されるＲＮ
ＳコードデータＤ Ｒ１について、このＲＮＳコードデ
ータＤＩｌ＋を表わしている上記剰余データＲ，，Ｒ，
，Ｒ，，Ｒ，、Ｒ，毎すなわち上記係数ｍ ｏ ＋ ｍ
＋ ＋ ｍ ｚ ＋ ｍ ｚ ＋ ｍ ａ毎に所望の
同一のフィルタ特性を与えるｍｏｄｕｌｏ演算処理を行
うようになっている。なお、上記ディジタルフィルタ回
路２１は、上記係数ｍ０の剰余データＲ０について演算
処理を行う。上記ディジタルフィルタ回路２２は、上記
係数ｍ、の剰余データＲ１について演算処理を行う、上
記ディジタルフィルタ回路２３は、上記係数ｍ２の剰余
データＲ２について演算処理を行う。上記ディジタルフ
ィルタ回路２４は、上記係数ｍ、の剰余データＲ３につ
いて演算処理を行う、さらに、上記ディジタルフィルタ
回路２５は、上記係数ｍ４の剰余データＲ１について演
算処理を行う。 すなわち、このフィルタ部２０では、上記ＲＯ＋Ｒ，，
Ｒ，，Ｒ，，Ｒ，の組み合わせで表わされたＲＮＳコー
ドデータＤ□について、上記ディジタルフィルタ回路２
１，２２，２３，２４．２５が上記剰余データＲ０，Ｒ
１，Ｒｔ、Ｒ１，Ｒ４毎すなわち上記係数ｍｏ＋ｆｆｌ
＋＋ｍｚ＋ｍｓ＋ｍｓ毎に独立したｍｏｄｕｌｏ演算処
理を行うことにより、所望のフィルタ特性を与えた所望
のフィルタ特性を与えた各剰余データが上記ディジタル
フィルタ回路２１，２２，２３゜２４．２５により形成
される。 そして、このフィルタ部２０は、上記ディジタルフィル
タ回路２１，２２，２３，２４．２５により得られる各
剰余データの組み合わせで表わされるＲＮＳコードデー
タＤＲＯを出力する。 このエンコーダ部２０から出力されるＲＮＳコードデー
タＤＩＩＯが、上記フィルタ部３０に供給されている。 このデコーダ部３０は、ＲＯＭによる変換テーブルを用
いて構成されている。このデコーダ部３０に用いられる
変換テーブルは、ＲＮＳコードデータに対応するバイナ
リコードデータが変換テーブルデータとして書き込まれ
たＲＯＭにより形威されている。 そして、このデコーダ部３０は、上記フィルタ部２０か
ら供給されるＲＮＳコードデータＤ、。を上記変換テー
ブルにより１０ビツトのバイナリコードデータＤ。。７
に変換して出力する。 このように構成されたディジタルフィルタ装置は、入力
バイナリコードデータＤ３をそのまま変換処理済のバイ
ナリコードデータＳとして上記エンコーダ部１０に供給
する上記（１）のモードの制御データＤ ＣＴＬが上記
入力変換部１に与えられている状態では、正規のディジ
タルフィルタとして動作する。すなわち、正規の動作モ
ードである。 この正規の動作モードでは、上記エンコーダ部ＩＯによ
り上記バイナリコードデータＳすなわち人力バイナリコ
ードデータＤ、をその舌まＲＮＳコードデータＤ□に変
換する。そして、このＲＮＳコードデータＤ□に対して
所望のフィルタ特性を与えるｍｏｄｕｌｏ演算処理を上
記フィルタ部２０により行い、上記フィルタ部２０によ
る１ＩＩｏｄｕｌｏ演算処理済のＲＮＳコードデータＤ
え。を上記デコーダ部３０によりバイナリコードデータ
５ＱＬＩ丁に変換して出力する。 また、上記エンコーダ部ｌＯに供給するバイナリコード
データＳを上記各係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ｔ
＋ ｍ ｓｍ４のいずれかの倍数に変換する上記（２
）、 （３）、 （４）。 （５）、 （６）のモードの制御データＤＣＴＬが上記
入力変換部１に与えられている状態は、ある係数の系の
信号が他の信号と短絡したり、０や１に縮退するような
故障が発生した場合に、その故障箇所を推定する故障診
断モードとなる。この故障診断モードでは、次のような
故障診断処理を行うことができる。 すなわち、このディジタルフィルタ装置では、上記入力
変換部１により例えば係数ｍ。の倍数に変換されたバイ
ナリコードデータＳが上記エンコーダ部１０に供給され
ると、このエンコーダ部ｌＯは上記係数ｍ０のエンコー
ダ回路１１の出力がＲ，＝Ｏとなり、上記フィルタ部２
０の上記係数ｍ、のフィルタ回路２１の出力もゼロにな
り、上記デコーダ部３０から出力されるバイナリコード
データＤＱＵＴは上記係数ｍ０の倍数になる。 従って、上記入力変換部ｌに供給するバイナリコードデ
ータＤ、として第２図の（Ａ）に示すようなランプ波形
データを用いると、上記デコーダ部３０から出力される
バイナリコードデータＤＱＵＴは、第２図の（Ｂ）に示
すように、上記係数ｍ０に応した段差を有する階段波に
対応するものになる。 そして、例えば上記係数ｍ０の系の信号が他の信号と短
絡する故障やゼロに縮退している故障が発生している場
合に、上述の（１）の動作モードで上記入力変換部１を
作動させ、ランプ波形のバイナリコードデータＤ、を上
記入力変換部１を介してそのままバイナリコードデータ
Ｓとして上記エンコーダ部１０に供給すると、上記デコ
フダ部３０から出力されるバイナリコードデータ［）ｏ
ｕｔ は激しく乱れた波形を示す。これに対し、上記（
２）の故障診断モードで上記入力変換部１で作動させ、
上記バイナリコードデータＤ３を係数ｍ。の倍数に変換
してバイナリコードデータＳとして上記エンコーダ部１
０に供給すると、上記係数ｍ０の系の出力が強制的にゼ
ロになることにより、上記デコーダ部３０から出力され
るバイナリコードデータＩ）ｏｕｔはきれいな階段波を
示すものとなる。したがって、上記デコーダ部３０から
出力されるバイナリコードデータＤ。ｕｔで示される出
力波形について波形観測を行うことにより、上記係数ｍ
０の系に故障が発生していると推定することができる。 さらに、この係数ｍ０の系の信号ビットの波形観測を行
うことより、故障が発生している信号ビットを推定する
ことができる。 このような手続を上記係数ｍ Ｏ＋ ｍ １１ ｍ ２
１ ｍ、 ３ｍ、の多糸について行い、上記（１）の正
規の動作モードではある係数の系で乱れていた波形が上
記（２）の故ＩＩＩ診断モードできれいな階段波になっ
たとすれば、その係数の系に故障が発生していることに
なる。 また、上記信号の短絡や０への縮退等の故障が２つ以上
の係数の系に亘って発生している場合には、上記（１）
の正規の動作モードでは上記デコーダ部３０から出力さ
れるバイナリコードデータＩ）ｏｕアで示される出力波
形が乱れているのに対し、上記入力変換部ｌにより上記
（３）、 （４）、 （５）の故障診断モードで該当す
る係数の積の倍数に変換したバイナリコードデータＳを
上記エンコーダ部１０に供給することにより、上記デコ
ーダ部３０から出力されるバイナリコードデータＤ。Ｕ
Ｔがきれいな階段波を示すものとなるので、上記バイナ
リコードデータＤ。ＬＩ？で示される出力波形の波形観
測を行うことによって、故障が発生している係数の系を
推定することができる。 さらに、上記入力変換部１を上記（６）の故障診断モー
ドでさせ、バイナリコードデータＳをＳ−０として上記
エンコーダ部１０に供給することにより、ある係数の系
の信号が１に縮退している故障の発生を検出することが
できる。 すなわち、上記係数ｍ ６１ ｍ １ Ｈｍ １１ ｍ
２１ ｍ ４の各県が正常に動作していれば、上記デ
コーダ部３０から出力されるバイナリコードデータＩ）
ｏｕｔはＤｏｕｔ”’ｏとなるが、故障の発生によりい
ずれかの係数の系に１が立っていればり。ｕＴ≠０とな
るので、上記１が立っている信号ビットをオシロスコー
プ等で波形観察して見つければよい、また、上記デコー
ダ部３０から出力されるバイナリコードデータＤＯｕＴ
の値を上記各係数ｍ６１１７１１１ ｍ １１ ｍ ３
１ｍ４で割り算して、余りのある係数の系で上記故障が
発生していると推定することができる。 なお、一般にＲＮＳ方式のディジタルフィルタ装置にお
ける故障の発生は、ある１つ係数の系で発生する場合が
最も多く、複数の係数の系に跨がるような場合はその数
が多くなるほど頻度が低いと考えられるので、故障診断
モードの数を適宜に限定しても良い。例えば、（１）の
正規の動作モードと（２）と（６）の各故障診断モード
に限定することにより、上記入力変換部１を７通りの動
作モードとして３ビツトの制御データＤ、７．により制
御することができる。 ここで、上述の実施例では、上記入力変換部１とエンコ
ーダ部ｌＯとを個別のＲＯＭ変換テーブルで構成したが
、入力信号として与えられる１０ビツトのバイナリコー
ドデータＤ、を上位５ビツトと下位５ビツトに分けて各
係数ｍ １１１ ｉｌｌ １９ｍ ｚ Ｈｍ３１ｍ４毎
に入力変換処理を行い、ＲＮＳエンコード処理機能まで
含めたものとすることにより、ＲＯＭ容量を少なくする
ことができる。 この場合の１つの係数ｍ、の系の入力変換処理とＲＮＳ
エンコード処理を行う部分（以下、ｍ。 変換部という。）の構成を第３図に示しである。 なお、この第３図は、上記各係数ｍ Ｏ＋ ｍ ｌ ＋
ｍ ！ ＋ｍ３．ｍ、の系の１つを代表するｍ、変換
部を示したものである。 この第３図に示すｍｉ変換部は、入力信号として与えら
れる１０ビツトのバイナリコードデータＤ、が上位５ピ
ントと下位５ビツトに分けて与えられる上位ビット変換
処理回路１０１拳よび下位ビット変換処理回路１０２と
これら各変換処理回路１０１，１０２の変換出力が供給
されるエンコード出力段１０３とから構成されている。 上記上位ビット変換処理回路１０１は、ＲＯＭによる変
換テーブルが用いて構成されている。この上位ビット変
換処理回路１０１に用いられる変換テーブルは、入力信
号として与えられる１０ビツトのバイナリコードデータ
Ｄ３の上位５ビツトデータＤｕと５ビツトの制御データ
Ｄ ＣＴＬとを入力とする１０ビツトの変換テーブルデ
ータが書き込まれたＲＯＭにより形成されている。 そして、この上位ビット変換処理回路１０１は、上記上
位５ビツトデータＤｕについて、上記制御データＤ Ｃ
ＴＬにより指定される次の（１）〜（６）で示される２
’＝３２通りのモードで４ビツトの上位剰余データＤＩ
ｌｉに変換する処理を上記変換テーブルにより行う。 （１）上記上位５ビツトデータＤｕの値ＳＵに対し、Ｃ
ｕｔ＝ （Ｓｕ ｘ ２’ ） ｓｏｄ ｍ、 −−−
第６式の第６式で示される値ＣＵｔの上位剰余データＩ
）ｕｔとする。 ・・・１通り（２）Ｃ
旧をｍｌの倍数とする。 （ｓ −ｏ ＋ ｔ ＋ ・・・、４） ・ ・
・５通り（３）Ｃ旧をｍ五・ｍｊの倍数とする。 （１＋ Ｊ ”” Ｏ＋ １ ＋ ・・・、４、ｉ＃ｊ
）１０通り （４）Ｃｕ＝をｍ、・ｍＪ−ｍｋの倍数とする。 （ｌ＋ Ｊ ＋ ｋ ＝ Ｏｔ １ ＋ ・・・、４、
ｉ≠ｊ≠ｋ）・ ・ ・１０通り （５）Ｃｕ＋をｍ、・ｍｒｍｌｍｔの倍数とする。 （ｔ、ｊ、に、Ｉ＝０＋Ｌ ・・・ 、４、ｉ≠ｊ≠
に≠１） ・ ・ ・５通り（６）Ｃ□をゼ
ロにする。 （ＣＬＩｌをｍ ｏ−ｍ １ｍ ｚ ・ｍ ｚ ・ｍ
ｓの倍数とする。 ・ ・ ・ １通り このように上記ビット変換処理回路１０１で変換された
４ビツトの上位剰余データＤ ＩＩ ｉが、上記エンコ
ード出力段１０３に供給されている。 また、上記下位ビット変換処理回路１０２は、ＲＯＭに
よる変換テーブルを用いて構成されている。この下位ビ
ット変換処理回路１０２に用いられる変換テーブルは、
入力信号として与えられる１０ビツトのバイナリコード
データＤ、の下位５ビツトデータＤＬと５ビツトの制御
データＤＣＴＬとを入力とする１０ビツトの変換テーブ
ルデータが書き込まれたＲＯＭにより形成されている。 そして、この下位ビット変換処理回路１０２は、上記上
位５ビットデータＤ、について、上記制御データＤＩ４
Ｌにより指定される次の（１）〜（６）で示される２’
−３２通りのモードで４ビツトの下位剰余データＤＬｉ
に変換する処理を上記変換テーブルにより行う。 （１）上記下位５ビツトデータＤＬの値Ｓ、に対し、Ｃ
Ｌｔ−３Ｌ＋ｍｏｄ ｍｉ −−−第７式の第７
式で示される値ＣＬｉの下位剰余データＤＬｉとする。 ・・・１通り（２）０口をｍｉの倍数
とする。 （ｉ” ０ ＋ １ ＋ ・・・ 、４） ・
・ ・５通り（３）Ｃ１をｍ、・ｍ、の倍数とする。 （ｉ、ｊ＝ｏ、１．・・・、４、ｉ≠ｊ）１０通り （４）Ｃ１をｍ Ｈ’ ｍ ； ’ ｍ ｋの倍数とす
る。 （ｉ、ｊ、に＝（ＬＬ ・・・、４、ｉ＋ｊ≠ｋ）ｉ
≠ｊ≠ｋ） ・ ・ ・１０通り（５）Ｃｔ
ｔをｍ （−ｍ ） ・ｍ １ｍ １の倍数とする。 （＋ ＋ Ｊ ＋ ｋ ＋ ！ −０，１＋ ・・・
、４、ｉ≠ｊ−Ｉ−に≠１） ・ ・ ・
５通り（６）ｃ、、ｔをゼロにする。 （Ｃｃ＋をｍ＠−ｍ＋・ｍＶｍ３・ｍ４の倍数とする。 ・ ・ ・ １通り このように上記下位ビット変換処理回路１０２で変換さ
れた４ビツトの下位剰余データＤ、が、上記エンコード
出力段１０３に供給されている。 このエンコード出力段１０３は、ＲＯＭによる変換テー
ブルを用いて構成されている。このエンコード出力段１
０３に用いられる変換テーブルは、上記各変換処理回路
１０１．１０２から供給される上位剰余データＤｕｉお
よび下位剰余データＤＬ。 について、 Ｒｉ ”’ （ｃ、ｉ＋ Ｃｔｔ） １Ｉｌｏｄ ｍ４
・・、＋第８式の第８弐で示される値Ｒ，の剰余デー
タＤ、を出力する変換テーブルデータが書き込まれたＲ
ＯＭにより形成されている。 そして、上記エンコード出力段１０３から出力される剰
余データＤ、は、係数ｍｌのＲＮＳＮＳゴ ーデータとして、図示しないフィルタ部に供給される。 このように入力信号として与えられる１０ビツトのバイ
ナリコードデータＤ、を上位５ビツトと下位５ビツトに
分けて各係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ２１ ｍ
３ｍ４毎に入力変換処理を行い、エンコード処理機能ま
で含めたものとすると、１つの係数ｍｌについてのｍ、
変換部では、上記各変換処理回路１０１．１０２に用い
られる変換テーブルのデータ量が（２１Ｘ４）Ｘ２ビツ
トとなり、また、上記エンコード出力段１０３の変換テ
ーブルのデータ量が２’Ｘ４２ビツトとなる。従って、
５つの係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ２１ ｍ ３
１ ｍ ａの系でディジタルフィルタ装置を構成した場
合、 （（２”ｘ４）Ｘ２＋２’ Ｘ４２１ Ｘ５＝４６．０
８０ビツト の記憶容量のＲＯＭによる変換テーブルを用いて、前述
の第１図に示した実施例と同様な（１）の正規の動作モ
ードおよび（２）、 （３）、 （４Ｌ （６）、 （
６）の故障診断モードの動作に対応する入力変換処理お
よびＲＮＳエンコード処理を行うことができる。 なお、上述の第１図に示した実施例では、上記入力変換
部ｌに用いられる変換テーブルに２１Ｓ×１０ビツト、
エンコーダ部ＩＯに用いられる変換テーブルに２ ”Ｘ
４ Ｘ ５ビツトで合計３４８，１６０ビツトの記憶
容量のＲＯＭを必要とする。 Ｈ発明の効果 上述したように本発明に係るディジタル信号処理回路で
は、入力データをＲＮＳコードデータに変換するエンコ
ーダの人力段に設けた入力変換手段により入力データを
ＲＮＳコードのいずれかの係数ｍ、の倍数に変換する機
能を備えることにより、上記係数ｍ１の系の出力を強制
的にゼロにすることができるので、上記入力データとし
てランプ波形データを用いると上記係数ｍｌに応した段
差の階段状波形出力が得られる。したがって、このディ
ジタル信号処理回路では、ある係数の系の信号が他の信
号と短絡したり、０や１に縮退するような故障が発生し
た場合に、上記ランプ波形データを用いた入力データに
対する出力の波形観測を行い、上記入力変換手段の作動
状態と不作動状態とで比較することにより、どの係数の
系のどの信号ビットで故障が発生しているのかを推定す
ることができる。
わすＲＮＳコードデータＤえ 〔０００００）のいずれ
かの係数の剰余データが１になったときに表現されるバ
イナリコードデータＤ、は、第２表のようになってしま
う。 このように、ＲＮＳコードデータＤえは、いずれかの係
数ｍ ０１ ｍ １１ ｍ□ｍ２１ｍ４の系の剰余デー
タの値が１だけ変化した場合にも、対応するバイナリコ
ードデータＤ、の値が著しく変化する。 したがって、ＲＮＳ方式を採用したディジタルフィルタ
装置では、ある係数の系の信号が他の信号と短絡したり
、０やｌに縮退するような故障が１ビット発生しただけ
でデコード結果が本来の値から大きくかけ離れたものと
なる。そのため、ある係数の系に故障が発生した場合に
、どの係数の系のどの信号ビットで故障が発生している
のかを推定するのが困難であるという問題点がある。 そこで、本発明は、上述のようにＲＮＳ方式を採用した
ディジタルフィルタ装置におけるの問題点に鑑み、バイ
ナリコードで表わされた入力データを複数の係数で割っ
た余りの組み合わせで示すＲＮＳコードに変換して信号
処理を行うディジタル信号処理回路において、ある係数
の系の信号が他の信号と短絡したり、０や１に縮退する
ような故障が発生した場合に、その故障箇所を推定する
故障診断を可能にすることを目的とし、出力信号をアナ
ログ化した信号波形の観測により、どの係数の系のどの
信号ビットで故障が発生しているのかを推定できるよう
にしたディジタル信号処理回路を提供するものである。 Ｅ 課題を解決するための手段 上述の目的を遠戚するために、本発明は、バイナリコー
ドで表わされた入力データを複数の係数で割った余りの
組み合わせで示すＲＮＳコードに変換して信号処理を行
うディジタル信号処理回路において、入力データをＲＮ
Ｓコードに変換するＲＮＳエンコーダの入力端に、上記
入力データを上記ＲＮＳコードのいずれかの係数の倍数
に変換する入力変換手段を設けたものである。 Ｆ 作用 本発明に係るディジタル信号処理回路において、バイナ
リコードの入力データは、入力変換手段によりＲＮＳコ
ードのいずれかの係数ｒｒＪの倍数に変換される。この
人力変換手段で変換された入力データがＲＮＳエンコー
ダによりＲＮＳコードに変換される。このディジタル信
号処理回路では、入力データが上記ＲＮＳエンコーダの
入力側でＲＮＳコードのいずれかの係数ｍｉの倍数に変
換されることにより、上記ＲＮＳエンコーダの出力側の
係数ｍ１の系の出力が常にゼロになることで、上記入力
データとしてランプ波形データを用いると、上記係数ｍ
＋に応じた段差の階段状波形のバイナリコードに対応す
るＲＮＳコードデータが出力される。 Ｇ 実施例 以下、本発明の一実施例について図面を参照しながら詳
細に説明する。 なお、以下に説明する実施例は、互いに素な関係にある
正の整数ｍ ６ 、 ｍ １１ ｍ １１ ｍ ３ 、
ｍ ４を係数とするＲＮＳ方式のディジタルフィルタ
装置に本発明を適用して、ある係数の系の信号が他の信
号と短絡したり、Ｏやｌに縮退するような故障が発生し
た場合に、その故障箇所を推定する故障診断を可能にし
たものである。 本発明に係るディジタル信号処理回路は、第１図に示す
ように、バイナリコードデータＤｓおよび制御データＤ
ＣＴＬが入力される入力変換部１と、この入力変換部ｌ
の変換出力が供給されるエンコーダ部１０と、このエン
コーダ部１０のエンコード出力が供給されるフィルタ部
２０と、このフィルタ部２０の出力が供給されるデコー
ダ部３０とから槽底されている。 上記入力変換部ｌは、ＲＯＭによる変換テーブルを用い
て槽底されている。この入力変換部１に用いられる変換
テーブルは、入力信号として与えられる下位１０ピント
のバイナリコードデータＤ、と制御信号として与えられ
る上記５ビツトの制御データＤ ｃｙＬとを入力とする
１５ビツトの変換テーブルデータが書き込まれたＲＯＭ
により形成されている。 上記入力変換部ｌは、上記下位１０ビツトのバイナリコ
ードデータＤ、について、上記上位５ビツトのｆｌｉｌ
制御データＤ ＣＴＬで指定される次の（１１〜（６）
で示す２５−３２通りのモードの変換処理を上記変換テ
ーブルにより行う。 （１）ＤＳをそのままＳとする。 ・・・１通り（２
）Ｓをｍ８の倍数とする。 （ｉ＝ｏ、Ｌ ・・・ 、４） ・ ・ ・５通
り（３）Ｓをｍ、・ｍ、の倍数とする。 （ｔ、ｊ冨０，１．・・・、４、ｉ＋ｊ）・ １０通り （４）Ｓをｍ、・ｍ、・ｍ、の倍数とする。 （ｔ、ｊ、に＝Ｏ，Ｉｔ ・・・、４、ｉ−＃ｊ≠ｋ）
・１０通り （５）Ｓをｍ、・ｍＪ−ｍｋ−ｍＬの倍数とする。 （＋ ｌ Ｊ 、に＋ ｔ ＝ｏ ｒ １＋ ・・・
、４．１−ｆ−ｊ ｑｈ ｋｆ−１）
・ ・ ・５通り（６）Ｓをゼロにする。 （Ｓをｍ ｏ −ｍ １ｍ Ｖｍ ３・ｍ ｓの倍数と
する。）・ ・ ・１通り このように上記入力変換部１により変換された１０ビツ
トのバイナリコードデータＳが、上記エンコーダ部１０
に供給されている。 このエンコーダ部１０は、上記入力変換部１から供給さ
れる１０ビツトのバイナリコードデータＳをそれぞれ入
力とする５つのエンコーダ回路１１．１２，１３，１４
．１５により構成されている。これら各エンコーダ回路
１１ １２ １３゜１４．１５は、ＲＯＭによる変換チ
ー７゛ルを用いて構成されている。そして、上記エンコ
ーダ回路１１．１２，１３．１４−．１５に用いられる
変換テーブルは、バイナリコードデータについての上述
の互いに素な関係にある正の整数ｍ ｏ ｒ ｍ ＋
＋ ｍ ｘ ＋ｍ３．ｍ４を係数とするそれぞれ４ビツ
トの各剰余。 データＲ，，Ｒ，，Ｒ１，Ｒ３，Ｒ４が変換テーブルデ
ータとして書き込まれたＲＯＭにより形成されている。 このエンコーダ部１０に入力される上記バイナリコード
データＳは、上記変換テーブルを用いたエンコーダ回路
１１，１２，１３，１４．１５により上記係数ｍ ｏ
＋ ｍ ＋ ＋ ｍ ｚ ＋ ｍ ３１ ｍ ｓに対応
する各４ビツトの剰余データＲＯ＋ Ｒｌ＋ Ｒｚ、Ｒ
ｓ、Ｒ４に変換される。 そして、このエンコーダ部１０は、上記バイナリコード
データＳについて、上記エンコーダ回路１１．１２，１
３，１４．１５により得られる剰余データＲｏ、Ｒ＋、
Ｒｚ、Ｒ３，Ｒａ で示したＲＮＳコードデータＤ□＋
（Ｒｏ、Ｒ＋、Ｒｔ、Ｒ３，Ｒ４〕を出力する。 このエンコーダ部ＩＯから出力されるＲＮＳコードデー
タＤ□が、上記フィルタ部２ｏに供給されている。 このフィルタ部２０は、５個のディジタルフィルタ回路
２１，２２，２３，２４．２５により構成されている。 これら各ディジタルフィルタ回路２１．２２，２３，２
４．２５は、上記エンコーダ部１０から供給されるＲＮ
ＳコードデータＤ Ｒ１について、このＲＮＳコードデ
ータＤＩｌ＋を表わしている上記剰余データＲ，，Ｒ，
，Ｒ，，Ｒ，、Ｒ，毎すなわち上記係数ｍ ｏ ＋ ｍ
＋ ＋ ｍ ｚ ＋ ｍ ｚ ＋ ｍ ａ毎に所望の
同一のフィルタ特性を与えるｍｏｄｕｌｏ演算処理を行
うようになっている。なお、上記ディジタルフィルタ回
路２１は、上記係数ｍ０の剰余データＲ０について演算
処理を行う。上記ディジタルフィルタ回路２２は、上記
係数ｍ、の剰余データＲ１について演算処理を行う、上
記ディジタルフィルタ回路２３は、上記係数ｍ２の剰余
データＲ２について演算処理を行う。上記ディジタルフ
ィルタ回路２４は、上記係数ｍ、の剰余データＲ３につ
いて演算処理を行う、さらに、上記ディジタルフィルタ
回路２５は、上記係数ｍ４の剰余データＲ１について演
算処理を行う。 すなわち、このフィルタ部２０では、上記ＲＯ＋Ｒ，，
Ｒ，，Ｒ，，Ｒ，の組み合わせで表わされたＲＮＳコー
ドデータＤ□について、上記ディジタルフィルタ回路２
１，２２，２３，２４．２５が上記剰余データＲ０，Ｒ
１，Ｒｔ、Ｒ１，Ｒ４毎すなわち上記係数ｍｏ＋ｆｆｌ
＋＋ｍｚ＋ｍｓ＋ｍｓ毎に独立したｍｏｄｕｌｏ演算処
理を行うことにより、所望のフィルタ特性を与えた所望
のフィルタ特性を与えた各剰余データが上記ディジタル
フィルタ回路２１，２２，２３゜２４．２５により形成
される。 そして、このフィルタ部２０は、上記ディジタルフィル
タ回路２１，２２，２３，２４．２５により得られる各
剰余データの組み合わせで表わされるＲＮＳコードデー
タＤＲＯを出力する。 このエンコーダ部２０から出力されるＲＮＳコードデー
タＤＩＩＯが、上記フィルタ部３０に供給されている。 このデコーダ部３０は、ＲＯＭによる変換テーブルを用
いて構成されている。このデコーダ部３０に用いられる
変換テーブルは、ＲＮＳコードデータに対応するバイナ
リコードデータが変換テーブルデータとして書き込まれ
たＲＯＭにより形威されている。 そして、このデコーダ部３０は、上記フィルタ部２０か
ら供給されるＲＮＳコードデータＤ、。を上記変換テー
ブルにより１０ビツトのバイナリコードデータＤ。。７
に変換して出力する。 このように構成されたディジタルフィルタ装置は、入力
バイナリコードデータＤ３をそのまま変換処理済のバイ
ナリコードデータＳとして上記エンコーダ部１０に供給
する上記（１）のモードの制御データＤ ＣＴＬが上記
入力変換部１に与えられている状態では、正規のディジ
タルフィルタとして動作する。すなわち、正規の動作モ
ードである。 この正規の動作モードでは、上記エンコーダ部ＩＯによ
り上記バイナリコードデータＳすなわち人力バイナリコ
ードデータＤ、をその舌まＲＮＳコードデータＤ□に変
換する。そして、このＲＮＳコードデータＤ□に対して
所望のフィルタ特性を与えるｍｏｄｕｌｏ演算処理を上
記フィルタ部２０により行い、上記フィルタ部２０によ
る１ＩＩｏｄｕｌｏ演算処理済のＲＮＳコードデータＤ
え。を上記デコーダ部３０によりバイナリコードデータ
５ＱＬＩ丁に変換して出力する。 また、上記エンコーダ部ｌＯに供給するバイナリコード
データＳを上記各係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ｔ
＋ ｍ ｓｍ４のいずれかの倍数に変換する上記（２
）、 （３）、 （４）。 （５）、 （６）のモードの制御データＤＣＴＬが上記
入力変換部１に与えられている状態は、ある係数の系の
信号が他の信号と短絡したり、０や１に縮退するような
故障が発生した場合に、その故障箇所を推定する故障診
断モードとなる。この故障診断モードでは、次のような
故障診断処理を行うことができる。 すなわち、このディジタルフィルタ装置では、上記入力
変換部１により例えば係数ｍ。の倍数に変換されたバイ
ナリコードデータＳが上記エンコーダ部１０に供給され
ると、このエンコーダ部ｌＯは上記係数ｍ０のエンコー
ダ回路１１の出力がＲ，＝Ｏとなり、上記フィルタ部２
０の上記係数ｍ、のフィルタ回路２１の出力もゼロにな
り、上記デコーダ部３０から出力されるバイナリコード
データＤＱＵＴは上記係数ｍ０の倍数になる。 従って、上記入力変換部ｌに供給するバイナリコードデ
ータＤ、として第２図の（Ａ）に示すようなランプ波形
データを用いると、上記デコーダ部３０から出力される
バイナリコードデータＤＱＵＴは、第２図の（Ｂ）に示
すように、上記係数ｍ０に応した段差を有する階段波に
対応するものになる。 そして、例えば上記係数ｍ０の系の信号が他の信号と短
絡する故障やゼロに縮退している故障が発生している場
合に、上述の（１）の動作モードで上記入力変換部１を
作動させ、ランプ波形のバイナリコードデータＤ、を上
記入力変換部１を介してそのままバイナリコードデータ
Ｓとして上記エンコーダ部１０に供給すると、上記デコ
フダ部３０から出力されるバイナリコードデータ［）ｏ
ｕｔ は激しく乱れた波形を示す。これに対し、上記（
２）の故障診断モードで上記入力変換部１で作動させ、
上記バイナリコードデータＤ３を係数ｍ。の倍数に変換
してバイナリコードデータＳとして上記エンコーダ部１
０に供給すると、上記係数ｍ０の系の出力が強制的にゼ
ロになることにより、上記デコーダ部３０から出力され
るバイナリコードデータＩ）ｏｕｔはきれいな階段波を
示すものとなる。したがって、上記デコーダ部３０から
出力されるバイナリコードデータＤ。ｕｔで示される出
力波形について波形観測を行うことにより、上記係数ｍ
０の系に故障が発生していると推定することができる。 さらに、この係数ｍ０の系の信号ビットの波形観測を行
うことより、故障が発生している信号ビットを推定する
ことができる。 このような手続を上記係数ｍ Ｏ＋ ｍ １１ ｍ ２
１ ｍ、 ３ｍ、の多糸について行い、上記（１）の正
規の動作モードではある係数の系で乱れていた波形が上
記（２）の故ＩＩＩ診断モードできれいな階段波になっ
たとすれば、その係数の系に故障が発生していることに
なる。 また、上記信号の短絡や０への縮退等の故障が２つ以上
の係数の系に亘って発生している場合には、上記（１）
の正規の動作モードでは上記デコーダ部３０から出力さ
れるバイナリコードデータＩ）ｏｕアで示される出力波
形が乱れているのに対し、上記入力変換部ｌにより上記
（３）、 （４）、 （５）の故障診断モードで該当す
る係数の積の倍数に変換したバイナリコードデータＳを
上記エンコーダ部１０に供給することにより、上記デコ
ーダ部３０から出力されるバイナリコードデータＤ。Ｕ
Ｔがきれいな階段波を示すものとなるので、上記バイナ
リコードデータＤ。ＬＩ？で示される出力波形の波形観
測を行うことによって、故障が発生している係数の系を
推定することができる。 さらに、上記入力変換部１を上記（６）の故障診断モー
ドでさせ、バイナリコードデータＳをＳ−０として上記
エンコーダ部１０に供給することにより、ある係数の系
の信号が１に縮退している故障の発生を検出することが
できる。 すなわち、上記係数ｍ ６１ ｍ １ Ｈｍ １１ ｍ
２１ ｍ ４の各県が正常に動作していれば、上記デ
コーダ部３０から出力されるバイナリコードデータＩ）
ｏｕｔはＤｏｕｔ”’ｏとなるが、故障の発生によりい
ずれかの係数の系に１が立っていればり。ｕＴ≠０とな
るので、上記１が立っている信号ビットをオシロスコー
プ等で波形観察して見つければよい、また、上記デコー
ダ部３０から出力されるバイナリコードデータＤＯｕＴ
の値を上記各係数ｍ６１１７１１１ ｍ １１ ｍ ３
１ｍ４で割り算して、余りのある係数の系で上記故障が
発生していると推定することができる。 なお、一般にＲＮＳ方式のディジタルフィルタ装置にお
ける故障の発生は、ある１つ係数の系で発生する場合が
最も多く、複数の係数の系に跨がるような場合はその数
が多くなるほど頻度が低いと考えられるので、故障診断
モードの数を適宜に限定しても良い。例えば、（１）の
正規の動作モードと（２）と（６）の各故障診断モード
に限定することにより、上記入力変換部１を７通りの動
作モードとして３ビツトの制御データＤ、７．により制
御することができる。 ここで、上述の実施例では、上記入力変換部１とエンコ
ーダ部ｌＯとを個別のＲＯＭ変換テーブルで構成したが
、入力信号として与えられる１０ビツトのバイナリコー
ドデータＤ、を上位５ビツトと下位５ビツトに分けて各
係数ｍ １１１ ｉｌｌ １９ｍ ｚ Ｈｍ３１ｍ４毎
に入力変換処理を行い、ＲＮＳエンコード処理機能まで
含めたものとすることにより、ＲＯＭ容量を少なくする
ことができる。 この場合の１つの係数ｍ、の系の入力変換処理とＲＮＳ
エンコード処理を行う部分（以下、ｍ。 変換部という。）の構成を第３図に示しである。 なお、この第３図は、上記各係数ｍ Ｏ＋ ｍ ｌ ＋
ｍ ！ ＋ｍ３．ｍ、の系の１つを代表するｍ、変換
部を示したものである。 この第３図に示すｍｉ変換部は、入力信号として与えら
れる１０ビツトのバイナリコードデータＤ、が上位５ピ
ントと下位５ビツトに分けて与えられる上位ビット変換
処理回路１０１拳よび下位ビット変換処理回路１０２と
これら各変換処理回路１０１，１０２の変換出力が供給
されるエンコード出力段１０３とから構成されている。 上記上位ビット変換処理回路１０１は、ＲＯＭによる変
換テーブルが用いて構成されている。この上位ビット変
換処理回路１０１に用いられる変換テーブルは、入力信
号として与えられる１０ビツトのバイナリコードデータ
Ｄ３の上位５ビツトデータＤｕと５ビツトの制御データ
Ｄ ＣＴＬとを入力とする１０ビツトの変換テーブルデ
ータが書き込まれたＲＯＭにより形成されている。 そして、この上位ビット変換処理回路１０１は、上記上
位５ビツトデータＤｕについて、上記制御データＤ Ｃ
ＴＬにより指定される次の（１）〜（６）で示される２
’＝３２通りのモードで４ビツトの上位剰余データＤＩ
ｌｉに変換する処理を上記変換テーブルにより行う。 （１）上記上位５ビツトデータＤｕの値ＳＵに対し、Ｃ
ｕｔ＝ （Ｓｕ ｘ ２’ ） ｓｏｄ ｍ、 −−−
第６式の第６式で示される値ＣＵｔの上位剰余データＩ
）ｕｔとする。 ・・・１通り（２）Ｃ
旧をｍｌの倍数とする。 （ｓ −ｏ ＋ ｔ ＋ ・・・、４） ・ ・
・５通り（３）Ｃ旧をｍ五・ｍｊの倍数とする。 （１＋ Ｊ ”” Ｏ＋ １ ＋ ・・・、４、ｉ＃ｊ
）１０通り （４）Ｃｕ＝をｍ、・ｍＪ−ｍｋの倍数とする。 （ｌ＋ Ｊ ＋ ｋ ＝ Ｏｔ １ ＋ ・・・、４、
ｉ≠ｊ≠ｋ）・ ・ ・１０通り （５）Ｃｕ＋をｍ、・ｍｒｍｌｍｔの倍数とする。 （ｔ、ｊ、に、Ｉ＝０＋Ｌ ・・・ 、４、ｉ≠ｊ≠
に≠１） ・ ・ ・５通り（６）Ｃ□をゼ
ロにする。 （ＣＬＩｌをｍ ｏ−ｍ １ｍ ｚ ・ｍ ｚ ・ｍ
ｓの倍数とする。 ・ ・ ・ １通り このように上記ビット変換処理回路１０１で変換された
４ビツトの上位剰余データＤ ＩＩ ｉが、上記エンコ
ード出力段１０３に供給されている。 また、上記下位ビット変換処理回路１０２は、ＲＯＭに
よる変換テーブルを用いて構成されている。この下位ビ
ット変換処理回路１０２に用いられる変換テーブルは、
入力信号として与えられる１０ビツトのバイナリコード
データＤ、の下位５ビツトデータＤＬと５ビツトの制御
データＤＣＴＬとを入力とする１０ビツトの変換テーブ
ルデータが書き込まれたＲＯＭにより形成されている。 そして、この下位ビット変換処理回路１０２は、上記上
位５ビットデータＤ、について、上記制御データＤＩ４
Ｌにより指定される次の（１）〜（６）で示される２’
−３２通りのモードで４ビツトの下位剰余データＤＬｉ
に変換する処理を上記変換テーブルにより行う。 （１）上記下位５ビツトデータＤＬの値Ｓ、に対し、Ｃ
Ｌｔ−３Ｌ＋ｍｏｄ ｍｉ −−−第７式の第７
式で示される値ＣＬｉの下位剰余データＤＬｉとする。 ・・・１通り（２）０口をｍｉの倍数
とする。 （ｉ” ０ ＋ １ ＋ ・・・ 、４） ・
・ ・５通り（３）Ｃ１をｍ、・ｍ、の倍数とする。 （ｉ、ｊ＝ｏ、１．・・・、４、ｉ≠ｊ）１０通り （４）Ｃ１をｍ Ｈ’ ｍ ； ’ ｍ ｋの倍数とす
る。 （ｉ、ｊ、に＝（ＬＬ ・・・、４、ｉ＋ｊ≠ｋ）ｉ
≠ｊ≠ｋ） ・ ・ ・１０通り（５）Ｃｔ
ｔをｍ （−ｍ ） ・ｍ １ｍ １の倍数とする。 （＋ ＋ Ｊ ＋ ｋ ＋ ！ −０，１＋ ・・・
、４、ｉ≠ｊ−Ｉ−に≠１） ・ ・ ・
５通り（６）ｃ、、ｔをゼロにする。 （Ｃｃ＋をｍ＠−ｍ＋・ｍＶｍ３・ｍ４の倍数とする。 ・ ・ ・ １通り このように上記下位ビット変換処理回路１０２で変換さ
れた４ビツトの下位剰余データＤ、が、上記エンコード
出力段１０３に供給されている。 このエンコード出力段１０３は、ＲＯＭによる変換テー
ブルを用いて構成されている。このエンコード出力段１
０３に用いられる変換テーブルは、上記各変換処理回路
１０１．１０２から供給される上位剰余データＤｕｉお
よび下位剰余データＤＬ。 について、 Ｒｉ ”’ （ｃ、ｉ＋ Ｃｔｔ） １Ｉｌｏｄ ｍ４
・・、＋第８式の第８弐で示される値Ｒ，の剰余デー
タＤ、を出力する変換テーブルデータが書き込まれたＲ
ＯＭにより形成されている。 そして、上記エンコード出力段１０３から出力される剰
余データＤ、は、係数ｍｌのＲＮＳＮＳゴ ーデータとして、図示しないフィルタ部に供給される。 このように入力信号として与えられる１０ビツトのバイ
ナリコードデータＤ、を上位５ビツトと下位５ビツトに
分けて各係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ２１ ｍ
３ｍ４毎に入力変換処理を行い、エンコード処理機能ま
で含めたものとすると、１つの係数ｍｌについてのｍ、
変換部では、上記各変換処理回路１０１．１０２に用い
られる変換テーブルのデータ量が（２１Ｘ４）Ｘ２ビツ
トとなり、また、上記エンコード出力段１０３の変換テ
ーブルのデータ量が２’Ｘ４２ビツトとなる。従って、
５つの係数ｍ ｏ ＋ ｍ ＋ ＋ ｍ ２１ ｍ ３
１ ｍ ａの系でディジタルフィルタ装置を構成した場
合、 （（２”ｘ４）Ｘ２＋２’ Ｘ４２１ Ｘ５＝４６．０
８０ビツト の記憶容量のＲＯＭによる変換テーブルを用いて、前述
の第１図に示した実施例と同様な（１）の正規の動作モ
ードおよび（２）、 （３）、 （４Ｌ （６）、 （
６）の故障診断モードの動作に対応する入力変換処理お
よびＲＮＳエンコード処理を行うことができる。 なお、上述の第１図に示した実施例では、上記入力変換
部ｌに用いられる変換テーブルに２１Ｓ×１０ビツト、
エンコーダ部ＩＯに用いられる変換テーブルに２ ”Ｘ
４ Ｘ ５ビツトで合計３４８，１６０ビツトの記憶
容量のＲＯＭを必要とする。 Ｈ発明の効果 上述したように本発明に係るディジタル信号処理回路で
は、入力データをＲＮＳコードデータに変換するエンコ
ーダの人力段に設けた入力変換手段により入力データを
ＲＮＳコードのいずれかの係数ｍ、の倍数に変換する機
能を備えることにより、上記係数ｍ１の系の出力を強制
的にゼロにすることができるので、上記入力データとし
てランプ波形データを用いると上記係数ｍｌに応した段
差の階段状波形出力が得られる。したがって、このディ
ジタル信号処理回路では、ある係数の系の信号が他の信
号と短絡したり、０や１に縮退するような故障が発生し
た場合に、上記ランプ波形データを用いた入力データに
対する出力の波形観測を行い、上記入力変換手段の作動
状態と不作動状態とで比較することにより、どの係数の
系のどの信号ビットで故障が発生しているのかを推定す
ることができる。
第１図は本発明を適用したディジタルフィルタ装置の構
成を示すブロック図、第２図は上記ディジタルフィルタ
装置の故障診断モードの動作を説明するための波形図、
第３図は本発明に係るディジタル信号処理装置の他の実
施例の要部構成を示すブロック図である。 第４図は従来のディジタルフィルタ装置の構成を示すブ
ロック図である。 １ ・・・・・・入力変換部 １０ ・・・・・・エンコーダ部 ２０・・・・・・フィルタ部 ３０ ・・・・・・デコーダ部 ０１ ０２ ０３ 上位ビット変換処理回路 下位ビット変換処理回路 エンコード出力段
成を示すブロック図、第２図は上記ディジタルフィルタ
装置の故障診断モードの動作を説明するための波形図、
第３図は本発明に係るディジタル信号処理装置の他の実
施例の要部構成を示すブロック図である。 第４図は従来のディジタルフィルタ装置の構成を示すブ
ロック図である。 １ ・・・・・・入力変換部 １０ ・・・・・・エンコーダ部 ２０・・・・・・フィルタ部 ３０ ・・・・・・デコーダ部 ０１ ０２ ０３ 上位ビット変換処理回路 下位ビット変換処理回路 エンコード出力段
Claims (1)
- 【特許請求の範囲】 バイナリコードで表わされ入力データを複数の係数で
割った余りの組み合わせで示すＲＮＳコードに変換して
信号処理を行うディジタル信号処理回路において、 入力データをＲＮＳコードに変換するＲＮＳエンコーダ
の入力側に、上記入力データを上記ＲＮＳコードのいず
れかの係数の倍数に変換する入力変換手段を設けたこと
を特徴とするディジタル信号処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197593A JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
| US07/556,430 US5117383A (en) | 1989-07-29 | 1990-07-24 | Digital signal processing circuit using a residue number system |
| DE69032382T DE69032382T2 (de) | 1989-07-29 | 1990-07-27 | Digitale Signalverarbeitungsschaltung |
| EP90114488A EP0411504B1 (en) | 1989-07-29 | 1990-07-27 | Digital signal processing circuit |
| KR1019900011519A KR100248448B1 (ko) | 1989-07-29 | 1990-07-28 | 디지탈 신호 처리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197593A JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360509A true JPH0360509A (ja) | 1991-03-15 |
| JP2930325B2 JP2930325B2 (ja) | 1999-08-03 |
Family
ID=16377068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197593A Expired - Fee Related JP2930325B2 (ja) | 1989-07-29 | 1989-07-29 | ディジタル信号処理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5117383A (ja) |
| EP (1) | EP0411504B1 (ja) |
| JP (1) | JP2930325B2 (ja) |
| KR (1) | KR100248448B1 (ja) |
| DE (1) | DE69032382T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019537787A (ja) * | 2016-10-20 | 2019-12-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 動的に可変な精度計算 |
| WO2021124413A1 (ja) * | 2019-12-16 | 2021-06-24 | 三菱電機株式会社 | フィルタ装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5987487A (en) * | 1996-03-11 | 1999-11-16 | Cirrus Logic, Inc. | Methods and apparatus for the processing of digital signals |
| US5892632A (en) * | 1996-11-18 | 1999-04-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery |
| US7523151B1 (en) | 2000-05-12 | 2009-04-21 | The Athena Group, Inc. | Method and apparatus for performing computations using residue arithmetic |
| KR20020069591A (ko) * | 2001-02-26 | 2002-09-05 | 디브이테크놀로지 | 모듈로 머젠수 아날로그 디지트 병렬 승산기 및 그 기술의응용방법 |
| JP2008282178A (ja) * | 2007-05-09 | 2008-11-20 | Toshiba Corp | 産業用コントローラ |
| WO2013002727A1 (en) * | 2011-06-30 | 2013-01-03 | Nanyang Technological University | A system for rns based analoq-to-diqital conversion and inner product computation |
| US9026506B2 (en) * | 2012-04-02 | 2015-05-05 | University Of North Texas | System and method for multi-residue multivariate data compression |
| US9081608B2 (en) * | 2012-05-19 | 2015-07-14 | Digital System Research Inc. | Residue number arithmetic logic unit |
| US9712185B2 (en) * | 2012-05-19 | 2017-07-18 | Olsen Ip Reserve, Llc | System and method for improved fractional binary to fractional residue converter and multipler |
| IT201700008949A1 (it) * | 2017-01-27 | 2018-07-27 | St Microelectronics Srl | Procedimento di funzionamento di reti neurali, rete, apparecchiatura e prodotto informatico corrispondenti |
| US10387122B1 (en) | 2018-05-04 | 2019-08-20 | Olsen Ip Reserve, Llc | Residue number matrix multiplier |
| US10992314B2 (en) | 2019-01-21 | 2021-04-27 | Olsen Ip Reserve, Llc | Residue number systems and methods for arithmetic error detection and correction |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129208A (ja) * | 1984-06-21 | 1986-02-10 | テキサス インスツルメンツ インコ−ポレイテツド | 剰余数方式汎用デイジタルフイルタ |
| JPH01120111A (ja) * | 1987-11-02 | 1989-05-12 | Yokogawa Electric Corp | ディジタルフィルタ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1353213A (en) * | 1971-09-27 | 1974-05-15 | Rosemount Eng Co Ltd | Digital data processing equipment and to control systems using digital data processing |
| US4041284A (en) * | 1976-09-07 | 1977-08-09 | The United States Of America As Represented By The Secretary Of The Navy | Signal processing devices using residue class arithmetic |
| JPS56158525A (en) * | 1980-05-12 | 1981-12-07 | Nec Corp | Circulation type digital filter |
| GB2077008B (en) * | 1980-05-21 | 1985-02-06 | Slechta Jiri | Mathematical convergency in digital computers |
| US4589084A (en) * | 1983-05-16 | 1986-05-13 | Rca Corporation | Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals |
| SU1166116A1 (ru) * | 1984-01-13 | 1985-07-07 | Институт математики и механики АН КазССР | Устройство дл обнаружени ошибок в слабоарифметическом коде системы остаточных классов |
| US4598266A (en) * | 1984-09-24 | 1986-07-01 | Gte Communications Systems Corporation | Modulo adder |
| US4831576A (en) * | 1986-05-06 | 1989-05-16 | Yamaha Corporation | Multiplier circuit |
| US4949293A (en) * | 1987-09-25 | 1990-08-14 | Kabushiki Kaisha Toshiba | Method and apparatus for computing residue with respect to arbitrary modulus |
| JP2699358B2 (ja) * | 1987-11-12 | 1998-01-19 | ソニー株式会社 | デコーダ回路 |
| JPH0199325A (ja) * | 1987-10-12 | 1989-04-18 | Sony Corp | エンコーダ回路 |
| FR2622713A1 (fr) * | 1987-10-30 | 1989-05-05 | Thomson Csf | Circuit de calcul utilisant une arithmetique residuelle |
| US4910699A (en) * | 1988-08-18 | 1990-03-20 | The Boeing Company | Optical computer including parallel residue to binary conversion |
-
1989
- 1989-07-29 JP JP1197593A patent/JP2930325B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-24 US US07/556,430 patent/US5117383A/en not_active Expired - Lifetime
- 1990-07-27 EP EP90114488A patent/EP0411504B1/en not_active Expired - Lifetime
- 1990-07-27 DE DE69032382T patent/DE69032382T2/de not_active Expired - Fee Related
- 1990-07-28 KR KR1019900011519A patent/KR100248448B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129208A (ja) * | 1984-06-21 | 1986-02-10 | テキサス インスツルメンツ インコ−ポレイテツド | 剰余数方式汎用デイジタルフイルタ |
| JPH01120111A (ja) * | 1987-11-02 | 1989-05-12 | Yokogawa Electric Corp | ディジタルフィルタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019537787A (ja) * | 2016-10-20 | 2019-12-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 動的に可変な精度計算 |
| WO2021124413A1 (ja) * | 2019-12-16 | 2021-06-24 | 三菱電機株式会社 | フィルタ装置 |
| JPWO2021124413A1 (ja) * | 2019-12-16 | 2021-06-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0411504A2 (en) | 1991-02-06 |
| DE69032382T2 (de) | 1998-10-08 |
| DE69032382D1 (de) | 1998-07-16 |
| JP2930325B2 (ja) | 1999-08-03 |
| KR100248448B1 (ko) | 2000-03-15 |
| KR910003504A (ko) | 1991-02-27 |
| EP0411504A3 (en) | 1993-02-03 |
| EP0411504B1 (en) | 1998-06-10 |
| US5117383A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360509A (ja) | ディジタル信号処理回路 | |
| EP0154538A2 (en) | Parity and syndrome generation for error and correction in digital communication systems | |
| EP0899888A1 (en) | Coding and decoding methods and devices and equipment using them | |
| US6351569B1 (en) | Coding method, decoding method, coding device and decoding device | |
| EP0083127A1 (en) | System for transmitting television picture information using transform coding of subpictures | |
| WO2002073812A1 (fr) | Procede de codage de correction d'erreur, procede de decodage de correction d'erreur et appareils de codage et de decodage de correction d'erreur | |
| EP0172532B1 (en) | Waveform shaping apparatus | |
| JP2000341130A (ja) | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ | |
| JPS5916456B2 (ja) | デジタル差動位相変調装置 | |
| EP0353694A2 (de) | Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation | |
| US7133554B2 (en) | Method and apparatus for RGB color conversion that can be used in conjunction with lossless and lossy image compression | |
| US8107767B2 (en) | Data transform apparatus and control method thereof | |
| JPH0244583A (ja) | データ伝送装置 | |
| KR20180087847A (ko) | 디스플레이 스크린을 위한 경량 고품질 이미지 압축 방법 | |
| KR950009679B1 (ko) | 블럭의 형태로 전송되는 이산값 보정방법 | |
| JPH06292165A (ja) | デジタルデータ伝送方法 | |
| EP0470793B1 (en) | Digital signal orthogonal transformer apparatus | |
| JP3090236B2 (ja) | 画像信号の符号化／復号化装置 | |
| JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器／復号器システム | |
| JP2537178B2 (ja) | デ−タ処理装置 | |
| JPH1196030A (ja) | 有限体上の乗算方法及び乗算回路 | |
| JPH1023426A (ja) | 画像予測方法及び画像符号化方法 | |
| JPH02279033A (ja) | 画像伝送方法 | |
| JPH01208029A (ja) | 符号器及び復号器 | |
| KR20070069259A (ko) | 유한체 갈루아 필드 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |