JP2714128B2 - 符号伝送方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は符号伝送方法に関し、特に主情報符号に誤り
検出訂正検査符号を付加して伝送を行なう符号伝送方法
に関するものである。

［従来の技術］ 一般に、画像信号等の情報信号をデジタル化して記録
媒体等の伝送路へ伝送するシステムにおいては、その伝
送路に適した伝送符号に情報データを変換してから伝送
を行なう。

以下、この明細書においてはこの様な伝送装置の代表
例として、デジタルVTR等の磁気記録装置を例にとって
説明する。

通常この種の磁気記録装置においては、磁気記録系の
伝送特性により非常に低い周波数や直流成分の記録再生
を行なうことは困難である。そのため記録されるデジタ
ルデータを低周波成分の少ない記録符号に変換した後、
記録を行なうという操作が一般に行なわれる。

この低周波成分の抑圧のための変換符号化方式とし
て、従来、例えば８ビットのデータを９ビットのデータ
に変換する方式（８−９変換）等の冗長度を持つ変換符
号化方式が用いられてきた。しかしながら、この方式で
は冗長度が上がってしまうという欠点があり、データ量
の増加や高密度記録化に伴い、より少ない符号数での記
録再生が望まれる背景からも冗長度の上がらない符号化
方式が望まれている。

そこで、冗長度の上がらない方式として、例えばｎビ
ットのデータを同じｎビットのデータに変換するｎ−ｎ
マッピング符号化方式が考えられた。ｎ−ｎマッピング
符号化は入力された符号列の統計的な性質、例えば画像
情報であれば隣接する符号間の相関性が高いという性質
を利用して記録する符号系列の低周波成分の抑圧するも
のである。

この方式の一例としては、入力された信号を差分符号
化し、その差分符号が正負量子化レベルの零付近中に集
中するラプラス分布となることを利用して、出現頻度の
高い差分符号に対してCDS（Code word Didital Sum）の
小さい符号を割り当て、これによって変換後のマッピン
グ符号化された符号系列のDSV（Digital Sum Value）を
小さくしている。こうして記録する符号系列の低周波成
分が抑圧されるものであり、例えば、４ビットの差分符
号を４ビットの符号に変換する４−４マッピング符号化
方式などが挙げられる。

［発明が解決しようとする問題点］ ところで、マッピング符号化は上述の如く隣接符号間
に相関性を有する画像情報等の情報符号については符号
化された符号系列の低周波成分を抑圧することができる
が、符号間に相関性を持たない符号についてその低周波
成分を抑圧することができない。

例えば、符号誤りの検出や訂正を行なう誤り検出訂正
符号や、相関性を持たない付加情報を記録する符号系列
に付加挿入する場合には、その符号系列については低周
波成分の抑圧効果が充分に得られない。また、その結果
復号時の符号誤り率が増加してしまう結果となる。

以下、第４図を参照してこの点について更に説明す
る。第４図は記録する符号系列のフォーマットとしての
一般的なデータフレームの構成例を示す模式図であり、
図中情報データとして示す部分には上述のマッピング符
号化された情報符号系列が配置され、検査点として示す
部分には誤り検出訂正符号、例えばハミング符号やリー
ドソロモン符号等の検査点が配置される。更に、Sync.I
D等として示した部分には同期符号やID符号等の付加情
報符号として配置される。

ところが、第４図の様なデータフレームを構成した場
合、誤り検出訂正符号の検査点が連続する部分について
は符号間に相関性がないため、マッピング符号化するこ
とができず、第一符号の連続が発生しやすい状況にある
といえる。従って、この部分において低周波成分が発生
しやすく、記録する符号系列全体としてその低周波成分
が充分に抑圧されない結果となる。

この様な問題を解決する１つの方法として本出願人
は、誤り検出訂正符号等の付加情報符号を、記録する符
号系列内に分散配置する技術を提示した（特開昭62−30
436号参照）。この手法においては符号系列中において
低周波成分の発生原因となる符号を分散したので、復号
時の符号誤り率を大幅に小さくすることが可能になっ
た。ところで、この手法では、誤り検出訂正符号そのも
のの低周波成分自体は変化させていない。

本発明はこの様な背景化において、誤り検出訂正符号
そのものの低周波成分を抑圧することにより、符号化系
列の全体の低周波成分を抑圧することのできる新規な符
号化方法を提供することを目的とする。

［問題点を解決するための手段］ 斯かる目的下において、本発明によれば主情報符号に
誤り検出訂正検査符号を付加して伝送する方法であっ
て、前記誤り検出訂正検査符号の生成時の演算に用いる
符号グループ中に前記主情報以外の制御符号を含ませ、
演算された前記誤り検出訂正検査符号のビットパターン
を検出し、その検出結果に応じて前記制御符号の値を変
化せしめる方法が提示される。

また、本発明の好適なる実施態様としては、主情報符
号は低域成分が抑圧されるように符号化された符号とし
ている。

また、本発明の他の好適なる実施態様としては、各符
号グループに含まれる副情報符号中の端数ビットを制御
符号として用いている。

［作用］ 上述の如く構成することにより、伝送しようとする符
号系列中に誤り検出訂正符号の連続する部分が存在する
場合においても、符号系列の低周波成分を充分に抑圧す
ることができ、良好な符号伝送を行なうことが可能とな
った。

また、本発明の好適な実施例として示した様に、各符
号グループに含まれる副情報符号中の端数ビットを制御
符号として用いることにより冗長度を全く増加させるこ
となく上記作用効果が実現できる。

［実施例］ 以下、本発明の実施例について説明する。

第１図は本発明の符号伝送方法を適用した記録装置の
要部構成を示す図で、記録する符号系列の生成部を示し
ている。

本実施例では、誤り検出訂正符号として、ガロア体
（2⁸）上の既約多項式を生成多項式としたリードソロモ
ン符号の使用を想定しており、８ビットの符号を１シン
ボルとして扱うものとする。

また、記録する符号系列のフォーマットとしては第３
図に示すデータフレーム構成を想定する。即ち、第３図
から明らかなように１つのデータフレーム構成として
は、本来伝送しようとしている主情報記号Ｍシンボル
に、未使用のｌビット（ｌは８未満）を含むｎビット
（＝Ｎシンボル）の副情報符号と、誤り検出訂正符号と
してＫシンボル分のパリティビットを付加した構成とし
ている。

尚、上記副情報符号は同期符号（Sync）とID符号より
なる。ここで、ｌが８未満というのは、この未使用のｌ
ビットがシンボル単位で符号を取扱うに際し、本来の副
情報符号のビット数が８の倍数にならずその端数ビット
であることを示しており、この未使用ビットをダミー符
号として用いることにより符号系列の冗長度を全く増加
させることなく符号系列全体の低周波成分を抑圧するこ
とができる。つまり、副情報符号に含まれるID符号など
は所定のビット数が８ビットの整数倍にならず、シンボ
ル単位で符号を取扱う場合未使用のビットを生じること
が多い。本実施例では、これまで全く使用されていなか
ったこの端数ビットに注目し、誤り検出訂正符号の低周
波成分の抑圧を図るものである。

今、第１図においてマッピング符号化回路101には本
来伝送するべき主情報符号系列Diが入力され、同回路10
1においては、この入力された主情報符号系列Diの統計
的性質を利用した前述のマッピング符号化が行なわれ、
冗長度を全く増加することなく低周波成分の抑圧された
主情報符号系列に変換して出力する。

変換された主情報符号はメモリ102に入力され、第３
図に示すフォーマットに従って順次読み出されることに
なる。

一方、副情報符号である同期符号やID符号等は同期
（Sync）ID付加回路108によりデータフレーム中の所定
の位置に付加される。尚、誤り検出訂正符号としてのパ
リティビットは後述するパリティ計算回路等により生成
され、後段でデータフレーム中の所定の位置に挿入され
ることになる。又、ここで前述した副情報符号中の未使
用ビットは、パリティの計算の前段においては初期設定
値として例えばオール０の符号を挿入しておくものとす
る。

さて、未使用ビットに所定の初期設定値が代入された
状態において、副情報符号及び主情報符号は誤り検出訂
正符号のためのパリティ演算回路111,121,131、未使用
ビットを含むシンボルをラッチするためのIDラッチ105
及びメモリ103に供給される。

ここで、パリティ生成のための演算について説明す
る。今、パリティビットを生成するための符号、即ち主
情報符号Ｍシンボル及び副情報符号Ｎシンボルを、情報
＝（i₁,i₂,i₃・・・・・i_M+N）というベクトルで表わ
し、誤り検出 する。ここで、x₁〜x_Kがパリティビットに相当する。こ
の両者 は生成行列Ｇを用いて と表わすことができる。ここでＧは以下のごとき行列で
ある。

即ち、行列の乗算という演算によりパリティビットを
生成することになる。

第２図は、第１図中に示されているパリティ計算回路
111,121,131の一構成例を示す図である。生成行列ROM20
1には前述の生成行列の各計数Ｐ_1,1〜Ｐ_k,M＋Ｎが、情
報の各要素に対応したアドレスに記憶されており、ガ
ロア対乗算器202によって情報の各要素とそれに対応
したROM202の出力、即ち生成行列の各計数のガロア体乗
算が実施される。更に、ガロア体加算器203、及びＩシ
ンボル遅延回路により構成される回路によって積算さ
れ、前述の行列演算が実施される。ここで、ガロア体の
加算は各ビット如のEXOR（排他的論理和）によって実施
される。

上述の如き構成によって実現されるパリティ計算回路
111,121,131により生成された各パリティは、ラッチ11
2,122,132によりラッチされる。一方メモリ103において
はパリティ生成が終了するまで副情報符号及び主情報符
号を保持する。又、IDラッチ105においては、前述の未
使用ビットを変更する際に変更後の未使用ビットを含む
シンボルを発生するために、未使用ビットを含むシンボ
ルのみを保持するものである。

次に、前述した様に計算された各パリティは、ビット
パターン検出回路151に入力され、ビットパターンの検
出が行なわれる。そして、その検出されたビットパター
ンに基いて判定回路152においては、計算されているパ
リティが充分低周波成分の抑圧されたものであるか否か
を判定する。具体的には、パリティ部のDSVを計算し、
その絶対値が予め設定した閾値よりも小さいか否かを判
定すればよい。

そして、この絶対値が閾値より小さい場合には生成さ
れているパリティ符号部分が充分低周波成分の抑圧され
たものであると判断し、前述の未使用ビットを変更する
ことなく、且つ、生成されているパリティを夫々ラッチ
114,124,134にて夫々ラッチし、そのまま情報に付加
して出力する。

一方、DSVが前記閾値よりも大きい場合には、生成さ
れているパリティ符号部分が低周波成分を持つと判断
し、挿入データ発生回路153が前記未使用ビットを変更
するべく新たなｌビットのビットパターンを発生する。
そしてこの新たなビットパターンを前記未使用ビットと
して再度パリティを計算し、その新たなパリティのビッ
トパターンが低周波成分を持つか否かを判定回路152に
て再度判定する。そして、低周波成分が抑圧されたパタ
ーンのパリティが発生するまで上述の動作を繰り返す。

挿入データ発生回路153では、ｌビットの全てのビッ
トパターンを発生可能にしておく。この時の挿入データ
発生回路153によるｌビットのパターンの発生方法は単
純にカウンタより、順次全てのパターンを発生する構成
とすることもでき、また判定回路152の判別結果に応じ
て予め計算されたパターンを発生する構成とすることも
可能である。本実施例においては、未使用ビットの初期
値設定値をオール零のパターンに設定するので、上記変
更応はガロア体の加算により実現できる。

一方、パリティの修正に関しては、以下の如く実現で
きる。今、上記未使用ビットを含むシンボルが、情報
上のｊ番目のシンボル、即ちi_jであったと仮定すると、
前述のパリティ計算中においてこのi_jに関係する項の演
算のみをやり直せば良い。即ち、前述の生成行列中Ｐ
_1,j,P_2,j・・・・・Ｐ_K,jと情報i_jの未使用ビットのみ
の乗算を実施し、先に計算済の未使用ビットをオール零
とした場合の計算結果に各々加算すればよい。尚、情報
i_jの未使用ビットのみの乗算に際しては、情報i_jへの挿
入値の他のビットは０として乗算を行えばよい。

第１図におけるパリティROM154には、未使用ビットの
変更値を入力とし、その値に応じて上述の行列演算を行
った場合の結果が記憶されている。従って、このパリテ
ィROM154の出力を加算器113,123,133供給し、既に計算
済の未使用ビットがオール零の場合におけるパリティに
加算することによって、パリティの修正が実現できる。
このような操作によって再計算されたパリティは、再
度、ビットパターン検出回路151に入力され、前述した
ような判定〜修正動作を繰り返すことによって最適なパ
リティが選定される。

このとき、繰り返し計算の中で、今までよりも低周波
成分の少ないパリティのパターンが得られたときのみ、
そのパリティをラッチ114,124,134にてラッチし、同時
にそのときの挿入ビットパターンにより変更した前記未
使用ビットを含むシンボルについてもラッチ107にラッ
チする。このように構成することにより、最終的にはラ
ッチ114,124,134には最適パターンのパリティがラッチ
されていることになる。

ここで、前記未使用ビットが例えば４ビットの場合00
00以外のビットパターンを全て挿入し、これに応じた演
算を行ったとしてもわずか15回の計算で済み、この時得
られたパリティの中から最も低周波成分が抑圧されたパ
ターンを選定することは短時間で行うことができる。

尚、この場合最も低周波成分が抑圧されたパターンを
選択するのではなく、ある所定の閾値以下の低周波成分
を持つパリティが得られた段階で上記繰り返し演算処理
を打ち切り、そのときのパリティをラッチする構成とも
することができ、この場合においては更に演算時間を短
時間とすることができる。

また、判定回路152における低周波成分の抑圧状態の
判定方法としては、他に各パリティのCDS値の大きさ、
あるいは同一レベル（０又は１）の連続数のチェック、
あるいはそれらを合わせた条件判断等が考えられる。

上記の如きして決定された低周波成分の抑圧されたパ
リティ及び未使用ビットを挿入値に変更したシンボルは
夫々ラッチ107及び114,124,134にてラッチされ、第３図
に示すデータフォーマットに従ったタイミングで夫々出
力される他の情報i_a（ａ＝1,・・・Ｍ＋N,但しｊを徐
く）と合成されて出力される。尚、メモリ103はパリテ
ィ計算要する時間分、記憶データを遅延させる動作を行
うものとする。

以上の操作により、前述の未使用ビットに適当なビッ
トパターンを挿入し、パリティ部の低周波成分の抑圧を
図ることが可能となる。

尚、本実施例においては、パリティ数が３の場合の例
を示しているが、それに限定されるものではない。又、
ダミー符号を別途用意する構成とすることも可能であ
る。更に誤り検出訂正符号についてもリードソロモン符
号以外の符号に対して本発明を適用できるのも当然のこ
とである。

［発明の効果］ 以上説明した様に、本発明の符号伝送方法によれば、
伝送しようとする符号系列中に誤り検出訂正符号の連続
する部分が存在する場合においても、符号系列の低周波
成分を充分に抑圧することができ、良好な符号伝送を行
なうことが可能となった。

【図面の簡単な説明】

第１図は本発明の符号伝送方法を適用した記録装置の要
部構成を示す図、 第２図は、第１図中に示されているパリティ計算回路一
構成例を示す図、 第３図は第１図の構成により伝送される符号系列のデー
タフォーマットを示す図、 第４図は符号系列の一般的なデータフォーマットの構成
例を示す模式図である。 図中101はマッピング符号化回路、102,103はメモリ、10
4,105,107,112,114,122,124,132,134は夫々ラッチ、10
6,113,123,133は夫々加算器、111,121,131は夫々パリテ
ィ計算回路、151はビットパターン検出回路、152は判定
回路、153は挿入データ発生回路、154はパリティROMで
ある。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ａ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】主情報符号に誤り検出訂正検査符号を付加
   して伝送する方法であって、前記誤り検出訂正検査符号
   の生成時の演算に用いる符号グループ中に前記主情報符
   号以外の制御符号を含ませ、演算された前記誤り検出訂
   正検査符号のビットパターンを検出し、その検出結果に
   応じて前記制御符号の値を変化せしめることを特徴とす
   る符号伝送方法。
2. 【請求項２】前記主情報符号は低域成分が抑圧されるよ
   うに符号化された符号であることを特徴とする特許請求
   の範囲第（１）項記載の符号伝送方法。
3. 【請求項３】前記符号グループは前記主情報以外に前記
   主情報に係わる副情報を含み、前記制御符号は副情報符
   号中の端数ビットであることを特徴とする特許請求の範
   囲第（１）項記載の符号伝送方法。