[go: up one dir, main page]

JP2914308B2 - インターポーザー及び半導体デバイスの試験方法 - Google Patents

インターポーザー及び半導体デバイスの試験方法

Info

Publication number
JP2914308B2
JP2914308B2 JP18610296A JP18610296A JP2914308B2 JP 2914308 B2 JP2914308 B2 JP 2914308B2 JP 18610296 A JP18610296 A JP 18610296A JP 18610296 A JP18610296 A JP 18610296A JP 2914308 B2 JP2914308 B2 JP 2914308B2
Authority
JP
Japan
Prior art keywords
interposer
semiconductor device
pad
test
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18610296A
Other languages
English (en)
Other versions
JPH1032070A (ja
Inventor
典昭 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP18610296A priority Critical patent/JP2914308B2/ja
Priority to US08/892,767 priority patent/US6062873A/en
Publication of JPH1032070A publication Critical patent/JPH1032070A/ja
Application granted granted Critical
Publication of JP2914308B2 publication Critical patent/JP2914308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、インターポーザー
及び半導体デバイスの試験方法に関するものである。
【０００２】
【従来の技術】直接ボンディングパッドに半田のバンプ
を形成したフリップチップや、１ｍｍ以下のピッチのフ
ァインピッチボールグリットアレイ（以下、ＦＰ−ＢＧ
Ａ）用パッケージを試験するには、ピッチが狭く、従来
の金属製コンタクトピンを使用したソケットでは実現不
可能である。
【０００３】このような半導体デバイスに対しては、例
えば特開平５−２６７３９３号公報に示された方法があ
る。特開平５−２６７３９３号公報には、図３に示すよ
うに半導体デバイス１は、インターポーザー（中継板）
３に搭載し加熱し半田バンプ２を溶融させ、インターポ
ーザー３の上側パッド３ａに接続される。この状態で試
験用基板４の試験用パッド４ｃにインターポーザー３の
下側パッド３ｄを加圧し電気的導通が得られるようにし
て電気的試験を実施する方法が開示されている。
【０００４】また特開平６−８２５２１号公報に開示さ
れた方法では、図４に示すように半導体デバイス１のバ
ンプ２がスペーサ５の開口部に挿入され、試験基板４と
の間にエラストマ導電性ポリマー接続（ＥＣＰＩ）層６
が挾み込まれ、半導体デバイス１を上から加圧しスペー
サ５の下面から突出したバンプの下部にＥＣＰＩ層６内
の導電性粒子の鎖（カラム）６ａを介し試験用基板４上
の試験用パッド４ｃとの導通が得られている。
【０００５】
【発明が解決しようとする課題】上述した従来の図３に
示す方法では、製造工程内で半導体デバイス１をインタ
ーポーザー３に一旦半田実装した後にインターポーザー
３ごと電気的試験を実施する必要がある。また最終的に
フリップチップ状態で出荷する際には、インターポーザ
ーから半導体デバイス１をはがし、半田バンプを再リフ
ローして形状を整えて出荷する必要がある。
【０００６】以上のように製造工程が従来のプラスチッ
クＱＦＰ等に比較し極めて複雑になり、コストアップは
避けられないという欠点がある。フリップチップのよう
に高価なデバイスでは容認されてもＦＰ−ＢＧＡのよう
に低価格なデバイスには採用できないプロセスである。
【０００７】また、図４に示す従来の方法では、金属導
体粒子が鎖状に連結されたカラム６ａは、導体粒子間接
触抵抗が粒子の数だけ直列に接続されたことになり、数
百ｍΩから数Ωの接触抵抗がある。したがって、大電流
を流すと、ＥＣＰＩ層６が発熱しエラストマの弾性が失
われたり、高温での寿命が著しく短い。また、スペーサ
５の開口部にバンプ２を位置合わせし挿入しようとする
と、挿入精度が要求され画像認識が必要になる。以上の
ようにスペーサとＥＣＰＩ層を使用した試験方法でも、
電気的特性が悪くなる，耐熱性が悪い，高価な設備が必
要となる等の欠点がある。
【０００８】本発明の目的は、電気的特性を良好に保
ち、かつ簡易に電気的導通を得るインターポーザー及び
半導体デバイスの試験方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るインターポーザーは、半導体デバイス
と試験用基板とを加圧して電気的導通を得るために、前
記半導体デバイスと前記試験用基板との間に介在するイ
ンターポーザーにおいて、 前記半導体デバイスは突出し
た電極を有し、前記試験用基板は電気的試験用回路が形
成され、かつ前記電極に対応した位置にバンプを有して
おり、前記インターポーザーには、前記電極及び前記バ
ンプに対応した位置にスルーホールが設けられ、前記ス
ルーホール内に金属導体を埋め込んでパッドを形成して
おり、前記パッドは、前記電極及び前記バンプの直径よ
りも大きい直径を持ち、前記パッドの表面は平担であ
る。
【００１０】また前記インターポーザーのスルーホール
はテーパ状で、前記スルーホールの途中まで金属導体を
埋め込んでパッドを形成したものである。
【００１１】また本発明に係るインターポーザーは、半
導体デバイスと試験用基板とを加圧して電気的導通を得
るために、前記半導体デバイスと前記試験用基板との間
に介在するインターポーザーにおいて、 前記半導体デバ
イスは突出した電極を有し、前記試験用基板は電気的試
験用回路が形成され、かつ前記電極に対応した位置にバ
ンプを有しており、前記インターポーザーには、前記電
極及び前記バンプに対応した位置に複数のスルーホール
が設けられ、前記スルーホールに埋め込んだ複数の金属
導体の集合からなるパッドが形成されており、前記パッ
ドが形成された領域は、前記電極及び前記バンプの領域
よりも大きいものである。
【００１２】また本発明に係る半導体デバイスの試験方
法は、半導体デバイスと試験用基板との間にインターポ
ーザーを介在させて行う半導体デバイスの試験方法にお
いて、前記半導体デバイスの突出した電極と前記インタ
ーポーザーのパッドと前記試験用基板のバンプが当たる
ように位置合わせし、前記半導体デバイスを前記試験用
基板側に加圧し、前記半導体デバイスの電気的特性を請
求項１〜３のいずれか１つに記載されたインターポーザ
ーを介して測定するものである。
【００１３】
【００１４】
【００１５】
【００１６】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【００１７】（実施形態１）図１（Ａ）は、本発明の実
施形態１を説明するための断面図である。
【００１８】図において、ＦＰ−ＰＧＡパッケージの場
合、半導体デバイス１は、下面に半田ボール２を有して
いる。半田ボール２は、チップサイズと同等程度の大き
さの範囲内に複数形成されている。半田ボール２のサイ
ズは例えばφ０．２ｍｍであり、隣接する半田ボール２
間のボールピッチは、０．５ｍｍであり、狭ピッチとな
っている。
【００１９】インターポーザー３は、ポリイミド等の材
質からなる耐熱性の２５μｍ程度と薄いフレキシブル絶
縁シート３ｃからなり、シート３ｃにデバイス１の半田
ボール２に対応させた複数のスルーホール３ｂが設けら
れている。スルーホール３ｂは、デバイス１の半田ボー
ル２の径より十分大きく、例えばφ０．３５ｍｍ程度に
しスルーホール３ｂ内にはＣｕ等の金属導体を埋め込み
両面にパッドを形成し、メッキ処理をしておく。
【００２０】試験用基板４は、インターポーザー３と同
様に半田ボール２に対応した位置にスルーホールを設
け、スルーホール内に金属導体を埋め込んでおくが、ス
ルーホールサイズはスルーホール間に配線を通すため、
φ０．１ｍｍ以下と小さくし、インターポーザー３側に
は僅かに突出したバンプ４ｂを形成する。また試験基板
４には、スルーホールから引き出され試験用設備に接続
される試験用回路配線４ｂが形成されている。
【００２１】半導体デバイス１の電気的特性を測定する
には、まず試験用基板４のバンプ４ａとインターポーザ
ー３のパッド３ａを位置合わせし試験用基板４上にイン
ターポーザー３を重ね試験工程に準備しておく。
【００２２】試験工程では半田ボール２の形成された半
導体デバイス１をインターポーザー３の表面側パッド３
ａに半田バンプ２が当たるように機械的に位置合わせ
し、半導体デバイス１の上面から図示しない加圧機構で
インターポーザー３を介し試験用基板側に加圧させる。
以上によりデバイス１の半田ボール２と試験用基板４の
バンプ４ｂとの電気的導通がインターポーザー３を介し
て得られ、デバイスの試験が可能となる。
【００２３】（実施形態２）図１（Ｂ）は、本発明の実
施形態２を説明する断面図である。本実施形態２では、
インターポーザー３の構造が実施形態１とは異なり、イ
ンターポーザー３の絶縁シート３ｃは１００μｍ程度と
比較的厚く、テーパ状のスルーホール３ｂが設けられ、
埋め込み金属導体層をスルーホール３ｂの途中まで埋め
込んでいる。この構造にすることにより、半田ボール２
が確実にインターポーザー３のパッド３ａに落とし込
め、デバイスの位置合わせを容易に実現できるという利
点がある。
【００２４】（実施形態３）図１（Ｃ）は、本発明の実
施形態３を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
【００２５】実施形態３では、半導体デバイス１の１個
あたりの半田ボール２の位置に対応してインターポーザ
ー３の位置に複数の小径スルーホールを配置してパッド
３ａを設け、複数のパッド３ａを試験用基板側のパッド
でショートした構造になっている。この構造にすること
によりパッド表面３ａは小さな近接したバンプにより凸
凹状になり、デバイス１の半田ボール２と多点で接触す
ることになり、少ない荷重で良好な接触抵抗を得ること
ができるという利点がある。
【００２６】（実施形態４）図１（Ｄ）は、本発明の実
施形態４を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
【００２７】実施形態４では、実施形態３と同様の効果
を狙ったものであり、パッド３ａの表面を化学的に粗化
し、デバイス１の半田ボール２の表面に酸化膜がある場
合でも、容易に酸化膜を破って少ない荷重で良好な接触
を得ることができるという利点がある。図示しないが、
実施形態４に示したバンプ表面処理を実施形態１のイン
ターポーザーに適用することも可能である。
【００２８】（実施形態５）図２は、本発明の実施形態
５を説明する断面図である。図１のインターポーザー及
び試験用基板と基本的に同じ構造のものを従来のＱＦＰ
等のソケットに適用した構造となっている。
【００２９】実施形態５では、試験用基板４は、実施形
態１のインターポーザー３と同じ材質のフレキシブル基
板からなるものであり、試験用回路は、スルーホールか
らソケットコンタクトピン１４への引出用のものと、ソ
ケットコンタクトピンへのピッチ変換用のもののみを形
成する。またフレキシブル基板の下面には、外部接続用
のテストパッド４ｃが形成され、ソケット本体１０に埋
め込まれたコンタクトピン１４に圧接される。フレキシ
ブル基板４の下には、シート状のエラストマ７が備えら
れ押し上げ台８とともにバネ９でインターポーザー３と
フレキシブル基板４を半田ボール２に押し付けている。
エラストマ７はインターポーザー３，フレキシブル基板
４を介し半田ボール２のコプラナリティを吸収し、半田
ボール２に適切な荷重がかかるように働く。
【００３０】インターポーザー３上には、機械的にデバ
イス外形で位置決めするためのデバイス位置決め台１１
がある。ヒンジ側シャフト１３によりソケット本体１０
に取り付けられた蓋１２は、デバイス１をソケットに挿
入した後に閉じ、ストッパ１５によりソケット本体１０
に固定する。
【００３１】以上のようにして半導体デバイス１にバネ
９で決まる荷重が加えられ、デバイス１の半田ボール２
とコンタクトピン１４の電気的導通が得られる。インタ
ーポーザーの構造には、実施形態２〜４の構造を適用す
ることも可能である。
【００３２】
【発明の効果】以上説明したように本発明によれば、フ
リップチップやＦＰ−ＢＧＡ等の半導体デバイスに対し
てもインターポーザーに一旦半田実装した後に電気的試
験を実施、後でインターポーザーから半導体デバイスを
はがし半田バンプを再リフローを実施する等の複雑な工
程が不要になり、低コストな試験方法を実現できる。ま
た、スペーサとＥＣＰＩ層を使用した試験方法と比較し
ても、耐熱性に優れ、電気的特性を良好に保つことがで
きる。
【００３３】さらに、例えば半導体デバイスがもつ半田
ボールの外形寸法精度が±０．１ｍｍあってもインター
ポーザーのパッド径をφ０．３５ｍｍと大きくしている
ため、画像認識を用いない機械的位置決めでも十分ソケ
ットへのデバイスの挿入抜去を行うことができ、安価な
設備を使用できタクトタイムも向上できる。
【００３４】また、ソケットの接触パッドには長期間の
使用によりデバイスの半田ボールから半田が転写し酸化
するために接触抵抗が大きくなるが、本発明のＩＣソケ
ットではインターポーザーの交換だけを簡単にでき、ラ
ンニングコストを低減できるという効果がある。
【図面の簡単な説明】
【図１】（Ａ）は、本発明の実施形態１を示すインター
ポーザーと試験用基板の断面図、（Ｂ）は、本発明の実
施形態２を示すインターポーザーと試験用基板の断面
図、（Ｃ）は、本発明の実施形態３を示すインターポー
ザーのスルーホール部拡大断面図、（Ｄ）は、本発明の
実施形態４を示すインターポーザーのスルーホール部拡
大断面図である。
【図２】本発明の実施形態５を示すＩＣソケットの断面
図である。
【図３】従来例を示すインターポーザーと試験用基板の
断面図である。
【図４】他の従来例を示す断面図である。
【符号の説明】
１ 半導体デバイス ２ 半田ボール又は半田バンプ ３ インターポーザー ３ａ 上側パッド ３ｂ 金属導体埋め込みスルーホール ３ｃ 絶縁シート ３ｄ 下側パッド ４ 試験用基板又はフレキシブル基板 ４ａ 上側バンプ ４ｂ 試験用回路又は引き出し配線 ４ｃ 外部接続用テストパッド ５ スペーサ ６ ＥＣＰＩ層 ６ａ カラム ７ エラストマ ８ 押し上げ台 ９ バネ １０ ソケット本体 １１ デバイス位置決め台 １２ ソケット蓋 １３ ヒンジ側シャフト １４ コンタクトピン １５ ストッパ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体デバイスと試験用基板とを加圧し
    て電気的導通を得るために、前記半導体デバイスと前記
    試験用基板との間に介在するインターポーザーにおい
    て、 前記半導体デバイスは突出した電極を有し、前記試験用
    基板は電気的試験用回路が形成され、かつ前記電極に対
    応した位置にバンプを有しており、前記インターポーザ
    ーには、前記電極及び前記バンプに対応した位置にスル
    ーホールが設けられ、前記スルーホール内に金属導体を
    埋め込んでパッドを形成しており、前記パッドは、前記
    電極及び前記バンプの直径よりも大きい直径を持ち、前
    記パッドの表面は平担であることを特徴とするインター
    ポーザー。
  2. 【請求項２】 前記インターポーザーのスルーホールは
    テーパ状で、前記スルーホールの途中まで金属導体を埋
    め込んでパッドを形成したものであることを特徴とする
    請求項１に記載のインターポーザー。
  3. 【請求項３】 半導体デバイスと試験用基板とを加圧し
    て電気的導通を得るために、前記半導体デバイスと前記
    試験用基板との間に介在するインターポーザーにおい
    て、 前記半導体デバイスは突出した電極を有し、前記試験用
    基板は電気的試験用回路が形成され、かつ前記電極に対
    応した位置にバンプを有しており、前記インターポーザ
    ーには、前記電極及び前記バンプに対応した位置に複数
    のスルーホールが設けられ、前記スルーホールに埋め込
    んだ複数の金属導体の集合からなるパッドが形成されて
    おり、前記パッドが形成された領域は、前記電極及び前
    記バンプの領域よりも大きいことを特徴とするインター
    ポーザー。
  4. 【請求項４】 半導体デバイスと試験用基板との間にイ
    ンターポーザーを介在させて行う半導体デバイスの試験
    方法において、 前記半導体デバイスの突出した電極と前記インターポー
    ザーのパッドと前記試験用基板のバンプが当たるように
    位置合わせし、前記半導体デバイスを前記試験用基板側
    に加圧し、前記半導体デバイスの電気的特性を請求項１
    〜３のいずれか１つに記載されたインターポーザーを介
    して測定することを特徴とする半導体デバイスの試験方
    法。
JP18610296A 1996-07-16 1996-07-16 インターポーザー及び半導体デバイスの試験方法 Expired - Fee Related JP2914308B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18610296A JP2914308B2 (ja) 1996-07-16 1996-07-16 インターポーザー及び半導体デバイスの試験方法
US08/892,767 US6062873A (en) 1996-07-16 1997-07-15 Socket for chip package test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18610296A JP2914308B2 (ja) 1996-07-16 1996-07-16 インターポーザー及び半導体デバイスの試験方法

Publications (2)

Publication Number Publication Date
JPH1032070A JPH1032070A (ja) 1998-02-03
JP2914308B2 true JP2914308B2 (ja) 1999-06-28

Family

ID=16182406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18610296A Expired - Fee Related JP2914308B2 (ja) 1996-07-16 1996-07-16 インターポーザー及び半導体デバイスの試験方法

Country Status (2)

Country Link
US (1) US6062873A (ja)
JP (1) JP2914308B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915720B2 (en) 2006-01-06 2011-03-29 Fujitsu Semiconductor Limited Semiconductor integrated circuit device and test method thereof

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578581B2 (ja) * 1997-02-28 2004-10-20 富士通株式会社 ベアチップの実装構造および実装方法およびそれに用いるインターポーザ
US6293808B1 (en) 1999-09-30 2001-09-25 Ngk Insulators, Ltd. Contact sheet
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット
JP3453526B2 (ja) 1998-09-29 2003-10-06 株式会社日立製作所 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法
US6300781B1 (en) * 1998-10-30 2001-10-09 St Assembly Test Services Pte Ltd Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system
TW465060B (en) * 1998-12-23 2001-11-21 Mirae Corp Wafer formed with CSP device and test socket of BGA device
US6369595B1 (en) * 1999-01-21 2002-04-09 Micron Technology, Inc. CSP BGA test socket with insert and method
US6426642B1 (en) 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
TW432752B (en) * 1999-07-15 2001-05-01 Urex Prec Inc Modular integrated circuit socket
US6474997B1 (en) 1999-09-30 2002-11-05 Ngk Insulators, Ltd. Contact sheet
JP2001133514A (ja) * 1999-11-05 2001-05-18 Mitsubishi Electric Corp Ｄｕｔボード及びそれを用いるテスト方法
US6383005B2 (en) * 1999-12-07 2002-05-07 Urex Precision, Inc. Integrated circuit socket with contact pad
US6392887B1 (en) * 1999-12-14 2002-05-21 Intel Corporation PLGA-BGA socket using elastomer connectors
JP2001281296A (ja) * 2000-03-30 2001-10-10 Nec Corp 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置
US6846115B1 (en) 2001-01-29 2005-01-25 Jds Uniphase Corporation Methods, apparatus, and systems of fiber optic modules, elastomeric connections, and retention mechanisms therefor
SG100654A1 (en) * 2001-03-23 2003-12-26 Urex Prec Inc Integrated circuit socket with contact pad
US6433565B1 (en) * 2001-05-01 2002-08-13 Lsi Logic Corporation Test fixture for flip chip ball grid array circuits
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
US6776623B1 (en) * 2001-06-11 2004-08-17 Picolight Incorporated Transceiver mounting adapters
JP2003272788A (ja) * 2002-03-19 2003-09-26 Enplas Corp 電気部品用ソケット
US6910898B2 (en) * 2002-07-09 2005-06-28 Yamaichi Electronics Co., Ltd. Socket for semiconductor device
JP3996045B2 (ja) * 2002-11-29 2007-10-24 株式会社ルネサステクノロジ 半導体装置
SG124273A1 (en) * 2004-03-08 2006-08-30 Tan Yin Leong Non-abrasive electrical test contact
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6946859B2 (en) * 2003-03-12 2005-09-20 Celerity Research, Inc. Probe structures using clamped substrates with compliant interconnectors
TWI223711B (en) * 2003-08-22 2004-11-11 Advanced Semiconductor Eng Test apparatus for semiconductor package
DE20316644U1 (de) * 2003-10-29 2005-03-10 Fan, Wei-Fang, Jwu Beei Verbesserter Sockel für modularen integrierten Schaltkreis
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7642791B2 (en) * 2003-11-07 2010-01-05 Intel Corporation Electronic component/interface interposer
EP1714354A1 (en) * 2004-02-05 2006-10-25 Koninklijke Philips Electronics N.V. A system for detachably connecting a large number of signal lines of two components
US7316573B2 (en) * 2004-10-25 2008-01-08 Intel Corporation Protected socket for integrated circuit devices
KR101004296B1 (ko) 2008-07-07 2010-12-28 주식회사 아이에스시테크놀러지 전도성 와이어를 가진 테스트 소켓
JP2013079860A (ja) * 2011-10-04 2013-05-02 Advantest Corp ソケット及び電子部品試験装置
JP5718203B2 (ja) * 2011-10-05 2015-05-13 富士通コンポーネント株式会社 ソケット用モジュール及びソケット
TWI441358B (zh) * 2012-01-12 2014-06-11 Lextar Electronics Corp 晶片封裝結構及其製造方法
JP2013206707A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 実装用アダプタ、プリント基板及びその製造方法
US9742091B2 (en) * 2014-04-11 2017-08-22 R&D Sockets, Inc. Method and structure for conductive elastomeric pin arrays using solder interconnects and a non-conductive medium
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
US10886653B2 (en) 2018-05-08 2021-01-05 R&D Sockets, Inc Method and structure for conductive elastomeric pin arrays using conductive elastomeric interconnects and/or metal caps through a hole or an opening in a non-conductive medium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715793B2 (ja) * 1992-03-19 1998-02-18 日本電気株式会社 半導体装置及びその製造方法
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5702255A (en) * 1995-11-03 1997-12-30 Advanced Interconnections Corporation Ball grid array socket assembly
JPH09320715A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 半導体装置パッケージ用ソケット
US5813870A (en) * 1996-07-12 1998-09-29 International Business Machines Corporation Selectively filled adhesives for semiconductor chip interconnection and encapsulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915720B2 (en) 2006-01-06 2011-03-29 Fujitsu Semiconductor Limited Semiconductor integrated circuit device and test method thereof

Also Published As

Publication number Publication date
JPH1032070A (ja) 1998-02-03
US6062873A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JP2914308B2 (ja) インターポーザー及び半導体デバイスの試験方法
US6628133B2 (en) Methods of testing integrated circuitry
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
JP3427086B2 (ja) Ｉｃソケット
JPH11233216A (ja) テスト用ｉｃソケット
US20010040464A1 (en) Electric contact device for testing semiconductor device
JP2715793B2 (ja) 半導体装置及びその製造方法
JP4085186B2 (ja) Ｂｇａソケット
JP3640268B2 (ja) コネクタ及びコネクタ製造方法
JP2000353579A (ja) 半導体装置用のソケット及び半導体装置と基板との接続方法
JP3268749B2 (ja) Ｉｃソケット
JP2842416B2 (ja) 半導体装置用ソケット
US6404047B1 (en) Socketable BGA package
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
JP2004279046A (ja) 電子デバイス検査用コンタクトシートおよびその製造方法
JPH11204590A (ja) 電極板およびそれを用いた電子部品用通電検査装置
JP2994333B2 (ja) Ｂｇａ集積回路用ソケット
JP2000012587A (ja) 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法
JP3055496B2 (ja) 半導体装置の実装構造
JP2658831B2 (ja) 検査用コネクタの製造方法
KR100808579B1 (ko) 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조
JPH07307537A (ja) 半導体パッケージ用検査治具基板および金属ベース基板
JP2000030826A (ja) Ｂｇａパッケージ測定用ソケット
JPH1164388A (ja) 電極板及びそれを用いた通電検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees