JP2000012587A - 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 - Google Patents
半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法Info
- Publication number
- JP2000012587A JP2000012587A JP10179877A JP17987798A JP2000012587A JP 2000012587 A JP2000012587 A JP 2000012587A JP 10179877 A JP10179877 A JP 10179877A JP 17987798 A JP17987798 A JP 17987798A JP 2000012587 A JP2000012587 A JP 2000012587A
- Authority
- JP
- Japan
- Prior art keywords
- solder bumps
- circuit board
- tester
- solder bump
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000007689 inspection Methods 0.000 title abstract description 28
- 238000003825 pressing Methods 0.000 claims abstract description 24
- 238000010292 electrical insulation Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 はんだバンプの電気特性検査と、はんだバン
プの頂部の高さを整えるはんだバンプの平押作業とを、
手数を掛けずに同時に行える、半導体チップ実装用回路
基板のはんだバンプの電気特性検査及びコイニング方法
を得る。 【解決手段】 はんだバンプ３０を低温加熱して軟化さ
せた後、そのはんだバンプ３０の頂部にテスター針６０
の平面状をした先端を所定の押圧力で押し付ける。そし
て、そのテスター針６０を用いて、はんだバンプ３０の
電気的絶縁性又は電気的導通性を検査する。それと共
に、テスター針６０の平面状をした先端で前記の軟化さ
せたはんだバンプ３０の頂部を平押して、そのはんだバ
ンプ３０の頂部の回路基板本体１０の表面からの高さを
整える。
プの頂部の高さを整えるはんだバンプの平押作業とを、
手数を掛けずに同時に行える、半導体チップ実装用回路
基板のはんだバンプの電気特性検査及びコイニング方法
を得る。 【解決手段】 はんだバンプ３０を低温加熱して軟化さ
せた後、そのはんだバンプ３０の頂部にテスター針６０
の平面状をした先端を所定の押圧力で押し付ける。そし
て、そのテスター針６０を用いて、はんだバンプ３０の
電気的絶縁性又は電気的導通性を検査する。それと共
に、テスター針６０の平面状をした先端で前記の軟化さ
せたはんだバンプ３０の頂部を平押して、そのはんだバ
ンプ３０の頂部の回路基板本体１０の表面からの高さを
整える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップをフ
リップチップボンディング法により表面実装する半導体
チップ実装用回路基板の表面に形成されたパッドに形成
されたはんだバンプの電気特性検査及びコイニング（平
押）方法に関する。
リップチップボンディング法により表面実装する半導体
チップ実装用回路基板の表面に形成されたパッドに形成
されたはんだバンプの電気特性検査及びコイニング（平
押）方法に関する。
【０００２】
【従来の技術】上記の半導体チップ実装用回路基板とし
て、図３と図４に示したような回路基板本体１０が樹脂
で形成された回路基板、又は図５と図６に示したような
回路基板本体１０がセラミックで形成された回路基板が
知られている。この回路基板においては、その回路基板
本体１０の表面に半導体チップの電極と電気的に接続さ
れる円板状等をしたパッド２０が形成されている。パッ
ド２０は、図３と図４に示した回路基板においては、そ
の回路基板本体１０の表面に貼着された銅箔をエッチン
グ加工して形成されている。他方、図５と図６に示した
回路基板１０においては、パッド２０が、回路基板本体
１０の表面にメタライズを用いて形成されている。
て、図３と図４に示したような回路基板本体１０が樹脂
で形成された回路基板、又は図５と図６に示したような
回路基板本体１０がセラミックで形成された回路基板が
知られている。この回路基板においては、その回路基板
本体１０の表面に半導体チップの電極と電気的に接続さ
れる円板状等をしたパッド２０が形成されている。パッ
ド２０は、図３と図４に示した回路基板においては、そ
の回路基板本体１０の表面に貼着された銅箔をエッチン
グ加工して形成されている。他方、図５と図６に示した
回路基板１０においては、パッド２０が、回路基板本体
１０の表面にメタライズを用いて形成されている。
【０００３】パッド２０は、図３と図４に示した回路基
板においては、その回路基板本体１０の表面に貼着され
た銅箔をエッチング加工して形成された配線回路４０の
端部に連ねて形成されている。他方、図５と図６に示し
た回路基板においては、その回路基板本体１０の上下に
貫通させて設けられたメタライズからなる柱状の導体ビ
ア５０の上端に連ねて形成されている。
板においては、その回路基板本体１０の表面に貼着され
た銅箔をエッチング加工して形成された配線回路４０の
端部に連ねて形成されている。他方、図５と図６に示し
た回路基板においては、その回路基板本体１０の上下に
貫通させて設けられたメタライズからなる柱状の導体ビ
ア５０の上端に連ねて形成されている。
【０００４】パッド２０には、ほぼ半球状をしたはんだ
バンプ３０が形成されている。そして、そのはんだバン
プ３０の頂部に、半導体チップの電極に形成されたＡｕ
バンプ、はんだバンプ等のバンプをはんだ付け接続でき
るようにしている。
バンプ３０が形成されている。そして、そのはんだバン
プ３０の頂部に、半導体チップの電極に形成されたＡｕ
バンプ、はんだバンプ等のバンプをはんだ付け接続でき
るようにしている。
【０００５】この回路基板においては、上記のパッド２
０、配線回路４０又は導体ビア５０等に対するはんだバ
ンプ３０の電気的絶縁性又は電気的導通性を検査する電
気特性検査が行われる。このはんだバンプ３０の電気特
性検査は、ＳＯＴ（ショート・オープン・テストの略）
と呼ばれる。そして、その半導体チップを表面実装する
回路基板の良否の選定が行われる。
０、配線回路４０又は導体ビア５０等に対するはんだバ
ンプ３０の電気的絶縁性又は電気的導通性を検査する電
気特性検査が行われる。このはんだバンプ３０の電気特
性検査は、ＳＯＴ（ショート・オープン・テストの略）
と呼ばれる。そして、その半導体チップを表面実装する
回路基板の良否の選定が行われる。
【０００６】このはんだバンプ３０の電気特性検査にお
いては、従来は、図７に示したように、金属等の導体か
らなるテスター針６０の円錐状に鋭く尖った先端を、は
んだバンプ３０の頂部に約２０ｇの押圧力で押し付けて
いる。そして、そのテスター針６０を用いて、そのテス
ター針６０を押し付けたはんだバンプ３０の電気的絶縁
性又は電気的導通性を、テスター（図示せず）により検
査している。
いては、従来は、図７に示したように、金属等の導体か
らなるテスター針６０の円錐状に鋭く尖った先端を、は
んだバンプ３０の頂部に約２０ｇの押圧力で押し付けて
いる。そして、そのテスター針６０を用いて、そのテス
ター針６０を押し付けたはんだバンプ３０の電気的絶縁
性又は電気的導通性を、テスター（図示せず）により検
査している。
【０００７】
【発明が解決しようとする課題】ところで、上記のはん
だバンプ３０は、硬度が低くて軟弱であるため、上記の
ようにして、そのはんだバンプ３０の頂部にテスター針
６０の円錐状に鋭く尖った先端を押し付けた場合に、そ
の軟弱なはんだバンプ３０の頂部が、図７に破線で示し
たように、テスター針６０の先端で傷付いてしまった。
そして、そのはんだバンプ３０の頂部に円弧状等に抉れ
た傷が残ってしまった。その結果、その傷の影響を受け
て、その傷付いたはんだバンプ３０の頂部に半導体チッ
プの電極に形成されたバンプを所定押圧力以上の圧力を
掛けて確実にはんだ付け接続できなくなることがあっ
た。
だバンプ３０は、硬度が低くて軟弱であるため、上記の
ようにして、そのはんだバンプ３０の頂部にテスター針
６０の円錐状に鋭く尖った先端を押し付けた場合に、そ
の軟弱なはんだバンプ３０の頂部が、図７に破線で示し
たように、テスター針６０の先端で傷付いてしまった。
そして、そのはんだバンプ３０の頂部に円弧状等に抉れ
た傷が残ってしまった。その結果、その傷の影響を受け
て、その傷付いたはんだバンプ３０の頂部に半導体チッ
プの電極に形成されたバンプを所定押圧力以上の圧力を
掛けて確実にはんだ付け接続できなくなることがあっ
た。
【０００８】加えて、上記の半導体チップ実装用回路基
板を製造する場合には、はんだバンプ３０を約１００℃
に低温加熱して軟化させ、そのはんだバンプ３０の頂部
を、ポンチ等を用いて平押（コイニング）している。そ
して、そのはんだバンプ３０の頂部の回路基板本体１０
の表面からの高さを整えている。このはんだバンプ３０
の頂部を平押する理由は、半導体チップ７０をフリップ
チップボンディング法により回路基板に表面実装する図
８と図９に示した説明図のように、回路基板本体１０の
表面に並べて形成された複数の各パッド２０に形成され
たはんだバンプ３０の頂部の高さがまちまちであると、
その複数の各はんだバンプ３０の頂部に、それに対応す
る半導体チップ７０の一方の面に並べて形成された複数
の各電極に形成されたバンプ８０をフリップチップボン
ディング法により所定押圧力以上の圧力を掛けて一律に
確実にはんだ付け接続できないからである。
板を製造する場合には、はんだバンプ３０を約１００℃
に低温加熱して軟化させ、そのはんだバンプ３０の頂部
を、ポンチ等を用いて平押（コイニング）している。そ
して、そのはんだバンプ３０の頂部の回路基板本体１０
の表面からの高さを整えている。このはんだバンプ３０
の頂部を平押する理由は、半導体チップ７０をフリップ
チップボンディング法により回路基板に表面実装する図
８と図９に示した説明図のように、回路基板本体１０の
表面に並べて形成された複数の各パッド２０に形成され
たはんだバンプ３０の頂部の高さがまちまちであると、
その複数の各はんだバンプ３０の頂部に、それに対応す
る半導体チップ７０の一方の面に並べて形成された複数
の各電極に形成されたバンプ８０をフリップチップボン
ディング法により所定押圧力以上の圧力を掛けて一律に
確実にはんだ付け接続できないからである。
【０００９】このはんだバンプ３０の頂部の平押作業
は、従来は、前記のはんだバンプ３０の電気特性検査と
別個に行っていて、上記の半導体チップ実装用回路基板
の製造を手数の掛かる困難なものとしていた。
は、従来は、前記のはんだバンプ３０の電気特性検査と
別個に行っていて、上記の半導体チップ実装用回路基板
の製造を手数の掛かる困難なものとしていた。
【００１０】本発明は、このような課題に鑑みてなされ
たもので、はんだバンプの頂部にテスター針の先端を押
し付けて、そのはんだバンプの電気的絶縁性又は電気的
導通性を検査するはんだバンプの電気特性検査を、はん
だバンプの頂部を傷付けずに行うことができ、かつ、そ
れと同時に、はんだバンプの頂部の高さを整えるはんだ
バンプの平押作業を手数を掛けずに容易に行うことので
きる、半導体チップ実装用回路基板のはんだバンプの電
気特性検査及びコイニング方法（電気特性検査及びコイ
ニング方法）を提供とすることを目的としている。
たもので、はんだバンプの頂部にテスター針の先端を押
し付けて、そのはんだバンプの電気的絶縁性又は電気的
導通性を検査するはんだバンプの電気特性検査を、はん
だバンプの頂部を傷付けずに行うことができ、かつ、そ
れと同時に、はんだバンプの頂部の高さを整えるはんだ
バンプの平押作業を手数を掛けずに容易に行うことので
きる、半導体チップ実装用回路基板のはんだバンプの電
気特性検査及びコイニング方法（電気特性検査及びコイ
ニング方法）を提供とすることを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電気特性検査及びコイニング方法は、回路
基板本体の表面に並べて形成された複数の各パッドに、
半導体チップの電極と電気的に接続されるはんだバンプ
が形成されてなる半導体チップ実装用回路基板において
行うものであって、次の工程を含むことを特徴としてい
る。 ａ．前記はんだバンプを、低温加熱して、軟化させる工
程。 ｂ．前記の軟化させたはんだバンプの頂部に、テスター
針の平面状をした先端を所定の押圧力で押し付けて、そ
のテスター針を用いて、前記はんだバンプの電気的絶縁
性又は電気的導通性を検査すると共に、前記テスター針
の平面状をした先端で前記の軟化させたはんだバンプの
頂部を平押して、そのはんだバンプの頂部の前記回路基
板本体の表面からの高さを整える工程。
に、本発明の電気特性検査及びコイニング方法は、回路
基板本体の表面に並べて形成された複数の各パッドに、
半導体チップの電極と電気的に接続されるはんだバンプ
が形成されてなる半導体チップ実装用回路基板において
行うものであって、次の工程を含むことを特徴としてい
る。 ａ．前記はんだバンプを、低温加熱して、軟化させる工
程。 ｂ．前記の軟化させたはんだバンプの頂部に、テスター
針の平面状をした先端を所定の押圧力で押し付けて、そ
のテスター針を用いて、前記はんだバンプの電気的絶縁
性又は電気的導通性を検査すると共に、前記テスター針
の平面状をした先端で前記の軟化させたはんだバンプの
頂部を平押して、そのはんだバンプの頂部の前記回路基
板本体の表面からの高さを整える工程。
【００１２】この電気特性検査及びコイニング方法にお
いては、はんだバンプを低温加熱して軟化させた後、そ
のはんだバンプの頂部に先端が平面状をしたテスター針
を所定の押圧力で押し付けて、そのテスター針の平面状
をした先端ではんだバンプの頂部を平押し、そのはんだ
バンプの頂部の高さを整えることができる。それと同時
に、はんだバンプの頂部に押し付けたテスター針を用い
て、テスターにより、はんだバンプの電気的絶縁性又は
電気的導通性を検査できる。そして、そのテスター針を
押し付けたはんだバンプの電気特性検査とそのはんだバ
ンプの頂部の平押作業とを手数を掛けずに同時に行うこ
とができる。
いては、はんだバンプを低温加熱して軟化させた後、そ
のはんだバンプの頂部に先端が平面状をしたテスター針
を所定の押圧力で押し付けて、そのテスター針の平面状
をした先端ではんだバンプの頂部を平押し、そのはんだ
バンプの頂部の高さを整えることができる。それと同時
に、はんだバンプの頂部に押し付けたテスター針を用い
て、テスターにより、はんだバンプの電気的絶縁性又は
電気的導通性を検査できる。そして、そのテスター針を
押し付けたはんだバンプの電気特性検査とそのはんだバ
ンプの頂部の平押作業とを手数を掛けずに同時に行うこ
とができる。
【００１３】その際には、テスター針の平面状をした先
端をはんだバンプの頂部に押し付けるようにして、その
テスター針の先端により軟弱なはんだバンプの頂部に円
弧状等の傷が付くのを防ぐことができる。
端をはんだバンプの頂部に押し付けるようにして、その
テスター針の先端により軟弱なはんだバンプの頂部に円
弧状等の傷が付くのを防ぐことができる。
【００１４】本発明の電気特性検査及びコイニング方法
においては、前記テスター針を複数本起立させて並べて
設けて、その複数本の各テスター針の平面状をした先端
を、それに対応する前記回路基板本体の表面に並べて形
成された複数の各パッドに形成された軟化させたはんだ
バンプの頂部に所定の押圧力で同時に押し付けて、その
複数本の各テスター針を用いて、前記の複数の各はんだ
バンプの電気的絶縁性又は電気的導通性を検査すると共
に、前記の複数本の各テスター針の平面状をした先端で
前記の軟化させた複数の各はんだバンプの頂部を同時に
平押して、その複数の各はんだバンプの頂部の前記回路
基板本体の表面からの高さを整えることを好適としてい
る。
においては、前記テスター針を複数本起立させて並べて
設けて、その複数本の各テスター針の平面状をした先端
を、それに対応する前記回路基板本体の表面に並べて形
成された複数の各パッドに形成された軟化させたはんだ
バンプの頂部に所定の押圧力で同時に押し付けて、その
複数本の各テスター針を用いて、前記の複数の各はんだ
バンプの電気的絶縁性又は電気的導通性を検査すると共
に、前記の複数本の各テスター針の平面状をした先端で
前記の軟化させた複数の各はんだバンプの頂部を同時に
平押して、その複数の各はんだバンプの頂部の前記回路
基板本体の表面からの高さを整えることを好適としてい
る。
【００１５】この電気特性検査及びコイニング方法にあ
っては、その起立させて並べて設けた複数本の各テスタ
ー針の平面状をした先端を、それに対応する回路基板本
体の表面に並べて形成された複数の各パッドに形成され
た軟化させたはんだバンプの頂部に所定の押圧力で同時
に押し付けることができる。そして、その複数本の各テ
スター針を用いて、前記の複数の各パッドに形成された
はんだバンプの電気的絶縁性又は電気的導通性を手数を
掛けずに一度に検査できる。それと共に、前記の複数本
の各テスター針の平面状をした先端で前記の軟化させた
複数の各はんだバンプの頂部を同時に平押して、その複
数の各はんだバンプの頂部の高さを手数を掛けずに一度
に整えることができる。
っては、その起立させて並べて設けた複数本の各テスタ
ー針の平面状をした先端を、それに対応する回路基板本
体の表面に並べて形成された複数の各パッドに形成され
た軟化させたはんだバンプの頂部に所定の押圧力で同時
に押し付けることができる。そして、その複数本の各テ
スター針を用いて、前記の複数の各パッドに形成された
はんだバンプの電気的絶縁性又は電気的導通性を手数を
掛けずに一度に検査できる。それと共に、前記の複数本
の各テスター針の平面状をした先端で前記の軟化させた
複数の各はんだバンプの頂部を同時に平押して、その複
数の各はんだバンプの頂部の高さを手数を掛けずに一度
に整えることができる。
【００１６】本発明の電気特性検査及びコイニング方法
においては、前記テスター針の平面状をした先端を、前
記回路基板本体の表面に並べて形成された複数の各パッ
ドに形成された軟化させたはんだバンプの頂部に所定の
押圧力で次々と押し付けて、そのテスター針を用いて、
前記の複数の各はんだバンプの電気的絶縁性又は電気的
導通性を次々と検査すると共に、前記テスター針の平面
状をした先端で前記の軟化させた複数の各はんだバンプ
の頂部を次々と平押して、その複数の各はんだバンプの
頂部の前記回路基板本体の表面からの高さを次々と整え
ることを好適としている。
においては、前記テスター針の平面状をした先端を、前
記回路基板本体の表面に並べて形成された複数の各パッ
ドに形成された軟化させたはんだバンプの頂部に所定の
押圧力で次々と押し付けて、そのテスター針を用いて、
前記の複数の各はんだバンプの電気的絶縁性又は電気的
導通性を次々と検査すると共に、前記テスター針の平面
状をした先端で前記の軟化させた複数の各はんだバンプ
の頂部を次々と平押して、その複数の各はんだバンプの
頂部の前記回路基板本体の表面からの高さを次々と整え
ることを好適としている。
【００１７】この電気特性検査方法とコイニング方法に
あっては、テスター針の平面状をした先端を、回路基板
本体の表面に並べて形成された複数の各パッドに形成さ
れた軟化させたはんだバンプの頂部に所定の押圧力で次
々と押し付けることができる。そして、そのテスター針
を用いて、前記の複数の各パッドに形成されたはんだバ
ンプの電気的絶縁性又は電気的導通性をテスターにより
１個ずつ次々と誤りなく検査できる。それと共に、前記
テスター針の平面状をした先端で前記の複数の各パッド
に形成された軟化させたはんだバンプの頂部を１個ずつ
次々と誤りなく確実に平押できる。そして、その複数の
各はんだバンプの頂部の高さを１個ずつ次々と誤りなく
正確に整えることができる。
あっては、テスター針の平面状をした先端を、回路基板
本体の表面に並べて形成された複数の各パッドに形成さ
れた軟化させたはんだバンプの頂部に所定の押圧力で次
々と押し付けることができる。そして、そのテスター針
を用いて、前記の複数の各パッドに形成されたはんだバ
ンプの電気的絶縁性又は電気的導通性をテスターにより
１個ずつ次々と誤りなく検査できる。それと共に、前記
テスター針の平面状をした先端で前記の複数の各パッド
に形成された軟化させたはんだバンプの頂部を１個ずつ
次々と誤りなく確実に平押できる。そして、その複数の
各はんだバンプの頂部の高さを１個ずつ次々と誤りなく
正確に整えることができる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１と図２は本発明の電気特性検査及
びコイニング方法の好適な実施の形態を示し、図１と図
２はその工程説明図である。以下に、この電気特性検査
及びコイニング方法を説明する。
に従い説明する。図１と図２は本発明の電気特性検査及
びコイニング方法の好適な実施の形態を示し、図１と図
２はその工程説明図である。以下に、この電気特性検査
及びコイニング方法を説明する。
【００１９】図の電気特性検査及びコイニング方法で
は、はんだバンプ３０を約１００℃に低温加熱して、そ
のはんだバンプ３０を軟化させている。その際には、は
んだバンプ３０を、該バンプが形成されたパッド２０、
該パッドが形成された回路基板本体１０と共に、炉（図
示せず）内に入れて、低温加熱している。
は、はんだバンプ３０を約１００℃に低温加熱して、そ
のはんだバンプ３０を軟化させている。その際には、は
んだバンプ３０を、該バンプが形成されたパッド２０、
該パッドが形成された回路基板本体１０と共に、炉（図
示せず）内に入れて、低温加熱している。
【００２０】次いで、図１に示したように、上記の軟化
させたはんだバンプ３０の頂部に、テスター針６０の平
面状をした先端を約４０〜５０ｇの押圧力で密着させた
状態に押し付けている。そして、そのテスター針６０を
用いて、はんだバンプ３０の電気的絶縁性又は電気的導
通性を、テスター（図示せず）により検査している。
させたはんだバンプ３０の頂部に、テスター針６０の平
面状をした先端を約４０〜５０ｇの押圧力で密着させた
状態に押し付けている。そして、そのテスター針６０を
用いて、はんだバンプ３０の電気的絶縁性又は電気的導
通性を、テスター（図示せず）により検査している。
【００２１】それと共に、上記のテスター針６０の平面
状をした先端で、前記の軟化させたはんだバンプ３０の
頂部を約４０〜５０ｇを押圧力で平押（コイニング）し
ている。そして、図２に示したように、はんだバンプ３
０の頂部の回路基板本体１０の表面からの高さｈを一定
値に整えている。
状をした先端で、前記の軟化させたはんだバンプ３０の
頂部を約４０〜５０ｇを押圧力で平押（コイニング）し
ている。そして、図２に示したように、はんだバンプ３
０の頂部の回路基板本体１０の表面からの高さｈを一定
値に整えている。
【００２２】図１と図２に示した電気特性検査及びコイ
ニング方法は、以上の工程からなり、この電気特性検査
及びコイニング方法においては、テスター針６０を押し
付けたはんだバンプ３０の電気特性検査とそのはんだバ
ンプ３０の頂部の平押作業とを手数を掛けずに同時に行
うことができる。
ニング方法は、以上の工程からなり、この電気特性検査
及びコイニング方法においては、テスター針６０を押し
付けたはんだバンプ３０の電気特性検査とそのはんだバ
ンプ３０の頂部の平押作業とを手数を掛けずに同時に行
うことができる。
【００２３】その際には、テスター針６０の平面状をし
た先端をはんだバンプ３０の頂部に押し付けるようにし
て、そのテスター針６０の先端により軟化して軟弱とな
ったはんだバンプ３０の頂部に円弧状等の傷が付くのを
防ぐことができる。そして、そのはんだバンプ３０の頂
部に半導体チップの電極に形成されたバンプを的確には
んだ付け接続できなくなるのを防ぐことができる。
た先端をはんだバンプ３０の頂部に押し付けるようにし
て、そのテスター針６０の先端により軟化して軟弱とな
ったはんだバンプ３０の頂部に円弧状等の傷が付くのを
防ぐことができる。そして、そのはんだバンプ３０の頂
部に半導体チップの電極に形成されたバンプを的確には
んだ付け接続できなくなるのを防ぐことができる。
【００２４】この電気特性検査及びコイニング方法にお
いては、図１に示したように、テスター針６０を複数本
起立させて並べて設けて、その複数本の各テスター針６
０の平面状をした先端を、それに対応する回路基板本体
１０の表面に並べて形成された複数の各パッド２０に形
成された軟化させたはんだバンプ３０の頂部に所定の押
圧力で同時に押し付けても良い。複数本のテスター針６
０は、絶縁体からなる治具（図示せず）を用いて、格子
状等に起立させて並べた状態に保持すると良い。そし
て、その複数本の各テスター針６０を用いて、前記の複
数の各はんだバンプ３０の電気的絶縁性又は電気的導通
性を検査しても良い。そして、回路基板本体１０の表面
に並べて形成された複数の各パッド２０に形成されたは
んだバンプ６０の電気特性検査を手数を掛けずに一度に
行っても良い。
いては、図１に示したように、テスター針６０を複数本
起立させて並べて設けて、その複数本の各テスター針６
０の平面状をした先端を、それに対応する回路基板本体
１０の表面に並べて形成された複数の各パッド２０に形
成された軟化させたはんだバンプ３０の頂部に所定の押
圧力で同時に押し付けても良い。複数本のテスター針６
０は、絶縁体からなる治具（図示せず）を用いて、格子
状等に起立させて並べた状態に保持すると良い。そし
て、その複数本の各テスター針６０を用いて、前記の複
数の各はんだバンプ３０の電気的絶縁性又は電気的導通
性を検査しても良い。そして、回路基板本体１０の表面
に並べて形成された複数の各パッド２０に形成されたは
んだバンプ６０の電気特性検査を手数を掛けずに一度に
行っても良い。
【００２５】それと共に、前記の複数本の各テスター針
６０の平面状をした先端で前記の軟化させた複数の各は
んだバンプ３０の頂部を同時に平押して、その複数の各
はんだバンプ３０の頂部の回路基板本体１０の表面から
の高さｈを手数を掛けずに一度に整えても良い。
６０の平面状をした先端で前記の軟化させた複数の各は
んだバンプ３０の頂部を同時に平押して、その複数の各
はんだバンプ３０の頂部の回路基板本体１０の表面から
の高さｈを手数を掛けずに一度に整えても良い。
【００２６】あるいは、テスター針６０の平面状をした
先端を、回路基板本体１０の表面に並べて形成された複
数の各パッド２０に形成された軟化させたはんだバンプ
３０の頂部に所定の押圧力で次々と押し付けても良い。
そして、そのテスター針６０を用いて、前記の複数の各
はんだバンプ３０の電気的絶縁性又は電気的導通性を次
々と検査しても良い。そして、その複数の各はんだバン
プ３０の電気特性検査を、１個ずつ誤りなく確実に行っ
ても良い。
先端を、回路基板本体１０の表面に並べて形成された複
数の各パッド２０に形成された軟化させたはんだバンプ
３０の頂部に所定の押圧力で次々と押し付けても良い。
そして、そのテスター針６０を用いて、前記の複数の各
はんだバンプ３０の電気的絶縁性又は電気的導通性を次
々と検査しても良い。そして、その複数の各はんだバン
プ３０の電気特性検査を、１個ずつ誤りなく確実に行っ
ても良い。
【００２７】それと共に、前記のテスター針６０の平面
状をした先端で前記の軟化させた複数の各はんだバンプ
３０の頂部を次々と平押して、その複数の各はんだバン
プ３０の頂部の回路基板本体１０の表面からの高さｈを
次々と１個ずつ誤りなく正確に整えても良い。
状をした先端で前記の軟化させた複数の各はんだバンプ
３０の頂部を次々と平押して、その複数の各はんだバン
プ３０の頂部の回路基板本体１０の表面からの高さｈを
次々と１個ずつ誤りなく正確に整えても良い。
【００２８】
【発明の効果】以上説明したように、本発明の電気特性
検査及びコイニング方法によれば、回路基板本体の表面
に形成されたパッドに形成された軟化させたはんだバン
プの頂部にテスター針の平面状をした先端を押し付け
て、そのテスター針を用いて、はんだバンプのＳＯＴと
呼ばれる電気的絶縁性又は電気的導通性の検査を行うと
共に、その軟化させたはんだバンプの頂部をテスター針
の平面状をした先端で平押して、そのはんだバンプの頂
部の回路基板本体の表面からの高さｈを一定値に整える
ことができる。そして、はんだバンプの電気特性検査と
平押（コイニング）作業とを手数を掛けずに同時に行う
ことができる。
検査及びコイニング方法によれば、回路基板本体の表面
に形成されたパッドに形成された軟化させたはんだバン
プの頂部にテスター針の平面状をした先端を押し付け
て、そのテスター針を用いて、はんだバンプのＳＯＴと
呼ばれる電気的絶縁性又は電気的導通性の検査を行うと
共に、その軟化させたはんだバンプの頂部をテスター針
の平面状をした先端で平押して、そのはんだバンプの頂
部の回路基板本体の表面からの高さｈを一定値に整える
ことができる。そして、はんだバンプの電気特性検査と
平押（コイニング）作業とを手数を掛けずに同時に行う
ことができる。
【００２９】その際には、軟弱なはんだバンプの頂部
が、それに押し付けたテスター針の先端により傷付くの
を防ぐことができる。そして、その傷の影響を受けて、
はんだバンプの頂部に、半導体チップの電極に形成され
たバンプを的確にはんだ付け接続できなくなるのを防ぐ
ことができる。
が、それに押し付けたテスター針の先端により傷付くの
を防ぐことができる。そして、その傷の影響を受けて、
はんだバンプの頂部に、半導体チップの電極に形成され
たバンプを的確にはんだ付け接続できなくなるのを防ぐ
ことができる。
【図１】本発明の電気特性検査及びコイニング方法の工
程説明図である。
程説明図である。
【図２】本発明の電気特性検査及びコイニング方法の工
程説明図である。
程説明図である。
【図３】回路基板の一部拡大平面図である。
【図４】回路基板の一部拡大正面図である。
【図５】回路基板の一部拡大平面図である。
【図６】回路基板の一部拡大正面断面図である。
【図７】従来の電気特性検査方法の工程説明図である。
【図８】半導体チップをフリップチップボンディング法
により回路基板に表面実装する方法を示す説明図であ
る。
により回路基板に表面実装する方法を示す説明図であ
る。
【図９】半導体チップをフリップチップボンディング法
により回路基板に表面実装する方法を示す説明図であ
る。
により回路基板に表面実装する方法を示す説明図であ
る。
１０ 回路基板本体 ２０ パッド ３０ はんだバンプ ４０ 配線回路 ５０ 導体ビア ６０ テスター針 ７０ 半導体チップ ８０ 半導体チップの電極に形成されたバンプ
Claims (3)
- 【請求項１】 回路基板本体の表面に並べて形成された
複数の各パッドに、半導体チップの電極と電気的に接続
されるはんだバンプが形成されてなる半導体チップ実装
用回路基板において行う、次の工程を含むことを特徴と
する半導体チップ実装用回路基板のはんだバンプの電気
特性検査及びコイニング方法。 ａ．前記はんだバンプを、低温加熱して、軟化させる工
程。 ｂ．前記の軟化させたはんだバンプの頂部に、テスター
針の平面状をした先端を所定の押圧力で押し付けて、そ
のテスター針を用いて、前記はんだバンプの電気的絶縁
性又は電気的導通性を検査すると共に、前記テスター針
の平面状をした先端で前記の軟化させたはんだバンプの
頂部を平押して、そのはんだバンプの頂部の前記回路基
板本体の表面からの高さを整える工程。 - 【請求項２】 前記テスター針を複数本起立させて並べ
て設けて、その複数本の各テスター針の平面状をした先
端を、それに対応する前記回路基板本体の表面に並べて
形成された複数の各パッドに形成された軟化させたはん
だバンプの頂部に所定の押圧力で同時に押し付けて、そ
の複数本の各テスター針を用いて、前記の複数の各はん
だバンプの電気的絶縁性又は電気的導通性を検査すると
共に、前記の複数本の各テスター針の平面状をした先端
で前記の軟化させた複数の各はんだバンプの頂部を同時
に平押して、その複数の各はんだバンプの頂部の前記回
路基板本体の表面からの高さを整える請求項１記載の半
導体チップ実装用回路基板のはんだバンプの電気特性検
査及びコイニング方法。 - 【請求項３】 前記テスター針の平面状をした先端を、
前記回路基板本体の表面に並べて形成された複数の各パ
ッドに形成された軟化させたはんだバンプの頂部に所定
の押圧力で次々と押し付けて、そのテスター針を用い
て、前記の複数の各はんだバンプの電気的絶縁性又は電
気的導通性を次々と検査すると共に、前記テスター針の
平面状をした先端で前記の軟化させた複数の各はんだバ
ンプの頂部を次々と平押して、その複数の各はんだバン
プの頂部の前記回路基板本体の表面からの高さを次々と
整える請求項１記載の半導体チップ実装用回路基板のは
んだバンプの電気特性検査及びコイニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10179877A JP2000012587A (ja) | 1998-06-26 | 1998-06-26 | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10179877A JP2000012587A (ja) | 1998-06-26 | 1998-06-26 | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012587A true JP2000012587A (ja) | 2000-01-14 |
Family
ID=16073472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10179877A Pending JP2000012587A (ja) | 1998-06-26 | 1998-06-26 | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012587A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038146A (ja) * | 2007-07-31 | 2009-02-19 | Nidec-Read Corp | 基板処理装置 |
| KR101109401B1 (ko) | 2010-10-05 | 2012-01-30 | 삼성전기주식회사 | 기판의 코이닝-전기검사 장치 |
| JP2012039091A (ja) * | 2010-08-10 | 2012-02-23 | Samsung Electro-Mechanics Co Ltd | 基板のコイニング電気検査装置 |
| CN104603640A (zh) * | 2013-09-05 | 2015-05-06 | 皇家飞利浦有限公司 | 辐射探测器元件 |
| CN112951731A (zh) * | 2021-02-01 | 2021-06-11 | 西安微电子技术研究所 | 一种芯片倒装封装的方法 |
-
1998
- 1998-06-26 JP JP10179877A patent/JP2000012587A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038146A (ja) * | 2007-07-31 | 2009-02-19 | Nidec-Read Corp | 基板処理装置 |
| JP2012039091A (ja) * | 2010-08-10 | 2012-02-23 | Samsung Electro-Mechanics Co Ltd | 基板のコイニング電気検査装置 |
| KR101109401B1 (ko) | 2010-10-05 | 2012-01-30 | 삼성전기주식회사 | 기판의 코이닝-전기검사 장치 |
| CN104603640A (zh) * | 2013-09-05 | 2015-05-06 | 皇家飞利浦有限公司 | 辐射探测器元件 |
| JP2015537194A (ja) * | 2013-09-05 | 2015-12-24 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 放射線検出器素子 |
| US9748300B2 (en) | 2013-09-05 | 2017-08-29 | Koninklijke Philips N.V. | Radiation detector element |
| CN104603640B (zh) * | 2013-09-05 | 2018-03-30 | 皇家飞利浦有限公司 | 辐射探测器元件 |
| CN112951731A (zh) * | 2021-02-01 | 2021-06-11 | 西安微电子技术研究所 | 一种芯片倒装封装的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6062873A (en) | Socket for chip package test | |
| KR100239286B1 (ko) | 반도체장치 및 그실장방법 | |
| JP5918205B2 (ja) | 試験装置及びその試験方法 | |
| JP3578581B2 (ja) | ベアチップの実装構造および実装方法およびそれに用いるインターポーザ | |
| JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
| JP3616236B2 (ja) | プローブカードおよびそれを用いたウエハテスト方法 | |
| US6433410B2 (en) | Semiconductor device tester and method of testing semiconductor device | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04338648A (ja) | 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置 | |
| JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
| JP3720887B2 (ja) | 接触子装置 | |
| JP3129305B2 (ja) | テストキャリア及びベアチップの検査方法 | |
| JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
| JP3596500B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
| KR20010076322A (ko) | 접촉 돌기를 구비한 접촉 구조물 | |
| JPH1123656A (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH0822875A (ja) | Ｉｃソケット | |
| JPH10150130A (ja) | 半導体装置用ソケット | |
| JP3119245B2 (ja) | ウェハ検査用補助プローブカード及びウェハ検査方法 | |
| JPH0319251A (ja) | 半導体装置の実装方法 | |
| JP2658831B2 (ja) | 検査用コネクタの製造方法 | |
| JPH04326539A (ja) | プローブ装置 | |
| JPH11326381A (ja) | コンタクタ |