JP2808753B2 - ＩｎＰの導電層形成方法 - Google Patents
ＩｎＰの導電層形成方法Info
- Publication number
- JP2808753B2 JP2808753B2 JP30970389A JP30970389A JP2808753B2 JP 2808753 B2 JP2808753 B2 JP 2808753B2 JP 30970389 A JP30970389 A JP 30970389A JP 30970389 A JP30970389 A JP 30970389A JP 2808753 B2 JP2808753 B2 JP 2808753B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- inp
- forming conductive
- present
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、InP基板を用いた超高速、超高周波用電界
効果トランジスタあるいはヘテロ接合バイポーラトラン
ジスタ等の半導体装置の導電層を形成する方法に関す
る。
効果トランジスタあるいはヘテロ接合バイポーラトラン
ジスタ等の半導体装置の導電層を形成する方法に関す
る。
InP等の化合物半導体結晶は電子飽和速度および電子
移動度が大きいことから超高周波素子材料として注目さ
れ、これを用いた電界効果トランジスタ等の半導体装置
の検討がいくつか行なわれており、例えばショットキー
接合型電界効果トランジスタ（MESFET）あるいは変調ド
ープ型電界効果トランジスタ等で良好な特性が得られて
いる。
移動度が大きいことから超高周波素子材料として注目さ
れ、これを用いた電界効果トランジスタ等の半導体装置
の検討がいくつか行なわれており、例えばショットキー
接合型電界効果トランジスタ（MESFET）あるいは変調ド
ープ型電界効果トランジスタ等で良好な特性が得られて
いる。
従来、InPの導電層を形成する方法として、例えばイ
オン注入法を用いてSiイオンを注入した後、熱所して活
性化を行うことが用いられている。
オン注入法を用いてSiイオンを注入した後、熱所して活
性化を行うことが用いられている。
ところで、超高周波で用いるFETの動作層は高濃度
で、かつ膜厚の薄いことが必要とされるが、上記の方法
を用いて動作層を形成する場合、低エネルギーでイオン
を打ち込み、かつドーズ量を高める必要がある。さらに
活性化を行う場合にも短時間アニール等の特別な方法を
用いなければならない。
で、かつ膜厚の薄いことが必要とされるが、上記の方法
を用いて動作層を形成する場合、低エネルギーでイオン
を打ち込み、かつドーズ量を高める必要がある。さらに
活性化を行う場合にも短時間アニール等の特別な方法を
用いなければならない。
本発明の目的はこのような問題点を解消し、簡単な方
法を用いて高濃度で、かつチャネル厚の薄いInP動作層
を提供することにある。
法を用いて高濃度で、かつチャネル厚の薄いInP動作層
を提供することにある。
前記目的を達成するため、本発明に係るInPの導電層
形成方法においては、半絶縁性InP基板を、SF6ガスを導
入したプラズマ中に晒した後、熱処理するものである。
形成方法においては、半絶縁性InP基板を、SF6ガスを導
入したプラズマ中に晒した後、熱処理するものである。
Ｎ型InP動作層を形成する方法として通常VPE法等の結
晶成長法あるいはイオン注入法が用いられている。イオ
ン注入法を用いることにより、簡便な工程により再現性
よく動作層を形成することができる。しかしながら、通
常の方法ではチャネル厚およびキャリア濃度に限界があ
り、十分な高濃度薄膜チャネルを得ることは困難であ
る。ところで、SF6プラズマ中にInP基板を適当な時間晒
すことにより、InP基板表面にSF6から分解したＳが吸着
する。これをさらに適当な時間熱処理することによりＳ
が活性化してＮ型ドーパントとして働き、表面から100
〜200Å程度の厚さの導電層が形成される。この導電層
は１×1013cm-2程度の高いシートキャリア濃度を持つ。
晶成長法あるいはイオン注入法が用いられている。イオ
ン注入法を用いることにより、簡便な工程により再現性
よく動作層を形成することができる。しかしながら、通
常の方法ではチャネル厚およびキャリア濃度に限界があ
り、十分な高濃度薄膜チャネルを得ることは困難であ
る。ところで、SF6プラズマ中にInP基板を適当な時間晒
すことにより、InP基板表面にSF6から分解したＳが吸着
する。これをさらに適当な時間熱処理することによりＳ
が活性化してＮ型ドーパントとして働き、表面から100
〜200Å程度の厚さの導電層が形成される。この導電層
は１×1013cm-2程度の高いシートキャリア濃度を持つ。
以下、本発明の一実施例を図を用いて説明する。
第１図（ａ）〜（ｃ）は本発明に係るInPの導電層形
成方法を工程順に示す図である。
成方法を工程順に示す図である。
第１図（ａ）に示すように通常の平行平板反応性イオ
ンエッチング装置を用いて半絶縁性InP基板１をSF6ガス
を例えば10Pa導入したプラズマ中で２〜３分間処理し、
その後第１図（ｂ）に示すように保護膜として例えばPS
G膜２を2000Å通常のCVD装置を用いて基板１の表面に堆
積させる。さらに通常の電気炉を用いて、例えば水素ガ
ス雰囲気中700℃で20分間熱処理を行うことにより、第
１図（ｃ）に示すようにInP導電層３を形成する。
ンエッチング装置を用いて半絶縁性InP基板１をSF6ガス
を例えば10Pa導入したプラズマ中で２〜３分間処理し、
その後第１図（ｂ）に示すように保護膜として例えばPS
G膜２を2000Å通常のCVD装置を用いて基板１の表面に堆
積させる。さらに通常の電気炉を用いて、例えば水素ガ
ス雰囲気中700℃で20分間熱処理を行うことにより、第
１図（ｃ）に示すようにInP導電層３を形成する。
第２図は本発明の方法を用いて形成された導電層と従
来のイオン注入法を用いて形成された導電層のキャリア
濃度の深さ方向プロファイルを示す。図から明らかなよ
うに本発明によれば、高濃度でかつチャネル厚の薄い導
電層が得られる。
来のイオン注入法を用いて形成された導電層のキャリア
濃度の深さ方向プロファイルを示す。図から明らかなよ
うに本発明によれば、高濃度でかつチャネル厚の薄い導
電層が得られる。
以上の説明から明らかなように本発明によれば、簡単
な工程により高濃度で、かつチャネル厚の薄いInP導電
層が得られ、これを動作層に用いることにより高性能な
InP系トランジスタの作製が可能となる。
な工程により高濃度で、かつチャネル厚の薄いInP導電
層が得られ、これを動作層に用いることにより高性能な
InP系トランジスタの作製が可能となる。
第１図（ａ），（ｂ），（ｃ）は本発明による導電層形
成方法を工程順に示す図、第２図は本発明の方法を用い
て形成された導電層と従来のイオン注入法を用いて形成
された導電層のキャリア濃度の深さ方向プロファイルを
示す図である。 １……半絶縁性InP基板 ２……PSG膜 ３……InP導電層
成方法を工程順に示す図、第２図は本発明の方法を用い
て形成された導電層と従来のイオン注入法を用いて形成
された導電層のキャリア濃度の深さ方向プロファイルを
示す図である。 １……半絶縁性InP基板 ２……PSG膜 ３……InP導電層
Claims (1)
- 【請求項１】半絶縁性InP基板を、SF6ガスを導入したプ
ラズマ中に晒した後、熱処理することを特徴とするInP
の導電層形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30970389A JP2808753B2 (ja) | 1989-11-29 | 1989-11-29 | ＩｎＰの導電層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30970389A JP2808753B2 (ja) | 1989-11-29 | 1989-11-29 | ＩｎＰの導電層形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171619A JPH03171619A (ja) | 1991-07-25 |
| JP2808753B2 true JP2808753B2 (ja) | 1998-10-08 |
Family
ID=17996270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30970389A Expired - Fee Related JP2808753B2 (ja) | 1989-11-29 | 1989-11-29 | ＩｎＰの導電層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808753B2 (ja) |
-
1989
- 1989-11-29 JP JP30970389A patent/JP2808753B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03171619A (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997367A (en) | Method for making transistors | |
| EP0430275A2 (en) | Doping method of barrier region in semiconductor device | |
| EP0216285A2 (en) | Method of annealing a compound semiconductor substrate | |
| JP2808753B2 (ja) | ＩｎＰの導電層形成方法 | |
| JPS61501805A (ja) | イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス | |
| US6169004B1 (en) | Production method for a semiconductor device | |
| JP3041971B2 (ja) | ＩｎＰの導電層形成方法 | |
| JPS63129632A (ja) | 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法 | |
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| Kotaki et al. | Novel elevated silicide source/drain (ESSOD) by load-lock LPCVD-Si and advanced silicidation processing | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3165655B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH0245332B2 (ja) | ||
| JPH03219643A (ja) | 半導体装置の製造方法 | |
| JPH0433331A (ja) | 化合物半導体装置の製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPH0354830A (ja) | 半導体装置及びその製造方法 | |
| JPS6216520A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |