JP3165655B2 - 化合物半導体素子の製造方法 - Google Patents
化合物半導体素子の製造方法Info
- Publication number
- JP3165655B2 JP3165655B2 JP06672297A JP6672297A JP3165655B2 JP 3165655 B2 JP3165655 B2 JP 3165655B2 JP 06672297 A JP06672297 A JP 06672297A JP 6672297 A JP6672297 A JP 6672297A JP 3165655 B2 JP3165655 B2 JP 3165655B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- compound semiconductor
- implantation
- semiconductor device
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 150000001875 compounds Chemical class 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 67
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 51
- 238000002513 implantation Methods 0.000 claims description 51
- -1 GaAs compound Chemical class 0.000 claims description 42
- 229910052757 nitrogen Inorganic materials 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 21
- 229910002601 GaN Inorganic materials 0.000 description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、III− V 族化合物
半導体、詳細にはＧａＡｓ化合物半導体素子の製造方法
に関する。特に本発明は、ＧａＡｓ化合物半導体電界効
果トランジスタ（以下、単にＧａＡｓＭＥＳＦＥＴとい
う。）の製造方法に関する。
半導体、詳細にはＧａＡｓ化合物半導体素子の製造方法
に関する。特に本発明は、ＧａＡｓ化合物半導体電界効
果トランジスタ（以下、単にＧａＡｓＭＥＳＦＥＴとい
う。）の製造方法に関する。
【０００２】
【従来の技術】III− V 族化合物半導体素子として代表
的なＧａＡｓＭＥＳＦＥＴにおいては、従来よりスケー
リング則に従って能動領域の高濃度化及び薄層化が進め
られ、高性能、特に通信分野では高周波化が図られてい
る。しかしながら、単純に能動領域の高濃度化を進めれ
ば、能動領域とゲート電極との間のショットキーバリア
ハイトが低くなり、ゲートリーク電流が増大する。さら
にショットキーバリアハイトが低くなれば、ブレークダ
ウン電圧が低くなり、耐圧が低下する。
的なＧａＡｓＭＥＳＦＥＴにおいては、従来よりスケー
リング則に従って能動領域の高濃度化及び薄層化が進め
られ、高性能、特に通信分野では高周波化が図られてい
る。しかしながら、単純に能動領域の高濃度化を進めれ
ば、能動領域とゲート電極との間のショットキーバリア
ハイトが低くなり、ゲートリーク電流が増大する。さら
にショットキーバリアハイトが低くなれば、ブレークダ
ウン電圧が低くなり、耐圧が低下する。
【０００３】このような問題点を解決するために、能動
領域とゲート電極との間にＧａＡｓよりも広いバンドギ
ャップを有する化合物半導体層を形成し、能動領域の高
濃度化及び薄層化に対処する試みがなされている。広い
バンドギャップを有する化合物半導体層には一般的にア
ンドープＡｌＧａＡｓ、ＩｎＧａＰ等のIII− V 族化合
物半導体材料が使用される。この化合物半導体材料は、
能動領域の表面上にエピタキシャル成長法によりエピタ
キシャル成長薄膜として形成される。
領域とゲート電極との間にＧａＡｓよりも広いバンドギ
ャップを有する化合物半導体層を形成し、能動領域の高
濃度化及び薄層化に対処する試みがなされている。広い
バンドギャップを有する化合物半導体層には一般的にア
ンドープＡｌＧａＡｓ、ＩｎＧａＰ等のIII− V 族化合
物半導体材料が使用される。この化合物半導体材料は、
能動領域の表面上にエピタキシャル成長法によりエピタ
キシャル成長薄膜として形成される。
【０００４】しかしながら、化合物半導体材料のエピタ
キシャル成長薄膜においては、バンドギャップの拡大に
適した充分に低いキャリア濃度に設定することができ
ず、また正確な膜厚制御が行えない。すなわち、エピタ
キシャル成長薄膜の再現性が充分でなく均一性が得られ
ないので、特に量産を目的としたＧａＡｓＭＥＳＦＥＴ
の高性能化が実現できない。
キシャル成長薄膜においては、バンドギャップの拡大に
適した充分に低いキャリア濃度に設定することができ
ず、また正確な膜厚制御が行えない。すなわち、エピタ
キシャル成長薄膜の再現性が充分でなく均一性が得られ
ないので、特に量産を目的としたＧａＡｓＭＥＳＦＥＴ
の高性能化が実現できない。
【０００５】一方、再現性が高く、均一性が得られ、し
かも特定の領域に所望の性質を確保する選択性が高い優
れた方法として、イオン注入法を利用した種々の半導体
材料の製作方法が試みられている。特に最近、ＧａＡｓ
化合物半導体基板の表面層に窒素イオンを高温度におい
てイオン注入し、ＧａＮ（窒化ガリウム）領域を形成し
た例が報告されている。ＧａＮはＧａＡｓに対し２倍以
上の広いバンドギャップを有する。
かも特定の領域に所望の性質を確保する選択性が高い優
れた方法として、イオン注入法を利用した種々の半導体
材料の製作方法が試みられている。特に最近、ＧａＡｓ
化合物半導体基板の表面層に窒素イオンを高温度におい
てイオン注入し、ＧａＮ（窒化ガリウム）領域を形成し
た例が報告されている。ＧａＮはＧａＡｓに対し２倍以
上の広いバンドギャップを有する。
【０００６】
【発明が解決しようとする課題】従来技術に係るＧａＮ
領域の製造方法においては、以下の点の配慮がなされて
いない。窒素イオンのイオン注入は、基板温度を３８０
℃程度の高温度に維持しつつ、窒素イオンのドーズ量を
１．５×１０17atoms ／cm2 程度の高濃度に設定して行
われる。しかしながら、通常の量産ラインに組み込まれ
るイオン注入装置においては、基板加熱機構を備えてい
ないので、高温度に基板温度を維持しつつ、高濃度に窒
素イオンをイオン注入することができない。従って、Ｇ
ａＮ領域そのものの形成が実現できないので、ＧａＡｓ
ＭＥＳＦＥＴの高性能化が実現できない。
領域の製造方法においては、以下の点の配慮がなされて
いない。窒素イオンのイオン注入は、基板温度を３８０
℃程度の高温度に維持しつつ、窒素イオンのドーズ量を
１．５×１０17atoms ／cm2 程度の高濃度に設定して行
われる。しかしながら、通常の量産ラインに組み込まれ
るイオン注入装置においては、基板加熱機構を備えてい
ないので、高温度に基板温度を維持しつつ、高濃度に窒
素イオンをイオン注入することができない。従って、Ｇ
ａＮ領域そのものの形成が実現できないので、ＧａＡｓ
ＭＥＳＦＥＴの高性能化が実現できない。
【０００７】さらに、ＧａＮ領域をＧａＡｓＭＥＳＦＥ
Ｔに利用するには、バンドギャップを拡大してゲートリ
ーク電流の増大を抑制しつつ、空乏領域を充分に制御す
るために、ＧａＡｓ化合物半導体基板の表面から１０ｎ
ｍ以下の非常に浅い領域にＧａＮ領域を形成する必要が
ある。しかしながら、前述と同様に通常のイオン注入装
置においては、基板表面の極めて浅い領域に注入ピーク
を持つイオン注入が実施できない。従って、ＧａＡｓＭ
ＥＳＦＥＴに適したＧａＮ領域が形成できないので、Ｇ
ａＡｓＭＥＳＦＥＴの高性能化が実現できない。
Ｔに利用するには、バンドギャップを拡大してゲートリ
ーク電流の増大を抑制しつつ、空乏領域を充分に制御す
るために、ＧａＡｓ化合物半導体基板の表面から１０ｎ
ｍ以下の非常に浅い領域にＧａＮ領域を形成する必要が
ある。しかしながら、前述と同様に通常のイオン注入装
置においては、基板表面の極めて浅い領域に注入ピーク
を持つイオン注入が実施できない。従って、ＧａＡｓＭ
ＥＳＦＥＴに適したＧａＮ領域が形成できないので、Ｇ
ａＡｓＭＥＳＦＥＴの高性能化が実現できない。
【０００８】さらに、最近においては、電子サイクロト
ロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）を
利用したプラズマ雰囲気中におけるイオン注入（ＰＩＩ
Ｉ：Plasma Immersion Ion Implantation）法の研究開
発が進められている。このＥＣＲを利用したＰＩＩＩ法
は、マイクロ波及び磁場を印加して発生する電子サイク
ロトロン共鳴を利用し、低いエネルギで高密度プラズマ
を発生させ、ガス分子をイオン化できる。従って、基板
表面に損傷を与えることなく、低い注入エネルギにおい
て高密度のイオン注入が行える。しかしながら、現在の
ところ、ＥＣＲを利用したＰＩＩＩ法を使用してＧａＡ
ｓＭＥＳＦＥＴを製作した報告はなされていない。単純
にＧａＡｓＭＥＳＦＥＴの製造プロセスにこの種のイオ
ン注入工程を組み込む場合には、通常の能動領域の形成
工程とは別の工程として新たに工程が追加されるので、
製造工程数が増大する。
ロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）を
利用したプラズマ雰囲気中におけるイオン注入（ＰＩＩ
Ｉ：Plasma Immersion Ion Implantation）法の研究開
発が進められている。このＥＣＲを利用したＰＩＩＩ法
は、マイクロ波及び磁場を印加して発生する電子サイク
ロトロン共鳴を利用し、低いエネルギで高密度プラズマ
を発生させ、ガス分子をイオン化できる。従って、基板
表面に損傷を与えることなく、低い注入エネルギにおい
て高密度のイオン注入が行える。しかしながら、現在の
ところ、ＥＣＲを利用したＰＩＩＩ法を使用してＧａＡ
ｓＭＥＳＦＥＴを製作した報告はなされていない。単純
にＧａＡｓＭＥＳＦＥＴの製造プロセスにこの種のイオ
ン注入工程を組み込む場合には、通常の能動領域の形成
工程とは別の工程として新たに工程が追加されるので、
製造工程数が増大する。
【０００９】本発明は上記課題を解決するためになされ
たものである。従って、本発明は、バンドギャップ拡大
の再現性が高く、かつ均一性に優れ、リーク電流が減少
できるとともに耐圧が向上できる高性能な化合物半導体
素子の製造工程数を削減できる化合物半導体素子の製造
方法の提供にある。
たものである。従って、本発明は、バンドギャップ拡大
の再現性が高く、かつ均一性に優れ、リーク電流が減少
できるとともに耐圧が向上できる高性能な化合物半導体
素子の製造工程数を削減できる化合物半導体素子の製造
方法の提供にある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載された発明は、化合物半導体素子の
製造方法において、半絶縁性ＧａＡｓ化合物半導体基板
の主面部に、Ｂｅ注入領域、前記Ｂｅ注入領域よりも浅
い位置にＳｉ注入領域、及び前記ＧａＡｓ化合物半導体
基板を加熱しプラズマ雰囲気中において前記Ｓｉ注入領
域よりも浅い位置に窒素イオンを注入した窒素注入領域
を形成する注入領域形成工程と、前記ＧａＡｓ化合物半
導体基板の少なくとも主面にアニール保護膜を形成し、
前記窒素注入領域の窒素イオンと前記ＧａＡｓ化合物半
導体基板のＧａとを組成合成させＧａＮ領域を形成する
アニール工程とを備え、前記アニール工程は、前記Ｂｅ
注入領域及び前記Ｓｉ注入領域をそれぞれ活性化するた
めのアニール処理を利用して行われることを特徴とす
る。
に、請求項１に記載された発明は、化合物半導体素子の
製造方法において、半絶縁性ＧａＡｓ化合物半導体基板
の主面部に、Ｂｅ注入領域、前記Ｂｅ注入領域よりも浅
い位置にＳｉ注入領域、及び前記ＧａＡｓ化合物半導体
基板を加熱しプラズマ雰囲気中において前記Ｓｉ注入領
域よりも浅い位置に窒素イオンを注入した窒素注入領域
を形成する注入領域形成工程と、前記ＧａＡｓ化合物半
導体基板の少なくとも主面にアニール保護膜を形成し、
前記窒素注入領域の窒素イオンと前記ＧａＡｓ化合物半
導体基板のＧａとを組成合成させＧａＮ領域を形成する
アニール工程とを備え、前記アニール工程は、前記Ｂｅ
注入領域及び前記Ｓｉ注入領域をそれぞれ活性化するた
めのアニール処理を利用して行われることを特徴とす
る。
【００１１】請求項２に記載された発明は、前記請求項
１に記載された化合物半導体素子の製造方法において、
前記注入領域形成工程は、前記Ｂｅ注入領域及びＳｉ注
入領域をイオン注入により形成した後に、硼素その他キ
ャリアを補償する不純物とともに窒素イオンを注入し窒
素注入領域を形成する工程であることを特徴とする。
１に記載された化合物半導体素子の製造方法において、
前記注入領域形成工程は、前記Ｂｅ注入領域及びＳｉ注
入領域をイオン注入により形成した後に、硼素その他キ
ャリアを補償する不純物とともに窒素イオンを注入し窒
素注入領域を形成する工程であることを特徴とする。
【００１２】請求項３に記載された発明は、前記請求項
１に記載された化合物半導体素子の製造方法において、
前記注入領域形成工程は、硼素その他キャリアを補償す
る不純物とともに窒素イオンを注入し窒素注入領域を形
成した後に、前記Ｂｅ注入領域及びＳｉ注入領域をイオ
ン注入により形成する工程であることを特徴とする。
１に記載された化合物半導体素子の製造方法において、
前記注入領域形成工程は、硼素その他キャリアを補償す
る不純物とともに窒素イオンを注入し窒素注入領域を形
成した後に、前記Ｂｅ注入領域及びＳｉ注入領域をイオ
ン注入により形成する工程であることを特徴とする。
【００１３】請求項４に記載された発明は、前記請求項
１乃至請求項３のいずれかに記載された化合物半導体素
子の製造方法において、前記注入領域形成工程の窒素注
入領域は、ＧａＡｓ化合物半導体基板を３００℃以上の
高温度に加熱した状態で、ＥＣＲを利用したイオン注入
により窒素イオンを注入することによって形成されるこ
とを特徴とする。
１乃至請求項３のいずれかに記載された化合物半導体素
子の製造方法において、前記注入領域形成工程の窒素注
入領域は、ＧａＡｓ化合物半導体基板を３００℃以上の
高温度に加熱した状態で、ＥＣＲを利用したイオン注入
により窒素イオンを注入することによって形成されるこ
とを特徴とする。
【００１４】請求項５に記載された発明は、前記請求項
１乃至請求項４のいずれかに記載された化合物半導体素
子の製造方法において、前記アニール工程は、Ｓｉ3 Ｎ
4 膜、ＳｉＯ2 膜、ＷＳｉＮ膜のいずれかをアニール保
護膜として使用し、８５０−９５０℃のアニール温度に
おいて１秒−３０分間のアニールを行う工程であること
を特徴とする。
１乃至請求項４のいずれかに記載された化合物半導体素
子の製造方法において、前記アニール工程は、Ｓｉ3 Ｎ
4 膜、ＳｉＯ2 膜、ＷＳｉＮ膜のいずれかをアニール保
護膜として使用し、８５０−９５０℃のアニール温度に
おいて１秒−３０分間のアニールを行う工程であること
を特徴とする。
【００１５】
【発明の実施の形態】実施の形態１ 以下、本発明の実施の形態について、本発明を化合物半
導体素子としてＧａＡｓＭＥＳＦＥＴに適用した場合を
説明する。図１乃至図６は本発明の実施の形態１に係る
ＧａＡｓＭＥＳＦＥＴの製造方法を説明する各工程毎に
示す断面図である。
導体素子としてＧａＡｓＭＥＳＦＥＴに適用した場合を
説明する。図１乃至図６は本発明の実施の形態１に係る
ＧａＡｓＭＥＳＦＥＴの製造方法を説明する各工程毎に
示す断面図である。
【００１６】まず、図１に示すように、半絶縁性ＧａＡ
ｓ化合物半導体基板１の主面部にＢｅ注入領域２を形成
する。Ｂｅ注入領域２はＦＥＴを動作させた時、ソース
・ドレイン間の特に基板中を流れる電流を抑制するため
に使用される。Ｂｅ注入領域２は、１×１０12−３×１
０12 atoms／cm2 程度のドーズ量において、２０−５０
ＫｅＶのエネルギでＢｅイオンをイオン注入することに
より形成される。
ｓ化合物半導体基板１の主面部にＢｅ注入領域２を形成
する。Ｂｅ注入領域２はＦＥＴを動作させた時、ソース
・ドレイン間の特に基板中を流れる電流を抑制するため
に使用される。Ｂｅ注入領域２は、１×１０12−３×１
０12 atoms／cm2 程度のドーズ量において、２０−５０
ＫｅＶのエネルギでＢｅイオンをイオン注入することに
より形成される。
【００１７】次に、図２に示すように、ＧａＡｓ化合物
半導体基板１の主面部においてＢｅ注入領域２よりも浅
い位置にＳｉ注入領域３を形成する。Ｓｉ注入領域３は
ＧａＡｓＭＥＳＦＥＴのチャネル領域として使用され
る。Ｓｉ注入領域３は、０．５×１０13−３×１０13 a
toms／cm2 程度のドーズ量において、１０−３０ＫｅＶ
のエネルギでＳｉイオンをイオン注入することにより形
成される。
半導体基板１の主面部においてＢｅ注入領域２よりも浅
い位置にＳｉ注入領域３を形成する。Ｓｉ注入領域３は
ＧａＡｓＭＥＳＦＥＴのチャネル領域として使用され
る。Ｓｉ注入領域３は、０．５×１０13−３×１０13 a
toms／cm2 程度のドーズ量において、１０−３０ＫｅＶ
のエネルギでＳｉイオンをイオン注入することにより形
成される。
【００１８】次に、図３に示すように、ＧａＡｓ化合物
半導体基板１の主面部においてＳｉ注入領域３よりも浅
い位置に窒素注入領域４を形成する。窒素注入領域４は
ＧａＡｓＭＥＳＦＥＴのチャネル領域とショットキーゲ
ート電極との間のバンドギャップを拡大することを目的
として形成される。窒素注入領域４は、基板加熱機構を
有するＥＣＲ装置を使用し、ＥＣＲを利用したＰＩＩＩ
法により形成される。つまり、基板加熱機構によりＧａ
Ａｓ化合物半導体基板１を３００℃以上の高温度に維持
した状態において、プラズマ雰囲気中で窒素イオンのイ
オン注入を行うことにより、窒素注入領域４が形成され
る。窒素注入領域４の形成には、１×１０16−２×１０
17 atoms／cm2 程度（本実施の形態においては１．５×
１０17 atoms／cm2 が使用される。）の高濃度のドーズ
量と、３ＫｅＶ以下の低いエネルギとが使用される。こ
の窒素注入領域４はＧａＡｓ化合物半導体基板１の主面
から１０ｎｍ以下の浅い領域に形成される。
半導体基板１の主面部においてＳｉ注入領域３よりも浅
い位置に窒素注入領域４を形成する。窒素注入領域４は
ＧａＡｓＭＥＳＦＥＴのチャネル領域とショットキーゲ
ート電極との間のバンドギャップを拡大することを目的
として形成される。窒素注入領域４は、基板加熱機構を
有するＥＣＲ装置を使用し、ＥＣＲを利用したＰＩＩＩ
法により形成される。つまり、基板加熱機構によりＧａ
Ａｓ化合物半導体基板１を３００℃以上の高温度に維持
した状態において、プラズマ雰囲気中で窒素イオンのイ
オン注入を行うことにより、窒素注入領域４が形成され
る。窒素注入領域４の形成には、１×１０16−２×１０
17 atoms／cm2 程度（本実施の形態においては１．５×
１０17 atoms／cm2 が使用される。）の高濃度のドーズ
量と、３ＫｅＶ以下の低いエネルギとが使用される。こ
の窒素注入領域４はＧａＡｓ化合物半導体基板１の主面
から１０ｎｍ以下の浅い領域に形成される。
【００１９】この窒素注入領域４の形成に際してＥＣＲ
装置内には窒化硼素（ＢＮ）板が配設され、窒素注入領
域４には窒素イオンの注入と同時に硼素が添加される。
硼素はキャリアの補償に使用される。
装置内には窒化硼素（ＢＮ）板が配設され、窒素注入領
域４には窒素イオンの注入と同時に硼素が添加される。
硼素はキャリアの補償に使用される。
【００２０】次に、ＧａＡｓ化合物半導体基板１の主面
上（窒素注入領域４の表面上）においてゲート電極形成
領域にショットキーゲート電極５を形成する（図４参
照）。そして、ショットキーゲート電極５をイオン注入
のマスクとして使用し、斜めイオン注入を行い、高濃度
のソース領域６Ｓ及びドレイン領域６Ｄを形成する。さ
らに、ショットキーゲート電極５のサイドエッチングを
行い、このショットキーゲート電極５をイオン注入のマ
スクとして使用し、斜めイオン注入を行い、図４に示す
ように、低濃度のソース領域７Ｓ及びドレイン領域７Ｄ
を形成する。すなわち、ＬＤＤ構造を採用するＧａＡｓ
ＭＥＳＦＥＴ（Ｔｒ）が形成される。本実施の形態にお
いてＬＤＤ構造を採用するＧａＡｓＭＥＳＦＥＴ（Ｔ
ｒ）は、低濃度のソース領域７Ｓに比べてドレイン領域
７Ｄの長さが短い非対称形状で形成される。
上（窒素注入領域４の表面上）においてゲート電極形成
領域にショットキーゲート電極５を形成する（図４参
照）。そして、ショットキーゲート電極５をイオン注入
のマスクとして使用し、斜めイオン注入を行い、高濃度
のソース領域６Ｓ及びドレイン領域６Ｄを形成する。さ
らに、ショットキーゲート電極５のサイドエッチングを
行い、このショットキーゲート電極５をイオン注入のマ
スクとして使用し、斜めイオン注入を行い、図４に示す
ように、低濃度のソース領域７Ｓ及びドレイン領域７Ｄ
を形成する。すなわち、ＬＤＤ構造を採用するＧａＡｓ
ＭＥＳＦＥＴ（Ｔｒ）が形成される。本実施の形態にお
いてＬＤＤ構造を採用するＧａＡｓＭＥＳＦＥＴ（Ｔ
ｒ）は、低濃度のソース領域７Ｓに比べてドレイン領域
７Ｄの長さが短い非対称形状で形成される。
【００２１】前記斜めイオン注入はＧａＡｓ化合物半導
体基板１の主面からの垂線に対して７−３０度の角度を
持ってイオンを注入する。高濃度のソース領域６Ｓ及び
ドレイン領域６Ｄは、０．５×１０14−１×１０14 ato
ms／cm2 程度のドーズ量において、７０−９０ＫｅＶの
エネルギでＳｉイオンをイオン注入することにより形成
される。低濃度のソース領域７Ｓ及びドレイン領域７Ｄ
は、２×１０13−６×１０13 atoms／cm2 程度のドーズ
量において、３０−５０ＫｅＶのエネルギでＳｉイオン
をイオン注入することにより形成される。
体基板１の主面からの垂線に対して７−３０度の角度を
持ってイオンを注入する。高濃度のソース領域６Ｓ及び
ドレイン領域６Ｄは、０．５×１０14−１×１０14 ato
ms／cm2 程度のドーズ量において、７０−９０ＫｅＶの
エネルギでＳｉイオンをイオン注入することにより形成
される。低濃度のソース領域７Ｓ及びドレイン領域７Ｄ
は、２×１０13−６×１０13 atoms／cm2 程度のドーズ
量において、３０−５０ＫｅＶのエネルギでＳｉイオン
をイオン注入することにより形成される。
【００２２】次に、ＧａＡｓ化合物半導体基板１の主面
を含むすべての表面を覆うアニール保護膜９を形成する
（図５参照）。本実施の形態においては、ＧａＡｓＭＥ
ＳＦＥＴ（Ｔｒ）は単体デバイスとして形成されるの
で、全体にアニール保護膜９が形成される。ＧａＡｓＭ
ＥＳＦＥＴ（Ｔｒ）が複数配置され、それぞれのＧａＡ
ｓＭＥＳＦＥＴ（Ｔｒ）が互いに分離されている場合に
は、アニール保護膜９は少なくともそれぞれのＧａＡｓ
ＭＥＳＦＥＴ（Ｔｒ）を覆う形状で形成される。アニー
ル保護膜９には、耐熱性を有しかつ変質がほとんど発生
しない、例えばＳｉ3 Ｎ4 膜、ＳｉＯ2 膜、ＷＳｉＮ膜
のいずれかの材料において形成される。
を含むすべての表面を覆うアニール保護膜９を形成する
（図５参照）。本実施の形態においては、ＧａＡｓＭＥ
ＳＦＥＴ（Ｔｒ）は単体デバイスとして形成されるの
で、全体にアニール保護膜９が形成される。ＧａＡｓＭ
ＥＳＦＥＴ（Ｔｒ）が複数配置され、それぞれのＧａＡ
ｓＭＥＳＦＥＴ（Ｔｒ）が互いに分離されている場合に
は、アニール保護膜９は少なくともそれぞれのＧａＡｓ
ＭＥＳＦＥＴ（Ｔｒ）を覆う形状で形成される。アニー
ル保護膜９には、耐熱性を有しかつ変質がほとんど発生
しない、例えばＳｉ3 Ｎ4 膜、ＳｉＯ2 膜、ＷＳｉＮ膜
のいずれかの材料において形成される。
【００２３】そして、図５に示すように、前記アニール
保護膜９を使用し、アニールを行うことにより、既に形
成されたＢｅ注入領域２、Ｓｉ注入領域３の活性化を行
うとともに、窒素注入領域４の窒素とＧａＡｓ化合物半
導体基板１のＧａとを組成合成しＧａＮ領域４Ｎを形成
する。ＧａＮ領域４Ｎはバンドギャップを拡大する機能
を備える。勿論、前記アニールは高濃度のソース領域６
Ｓ、ドレイン領域６Ｄ、低濃度のソース領域７Ｓ、ドレ
イン領域７Ｄのそれぞれの活性化を行い、さらに前述の
各領域のイオン注入に起因する結晶ダメージの回復を行
う。アニールは、例えば、８５０−９５０℃のアニール
温度において、１秒−３０分間行われる。
保護膜９を使用し、アニールを行うことにより、既に形
成されたＢｅ注入領域２、Ｓｉ注入領域３の活性化を行
うとともに、窒素注入領域４の窒素とＧａＡｓ化合物半
導体基板１のＧａとを組成合成しＧａＮ領域４Ｎを形成
する。ＧａＮ領域４Ｎはバンドギャップを拡大する機能
を備える。勿論、前記アニールは高濃度のソース領域６
Ｓ、ドレイン領域６Ｄ、低濃度のソース領域７Ｓ、ドレ
イン領域７Ｄのそれぞれの活性化を行い、さらに前述の
各領域のイオン注入に起因する結晶ダメージの回復を行
う。アニールは、例えば、８５０−９５０℃のアニール
温度において、１秒−３０分間行われる。
【００２４】次に、前述のアニール保護膜９を選択的に
除去し、図６に示すように、高濃度のソース領域６Ｓ上
にソース電極１０Ｓ、ドレイン領域６Ｄ上にドレイン電
極１０Ｄのそれぞれを形成する。このソース電極１０
Ｓ、ドレイン電極１０Ｄの形成工程が終了することによ
りＧａＡｓＭＥＳＦＥＴ（Ｔｒ）が完成し、製造プロセ
スが終了する。
除去し、図６に示すように、高濃度のソース領域６Ｓ上
にソース電極１０Ｓ、ドレイン領域６Ｄ上にドレイン電
極１０Ｄのそれぞれを形成する。このソース電極１０
Ｓ、ドレイン電極１０Ｄの形成工程が終了することによ
りＧａＡｓＭＥＳＦＥＴ（Ｔｒ）が完成し、製造プロセ
スが終了する。
【００２５】実施の形態２ 本実施の形態は、前述のＧａＡｓＭＥＳＦＥＴの製造工
程において、Ｂｅ注入領域２及びＳｉ注入領域３の形成
工程と窒素注入領域４の形成工程とを入れ替えた例につ
いて説明する。図７乃至図９は本発明の実施の形態２に
係るＧａＡｓＭＥＳＦＥＴの製造方法を説明する各工程
毎に示す断面図である。
程において、Ｂｅ注入領域２及びＳｉ注入領域３の形成
工程と窒素注入領域４の形成工程とを入れ替えた例につ
いて説明する。図７乃至図９は本発明の実施の形態２に
係るＧａＡｓＭＥＳＦＥＴの製造方法を説明する各工程
毎に示す断面図である。
【００２６】まず、図７に示すように、ＧａＡｓ化合物
半導体基板１の主面部に窒素注入領域４を形成する。こ
の窒素注入領域４は、前述の実施の形態１で説明した製
造方法と同様に、ＥＣＲを利用したＰＩＩＩ法において
形成される。
半導体基板１の主面部に窒素注入領域４を形成する。こ
の窒素注入領域４は、前述の実施の形態１で説明した製
造方法と同様に、ＥＣＲを利用したＰＩＩＩ法において
形成される。
【００２７】次に、図８に示すように、ＧａＡｓ化合物
半導体基板１の主面部において、窒素注入領域４よりも
深い位置にＢｅ注入領域２を形成する。Ｂｅ注入領域２
は前述の実施の形態１で説明した製造方法と同様に形成
される。
半導体基板１の主面部において、窒素注入領域４よりも
深い位置にＢｅ注入領域２を形成する。Ｂｅ注入領域２
は前述の実施の形態１で説明した製造方法と同様に形成
される。
【００２８】次に、図９に示すように、ＧａＡｓ化合物
半導体基板１の主面部において、窒素注入領域４よりも
深い位置でＢｅ注入領域２よりも浅い位置にＳｉ注入領
域３を形成する。Ｓｉ注入領域３は前述の実施の形態１
で説明した製造方法と同様に形成される。
半導体基板１の主面部において、窒素注入領域４よりも
深い位置でＢｅ注入領域２よりも浅い位置にＳｉ注入領
域３を形成する。Ｓｉ注入領域３は前述の実施の形態１
で説明した製造方法と同様に形成される。
【００２９】引き続き、前述の実施の形態１で説明した
図４以降の製造方法と同様に、ショットキーゲート電極
５、高濃度ソース領域６Ｓ及びドレイン領域６Ｄ、低濃
度のソース領域７Ｓ及びドレイン領域７Ｄ、アニール保
護膜９のそれぞれを形成する。そして、アニールを行い
ＧａＮ領域４Ｎを形成し、アニール保護膜９を除去した
後、ソース電極１０Ｓ及びドレイン電極１０Ｄを形成す
る。この結果、ＧａＡｓＭＥＳＦＥＴ（Ｔｒ）が完成
し、製造プロセスが終了する。
図４以降の製造方法と同様に、ショットキーゲート電極
５、高濃度ソース領域６Ｓ及びドレイン領域６Ｄ、低濃
度のソース領域７Ｓ及びドレイン領域７Ｄ、アニール保
護膜９のそれぞれを形成する。そして、アニールを行い
ＧａＮ領域４Ｎを形成し、アニール保護膜９を除去した
後、ソース電極１０Ｓ及びドレイン電極１０Ｄを形成す
る。この結果、ＧａＡｓＭＥＳＦＥＴ（Ｔｒ）が完成
し、製造プロセスが終了する。
【００３０】なお、本発明は、ＧａＡｓＭＥＳＦＥＴに
限定されず、ショットキー接合を利用した可変抵抗素子
等に適用できる。
限定されず、ショットキー接合を利用した可変抵抗素子
等に適用できる。
【００３１】
【発明の効果】以上説明したように、本発明に係る化合
物半導体素子の製造方法においては、基板加熱機構を備
えＥＣＲソースを有するＥＣＲ装置によってＧａＡｓ化
合物半導体基板の極めて浅い表面部分に低エネルギでか
つ高密度で窒素イオンを注入し、この注入された窒素と
ＧａＡｓ化合物半導体基板のＧａとでＧａＮ領域が形成
できる。このＧａＮ領域はバンドギャップを拡大し、し
かもＧａＮ領域の再現性が高く、ＧａＮ領域は均一性に
優れているので、リーク電流が減少し耐圧が向上でき、
化合物半導体素子の高性能化が実現できる。この再現性
が高く、均一性に優れた性質を備えたＧａＮ領域は化合
物半導体素子の能動領域の活性化を目的とするアニール
工程を兼用して形成されるので、製造工程数が削減でき
る。
物半導体素子の製造方法においては、基板加熱機構を備
えＥＣＲソースを有するＥＣＲ装置によってＧａＡｓ化
合物半導体基板の極めて浅い表面部分に低エネルギでか
つ高密度で窒素イオンを注入し、この注入された窒素と
ＧａＡｓ化合物半導体基板のＧａとでＧａＮ領域が形成
できる。このＧａＮ領域はバンドギャップを拡大し、し
かもＧａＮ領域の再現性が高く、ＧａＮ領域は均一性に
優れているので、リーク電流が減少し耐圧が向上でき、
化合物半導体素子の高性能化が実現できる。この再現性
が高く、均一性に優れた性質を備えたＧａＮ領域は化合
物半導体素子の能動領域の活性化を目的とするアニール
工程を兼用して形成されるので、製造工程数が削減でき
る。
【００３２】さらに、アニール保護膜の材質及び生成ガ
スを適切に選択することにより、ＥＣＲ装置のチャンバ
内において大気解放することなくイオン注入に引き続き
連続してアニール保護膜が形成できる。この結果、Ｇａ
Ａｓ化合物半導体基板とＧａＮ領域との間の界面、Ｇａ
Ｎ領域とその表面上に形成されるアニール保護膜との間
の界面の清浄化が促進できるので、より一層、ＧａＮ領
域の再現性、均一性が図れる。
スを適切に選択することにより、ＥＣＲ装置のチャンバ
内において大気解放することなくイオン注入に引き続き
連続してアニール保護膜が形成できる。この結果、Ｇａ
Ａｓ化合物半導体基板とＧａＮ領域との間の界面、Ｇａ
Ｎ領域とその表面上に形成されるアニール保護膜との間
の界面の清浄化が促進できるので、より一層、ＧａＮ領
域の再現性、均一性が図れる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るＧａＡｓＭＥＳ
ＦＥＴの製造方法を説明する第１工程の断面図である。
ＦＥＴの製造方法を説明する第１工程の断面図である。
【図２】 第２工程の断面図である。
【図３】 第３工程の断面図である。
【図４】 第４工程の断面図である。
【図５】 第５工程の断面図である。
【図６】 第６工程の断面図である。
【図７】 本発明の実施の形態２に係るＧａＡｓＭＥＳ
ＦＥＴの製造方法を説明する第１工程の断面図である。
ＦＥＴの製造方法を説明する第１工程の断面図である。
【図８】 第２工程の断面図である。
【図９】 第３工程の断面図である。
１ ＧａＡｓ化合物半導体基板、２ Ｂｅ注入領域、３
Ｓｉ注入領域、４窒素注入領域、４Ｎ ＧａＮ領域、
５ ショットキーゲート電極、６Ｓ、７Ｓソース領域、
６Ｄ、７Ｄ ドレイン領域、９ アニール保護膜、１０
Ｓ ソース電極、１０Ｄ ドレイン電極。
Ｓｉ注入領域、４窒素注入領域、４Ｎ ＧａＮ領域、
５ ショットキーゲート電極、６Ｓ、７Ｓソース領域、
６Ｄ、７Ｄ ドレイン領域、９ アニール保護膜、１０
Ｓ ソース電極、１０Ｄ ドレイン電極。
フロントページの続き (56)参考文献 特開 平３−87024（ＪＰ，Ａ) 特開 平１−93173（ＪＰ，Ａ) 特開 昭63−29935（ＪＰ，Ａ) 特開 昭64−2368（ＪＰ，Ａ) 特開 平８−148510（ＪＰ，Ａ) 特開 平５−82555（ＪＰ，Ａ) 特開 平３−273632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812
Claims (5)
- 【請求項１】 半絶縁性ＧａＡｓ化合物半導体基板の主
面部に、Ｂｅ注入領域、前記Ｂｅ注入領域よりも浅い位
置にＳｉ注入領域、及び前記ＧａＡｓ化合物半導体基板
を加熱しプラズマ雰囲気中において前記Ｓｉ注入領域よ
りも浅い位置に窒素イオンを注入した窒素注入領域を形
成する注入領域形成工程と、 前記ＧａＡｓ化合物半導体基板の少なくとも主面にアニ
ール保護膜を形成し、前記窒素注入領域の窒素イオンと
前記ＧａＡｓ化合物半導体基板のＧａとを組成合成させ
ＧａＮ領域を形成するアニール工程と、 を備え、前記アニール工程は、前記 Ｂｅ注入領域及び前記Ｓｉ注
入領域をそれぞれ活性化するためのアニール処理を利用
して行われること、 を 特徴とする化合物半導体素子の製造方法。 - 【請求項２】 前記請求項１に記載された化合物半導体
素子の製造方法において、 前記注入領域形成工程は、前記Ｂｅ注入領域及びＳｉ注
入領域をイオン注入により形成した後に、硼素その他キ
ャリアを補償する不純物とともに窒素イオンを注入し窒
素注入領域を形成する工程であることを特徴とする化合
物半導体素子の製造方法。 - 【請求項３】 前記請求項１に記載された化合物半導体
素子の製造方法において、 前記注入領域形成工程は、硼素その他キャリアを補償す
る不純物とともに窒素イオンを注入し窒素注入領域を形
成した後に、前記Ｂｅ注入領域及びＳｉ注入領域をイオ
ン注入により形成する工程であることを特徴とする化合
物半導体素子の製造方法。 - 【請求項４】 前記請求項１乃至請求項３のいずれかに
記載された化合物半導体素子の製造方法において、 前記注入領域形成工程の窒素注入領域は、ＧａＡｓ化合
物半導体基板を３００℃以上の高温度に加熱した状態
で、電子サイクロトロン共鳴を利用したイオン注入によ
り窒素イオンを注入することによって形成されることを
特徴とする化合物半導体素子の製造方法。 - 【請求項５】 前記請求項１乃至請求項４のいずれかに
記載された化合物半導体素子の製造方法において、 前記アニール工程は、Ｓｉ3 Ｎ4 膜、ＳｉＯ2 膜、ＷＳ
ｉＮ膜のいずれかをアニール保護膜として使用し、８５
０−９５０℃のアニール温度において１秒−３０分間の
アニールを行う工程であることを特徴とする化合物半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06672297A JP3165655B2 (ja) | 1997-03-19 | 1997-03-19 | 化合物半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06672297A JP3165655B2 (ja) | 1997-03-19 | 1997-03-19 | 化合物半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261656A JPH10261656A (ja) | 1998-09-29 |
| JP3165655B2 true JP3165655B2 (ja) | 2001-05-14 |
Family
ID=13324087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06672297A Expired - Fee Related JP3165655B2 (ja) | 1997-03-19 | 1997-03-19 | 化合物半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165655B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694172B2 (ja) * | 2004-10-22 | 2011-06-08 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
-
1997
- 1997-03-19 JP JP06672297A patent/JP3165655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10261656A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006031654A2 (en) | Hemt device and method of making | |
| JP2008112750A (ja) | 半導体素子製造方法 | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| EP2139031A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3165655B2 (ja) | 化合物半導体素子の製造方法 | |
| JP2626220B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0235463B2 (ja) | ||
| JP3653652B2 (ja) | 半導体装置 | |
| JP3194921B1 (ja) | 隆起型ストラップ構造ｍｏｓトランジスタの製造方法 | |
| JP2804252B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP3018885B2 (ja) | 半導体装置の製造方法 | |
| JPH09321060A (ja) | 電界効果トランジスタとその製造方法 | |
| JPS6332273B2 (ja) | ||
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JP3300189B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0822999A (ja) | 金属膜のパターニング方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPH02230772A (ja) | Ｍｉｓ型半導体装置の構造 | |
| JPH08124939A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |