JP2644774B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2644774B2 JP2644774B2 JP62270252A JP27025287A JP2644774B2 JP 2644774 B2 JP2644774 B2 JP 2644774B2 JP 62270252 A JP62270252 A JP 62270252A JP 27025287 A JP27025287 A JP 27025287A JP 2644774 B2 JP2644774 B2 JP 2644774B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- variable gain
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 増幅回路、特に入力信号レベルが過大であると利得を
制限される可変利得増幅回路を備えた増幅回路に関し、 簡単な回路構成により、入力信号レベルが過大であっ
ても、精度の高い利得の制限を行なえ、電源電圧が変化
しても調整を不要とすることを目的とし、 入力信号を増幅する可変利得増幅回路と、該可変利得
増幅回路の出力信号レベルに応じて該可変利得増幅回路
の出力信号レベルが第１のレベルと第２のレベルの間の
レベルになるように、該可変利得増幅回路の利得を可変
制御する第１及び第２の検出回路とを備えた増幅回路に
おいて、該第１の検出回路は、該可変利得増幅回路の出
力信号レベルが第１の電源電圧を基準として該第１の電
源電圧から前記第１のレベルの範囲内にある時は該可変
利得増幅回路の利得を低下せしめるように制御し、該第
２の検出回路は、該可変利得増幅回路の出力信号レベル
が第１の電源電圧とは異なる第２の電源電圧を基準とし
て前記第２のレベルから該第２の電源電圧の範囲内にあ
る時は、該可変利得増幅回路の利得を低下せしめるよう
に制御するように構成する。
制限される可変利得増幅回路を備えた増幅回路に関し、 簡単な回路構成により、入力信号レベルが過大であっ
ても、精度の高い利得の制限を行なえ、電源電圧が変化
しても調整を不要とすることを目的とし、 入力信号を増幅する可変利得増幅回路と、該可変利得
増幅回路の出力信号レベルに応じて該可変利得増幅回路
の出力信号レベルが第１のレベルと第２のレベルの間の
レベルになるように、該可変利得増幅回路の利得を可変
制御する第１及び第２の検出回路とを備えた増幅回路に
おいて、該第１の検出回路は、該可変利得増幅回路の出
力信号レベルが第１の電源電圧を基準として該第１の電
源電圧から前記第１のレベルの範囲内にある時は該可変
利得増幅回路の利得を低下せしめるように制御し、該第
２の検出回路は、該可変利得増幅回路の出力信号レベル
が第１の電源電圧とは異なる第２の電源電圧を基準とし
て前記第２のレベルから該第２の電源電圧の範囲内にあ
る時は、該可変利得増幅回路の利得を低下せしめるよう
に制御するように構成する。
本発明は増幅回路、特に入力信号レベルが過大である
と利得を制限される可変利得増幅回路を備えた増幅回路
に関する。
と利得を制限される可変利得増幅回路を備えた増幅回路
に関する。
音声信号用の増幅回路は、通常線形増幅回路を用いて
おり、出力信号Voutと入力信号Vinとの振幅は第６図
（ａ）に示す如く一定の比例関係にある。この一定の比
例関係は、増幅回路の出力段トランジスタが飽和するま
では保たれるが、入力信号Vinの振幅がVs以上である出
力段トランジスタの飽和領域では入力信号Vinの波形と
出力信号Voutの波形とは一致しない。つまり、飽和領域
では、第６図（ｂ）に示す如く高調波成分による歪率の
悪化が著しい。
おり、出力信号Voutと入力信号Vinとの振幅は第６図
（ａ）に示す如く一定の比例関係にある。この一定の比
例関係は、増幅回路の出力段トランジスタが飽和するま
では保たれるが、入力信号Vinの振幅がVs以上である出
力段トランジスタの飽和領域では入力信号Vinの波形と
出力信号Voutの波形とは一致しない。つまり、飽和領域
では、第６図（ｂ）に示す如く高調波成分による歪率の
悪化が著しい。
第７図は従来回路の原理説明波形図である。
従来回路は、大略入力信号を増幅する可変利得増幅回
路と、可変利得増幅回路の出力信号から第７図中基準レ
ベルを基準とした絶対値Ａを測定して絶対値Ａが第１の
所定値以上となったことを検出すると可変利得増幅回路
の利得を制限する第１の回路と、可変利得増幅回路の出
力信号から第７図中基準レベルを基準とした絶対値Ｂを
測定して絶対値Ｂが第２の所定値以上となったことを検
出すると可変利得増幅回路の利得を制限する第２の回路
とよりなる。
路と、可変利得増幅回路の出力信号から第７図中基準レ
ベルを基準とした絶対値Ａを測定して絶対値Ａが第１の
所定値以上となったことを検出すると可変利得増幅回路
の利得を制限する第１の回路と、可変利得増幅回路の出
力信号から第７図中基準レベルを基準とした絶対値Ｂを
測定して絶対値Ｂが第２の所定値以上となったことを検
出すると可変利得増幅回路の利得を制限する第２の回路
とよりなる。
従来回路では、基準レベル及び第1,2の所定値の設定
が必要であり、電源電圧が変化するとこれら基準レベル
及び第1,2の所定値の設定を変更しなければならないと
いう問題を生じていたと共に、第1,2の回路の測定検出
精度を向上させるには回路構成が非常に複雑となり回路
素子の特性のバラツキの影響を受けやすいという問題も
生じていた。
が必要であり、電源電圧が変化するとこれら基準レベル
及び第1,2の所定値の設定を変更しなければならないと
いう問題を生じていたと共に、第1,2の回路の測定検出
精度を向上させるには回路構成が非常に複雑となり回路
素子の特性のバラツキの影響を受けやすいという問題も
生じていた。
本発明は、簡単な回路構成により、入力信号レベルが
過大であっても精度の高い利得の制限を行なえ、電源電
圧が変化しても調整が不要である増幅回路を提供するこ
とを目的とする。
過大であっても精度の高い利得の制限を行なえ、電源電
圧が変化しても調整が不要である増幅回路を提供するこ
とを目的とする。
第１図は本発明の原理説明図、第２図は本発明の原理
説明用波形図である。
説明用波形図である。
第１図中、１は入力信号を増幅する可変利得増幅回
路、2,3は可変利得増幅回路１の出力信号レベルに応じ
て可変利得増幅回路１の利得を可変制御する第1,2の検
出回路である。
路、2,3は可変利得増幅回路１の出力信号レベルに応じ
て可変利得増幅回路１の利得を可変制御する第1,2の検
出回路である。
第１の検出回路２は、可変利得増幅回路１の出力信号
レベルが第２図に示す第１の電源電圧Vc1を基準とした
範囲L1内にある時は可変利得増幅回路１の利得を低下す
るように制御し、第２の検出回路３は、可変利得増幅回
路１の出力信号レベルが第２図に示す第２の電源電圧V
c2を基準とした範囲L2内にある時は可変利得増幅回路１
の利得を低下するように制御する。
レベルが第２図に示す第１の電源電圧Vc1を基準とした
範囲L1内にある時は可変利得増幅回路１の利得を低下す
るように制御し、第２の検出回路３は、可変利得増幅回
路１の出力信号レベルが第２図に示す第２の電源電圧V
c2を基準とした範囲L2内にある時は可変利得増幅回路１
の利得を低下するように制御する。
従って、簡単な回路構成により、入力信号レベルが過
大であっても精度の高い利得の制限を行なえ、電源電圧
が変化しても調整が不要となる。
大であっても精度の高い利得の制限を行なえ、電源電圧
が変化しても調整が不要となる。
第３図は第１図の可変利得増幅回路１の一実施例、第
４図は第１図の第1,2の検出回路2,3の一実施例を示す。
４図は第１図の第1,2の検出回路2,3の一実施例を示す。
第３図中、可変利得増幅回路１は、トランジスタQ1〜
Q6と、抵抗R1〜R3と、コンデンサC1と、定電流源10と、
電圧供給源11と、利得一定の増幅器12とよりなる。な
お、Vinは入力電圧、Voutは出力電圧、Vccは電源電圧を
表わす。端子13には、第１の検出回路２からの制御電圧
Vaが印加され、端子14には第２の検出回路３からの制御
電圧Vbが印加されている。
Q6と、抵抗R1〜R3と、コンデンサC1と、定電流源10と、
電圧供給源11と、利得一定の増幅器12とよりなる。な
お、Vinは入力電圧、Voutは出力電圧、Vccは電源電圧を
表わす。端子13には、第１の検出回路２からの制御電圧
Vaが印加され、端子14には第２の検出回路３からの制御
電圧Vbが印加されている。
トランジスタQ1に流れる電流は、制御電圧VaとVbとの
差により、トランジスタQ3,Q4から供給される。ここ
で、 （ただし、ｋはボルツマン定数、ｑは電気素量、Ｔは絶
対温度） なので、 となる。
差により、トランジスタQ3,Q4から供給される。ここ
で、 （ただし、ｋはボルツマン定数、ｑは電気素量、Ｔは絶
対温度） なので、 となる。
従って、増幅器12の前段までの利得G1は、 （ただし、re（Q1）はトランジスタQ1のエミッタ抵抗） となり、増幅器12を含む可変利得増幅回路１全体での利
得Ｇは、 （ただし、G12は増幅器12の利得） で表わされる。これにより、入力電圧Vinを利得Ｇで増
幅された出力電圧Voutが端子15より出力される。
得Ｇは、 （ただし、G12は増幅器12の利得） で表わされる。これにより、入力電圧Vinを利得Ｇで増
幅された出力電圧Voutが端子15より出力される。
第４図中、第１の検出回路２は、基準電圧供給源V
REF1と、コンパレータ21と、抵抗R4と、コンデンサC2と
よりなる。第２の検出回路３は、基準電圧供給源VREF2
と、コンパレータ22と、抵抗R5と、コンデンサC3とより
なる。端子23には、第３図の増幅器12からの出力電圧V
outが端子15を介して印加されると共に、増幅回路の出
力として出力端子24より出力される。又、第３図の端子
13,14に印加される制御電圧Va,Vbは、対応する端子25,2
6より得られる。
REF1と、コンパレータ21と、抵抗R4と、コンデンサC2と
よりなる。第２の検出回路３は、基準電圧供給源VREF2
と、コンパレータ22と、抵抗R5と、コンデンサC3とより
なる。端子23には、第３図の増幅器12からの出力電圧V
outが端子15を介して印加されると共に、増幅回路の出
力として出力端子24より出力される。又、第３図の端子
13,14に印加される制御電圧Va,Vbは、対応する端子25,2
6より得られる。
出力電圧Voutが大きくなりVout＞Vcc−VREF1となる
と、コンパレータ21の出力電圧Va1が大きくなるので、
可変利得増幅回路１の利得が制限される（減少せしめら
れる）。同様に、Vout＞Vcc−VREF2となると、コンパレ
ータ22の出力電圧Vb1が大きくなるので、可変利得増幅
回路１の利得が制限される（減少せしめられる）。
と、コンパレータ21の出力電圧Va1が大きくなるので、
可変利得増幅回路１の利得が制限される（減少せしめら
れる）。同様に、Vout＞Vcc−VREF2となると、コンパレ
ータ22の出力電圧Vb1が大きくなるので、可変利得増幅
回路１の利得が制限される（減少せしめられる）。
なお、抵抗R4及びコンデンサC2よりなるRC回路により
コンパレータ21の出力電圧Va1に急激な変化があっても
可変利得増幅回路１の利得が急激に変化しないようにな
っている。抵抗R5及びコンデンサC3よりなるRC回路も同
様にして制御電圧Vbの急激な変化を防止している。
コンパレータ21の出力電圧Va1に急激な変化があっても
可変利得増幅回路１の利得が急激に変化しないようにな
っている。抵抗R5及びコンデンサC3よりなるRC回路も同
様にして制御電圧Vbの急激な変化を防止している。
急激な利得変化を必要とする場合は、コンデンサC2,C
3の削除ないしは、コンデンサC2,C3と抵抗R4,R5の削除
で行なえる。また、コンパレータ21,22を一定利得の増
幅器に置き替え、制御電圧Va,Vbを出力信号に応じた値
に設定することもできる。
3の削除ないしは、コンデンサC2,C3と抵抗R4,R5の削除
で行なえる。また、コンパレータ21,22を一定利得の増
幅器に置き替え、制御電圧Va,Vbを出力信号に応じた値
に設定することもできる。
本実施例によれば、従来回路の如く基準レベルを設定
する必要はなく、第２図に示した範囲L1,L2を設定する
だけで良い。この範囲は、電源電圧が変化しても調整す
る必要はない。範囲L1,L2は増幅回路内の出力段トラン
ジスタの飽和電圧以上の値に設定することにより、出力
電圧Voutにおける歪の過大な発生を防止し得る。第５図
中、実線は出力電圧Voutの歪率大の場合、破線は出力電
圧Voutの歪率小の場合を示す。同図中、l1とl2を出力段
トランジスタの飽和電圧とすると、L1とL2は夫々l1とl2
より大きな値に設定すれば良い。このL1,L2の設定は、V
REF1,VREF2を適切に設定すれば良い。
する必要はなく、第２図に示した範囲L1,L2を設定する
だけで良い。この範囲は、電源電圧が変化しても調整す
る必要はない。範囲L1,L2は増幅回路内の出力段トラン
ジスタの飽和電圧以上の値に設定することにより、出力
電圧Voutにおける歪の過大な発生を防止し得る。第５図
中、実線は出力電圧Voutの歪率大の場合、破線は出力電
圧Voutの歪率小の場合を示す。同図中、l1とl2を出力段
トランジスタの飽和電圧とすると、L1とL2は夫々l1とl2
より大きな値に設定すれば良い。このL1,L2の設定は、V
REF1,VREF2を適切に設定すれば良い。
なお、上記実施例では、第１の電源電圧Vc1がVccであ
り第２の電源電圧Vc2が接地の場合を例にとって説明し
たが、例えば第1,2の電源電圧Vc1,Vc2は正，負の電源電
圧（＋V,−Ｖ）であっても良いことは言うまでもない。
り第２の電源電圧Vc2が接地の場合を例にとって説明し
たが、例えば第1,2の電源電圧Vc1,Vc2は正，負の電源電
圧（＋V,−Ｖ）であっても良いことは言うまでもない。
以上本発明を実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
本発明によれば、第１の検出回路は、可変利得増幅回
路の出力信号レベルが第１の電源電圧を基準とした範囲
L1内にある時は該可変利得増幅回路の利得を低下せしめ
るように制御し、第２の検出回路は、該可変利得増幅回
路の出力信号レベルが第１の電源電圧とは異なる第２の
電源電圧を基準とした範囲L2内にある時は、該可変利得
増幅回路の利得を低下せしめるように制御するので、簡
単な回路構成により入力信号レベルが過大であっても精
度の高い利得の制限を行なえ、電源電圧が変化しても調
整が不要であり、特に音声信号用の増幅回路としての効
果が大であり、実用的には極めて有用である。
路の出力信号レベルが第１の電源電圧を基準とした範囲
L1内にある時は該可変利得増幅回路の利得を低下せしめ
るように制御し、第２の検出回路は、該可変利得増幅回
路の出力信号レベルが第１の電源電圧とは異なる第２の
電源電圧を基準とした範囲L2内にある時は、該可変利得
増幅回路の利得を低下せしめるように制御するので、簡
単な回路構成により入力信号レベルが過大であっても精
度の高い利得の制限を行なえ、電源電圧が変化しても調
整が不要であり、特に音声信号用の増幅回路としての効
果が大であり、実用的には極めて有用である。
第１図は本発明の原理説明図、 第２図は本発明の原理説明用波形図、 第３図は可変利得増幅回路の一実施例を示す回路図、 第４図は第1,2の検出回路の一実施例を示す回路図、 第５図は実施例の説明用波形図、 第６図（ａ），（ｂ）は増幅回路の説明用特性図、 第７図は従来回路の原理説明用波形図である。 第１図〜第５図において、 １は可変利得増幅回路、 ２は第１の検出回路、 ３は第２の検出回路、 10は定電流源、 11は電圧供給源、 12は増幅器、 13,14,23〜26は端子、 21,22は基準電圧供給源、 Q1〜Q6はトランジスタ、 R1〜R5は抵抗、C1〜C3はコンデンサ を示す。
Claims (3)
- 【請求項１】入力信号を増幅する可変利得増幅回路
（１）と、 該可変利得増幅回路の出力信号レベルに応じて該可変利
得増幅回路の出力信号レベルが第１のレベルと第２のレ
ベルの間のレベルになるように、該可変利得増幅回路の
利得を可変制御する第１及び第２の検出回路（2,3）と
を備えた増幅回路において、 該第１の検出回路（２）は、該可変利得増幅回路（１）
の出力信号レベルが第１の電源電圧を基準として該第１
の電源電圧から前記第１のレベルの範囲内にある時は該
可変利得増幅回路の利得を低下せしめるように制御し、 該第２の検出回路（３）は、該可変利得増幅回路（１）
の出力信号レベルが第１の電源電圧とは異なる第２の電
源電圧を基準として前記第２のレベルから該第２の電源
電圧の範囲内にある時は、該可変利得増幅回路の利得を
低下せしめるように制御することを特徴とする増幅回
路。 - 【請求項２】前記第１の電源電圧は正の電源電圧であ
り、前記第２の電源電圧は負の電源電圧であることを特
徴とする特許請求の範囲第１項記載の増幅回路。 - 【請求項３】前記第２の電源電圧は接地であることを特
徴とする特許請求の範囲第１項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270252A JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270252A JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114207A JPH01114207A (ja) | 1989-05-02 |
| JP2644774B2 true JP2644774B2 (ja) | 1997-08-25 |
Family
ID=17483657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270252A Expired - Lifetime JP2644774B2 (ja) | 1987-10-28 | 1987-10-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644774B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861749B2 (ja) * | 1993-09-30 | 1999-02-24 | 日本電気株式会社 | 出力レベル制御回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517802U (ja) * | 1974-07-05 | 1976-01-21 | ||
| JPS627211A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | Ａｇｃ増幅器 |
| JPS62140507A (ja) * | 1985-12-13 | 1987-06-24 | Oki Electric Ind Co Ltd | オフセツト補償自動利得制御増幅器 |
-
1987
- 1987-10-28 JP JP62270252A patent/JP2644774B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114207A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
| US5196807A (en) | Amplifying circuit | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP2644774B2 (ja) | 増幅回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JP3387974B2 (ja) | 演算増幅回路 | |
| JP3044744B2 (ja) | 利得制御増幅回路 | |
| JPH0522159A (ja) | 高周波電力増幅器の出力レベル制御回路 | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP2001094369A (ja) | 光学信号処理回路 | |
| JPH0141042B2 (ja) | ||
| JP3029733B2 (ja) | パルスアナログ変換回路 | |
| JPH0567930A (ja) | 電圧増幅回路 | |
| JP2000151311A (ja) | ゲイン制御装置 | |
| KR900001995B1 (ko) | 자동레벨 조정 집적회로 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| SU693392A1 (ru) | Интегрирующее устройство | |
| JP2001223550A (ja) | 可変利得増幅回路 | |
| JPS59147515A (ja) | 利得制御回路 | |
| JPH05121952A (ja) | 非直線温度補償回路 | |
| JPH0682999B2 (ja) | Ａｇｃアンプ集積回路 | |
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 |