JP2001223550A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JP2001223550A JP2001223550A JP2000034926A JP2000034926A JP2001223550A JP 2001223550 A JP2001223550 A JP 2001223550A JP 2000034926 A JP2000034926 A JP 2000034926A JP 2000034926 A JP2000034926 A JP 2000034926A JP 2001223550 A JP2001223550 A JP 2001223550A
- Authority
- JP
- Japan
- Prior art keywords
- variable gain
- gain
- gain amplifier
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000006641 stabilisation Effects 0.000 abstract description 4
- 238000011105 stabilization Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 利得を安定化させ製造プロセスのバラツキに
影響を受けない可変利得増幅回路を実現する。 【解決手段】 可変利得増幅回路において、利得調整端
子に印加される利得調整電圧により利得が制御される第
１の可変利得増幅器と、前記第１の可変利得増幅器と同
一特性の第２の可変利得増幅器の利得を安定化させて安
定化制御された前記利得調整電圧を前記第１の可変利得
増幅器の利得調整端子に供給する利得安定化手段とを設
ける。
影響を受けない可変利得増幅回路を実現する。 【解決手段】 可変利得増幅回路において、利得調整端
子に印加される利得調整電圧により利得が制御される第
１の可変利得増幅器と、前記第１の可変利得増幅器と同
一特性の第２の可変利得増幅器の利得を安定化させて安
定化制御された前記利得調整電圧を前記第１の可変利得
増幅器の利得調整端子に供給する利得安定化手段とを設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、可変利得増幅回路
に関し、特に利得が安定化するように利得調整端子に印
加する利得調整電圧を自動的に制御する可変利得増幅回
路に関する。
に関し、特に利得が安定化するように利得調整端子に印
加する利得調整電圧を自動的に制御する可変利得増幅回
路に関する。
【０００２】
【従来の技術】従来の可変利得増幅器はＡ／Ｄ変換器、
ディジタル・オシロスコープ、シグナルコンディショナ
等において用いられており、利得調整端子に印加する利
得調整電圧の値を変化させることにより、可変利得増幅
器の利得を変化させるものである。
ディジタル・オシロスコープ、シグナルコンディショナ
等において用いられており、利得調整端子に印加する利
得調整電圧の値を変化させることにより、可変利得増幅
器の利得を変化させるものである。
【０００３】図２はこのような従来の可変利得増幅器の
一例を示す構成ブロック図である。図２において１は差
動入出力の可変利得増幅器、２は入力電圧を供給する定
電圧源、３は利得調整電圧を供給する可変出力の電圧源
である。また、１００は可変利得増幅器１の入力端子に
印加される入力電圧、１０１は可変利得増幅器１の出力
端子から出力される出力電圧、１０２は利得調整電圧で
ある。
一例を示す構成ブロック図である。図２において１は差
動入出力の可変利得増幅器、２は入力電圧を供給する定
電圧源、３は利得調整電圧を供給する可変出力の電圧源
である。また、１００は可変利得増幅器１の入力端子に
印加される入力電圧、１０１は可変利得増幅器１の出力
端子から出力される出力電圧、１０２は利得調整電圧で
ある。
【０００４】定電圧源２の一端は可変利得増幅器１の正
入力端子に、定電圧源２の他端は可変利得増幅器１の負
入力端子に入力電圧１００としてそれぞれ接続される。
電圧源３の一端は利得調整電圧１０２として可変利得増
幅器１の利得調整端子に接続され、電圧源３の他端は接
地される。また、可変利得増幅器１の正負の出力端子か
らは出力電圧１００が出力される。
入力端子に、定電圧源２の他端は可変利得増幅器１の負
入力端子に入力電圧１００としてそれぞれ接続される。
電圧源３の一端は利得調整電圧１０２として可変利得増
幅器１の利得調整端子に接続され、電圧源３の他端は接
地される。また、可変利得増幅器１の正負の出力端子か
らは出力電圧１００が出力される。
【０００５】ここで、図２に示す従来例の動作を説明す
る。入力端子間の電位差である入力電圧１００は可変利
得増幅器１で増幅され出力端子間に出力電圧１０１とし
て出力される。
る。入力端子間の電位差である入力電圧１００は可変利
得増幅器１で増幅され出力端子間に出力電圧１０１とし
て出力される。
【０００６】この時、入力電圧１００及び出力電圧１０
１をそれぞれ”Ｖｉｎ”及び”Ｖｏｕｔ”とすれば、可
変利得増幅器１の利得”Ｇ”は、 Ｇ＝Ｖｏｕｔ／Ｖｉｎ （１） となる。
１をそれぞれ”Ｖｉｎ”及び”Ｖｏｕｔ”とすれば、可
変利得増幅器１の利得”Ｇ”は、 Ｇ＝Ｖｏｕｔ／Ｖｉｎ （１） となる。
【０００７】また、電圧源３の出力電圧を調整して可変
利得増幅器１に印加される利得調整電圧１０２の値を加
減することにより、式（１）に示す利得を所望の値に設
定することが可能になる。
利得増幅器１に印加される利得調整電圧１０２の値を加
減することにより、式（１）に示す利得を所望の値に設
定することが可能になる。
【０００８】
【発明が解決しようとする課題】しかし、図２に示す従
来例では可変利得増幅器の利得が周囲温度や電源電圧等
の変動の影響を受け易くゲインドリフトの大きな要因で
あると言った問題点があった。
来例では可変利得増幅器の利得が周囲温度や電源電圧等
の変動の影響を受け易くゲインドリフトの大きな要因で
あると言った問題点があった。
【０００９】また、製造プロセスのバラツキによっても
可変利得増幅器の利得がばらついてしまい、同一の利得
調整電圧を可変利得増幅器の利得調整端子に印加しても
同一の利得にはならないと言った問題点があった。従っ
て本発明が解決しようとする課題は、利得を安定化させ
製造プロセスのバラツキに影響を受けない可変利得増幅
回路を実現することにある。
可変利得増幅器の利得がばらついてしまい、同一の利得
調整電圧を可変利得増幅器の利得調整端子に印加しても
同一の利得にはならないと言った問題点があった。従っ
て本発明が解決しようとする課題は、利得を安定化させ
製造プロセスのバラツキに影響を受けない可変利得増幅
回路を実現することにある。
【００１０】
【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載の発明は、可変利
得増幅回路において、利得調整端子に印加される利得調
整電圧により利得が制御される第１の可変利得増幅器
と、前記第１の可変利得増幅器と同一特性の第２の可変
利得増幅器の利得を安定化させて安定化制御された前記
利得調整電圧を前記第１の可変利得増幅器の利得調整端
子に供給する利得安定化手段とを備えたことにより、利
得を安定化させ製造プロセスのバラツキに影響を受けな
い可変利得増幅回路が実現できる。
るために、本発明のうち請求項１記載の発明は、可変利
得増幅回路において、利得調整端子に印加される利得調
整電圧により利得が制御される第１の可変利得増幅器
と、前記第１の可変利得増幅器と同一特性の第２の可変
利得増幅器の利得を安定化させて安定化制御された前記
利得調整電圧を前記第１の可変利得増幅器の利得調整端
子に供給する利得安定化手段とを備えたことにより、利
得を安定化させ製造プロセスのバラツキに影響を受けな
い可変利得増幅回路が実現できる。
【００１１】請求項２記載の発明は、請求項１記載の発
明である可変利得増幅回路において、前記利得安定化手
段が、２つの基準電圧を発生させる基準電圧発生手段
と、第１の前記基準電圧が入力に印加される前記第２の
可変利得増幅器と、第２の前記基準電圧が加算入力に印
加され、前記第２の可変利得増幅器の出力電圧が減算入
力に印加され、出力を前記利得調整電圧として前記第１
及び第２の可変利得増幅器に供給する差分増幅器とから
構成されたことにより、利得を安定化させ製造プロセス
のバラツキに影響を受けない可変利得増幅回路が実現で
きる。
明である可変利得増幅回路において、前記利得安定化手
段が、２つの基準電圧を発生させる基準電圧発生手段
と、第１の前記基準電圧が入力に印加される前記第２の
可変利得増幅器と、第２の前記基準電圧が加算入力に印
加され、前記第２の可変利得増幅器の出力電圧が減算入
力に印加され、出力を前記利得調整電圧として前記第１
及び第２の可変利得増幅器に供給する差分増幅器とから
構成されたことにより、利得を安定化させ製造プロセス
のバラツキに影響を受けない可変利得増幅回路が実現で
きる。
【００１２】請求項３記載の発明は、請求項２記載の発
明である可変利得増幅回路において、前記基準電圧発生
手段が、第２の前記基準電圧を発生させる基準電圧源
と、この基準電圧源の出力を分圧して第１の前記基準電
圧を発生させる直列接続された基準抵抗とから構成され
たことにより、利得を安定化させ製造プロセスのバラツ
キに影響を受けない可変利得増幅回路が実現できる。
明である可変利得増幅回路において、前記基準電圧発生
手段が、第２の前記基準電圧を発生させる基準電圧源
と、この基準電圧源の出力を分圧して第１の前記基準電
圧を発生させる直列接続された基準抵抗とから構成され
たことにより、利得を安定化させ製造プロセスのバラツ
キに影響を受けない可変利得増幅回路が実現できる。
【００１３】請求項４記載の発明は、請求項２記載の発
明である可変利得増幅回路において、前記第１及び第２
の可変利得増幅器が差動入出力型であり、前記差分増幅
器が差動入力型であることにより、差動入出力の可変利
得増幅回路が実現できる。
明である可変利得増幅回路において、前記第１及び第２
の可変利得増幅器が差動入出力型であり、前記差分増幅
器が差動入力型であることにより、差動入出力の可変利
得増幅回路が実現できる。
【００１４】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る可変利得増幅回路の一実
施例を示す構成ブロック図である。図１において１ａ及
び１ｂは図２に示す従来例と同一特性の差動入出力型の
可変利得増幅器、４は基準電圧源、５及び６は基準抵
抗、７は差動入力型の差分増幅器（以下、単に差動差分
増幅器と呼ぶ。）である。
説明する。図１は本発明に係る可変利得増幅回路の一実
施例を示す構成ブロック図である。図１において１ａ及
び１ｂは図２に示す従来例と同一特性の差動入出力型の
可変利得増幅器、４は基準電圧源、５及び６は基準抵
抗、７は差動入力型の差分増幅器（以下、単に差動差分
増幅器と呼ぶ。）である。
【００１５】また、１０３は可変利得増幅回路の入力電
圧である可変利得増幅器１ｂの入力電圧、１０４は可変
利得増幅回路の出力電圧である可変利得増幅器１ｂの出
力電圧、１０５は可変利得増幅器１ａ及び１ｂに共通の
利得調整電圧である。また、４〜６は基準電圧発生手段
５０を、１ａ、７及び５０は利得安定化手段５１をそれ
ぞれ構成している。
圧である可変利得増幅器１ｂの入力電圧、１０４は可変
利得増幅回路の出力電圧である可変利得増幅器１ｂの出
力電圧、１０５は可変利得増幅器１ａ及び１ｂに共通の
利得調整電圧である。また、４〜６は基準電圧発生手段
５０を、１ａ、７及び５０は利得安定化手段５１をそれ
ぞれ構成している。
【００１６】さらに、説明の簡単のために、差動差分増
幅器の４つの入力端子のうち加算入力の非反転入力端子
をＰＰ入力端子、加算入力の反転入力端子をＰＮ入力端
子、減算入力の非反転入力端子をＮＰ入力端子、減算入
力の反転入力端子をＮＮ入力端子と呼ぶ。
幅器の４つの入力端子のうち加算入力の非反転入力端子
をＰＰ入力端子、加算入力の反転入力端子をＰＮ入力端
子、減算入力の非反転入力端子をＮＰ入力端子、減算入
力の反転入力端子をＮＮ入力端子と呼ぶ。
【００１７】基準電圧源４の一端は基準抵抗５の一端及
び差動差分増幅器７のＰＰ入力端子に接続され、基準電
圧源４の他端は基準抵抗６の一端、可変利得増幅器１ａ
の負入力端子及び差動差分増幅器７のＰＮ入力端子に接
続される。
び差動差分増幅器７のＰＰ入力端子に接続され、基準電
圧源４の他端は基準抵抗６の一端、可変利得増幅器１ａ
の負入力端子及び差動差分増幅器７のＰＮ入力端子に接
続される。
【００１８】基準抵抗５の他端は基準抵抗６の他端及び
可変利得増幅器１ａの正入力端子に接続され、可変利得
増幅器１ａの正出力端子及び負出力端子は差動差分増幅
器７のＮＰ入力端子及びＮＮ入力端子にそれぞれ接続さ
れる。また、差動差分増幅器７の出力端子は可変利得増
幅器１ａ及び１ｂの利得調整端子にそれぞれ接続され
る。
可変利得増幅器１ａの正入力端子に接続され、可変利得
増幅器１ａの正出力端子及び負出力端子は差動差分増幅
器７のＮＰ入力端子及びＮＮ入力端子にそれぞれ接続さ
れる。また、差動差分増幅器７の出力端子は可変利得増
幅器１ａ及び１ｂの利得調整端子にそれぞれ接続され
る。
【００１９】さらに、入力電圧１０３が可変利得増幅器
１ｂの正入力端子及び負入力端子に入力され、可変利得
増幅器１ｂの正負の出力端子から出力電圧１０４が出力
される。
１ｂの正入力端子及び負入力端子に入力され、可変利得
増幅器１ｂの正負の出力端子から出力電圧１０４が出力
される。
【００２０】ここで、図１に示す実施例の動作を説明す
る。但し、可変利得増幅器１ａ及び１ｂの動作に関して
は従来例と同様であるので説明は省略する。可変利得増
幅器１ａ及び１ｂの利得調整端子には共通の利得調整電
圧１０５が印加されているので可変利得増幅器１ａ及び
１ｂの利得は等しく、それぞれの利得を”Ｇａ”及び”
Ｇｂ”とすれば、 Ｇａ＝Ｇｂ （２） となる。
る。但し、可変利得増幅器１ａ及び１ｂの動作に関して
は従来例と同様であるので説明は省略する。可変利得増
幅器１ａ及び１ｂの利得調整端子には共通の利得調整電
圧１０５が印加されているので可変利得増幅器１ａ及び
１ｂの利得は等しく、それぞれの利得を”Ｇａ”及び”
Ｇｂ”とすれば、 Ｇａ＝Ｇｂ （２） となる。
【００２１】また、共通の利得調整電圧１０５を”Ｖ
ｇ”とすれば、”Ｖｇ”の値を増加させれば利得”Ｇ
ａ”及び”Ｇｂ”は増加し、”Ｖｇ”の値を減少させれ
ば利得”Ｇａ”及び”Ｇｂ”も減少する。
ｇ”とすれば、”Ｖｇ”の値を増加させれば利得”Ｇ
ａ”及び”Ｇｂ”は増加し、”Ｖｇ”の値を減少させれ
ば利得”Ｇａ”及び”Ｇｂ”も減少する。
【００２２】また、可変利得増幅器１ａには基準電圧源
４の出力電圧が基準抵抗５及び６により分圧されて印加
されるので、基準電圧源４の出力電圧を”Ｖor”、基準
抵抗５及び６の基準抵抗値を”Ｒ１”及び”Ｒ２”、可
変利得増幅器１ａに印加される分圧電圧を”Ｖir”とす
れば、 Ｖir＝{Ｒ２／(Ｒ１＋Ｒ２)}×Ｖor （３） が成立する。
４の出力電圧が基準抵抗５及び６により分圧されて印加
されるので、基準電圧源４の出力電圧を”Ｖor”、基準
抵抗５及び６の基準抵抗値を”Ｒ１”及び”Ｒ２”、可
変利得増幅器１ａに印加される分圧電圧を”Ｖir”とす
れば、 Ｖir＝{Ｒ２／(Ｒ１＋Ｒ２)}×Ｖor （３） が成立する。
【００２３】一方、基準電圧源４の出力電圧は差動差分
増幅器７のＰＰ入力端子及びＰＮ入力端子に接続され、
可変利得増幅器１ａの出力電圧が差動差分増幅器７のＮ
Ｐ入力端子及びＮＮ入力端子に接続される。
増幅器７のＰＰ入力端子及びＰＮ入力端子に接続され、
可変利得増幅器１ａの出力電圧が差動差分増幅器７のＮ
Ｐ入力端子及びＮＮ入力端子に接続される。
【００２４】この時、差動差分増幅器７は加算入力であ
るＰＰ入力端子とＰＮ入力端子の電位差”Ｖpppn”から
減算入力であるＮＰ入力端子とＮＮ入力端子の電位差”
Ｖnpnn”を減算した差分を増幅して出力するように動作
する。
るＰＰ入力端子とＰＮ入力端子の電位差”Ｖpppn”から
減算入力であるＮＰ入力端子とＮＮ入力端子の電位差”
Ｖnpnn”を減算した差分を増幅して出力するように動作
する。
【００２５】すなわち、差動差分増幅器７の出力電圧及
び利得を”Ｖout”及び”Ａｏ”とすれば、 Ｖout＝Ａｏ×(Ｖpppn−Ｖnpnn) （４） が成立する。
び利得を”Ｖout”及び”Ａｏ”とすれば、 Ｖout＝Ａｏ×(Ｖpppn−Ｖnpnn) （４） が成立する。
【００２６】可変利得増幅器１ａの出力電圧を”Ｖoa”
とし、それぞれのパラメータを図１に示す実施例に対応
させれば、 Ｖout＝Ｖｇ Ｖpppn＝Ｖor Ｖnpnn＝Ｖoa （５） となり、式（４）は、 Ｖｇ＝Ａo×(Ｖor−Ｖoa) （６） と書き換えられる。
とし、それぞれのパラメータを図１に示す実施例に対応
させれば、 Ｖout＝Ｖｇ Ｖpppn＝Ｖor Ｖnpnn＝Ｖoa （５） となり、式（４）は、 Ｖｇ＝Ａo×(Ｖor−Ｖoa) （６） と書き換えられる。
【００２７】可変利得増幅器１ａの入力電圧は一定電
圧”Ｖir”であるので、”Ｖor＞Ｖoa”の場合、利得調
整電圧１０５である”Ｖｇ”が増加して、可変利得増幅
器１ａの利得を増加させるので、その出力電圧である”
Ｖoa”も増加する。
圧”Ｖir”であるので、”Ｖor＞Ｖoa”の場合、利得調
整電圧１０５である”Ｖｇ”が増加して、可変利得増幅
器１ａの利得を増加させるので、その出力電圧である”
Ｖoa”も増加する。
【００２８】一方、”Ｖor＜Ｖoa”の場合、利得調整電
圧１０５である”Ｖｇ”が減少して、可変利得増幅器１
ａの利得を減少させるので、その出力電圧ある”Ｖoa”
も減少する。
圧１０５である”Ｖｇ”が減少して、可変利得増幅器１
ａの利得を減少させるので、その出力電圧ある”Ｖoa”
も減少する。
【００２９】ここで、差動差分増幅器７の利得”Ａo”
が非常に大きいと仮定すれば、図１に示す帰還回路によ
り”Ｖor”と”Ｖoa”が等しくなるように制御される。
すなわち、 Ｖoa＝Ｖor （７） となり、式（７）を式（３）に代入すれば、 Ｖoa＝{(Ｒ１＋Ｒ２)／Ｒ２}×Ｖir （８） となる。
が非常に大きいと仮定すれば、図１に示す帰還回路によ
り”Ｖor”と”Ｖoa”が等しくなるように制御される。
すなわち、 Ｖoa＝Ｖor （７） となり、式（７）を式（３）に代入すれば、 Ｖoa＝{(Ｒ１＋Ｒ２)／Ｒ２}×Ｖir （８） となる。
【００３０】従って、可変利得増幅器１ａの利得”Ｇ
ａ”は、 となる。
ａ”は、 となる。
【００３１】この時、一方の可変利得増幅器１ｂの利得
調整端子には可変利得増幅器１ａの利得調整端子と共通
の利得調整電圧１０５が印加されているので、式（２）
から、 Ｇａ＝Ｇｂ＝(Ｒ１＋Ｒ２)／Ｒ２ （１０） となる。
調整端子には可変利得増幅器１ａの利得調整端子と共通
の利得調整電圧１０５が印加されているので、式（２）
から、 Ｇａ＝Ｇｂ＝(Ｒ１＋Ｒ２)／Ｒ２ （１０） となる。
【００３２】すなわち、式（１０）から可変利得増幅器
１ａ及び１ｂの利得”Ｇａ”及び”Ｇｂ”は基準抵抗５
及び６の比だけにより決定されるので、温度変動や電源
変動の影響、製造プロセスのバラツキの影響をそれぞれ
受けることなく一定値を保つように制御されることにな
る。
１ａ及び１ｂの利得”Ｇａ”及び”Ｇｂ”は基準抵抗５
及び６の比だけにより決定されるので、温度変動や電源
変動の影響、製造プロセスのバラツキの影響をそれぞれ
受けることなく一定値を保つように制御されることにな
る。
【００３３】このように利得が制御された可変利得増幅
器１ｂに入力電圧１０３を入力すれば周囲温度や電源電
圧等の変動の影響を受け易くゲインドリフトの小さな出
力電圧１０４を得ることができる。
器１ｂに入力電圧１０３を入力すれば周囲温度や電源電
圧等の変動の影響を受け易くゲインドリフトの小さな出
力電圧１０４を得ることができる。
【００３４】この結果、レプリカ回路である可変利得増
幅器１ａの利得を安定化させて安定化制御された利得調
整電圧を可変利得増幅器１ｂに供給する利得安定化手段
５１を設けることにより、利得を安定化させ製造プロセ
スのバラツキに影響を受けない可変利得増幅回路が実現
できる。
幅器１ａの利得を安定化させて安定化制御された利得調
整電圧を可変利得増幅器１ｂに供給する利得安定化手段
５１を設けることにより、利得を安定化させ製造プロセ
スのバラツキに影響を受けない可変利得増幅回路が実現
できる。
【００３５】なお、基準電圧源４の電圧や基準抵抗５及
び６の電圧値や抵抗値が温度変動等に起因して変動した
場合であっても可変利得増幅器１ａ及び１ｂの利得は変
動しない。
び６の電圧値や抵抗値が温度変動等に起因して変動した
場合であっても可変利得増幅器１ａ及び１ｂの利得は変
動しない。
【００３６】すなわち、式（１０）に示したように可変
利得増幅器１ａ及び１ｂの利得は基準抵抗の比のみによ
って決まり、温度係数が相殺されてしまうためである。
このため、高精度の基準電圧源や温度係数の小さな基準
抵抗を用いることなく可変利得増幅回路の安定化が可能
になる。
利得増幅器１ａ及び１ｂの利得は基準抵抗の比のみによ
って決まり、温度係数が相殺されてしまうためである。
このため、高精度の基準電圧源や温度係数の小さな基準
抵抗を用いることなく可変利得増幅回路の安定化が可能
になる。
【００３７】また、可変利得増幅回路の利得を変更する
場合には基準抵抗５及び６の抵抗値の比を変化させれば
良い。
場合には基準抵抗５及び６の抵抗値の比を変化させれば
良い。
【００３８】また、図１に示す実施例では差動入出力の
可変利得増幅回路を例示したが勿論これに限定される訳
ではなく、シングルエンド型の可変利得増幅回路にも適
用することが可能である。この場合には、差動入出力型
の可変利得増幅器１ａ及び１ｂの代わりにシングルエン
ド型の利得可変増幅器を用い、差動差分増幅器７の代わ
りに差分増幅器を用いれば良い。
可変利得増幅回路を例示したが勿論これに限定される訳
ではなく、シングルエンド型の可変利得増幅回路にも適
用することが可能である。この場合には、差動入出力型
の可変利得増幅器１ａ及び１ｂの代わりにシングルエン
ド型の利得可変増幅器を用い、差動差分増幅器７の代わ
りに差分増幅器を用いれば良い。
【００３９】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１乃至請
求項３の発明によれば、レプリカ回路である一方の可変
利得増幅器の利得を安定化させて安定化制御された利得
調整電圧を他方の可変利得増幅器に供給する利得安定化
手段を設けることにより、利得を安定化させ製造プロセ
スのバラツキに影響を受けない可変利得増幅回路が実現
できる。
本発明によれば次のような効果がある。請求項１乃至請
求項３の発明によれば、レプリカ回路である一方の可変
利得増幅器の利得を安定化させて安定化制御された利得
調整電圧を他方の可変利得増幅器に供給する利得安定化
手段を設けることにより、利得を安定化させ製造プロセ
スのバラツキに影響を受けない可変利得増幅回路が実現
できる。
【００４０】また、請求項４の発明によれば、２つの可
変利得増幅器を差動入出力型とし、差分増幅器を差動入
力型とすることにより、差動入出力の可変利得増幅回路
が実現できる。
変利得増幅器を差動入出力型とし、差分増幅器を差動入
力型とすることにより、差動入出力の可変利得増幅回路
が実現できる。
【図１】本発明に係る可変利得増幅回路の一実施例を示
す構成ブロック図である。
す構成ブロック図である。
【図２】従来の可変利得増幅器の一例を示す構成ブロッ
ク図である。
ク図である。
１ 可変利得増幅器 ２ 定電圧源 ３ 電圧源 ４ 基準電圧源 ５，６ 基準抵抗 ７ 差分増幅器 ５０ 基準電圧発生手段 ５１ 利得安定化手段 １００，１０３ 入力電圧 １０１，１０４ 出力電圧 １０２，１０５ 利得調整電圧
Claims (4)
- 【請求項１】可変利得増幅回路において、 利得調整端子に印加される利得調整電圧により利得が制
御される第１の可変利得増幅器と、 前記第１の可変利得増幅器と同一特性の第２の可変利得
増幅器の利得を安定化させて安定化制御された前記利得
調整電圧を前記第１の可変利得増幅器の利得調整端子に
供給する利得安定化手段とを備えたことを特徴とする可
変利得増幅回路。 - 【請求項２】前記利得安定化手段が、 ２つの基準電圧を発生させる基準電圧発生手段と、 第１の前記基準電圧が入力に印加される前記第２の可変
利得増幅器と、 第２の前記基準電圧が加算入力に印加され、前記第２の
可変利得増幅器の出力電圧が減算入力に印加され、出力
を前記利得調整電圧として前記第１及び第２の可変利得
増幅器に供給する差分増幅器とから構成されたことを特
徴とする請求項１記載の可変利得増幅回路。 - 【請求項３】前記基準電圧発生手段が、 第２の前記基準電圧を発生させる基準電圧源と、 この基準電圧源の出力を分圧して第１の前記基準電圧を
発生させる直列接続された基準抵抗とから構成されたこ
とを特徴とする請求項２記載の可変利得増幅回路。 - 【請求項４】前記第１及び第２の可変利得増幅器が差動
入出力型であり、前記差分増幅器が差動入力型であるこ
とを特徴とする請求項２記載の可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034926A JP2001223550A (ja) | 2000-02-14 | 2000-02-14 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034926A JP2001223550A (ja) | 2000-02-14 | 2000-02-14 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223550A true JP2001223550A (ja) | 2001-08-17 |
Family
ID=18559189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034926A Withdrawn JP2001223550A (ja) | 2000-02-14 | 2000-02-14 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001223550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013074595A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Ltd | 増幅装置 |
-
2000
- 2000-02-14 JP JP2000034926A patent/JP2001223550A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013074595A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Ltd | 増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103353782A (zh) | 低供电电压带隙参考电路及方法 | |
| EP1229420A1 (en) | Bandgap type reference voltage source with low supply voltage | |
| JPH08237054A (ja) | 利得可変回路 | |
| US6781462B2 (en) | Power amplifier | |
| KR100609683B1 (ko) | 온도 보상이 가능한 ｃｍｏｓ지수함수 발생기 회로 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2545501B2 (ja) | 直流信号変換回路 | |
| CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
| JP2016187080A (ja) | 利得可変差動増幅回路 | |
| JP2001223550A (ja) | 可変利得増幅回路 | |
| JP2008544725A (ja) | 温度補償および利得線形性が向上された可変利得増幅器 | |
| US7394318B2 (en) | Amplifier control system | |
| TW201840126A (zh) | 放大電路 | |
| KR101470704B1 (ko) | 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프 | |
| JP4517062B2 (ja) | 定電圧発生回路 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP2003157118A (ja) | バンドギャップ基準電圧回路 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| CN110531825A (zh) | 放大器电路系统、电压调节电路与信号补偿方法 | |
| CN118399901A (zh) | 具有发射极电阻补偿的对数电流电压转换器 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060925 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061115 |