JPH0682999B2 - Agcアンプ集積回路 - Google Patents
Agcアンプ集積回路Info
- Publication number
- JPH0682999B2 JPH0682999B2 JP28252186A JP28252186A JPH0682999B2 JP H0682999 B2 JPH0682999 B2 JP H0682999B2 JP 28252186 A JP28252186 A JP 28252186A JP 28252186 A JP28252186 A JP 28252186A JP H0682999 B2 JPH0682999 B2 JP H0682999B2
- Authority
- JP
- Japan
- Prior art keywords
- agc
- amplifier
- gain
- integrated circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 108091006418 SLC25A13 Proteins 0.000 description 10
- 102100036601 Aggrecan core protein Human genes 0.000 description 8
- 108091006419 SLC25A12 Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はAGCアンプ集積回路に関する。
従来の技術 第3図は従来のAGCアンプ集積回路の一例を示すブロッ
ク図である。
ク図である。
第3図において、1はメインアンプ、2はメインアンプ
1の後段に設けられたAGCアンプであり、AGCアンプ2は
メインアンプ1の差動出力VI1,VI2を入力とし、外部回
路から取込まれる二つのAGC利得制御電圧V AGC1,V AGC2
の差電圧V AGC1−V AGC2によって第4図に示すように決
まる利得で差動出力VI1,VI2を増幅し、この処理結果を
差動出力VO1,VO2として出力する。
1の後段に設けられたAGCアンプであり、AGCアンプ2は
メインアンプ1の差動出力VI1,VI2を入力とし、外部回
路から取込まれる二つのAGC利得制御電圧V AGC1,V AGC2
の差電圧V AGC1−V AGC2によって第4図に示すように決
まる利得で差動出力VI1,VI2を増幅し、この処理結果を
差動出力VO1,VO2として出力する。
ここで、第4図はAGCアンプ2の利得とAGC利得制御電圧
V AGC1,V AGC2の関係を示す特性図である。この場合、
利得は、差電圧V AGC1−V AGC2(以下、VSと略す。)が
所定値内の場合(本例では−100mV≦VS≦100mV)、差電
圧VSに対し直線的に変化する一方、差電圧VSが100mV以
上では飽和して増大せず、また、−100mV以下では急激
に小さくなって周波数特性が悪くなる。
V AGC1,V AGC2の関係を示す特性図である。この場合、
利得は、差電圧V AGC1−V AGC2(以下、VSと略す。)が
所定値内の場合(本例では−100mV≦VS≦100mV)、差電
圧VSに対し直線的に変化する一方、差電圧VSが100mV以
上では飽和して増大せず、また、−100mV以下では急激
に小さくなって周波数特性が悪くなる。
そして、上述した従来のAGC集積回路では差電圧VSが所
定値内に収まるように設定し、差電圧VSに対して利得が
直線的に変化するようにしていた。
定値内に収まるように設定し、差電圧VSに対して利得が
直線的に変化するようにしていた。
発明が解決しようとする問題点 しかしながら、上記従来のAGC称席回路では、差電圧VS
の範囲が限定され、しかもその範囲が例えば上述した−
100mV〜100mVのように狭くなっており、例えば温度変
動、電源電圧変動の影響を受けない高精度な回路を用意
し、その回路からAGC利得制御電圧V AGC1,V AGC2を取込
んで差電圧VSを算定する必要があり、所定の利得を得る
ために回路に取込む制御電圧に高精度が要求され、ま
た、その振幅値が制限されるという問題があった。
の範囲が限定され、しかもその範囲が例えば上述した−
100mV〜100mVのように狭くなっており、例えば温度変
動、電源電圧変動の影響を受けない高精度な回路を用意
し、その回路からAGC利得制御電圧V AGC1,V AGC2を取込
んで差電圧VSを算定する必要があり、所定の利得を得る
ために回路に取込む制御電圧に高精度が要求され、ま
た、その振幅値が制限されるという問題があった。
本発明は、上記問題点に鑑みてなされたもので取込む制
御電圧の振幅値に特定の制限を受けることなく、また、
AGCアンプに対し温度変動などの影響を受けずにAGC利得
制御電圧を供給できるAGC集積回路を提供することを目
的とする。
御電圧の振幅値に特定の制限を受けることなく、また、
AGCアンプに対し温度変動などの影響を受けずにAGC利得
制御電圧を供給できるAGC集積回路を提供することを目
的とする。
問題点を解決するための手段 本発明は、上記目的を達成するために、制御電圧及び固
定バイアス電圧を入力し、増幅利得1以下で処理して二
つの出力信号を取出す差動増幅器と、この差動増幅器の
二つの出力信号を取込みこの取込んだ信号に基づいて利
得を設定するAGCアンプとを同一集積回路に備えたこと
を特徴とする。
定バイアス電圧を入力し、増幅利得1以下で処理して二
つの出力信号を取出す差動増幅器と、この差動増幅器の
二つの出力信号を取込みこの取込んだ信号に基づいて利
得を設定するAGCアンプとを同一集積回路に備えたこと
を特徴とする。
作用 差動増幅器は、取込んだAGC制御電圧を減衰させて所定
値内に収まるように差電圧を算定し、これをAGCアンプ
に入力しており、AGC制御電圧の振幅値に所定の制御を
受けず、また、温度変動の影響がなく所定の差電圧VSを
AGCアンプに供給できる。
値内に収まるように差電圧を算定し、これをAGCアンプ
に入力しており、AGC制御電圧の振幅値に所定の制御を
受けず、また、温度変動の影響がなく所定の差電圧VSを
AGCアンプに供給できる。
実施例 第1図は本発明の一実施例のAGCアンプ集積回路を示す
ブロック図である。
ブロック図である。
第1図において、11は二つの信号VI1,VI2を出力するメ
インアンプ、12は端子13から制御電圧V CONを、また、
端子14からレフアレンス電圧Vref(このレフアレンス電
圧Vrefは本AGCアンプ集積回路内部で生成される。)を
それぞれ取込み両電圧の差を所定の利得(1以下の利
得)で減衰させて、得られた二つの値をAGC利得制御電
圧V AGC1,V AGC2として出力するAGC制御電圧変換部、15
は信号VI1,VI2及びAGC利得制御電圧V AGC1,V AGC2をそ
れぞれ取込んで VS=V AGC1−V AGC2 として算出される差電圧VSに基づいて利得を算定し、算
定された利得に応じて信号VI1,VI2を処理して二つの信
号VO1,VO2を出力するAGCアンプである。メインアンプ1
1、AGC制御電圧変換部12、AGCアンプ15及び端子13,14は
同一集積回路に収められている。
インアンプ、12は端子13から制御電圧V CONを、また、
端子14からレフアレンス電圧Vref(このレフアレンス電
圧Vrefは本AGCアンプ集積回路内部で生成される。)を
それぞれ取込み両電圧の差を所定の利得(1以下の利
得)で減衰させて、得られた二つの値をAGC利得制御電
圧V AGC1,V AGC2として出力するAGC制御電圧変換部、15
は信号VI1,VI2及びAGC利得制御電圧V AGC1,V AGC2をそ
れぞれ取込んで VS=V AGC1−V AGC2 として算出される差電圧VSに基づいて利得を算定し、算
定された利得に応じて信号VI1,VI2を処理して二つの信
号VO1,VO2を出力するAGCアンプである。メインアンプ1
1、AGC制御電圧変換部12、AGCアンプ15及び端子13,14は
同一集積回路に収められている。
AGC制御電圧変換部12は第2図のように構成されてい
る。第2図において、21は端子13から制御電圧V CONを
取込むとともに、抵抗R5,R6からなるバイアス回路25か
らレフアレンス電圧Vrefをバイアス電圧として取込む差
動増幅器、22は差動増幅器21から二つの出力電圧を取込
み、かつ、レベルシフト及びインピーダンス変換するエ
ミッタホロワ回路、23は差動増幅器21及びエミッタホロ
ワ回路22に対する定電流源回路、24は定電流源回路23に
所定の電流を供給するカレントミラー回路である。
る。第2図において、21は端子13から制御電圧V CONを
取込むとともに、抵抗R5,R6からなるバイアス回路25か
らレフアレンス電圧Vrefをバイアス電圧として取込む差
動増幅器、22は差動増幅器21から二つの出力電圧を取込
み、かつ、レベルシフト及びインピーダンス変換するエ
ミッタホロワ回路、23は差動増幅器21及びエミッタホロ
ワ回路22に対する定電流源回路、24は定電流源回路23に
所定の電流を供給するカレントミラー回路である。
差動増幅器21は、一対のトランジスタQ1,Q2と、トラン
ジスタQ1,Q2それぞれのコレクタに接続した抵抗R1,R2
と、同エミッタに接続し、負帰還をかけて利得を小さく
するための帰還抵抗R3,R4とを備え、トランジスタQ1,Q2
のベースにそれぞれレフアレンス電圧Vref、制御電圧V
CONを取込む一方、トランジスタQ1,Q2のコレクタからそ
れぞれ出力電圧を供給する。
ジスタQ1,Q2それぞれのコレクタに接続した抵抗R1,R2
と、同エミッタに接続し、負帰還をかけて利得を小さく
するための帰還抵抗R3,R4とを備え、トランジスタQ1,Q2
のベースにそれぞれレフアレンス電圧Vref、制御電圧V
CONを取込む一方、トランジスタQ1,Q2のコレクタからそ
れぞれ出力電圧を供給する。
エミッタホロワ回路22は、差動増幅器21の出力電圧をそ
れぞれベースに取込む一対のトランジスタQ3,Q4と、ト
ランジスタQ3,Q4それぞれのエミッタに接続し、差動増
幅器21の出力を所定のレベルになるようにレベルシフト
するための抵抗R8,R10とを有し、抵抗R10,R8を介してそ
れぞれAGC利得制御電圧V AGC1,V AGC2を出力する。
れぞれベースに取込む一対のトランジスタQ3,Q4と、ト
ランジスタQ3,Q4それぞれのエミッタに接続し、差動増
幅器21の出力を所定のレベルになるようにレベルシフト
するための抵抗R8,R10とを有し、抵抗R10,R8を介してそ
れぞれAGC利得制御電圧V AGC1,V AGC2を出力する。
定電流源回路23は、ベースが共通の3個のトランジスタ
Q2,Q6,Q7と、これらトランジスタQ5,Q6,Q7のエミッタに
接続された抵抗R7,R11,R9とを備え、トランジスタQ5,Q
6,Q7のコレクタは、差動増幅器21の抵抗R3及び抵抗R4、
エミッタホロワ回路22の抵抗R10、並びにエミッタホロ
ワ回路22の抵抗R8にそれぞれ接続されており、抵抗R7,R
11,R9を介してVEEが印加される。
Q2,Q6,Q7と、これらトランジスタQ5,Q6,Q7のエミッタに
接続された抵抗R7,R11,R9とを備え、トランジスタQ5,Q
6,Q7のコレクタは、差動増幅器21の抵抗R3及び抵抗R4、
エミッタホロワ回路22の抵抗R10、並びにエミッタホロ
ワ回路22の抵抗R8にそれぞれ接続されており、抵抗R7,R
11,R9を介してVEEが印加される。
カレントミラー回路24はベースとコレクタとを短絡接続
したトランジスタQ8と、トランジスタQ8のコレクタに接
続した抵抗R12、トランジスタQ8のエミッタに接続した
抵抗R13とを備え、トランジスタQ8のベースは定電流源
回路23のトランジスタQ5,Q6,Q7の各ベースに接続され、
かつ、抵抗R13に電圧V EEが印加されており、定電流源
回路23へ所定の電流値を供給する。
したトランジスタQ8と、トランジスタQ8のコレクタに接
続した抵抗R12、トランジスタQ8のエミッタに接続した
抵抗R13とを備え、トランジスタQ8のベースは定電流源
回路23のトランジスタQ5,Q6,Q7の各ベースに接続され、
かつ、抵抗R13に電圧V EEが印加されており、定電流源
回路23へ所定の電流値を供給する。
AGCアンプ15は、本実施例では第4図に示すように −100mV≦VS≦100mV において差電圧VS及び利得が略一次関数として表わせる
特性を有している。
特性を有している。
以上のように構成されたAGCアンプ集積回路の動作につ
いて以下、説明する。この場合、AGC制御電圧変換部12
の利得を例えば−20dB(1/10倍)に設定しておく。そし
て、AGC制御電圧変換部12は、AGCアンプ15の利得・差電
圧特性における差電圧VSにくらべ大きい値の、例えば −1V≦V CON−Vref≦1V の制御電圧V CON、レフアレンス電圧Vrefを取込むと、
取込んだデータに基づいて差電圧VS (=V AGC1−V AGC2)を VS=−1/10(V CON−Vref) として処理し、この差電圧VSを −100mV≦VS≦100mV の範囲でAGCアンプ15へ出力する。この結果、AGCアンプ
15は適性な利得を選択、利用し、この利得に基づいて、
メインアンプ11から取込んだ信号VI1,VI2を処理し、処
理結果を信号VO1,VO2として出力する。
いて以下、説明する。この場合、AGC制御電圧変換部12
の利得を例えば−20dB(1/10倍)に設定しておく。そし
て、AGC制御電圧変換部12は、AGCアンプ15の利得・差電
圧特性における差電圧VSにくらべ大きい値の、例えば −1V≦V CON−Vref≦1V の制御電圧V CON、レフアレンス電圧Vrefを取込むと、
取込んだデータに基づいて差電圧VS (=V AGC1−V AGC2)を VS=−1/10(V CON−Vref) として処理し、この差電圧VSを −100mV≦VS≦100mV の範囲でAGCアンプ15へ出力する。この結果、AGCアンプ
15は適性な利得を選択、利用し、この利得に基づいて、
メインアンプ11から取込んだ信号VI1,VI2を処理し、処
理結果を信号VO1,VO2として出力する。
なお、本実施例では入力した制御電圧を圧縮制御してい
るので直流レベル変動の影響を受けにくい。
るので直流レベル変動の影響を受けにくい。
また、本実施例では差動増幅器を含むAGC制御電圧変換
部をAGCアンプと同一の集積回路に収めているので回路
がコンパクトになるという効果がある。
部をAGCアンプと同一の集積回路に収めているので回路
がコンパクトになるという効果がある。
発明の効果 以上説明したように、本発明は、AGCアンプを収めた集
積回路内にAGCアンプの利得算定用のAGC制御電圧を制御
する差動増幅器を備えており、温度変動の影響を受けに
くくなっており、また差動増幅器の利得を1以下に設定
しているので、外部から取込む電圧値が小さい値に限定
されることがなくなるという効果がある。
積回路内にAGCアンプの利得算定用のAGC制御電圧を制御
する差動増幅器を備えており、温度変動の影響を受けに
くくなっており、また差動増幅器の利得を1以下に設定
しているので、外部から取込む電圧値が小さい値に限定
されることがなくなるという効果がある。
第1図は本発明の一実施例のAGCアンプ集積回路を示す
ブロック図、第2図は同AGCアンプ集積回路のAGC制御電
圧変換部を示すブロック図、第3図は従来のAGCアンプ
集積回路の一例を示すブロック図、第4図は第1図及び
第4図のAGCアンプの利得・差電圧の関係を示す特性図
である。 11……メインアンプ、12……AGC制御電圧変換部、15…
…AGCアンプ、21……差動増幅器。
ブロック図、第2図は同AGCアンプ集積回路のAGC制御電
圧変換部を示すブロック図、第3図は従来のAGCアンプ
集積回路の一例を示すブロック図、第4図は第1図及び
第4図のAGCアンプの利得・差電圧の関係を示す特性図
である。 11……メインアンプ、12……AGC制御電圧変換部、15…
…AGCアンプ、21……差動増幅器。
Claims (1)
- 【請求項1】制御電圧及び固定バイアス電圧を入力し、
増幅利得1以下で処理して二つの出力信号を取出す差動
増幅器と、この差動増幅器の二つの出力信号を読込みこ
の取込んだ信号に基づいて利得を設定するAGCアンプと
を同一集積回路に備えたことを特徴とするAGCアンプ集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28252186A JPH0682999B2 (ja) | 1986-11-27 | 1986-11-27 | Agcアンプ集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28252186A JPH0682999B2 (ja) | 1986-11-27 | 1986-11-27 | Agcアンプ集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63136703A JPS63136703A (ja) | 1988-06-08 |
JPH0682999B2 true JPH0682999B2 (ja) | 1994-10-19 |
Family
ID=17653533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28252186A Expired - Lifetime JPH0682999B2 (ja) | 1986-11-27 | 1986-11-27 | Agcアンプ集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0682999B2 (ja) |
-
1986
- 1986-11-27 JP JP28252186A patent/JPH0682999B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63136703A (ja) | 1988-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0921634A1 (en) | Differential amplifier with adjustable linearity | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
JP2885281B2 (ja) | Dcオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
JPH0682999B2 (ja) | Agcアンプ集積回路 | |
US4945314A (en) | Amplifier arrangement with saturation detection | |
JP2711411B2 (ja) | 演算増幅回路 | |
JP3517760B2 (ja) | 可変利得増幅器 | |
JPH07212158A (ja) | 関数発生回路 | |
JPH0282804A (ja) | 光受信用前置増幅器 | |
JP3747247B2 (ja) | ガンマ補正回路 | |
JP2644774B2 (ja) | 増幅回路 | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JPS641785Y2 (ja) | ||
JP2001094369A (ja) | 光学信号処理回路 | |
JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
KR100249009B1 (ko) | 대역통과필터 | |
JPS62160809A (ja) | 積分回路 | |
JP2776019B2 (ja) | 定電圧回路 | |
JPH04215315A (ja) | レベルシフト回路 | |
JPH01180108A (ja) | 利得制御増幅器 | |
JPS628987B2 (ja) |