JP3387974B2 - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JP3387974B2 JP3387974B2 JP16494493A JP16494493A JP3387974B2 JP 3387974 B2 JP3387974 B2 JP 3387974B2 JP 16494493 A JP16494493 A JP 16494493A JP 16494493 A JP16494493 A JP 16494493A JP 3387974 B2 JP3387974 B2 JP 3387974B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- operational amplifier
- resistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力電圧を所定の増幅
度で増幅する演算増幅回路に関する。
度で増幅する演算増幅回路に関する。
【０００２】
【従来の技術】従来、演算増幅回路は入出力特性を、入
力零の時に出力零とする場合は、演算増幅器のオフセッ
ト調整として必要に応じて、演算増幅器のオフセット調
整端子に可変抵抗を接続し調整するかまたは、正側電源
電圧と負側電源電圧間に可変抵抗を接続し、抵抗分圧に
より所定の電圧を演算増幅器に入力させていた。また、
入力零の時に出力に所定の直流バイアスを出力させる場
合には、所定の基準電圧を可変抵抗を介して演算増幅器
に入力させることにより、バイアス調整を実施してい
た。
力零の時に出力零とする場合は、演算増幅器のオフセッ
ト調整として必要に応じて、演算増幅器のオフセット調
整端子に可変抵抗を接続し調整するかまたは、正側電源
電圧と負側電源電圧間に可変抵抗を接続し、抵抗分圧に
より所定の電圧を演算増幅器に入力させていた。また、
入力零の時に出力に所定の直流バイアスを出力させる場
合には、所定の基準電圧を可変抵抗を介して演算増幅器
に入力させることにより、バイアス調整を実施してい
た。
【０００３】
【発明が解決しようとする課題】上記した従来技術によ
れば、演算増幅回路の入出力特性を、入力零の時に出力
零とさせる場合と、入力零の時に出力に所定の直流バイ
アスを出力させる場合で、回路を共通とすることができ
なかった。
れば、演算増幅回路の入出力特性を、入力零の時に出力
零とさせる場合と、入力零の時に出力に所定の直流バイ
アスを出力させる場合で、回路を共通とすることができ
なかった。
【０００４】さらに、直流バイアスを出力させる場合に
は、正バイアスと負バイアスを出力させる場合で回路を
共通とさせることができなかった。本発明は、上記の課
題を解決すべく成されたものであり、演算増幅回路の入
出力特性を入力零の時に出力零とする場合と、入力零の
時に出力に所定のバイアスを出力させる場合で、回路を
共通化させることを目的とする。
は、正バイアスと負バイアスを出力させる場合で回路を
共通とさせることができなかった。本発明は、上記の課
題を解決すべく成されたものであり、演算増幅回路の入
出力特性を入力零の時に出力零とする場合と、入力零の
時に出力に所定のバイアスを出力させる場合で、回路を
共通化させることを目的とする。
【０００５】
【課題を解決するための手段】本発明を図１に示す構成
図を用いて説明する。 入力電圧Ａとレベル制御される
直流電圧Ｂを入力とし、出力電圧Ｃを出力する加算増幅
回路１と、所定の正側直流電圧Ｄを抵抗２を介し、さら
にこの抵抗２を介し供給される電圧を所定の負側直流電
圧Ｅを基準に所定の比で分圧する抵抗３、可変抵抗４
と、この分圧された直流電圧を基準電圧５と比較するコ
ンパレータ６と、このコンパレータ６の出力端子から抵
抗７を介して接続されるトランジスタ８を具備し、抵抗
２を介して供給される直流電圧のレベルをトランジスタ
８により可変制御させ、レベル制御される直流電圧Ｂと
させるよう構成した演算増幅回路である。
図を用いて説明する。 入力電圧Ａとレベル制御される
直流電圧Ｂを入力とし、出力電圧Ｃを出力する加算増幅
回路１と、所定の正側直流電圧Ｄを抵抗２を介し、さら
にこの抵抗２を介し供給される電圧を所定の負側直流電
圧Ｅを基準に所定の比で分圧する抵抗３、可変抵抗４
と、この分圧された直流電圧を基準電圧５と比較するコ
ンパレータ６と、このコンパレータ６の出力端子から抵
抗７を介して接続されるトランジスタ８を具備し、抵抗
２を介して供給される直流電圧のレベルをトランジスタ
８により可変制御させ、レベル制御される直流電圧Ｂと
させるよう構成した演算増幅回路である。
【０００６】
【作用】加算増幅回路１は、入力電圧Ａとレベル制御さ
れる直流電圧Ｂを加算増幅し、この加算増幅された電圧
を出力電圧Ｃとして出力する回路であり、レベル制御さ
れる直流電圧Ｂは、所定の正側直流電圧Ｄを抵抗２を介
して供給される電圧であり、さらにこの電圧は、この電
圧を抵抗３、可変抵抗４により所定の負側直流電圧Ｅを
基準に所定の比で分圧し、この分圧された電圧と基準電
圧５をコンパレータ６により比較し、このコンパレータ
６の出力により抵抗７を介してトランジスタ８をＯＮ／
ＯＦＦ制御させることによりレベル制御される。
れる直流電圧Ｂを加算増幅し、この加算増幅された電圧
を出力電圧Ｃとして出力する回路であり、レベル制御さ
れる直流電圧Ｂは、所定の正側直流電圧Ｄを抵抗２を介
して供給される電圧であり、さらにこの電圧は、この電
圧を抵抗３、可変抵抗４により所定の負側直流電圧Ｅを
基準に所定の比で分圧し、この分圧された電圧と基準電
圧５をコンパレータ６により比較し、このコンパレータ
６の出力により抵抗７を介してトランジスタ８をＯＮ／
ＯＦＦ制御させることによりレベル制御される。
【０００７】ここで、レベル制御される直流電圧Ｂを抵
抗３、可変抵抗４により分圧した電圧が基準電圧５より
高い場合には、コンパレータ６の出力を高レベルとさせ
て、トランジスタ８をＯＮ制御させることにより、レベ
ル制御させる直流電圧Ｂを低下させる。
抗３、可変抵抗４により分圧した電圧が基準電圧５より
高い場合には、コンパレータ６の出力を高レベルとさせ
て、トランジスタ８をＯＮ制御させることにより、レベ
ル制御させる直流電圧Ｂを低下させる。
【０００８】次に、レベル制御される直流電圧Ｂを抵抗
３、可変抵抗４により分圧した電圧が、基準電圧５より
低い場合には、コンパレータ６の出力を低レベルとさせ
て、トランジスタ８をＯＦＦ制御させることにより、レ
ベル制御される直流電圧Ｂを上昇させる。
３、可変抵抗４により分圧した電圧が、基準電圧５より
低い場合には、コンパレータ６の出力を低レベルとさせ
て、トランジスタ８をＯＦＦ制御させることにより、レ
ベル制御される直流電圧Ｂを上昇させる。
【０００９】この結果、レベル制御される直流電圧Ｂ
は、抵抗３、可変抵抗４により分圧される電圧が基準電
圧５と一致するようにレベル制御される。ここで可変抵
抗４を可変することにより、基準電圧５と比較する可変
抵抗４の両端電圧が変化する為、レベル制御される直流
電圧Ｂの電圧レベルを可変することができる。このレベ
ル制御された直流電圧Ｂと入力電圧Ａは、加算増幅回路
１により加算増幅され出力電圧Ｃとして出力される。
は、抵抗３、可変抵抗４により分圧される電圧が基準電
圧５と一致するようにレベル制御される。ここで可変抵
抗４を可変することにより、基準電圧５と比較する可変
抵抗４の両端電圧が変化する為、レベル制御される直流
電圧Ｂの電圧レベルを可変することができる。このレベ
ル制御された直流電圧Ｂと入力電圧Ａは、加算増幅回路
１により加算増幅され出力電圧Ｃとして出力される。
【００１０】
【実施例】本発明の一実施例を図２に示す構成図を用い
て説明する。入力電圧Ａとレベル制御される直流電圧Ｂ
を入力とし、出力電圧Ｃを出力する加算増幅回路１の内
部を、入力電圧Ａは抵抗１−１、レベル制御される直流
電圧Ｂは抵抗１−２を介して、それぞれ演算増幅器１−
４の反転入力端子に入力し、演算増幅器１−４の非反転
入力端子を零電位に接続し、演算増幅器１−４の反転入
力端子と演算増幅器１−４の出力端子間に抵抗１−３を
接続し、演算増幅器１−４の出力端子より出力電圧Ｃを
出力させるよう構成し、所定の正側直流電圧Ｄを抵抗２
に接続し、この抵抗２の逆側を抵抗３、トランジスタ８
のコレクタ端子及びレベル制御される直流電圧Ｂとして
抵抗１−２に接続し、抵抗３の逆側を可変抵抗４とコン
パレータ６の非反転入力端子に接続し、可変抵抗４の逆
側を所定の負側直流電圧Ｅに接続させる。
て説明する。入力電圧Ａとレベル制御される直流電圧Ｂ
を入力とし、出力電圧Ｃを出力する加算増幅回路１の内
部を、入力電圧Ａは抵抗１−１、レベル制御される直流
電圧Ｂは抵抗１−２を介して、それぞれ演算増幅器１−
４の反転入力端子に入力し、演算増幅器１−４の非反転
入力端子を零電位に接続し、演算増幅器１−４の反転入
力端子と演算増幅器１−４の出力端子間に抵抗１−３を
接続し、演算増幅器１−４の出力端子より出力電圧Ｃを
出力させるよう構成し、所定の正側直流電圧Ｄを抵抗２
に接続し、この抵抗２の逆側を抵抗３、トランジスタ８
のコレクタ端子及びレベル制御される直流電圧Ｂとして
抵抗１−２に接続し、抵抗３の逆側を可変抵抗４とコン
パレータ６の非反転入力端子に接続し、可変抵抗４の逆
側を所定の負側直流電圧Ｅに接続させる。
【００１１】コンパレータ６の反転入力端子に、所定の
負側直流電圧Ｅを基準とした基準電圧５を入力させ、コ
ンパレータ６の出力端子に抵抗７を接続し、この抵抗７
の逆側をトランジスタ８のベース端子に接続し、このト
ランジスタ８のエミッタ端子を、所定の負側直流電圧Ｅ
に接続するように構成した演算増幅回路である。
負側直流電圧Ｅを基準とした基準電圧５を入力させ、コ
ンパレータ６の出力端子に抵抗７を接続し、この抵抗７
の逆側をトランジスタ８のベース端子に接続し、このト
ランジスタ８のエミッタ端子を、所定の負側直流電圧Ｅ
に接続するように構成した演算増幅回路である。
【００１２】次に、本実施例の回路の作用を説明する。
加算増幅回路１は、入力電圧Ａとレベル制御される直流
電圧Ｂを加算増幅し、この加算増幅された電圧を出力電
圧Ｃとして出力する回路であり、レベル制御される直流
電圧Ｂは、所定の正側直流電圧Ｄを抵抗２を介して供給
される電圧であり、さらにこの電圧は、この電圧を抵抗
３、可変抵抗４により所定の負側直流電圧Ｅを基準に所
定の比で分圧し、この分圧された電圧と基準電圧５をコ
ンパレータ６により比較し、このコンパレータ６の出力
により抵抗７を介してトランジスタ８を０Ｎ／ＯＦＦ制
御させることによりレベル制御される。
加算増幅回路１は、入力電圧Ａとレベル制御される直流
電圧Ｂを加算増幅し、この加算増幅された電圧を出力電
圧Ｃとして出力する回路であり、レベル制御される直流
電圧Ｂは、所定の正側直流電圧Ｄを抵抗２を介して供給
される電圧であり、さらにこの電圧は、この電圧を抵抗
３、可変抵抗４により所定の負側直流電圧Ｅを基準に所
定の比で分圧し、この分圧された電圧と基準電圧５をコ
ンパレータ６により比較し、このコンパレータ６の出力
により抵抗７を介してトランジスタ８を０Ｎ／ＯＦＦ制
御させることによりレベル制御される。
【００１３】ここで、レベル制御される直流電圧Ｂを抵
抗３、可変抵抗４により分圧した電圧が、基準電圧５よ
り高い場合には、コンパレータ６の出力を高レベルとさ
せて、トランジスタ８をＯＮ制御させることにより、レ
ベル制御させる直流電圧Ｂを低下させる。
抗３、可変抵抗４により分圧した電圧が、基準電圧５よ
り高い場合には、コンパレータ６の出力を高レベルとさ
せて、トランジスタ８をＯＮ制御させることにより、レ
ベル制御させる直流電圧Ｂを低下させる。
【００１４】次に、レベル制御される直流電圧Ｂを抵抗
３、可変抵抗４により分圧した電圧が、基準電圧５より
低い場合には、コンパレータ６の出力を低レベルとさせ
て、トランジスタ８をＯＦＦ制御させることにより、レ
ベル制御される直流電圧Ｂを上昇させる。
３、可変抵抗４により分圧した電圧が、基準電圧５より
低い場合には、コンパレータ６の出力を低レベルとさせ
て、トランジスタ８をＯＦＦ制御させることにより、レ
ベル制御される直流電圧Ｂを上昇させる。
【００１５】この結果、レベル制御される直流電圧Ｂ
は、抵抗３、可変抵抗４により分圧される電圧が基準電
圧５と一致するようにレベル制御される。ここで可変抵
抗４を可変することより、基準電圧５と比較する可変抵
抗４の両端電圧が変化する為、レベル制御される直流電
圧Ｂの電圧レベルを可変することができる。
は、抵抗３、可変抵抗４により分圧される電圧が基準電
圧５と一致するようにレベル制御される。ここで可変抵
抗４を可変することより、基準電圧５と比較する可変抵
抗４の両端電圧が変化する為、レベル制御される直流電
圧Ｂの電圧レベルを可変することができる。
【００１６】ここで、所定の正側直流電圧ＤをＶP 、所
定の負側直流電圧ＥをＶN 、基準電圧５をＶref とし抵
抗２をＲ２、抵抗３をＲ３、可変抵抗４をＶＲとした場
合、レベル制御される直流電圧ＢをＶB とするとＶB は
下記式で表される。
定の負側直流電圧ＥをＶN 、基準電圧５をＶref とし抵
抗２をＲ２、抵抗３をＲ３、可変抵抗４をＶＲとした場
合、レベル制御される直流電圧ＢをＶB とするとＶB は
下記式で表される。
【００１７】
【数１】
ＶB ＝（Ｖref ／ＶＲ）・（Ｒ３＋ＶＲ）＋ＶN
ここで、Ｒ３＜＜ＶＲとした場合、ＶB はＶref ＋ＶN
となり最小値となる。また、Ｖref ＝（ＶP −ＶN ）／
（Ｒ２＋Ｒ３＋ＶＲ）・ＶＲとなった場合、ＶB ＝ＶP
−（ＶP −ＶN ）／（Ｒ２＋Ｒ３＋ＶＲ）・Ｒ２で最大
値となる。
となり最小値となる。また、Ｖref ＝（ＶP −ＶN ）／
（Ｒ２＋Ｒ３＋ＶＲ）・ＶＲとなった場合、ＶB ＝ＶP
−（ＶP −ＶN ）／（Ｒ２＋Ｒ３＋ＶＲ）・Ｒ２で最大
値となる。
【００１８】例えば、ＶP ＝15Ｖ，ＶN ＝−15Ｖ，Ｖre
f ＝１Ｖ，Ｒ２＝１ＫΩ，Ｒ３＝10ＫΩとすると、ＶB
の電圧値はＶＲにより、図３に示すように変化させるこ
とが出来る。ＶB の可変範囲は、−１４．００Ｖ〜１
２．３６Ｖである。
f ＝１Ｖ，Ｒ２＝１ＫΩ，Ｒ３＝10ＫΩとすると、ＶB
の電圧値はＶＲにより、図３に示すように変化させるこ
とが出来る。ＶB の可変範囲は、−１４．００Ｖ〜１
２．３６Ｖである。
【００１９】このレベル制御される直流電圧Ｂと入力電
圧Ａは、加算増幅回路１により加算増幅され出力電圧Ｃ
として出力される。入力電圧Ａは、抵抗１−１と抵抗１
−３で定まる増幅度で増幅され、レベル制御される直流
電圧Ｂは、抵抗１−２と抵抗１−３で定まる増幅度で増
幅され、加算値が出力電圧Ｃとなる。
圧Ａは、加算増幅回路１により加算増幅され出力電圧Ｃ
として出力される。入力電圧Ａは、抵抗１−１と抵抗１
−３で定まる増幅度で増幅され、レベル制御される直流
電圧Ｂは、抵抗１−２と抵抗１−３で定まる増幅度で増
幅され、加算値が出力電圧Ｃとなる。
【００２０】ここで、入力電圧ＡをＶIN、レベル制御さ
れる直流電圧ＢをＶB 、抵抗１−１をＲ1-1 、抵抗１−
２をＲ1-2 、抵抗１−３をＲ1-3 とした場合、出力電圧
ＣをＶOUT とするとＶOUT は下記式で表される。
れる直流電圧ＢをＶB 、抵抗１−１をＲ1-1 、抵抗１−
２をＲ1-2 、抵抗１−３をＲ1-3 とした場合、出力電圧
ＣをＶOUT とするとＶOUT は下記式で表される。
【００２１】
【数２】
ＶOUT ＝−（Ｒ1-3 ／Ｒ1-1 ・ＶIN＋Ｒ1-3 ／Ｒ1-2 ・ＶB ）
つまり、レベル制御される直流電圧Ｂを任意の値に調整
することができる為、入力電圧Ａが零の時に出力電圧Ｃ
を零とする場合には、演算増幅器１−４のオフセット調
整が可能であり、入力電圧Ａが零の時に出力電圧Ｃに所
定の直流バイアスを出力させる場合には、正負を問わず
任意の直流バイアスを出力させることができる。
することができる為、入力電圧Ａが零の時に出力電圧Ｃ
を零とする場合には、演算増幅器１−４のオフセット調
整が可能であり、入力電圧Ａが零の時に出力電圧Ｃに所
定の直流バイアスを出力させる場合には、正負を問わず
任意の直流バイアスを出力させることができる。
【００２２】以上のような実施例により、演算増幅回路
の入出力特性を入力零の時に出力零とする場合と、入力
零の時に出力に所定のバイアスを出力させる場合で、回
路を完全に共通化させることができる。特に入力電圧と
所定の直流電圧を加算増幅させることにより、演算増幅
回路の入出力特性を、入力零の時に出力零とする場合
は、演算増幅器のオフセット補正を含めた出力零調整を
可能とさせ、入力零の時に出力に所定の直流バイアスを
出力させる場合は、演算増幅器のオフセット補正を含め
たバイアス調整を可能とさせる演算増幅回路を得る。
の入出力特性を入力零の時に出力零とする場合と、入力
零の時に出力に所定のバイアスを出力させる場合で、回
路を完全に共通化させることができる。特に入力電圧と
所定の直流電圧を加算増幅させることにより、演算増幅
回路の入出力特性を、入力零の時に出力零とする場合
は、演算増幅器のオフセット補正を含めた出力零調整を
可能とさせ、入力零の時に出力に所定の直流バイアスを
出力させる場合は、演算増幅器のオフセット補正を含め
たバイアス調整を可能とさせる演算増幅回路を得る。
【００２３】尚、本発明は、以上述べた実施例に限定さ
れず次のような変形も可能である。図４に示すように、
図２の基準電圧５、コンパレータ６、抵抗７、トランジ
タ８を一体化ＩＣ９とし、図２実施例と同様の作用、効
果を得ることができる。
れず次のような変形も可能である。図４に示すように、
図２の基準電圧５、コンパレータ６、抵抗７、トランジ
タ８を一体化ＩＣ９とし、図２実施例と同様の作用、効
果を得ることができる。
【００２４】
【発明の効果】以上のように、本発明の演算増幅回路に
よれば、演算増幅器のオフセット調整を含め、出力電圧
に正負を問わず任意の直流バイアスを出力させることが
できる為、演算増幅回路の入出力特性を入力零の時に出
力零とする場合と、入力零の時に出力に所定のバイアス
を出力させる場合で回路を完全に共通化させることがで
きる。
よれば、演算増幅器のオフセット調整を含め、出力電圧
に正負を問わず任意の直流バイアスを出力させることが
できる為、演算増幅回路の入出力特性を入力零の時に出
力零とする場合と、入力零の時に出力に所定のバイアス
を出力させる場合で回路を完全に共通化させることがで
きる。
【図１】本発明の演算増幅回路の構成図
【図２】本発明の一実施例の回路構成図
【図３】ＶＲとＶＢの変化対応図
【図４】他の実施例の回路構成図
Ａ…入力電圧
Ｂ…レベル制御される直流電圧
Ｃ…出力電圧
Ｄ…所定の正側直流電圧
Ｅ…所定の負側直流電圧
１…加算増幅回路
１−１、１−２、１−３…抵抗
１−４…演算増幅器
２、３、７…抵抗
４…可変抵抗
５…基準電圧
６…コンパレータ
８…トランジスタ
９…ＩＣ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/45
G06G 7/12
Claims (2)
- 【請求項１】 入力電圧と所定の直流電圧を加算増幅す
る演算増幅回路において、零を含む所定の正側直流電圧
を抵抗を介し、さらにこの抵抗を介し供給される直流電
圧を、所定の比で分圧する抵抗と、この分圧された電圧
と所定の基準電圧を、零を含む所定の負側直流電圧を基
準に比較するコンパレータと、このコンパレータの出力
に応じて動作するトランジスタを備え、前記コンパレー
タの出力に応じて動作するトランジスタにより、前記所
定の正側直流電圧より抵抗を介して供給される電圧のレ
ベルをマイナス電圧からプラス電圧の間で可変に制御さ
せ、この可変に制御された直流電圧を前記入力電圧と加
算増幅させることを特徴とする演算増幅回路。 - 【請求項２】 請求項１記載の演算増幅回路において、
コンパレータとこのコンパレータの基準電圧及びコンパ
レータの出力に応じて動作するトランジスタを、一体に
構成としたことを特徴とする演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494493A JP3387974B2 (ja) | 1993-07-05 | 1993-07-05 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494493A JP3387974B2 (ja) | 1993-07-05 | 1993-07-05 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722869A JPH0722869A (ja) | 1995-01-24 |
| JP3387974B2 true JP3387974B2 (ja) | 2003-03-17 |
Family
ID=15802822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16494493A Expired - Fee Related JP3387974B2 (ja) | 1993-07-05 | 1993-07-05 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3387974B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110798219B (zh) * | 2019-10-16 | 2023-10-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种差分信号处理电路 |
| WO2021079916A1 (ja) | 2019-10-21 | 2021-04-29 | 旭化成株式会社 | 強化樹脂組成物、成形品及び高温時引張強度の向上方法 |
| JP7232383B1 (ja) | 2021-08-05 | 2023-03-02 | 旭化成株式会社 | アンテナ部材 |
-
1993
- 1993-07-05 JP JP16494493A patent/JP3387974B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722869A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US3036274A (en) | Compensated balanced transistor amplifiers | |
| GB2080058A (en) | Volume control circuit | |
| JP3387974B2 (ja) | 演算増幅回路 | |
| JP3068222B2 (ja) | 利得可変増幅器 | |
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| JPH08265074A (ja) | 自動利得制御回路 | |
| CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
| JPH0580843B2 (ja) | ||
| JP2644774B2 (ja) | 増幅回路 | |
| JPS631768B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| US3268828A (en) | Amplifier with constant amplitude output | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP2885552B2 (ja) | 非線型増幅器 | |
| JP2510481B2 (ja) | 定電圧回路 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JP2741845B2 (ja) | 定電圧制御回路 | |
| JPH05157602A (ja) | 発熱抵抗体式空気流量計 | |
| JPH0233387Y2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH087700Y2 (ja) | ヒステリシスをもつ比較回路のオフセット調整回路 | |
| JPH0244166B2 (ja) | ||
| JPH01179512A (ja) | 自動レベル制御増幅器 | |
| JPH0626291B2 (ja) | 利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |