JP2722769B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JP2722769B2 JP2722769B2 JP11386790A JP11386790A JP2722769B2 JP 2722769 B2 JP2722769 B2 JP 2722769B2 JP 11386790 A JP11386790 A JP 11386790A JP 11386790 A JP11386790 A JP 11386790A JP 2722769 B2 JP2722769 B2 JP 2722769B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain
- transistor
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は磁気記録再生装置やテレビジョン装置などに
利用される利得制御回路に関するものである。
利用される利得制御回路に関するものである。
従来の技術 従来、利得制御回路では、利得を信号レベルに依存せ
ずに固定して使う場合、外部から制御信号入力端子に任
意の制御電圧を与えて利得を固定することが広く行なわ
れている。
ずに固定して使う場合、外部から制御信号入力端子に任
意の制御電圧を与えて利得を固定することが広く行なわ
れている。
従来の利得制御回路のブロック構成を第３図に示す。
第３図についてその動作原理を以下に詳述する。
この方式は、利得制御回路３に、固定の電源から制御
基準電圧VREFと制御電圧VCTLとを入力し、その出力、す
なわち、両入力の差を利得として検出した信号を検波回
路５に入力し、その検波回路５の出力電圧をさらにバッ
ファアンプ６を通じて入力の制御電圧に帰還をかけると
いう閉ループを構成しており、通常の場合、外部より強
制的に検波電圧を与えることによって前記の帰還が働か
なくなるようにして利得を固定している。
基準電圧VREFと制御電圧VCTLとを入力し、その出力、す
なわち、両入力の差を利得として検出した信号を検波回
路５に入力し、その検波回路５の出力電圧をさらにバッ
ファアンプ６を通じて入力の制御電圧に帰還をかけると
いう閉ループを構成しており、通常の場合、外部より強
制的に検波電圧を与えることによって前記の帰還が働か
なくなるようにして利得を固定している。
発明が解決しようとする課題 このような従来の方式では、外部から利得制御回路３
に与えられる制御電圧VCTLは、制御用の基準電圧VREFと
の相対的な精度が十分に得られず、制御電圧VCTLを強制
的に与えて固定化される利得（固定利得）のバラツキが
大きく、周囲温度や電源電圧の変動に依存して利得が変
動することが問題であった。
に与えられる制御電圧VCTLは、制御用の基準電圧VREFと
の相対的な精度が十分に得られず、制御電圧VCTLを強制
的に与えて固定化される利得（固定利得）のバラツキが
大きく、周囲温度や電源電圧の変動に依存して利得が変
動することが問題であった。
本発明は、かかる点に鑑みてなされたもので、基準電
圧VREFに対する制御電圧VCTLの相対的な精度を高め、固
定利得の設定誤差の少ない利得制御回路を提供すること
を目的としている。
圧VREFに対する制御電圧VCTLの相対的な精度を高め、固
定利得の設定誤差の少ない利得制御回路を提供すること
を目的としている。
課題を解決するための手段 上記課題を解決するために本発明の利得制御回路は、
入力される基準電圧（VREF）と制御電圧（VCTL）とを比
較して利得が制御される利得制御回路（３）と、前記利
得制御回路の出力レベルを検出する検波回路（５）と、
前記検波回路の出力に接続され前記検波回路の出力信号
を平滑して前記制御電圧を得るコンデンサ（７）と、電
源端子（10）に一端を接続した第１の抵抗（RL）の他端
にコレクタを接続し前記基準電圧がベースに入力される
第１のトランジスタ（Q8）、前記制御電圧がベースに入
力される第２のトランジスタ（Q7）、および前記第1,第
２のトランジスタのエミッタ共通接続点に電流を供給す
る第１の電流源から成る第１の差動増幅器と、前記電源
端子に一端を接続した第２の抵抗（RX）の他端に、前記
第１の電流源の電流と同等の電流を出力する第２の電流
源の電流を供給して、前記第２の抵抗の端子間に所定の
直流電圧を発生する定電圧発生手段（４）と、前記第２
の抵抗の他端にベースを接続した第３のトランジスタ
（Q9）、前記第１の抵抗の他端にベースを接続した第４
のトランジスタ（Q10）、利得固定用の制御端子（９）
に与えられる入力によって作動し、前記第3,第４のトラ
ンジスタのエミッタ共通接続点にバイアス電流を供給す
る第３の電流源（Q13）から成り、出力信号によって前
記コンデンサの端子電圧を制御する第２の差動増幅器と
を具備したものである。
入力される基準電圧（VREF）と制御電圧（VCTL）とを比
較して利得が制御される利得制御回路（３）と、前記利
得制御回路の出力レベルを検出する検波回路（５）と、
前記検波回路の出力に接続され前記検波回路の出力信号
を平滑して前記制御電圧を得るコンデンサ（７）と、電
源端子（10）に一端を接続した第１の抵抗（RL）の他端
にコレクタを接続し前記基準電圧がベースに入力される
第１のトランジスタ（Q8）、前記制御電圧がベースに入
力される第２のトランジスタ（Q7）、および前記第1,第
２のトランジスタのエミッタ共通接続点に電流を供給す
る第１の電流源から成る第１の差動増幅器と、前記電源
端子に一端を接続した第２の抵抗（RX）の他端に、前記
第１の電流源の電流と同等の電流を出力する第２の電流
源の電流を供給して、前記第２の抵抗の端子間に所定の
直流電圧を発生する定電圧発生手段（４）と、前記第２
の抵抗の他端にベースを接続した第３のトランジスタ
（Q9）、前記第１の抵抗の他端にベースを接続した第４
のトランジスタ（Q10）、利得固定用の制御端子（９）
に与えられる入力によって作動し、前記第3,第４のトラ
ンジスタのエミッタ共通接続点にバイアス電流を供給す
る第３の電流源（Q13）から成り、出力信号によって前
記コンデンサの端子電圧を制御する第２の差動増幅器と
を具備したものである。
作用 本発明によると、同等の電流で動作する第１の電流源
と第２の電流源とによって、第１の抵抗RLの端子間電圧
と第２の抵抗RXとの端子間電圧との相関がとれ、第１の
差動増幅器（Q7,Q8）の出力電圧と定電圧発生手段４の
出力電圧とに相対関係をもたせることできる。そして、
制御用の基準電圧VREFと制御電圧VCTLを比較する第１の
差動増幅器と、第２の差動増幅器（Q9,Q10）とから成る
負帰還ループによって、コンンデンサ７の端子電圧を制
御し、制御電圧VCTLの直流電位と基準電圧VREFとの相対
値を高精度に設定でき、利得制御回路の利得を高精度に
固定することができる。
と第２の電流源とによって、第１の抵抗RLの端子間電圧
と第２の抵抗RXとの端子間電圧との相関がとれ、第１の
差動増幅器（Q7,Q8）の出力電圧と定電圧発生手段４の
出力電圧とに相対関係をもたせることできる。そして、
制御用の基準電圧VREFと制御電圧VCTLを比較する第１の
差動増幅器と、第２の差動増幅器（Q9,Q10）とから成る
負帰還ループによって、コンンデンサ７の端子電圧を制
御し、制御電圧VCTLの直流電位と基準電圧VREFとの相対
値を高精度に設定でき、利得制御回路の利得を高精度に
固定することができる。
実施例 第１図に本発明の利得制御回路の実施例の回路図を示
す。第１図において、制御基準電圧VREFと制御電圧VCTL
を帰還入力する利得制御回路３の出力端子を検波回路５
の入力端子に接続する。検波回路５の出力端子を検波コ
ンデンサ７とバッファアンプ６とに接続する。また、前
記制御電圧VCTLと制御基準電圧VREFの出力源を差動増幅
器１の非反転入力端子と反転入力端子とにそれぞれ接続
し、この出力端子を、差動増幅器２の反転入力端子に接
続し、その出力端子を検波回路５の出力端子に接続す
る。なお、差動増幅器２の非反転入力端子には直流電圧
源４が接続されている。
す。第１図において、制御基準電圧VREFと制御電圧VCTL
を帰還入力する利得制御回路３の出力端子を検波回路５
の入力端子に接続する。検波回路５の出力端子を検波コ
ンデンサ７とバッファアンプ６とに接続する。また、前
記制御電圧VCTLと制御基準電圧VREFの出力源を差動増幅
器１の非反転入力端子と反転入力端子とにそれぞれ接続
し、この出力端子を、差動増幅器２の反転入力端子に接
続し、その出力端子を検波回路５の出力端子に接続す
る。なお、差動増幅器２の非反転入力端子には直流電圧
源４が接続されている。
第２図は、第１図の構成をさらに具体的に示したもの
である。すなわち、各コレクタを電源に直接または抵抗
RLを介して接続したNPNトランジスタQ7,Q8の各エミッタ
を共通に定電流源I0に接続して差動増幅器１を構成す
る。次に、共通ベースを有し、各エミッタに抵抗R2,R3
を介して電源に接続したPNPトランジスタQ13,Q14のうち
トランジスタQ13のコレクタをPNPトランジスタQ9,Q10の
各エミッタに接続し、かつ、トランジスタQ9,Q10の各コ
レクタを、各エミッタ接地し、ベースを共通接続したNP
NトランジスタQ11,Q12の各コレクタに接続し、かつトラ
ンジスタQ9のベースを電源端子と接地間に接続した抵抗
RXと直流電流源I0間に接続する。一方、トランジスタQ
10のベースを前記差動増幅器１を構成するトランジスタ
Q8のコレクタに接続する。また、トランジスタQ14のコ
レクタとベースを抵抗R4を介して、エミッタ接地し、且
つベースに抵抗R5を接続したNPNトランジスタQ15のコレ
クタに接続する。さらに、トランジスタQ11のコレクタ
とベースを接続して、差動増幅器２とする。次に、各コ
レクタを電源に直接または抵抗RLを介して接続したNPN
トランジスタQ4,Q3およびトランジスタQ5,Q6をそれぞれ
有し、トランジスタQ3,Q4の各エミッタとトランジスタQ
5,Q6の各エミッタを、それぞれ各定電流源I0に各エミッ
タを接続したNPNトランジスタQ1,Q2のコレクタに接続す
る。トランジスタQ1,Q2の各ベース間に抵抗R1を２個直
列接続し、中点に直流電源V1を接地接続し、また各エミ
ッタ間に抵抗REを接続する。また、前記トランジスタ
Q3,Q6のコレクタをそれぞれ差動増幅器８の反転および
非反転入力端子に接続し、また、トランジスタQ4,Q5の
ベースを接続して、利得制御回路とする。なお、トラン
ジスタQ3,Q6のベースとトランジスタQ8のベース、ま
た、トランジスタQ4,Q5のベースとトランジスタQ7のベ
ースが接続される。
である。すなわち、各コレクタを電源に直接または抵抗
RLを介して接続したNPNトランジスタQ7,Q8の各エミッタ
を共通に定電流源I0に接続して差動増幅器１を構成す
る。次に、共通ベースを有し、各エミッタに抵抗R2,R3
を介して電源に接続したPNPトランジスタQ13,Q14のうち
トランジスタQ13のコレクタをPNPトランジスタQ9,Q10の
各エミッタに接続し、かつ、トランジスタQ9,Q10の各コ
レクタを、各エミッタ接地し、ベースを共通接続したNP
NトランジスタQ11,Q12の各コレクタに接続し、かつトラ
ンジスタQ9のベースを電源端子と接地間に接続した抵抗
RXと直流電流源I0間に接続する。一方、トランジスタQ
10のベースを前記差動増幅器１を構成するトランジスタ
Q8のコレクタに接続する。また、トランジスタQ14のコ
レクタとベースを抵抗R4を介して、エミッタ接地し、且
つベースに抵抗R5を接続したNPNトランジスタQ15のコレ
クタに接続する。さらに、トランジスタQ11のコレクタ
とベースを接続して、差動増幅器２とする。次に、各コ
レクタを電源に直接または抵抗RLを介して接続したNPN
トランジスタQ4,Q3およびトランジスタQ5,Q6をそれぞれ
有し、トランジスタQ3,Q4の各エミッタとトランジスタQ
5,Q6の各エミッタを、それぞれ各定電流源I0に各エミッ
タを接続したNPNトランジスタQ1,Q2のコレクタに接続す
る。トランジスタQ1,Q2の各ベース間に抵抗R1を２個直
列接続し、中点に直流電源V1を接地接続し、また各エミ
ッタ間に抵抗REを接続する。また、前記トランジスタ
Q3,Q6のコレクタをそれぞれ差動増幅器８の反転および
非反転入力端子に接続し、また、トランジスタQ4,Q5の
ベースを接続して、利得制御回路とする。なお、トラン
ジスタQ3,Q6のベースとトランジスタQ8のベース、ま
た、トランジスタQ4,Q5のベースとトランジスタQ7のベ
ースが接続される。
第２図の実施例について、以下動作説明する。利得を
固定する場合、利得固定オンオフ制御端子９をトランジ
スタQ15にオンさせ得る電圧以上に設定する。それによ
りトランジスタQ14および同Q13に電流が流れ、差動増幅
器２が動作する。
固定する場合、利得固定オンオフ制御端子９をトランジ
スタQ15にオンさせ得る電圧以上に設定する。それによ
りトランジスタQ14および同Q13に電流が流れ、差動増幅
器２が動作する。
一方、トランジスタQ9のベース電圧VXは、このトラン
ジスタ自身の電流増幅率hFEを十分に大である（数学的
に無限大とみなされる値）とし、電源電圧をVccとする
と、次の（１）式で表わされる。
ジスタ自身の電流増幅率hFEを十分に大である（数学的
に無限大とみなされる値）とし、電源電圧をVccとする
と、次の（１）式で表わされる。
VX＝Vcc−RXI0 ……（１） 差動増幅器２の出力は検波回路5,バッファアンプ6,差
動増幅器１を通じて負帰還されているため、トランジス
タQ10のベースも（１）式と同等の電圧となる。したが
って、トランジスタQ8には次の（２）式で表わされる電
流IXが流れる。
動増幅器１を通じて負帰還されているため、トランジス
タQ10のベースも（１）式と同等の電圧となる。したが
って、トランジスタQ8には次の（２）式で表わされる電
流IXが流れる。
IX＝（Vcc−VX）/RL ……（２） （１），（２）両式から次の（３）式が導かれる。
IX＝RXI0/RL ……（３） また、トランジスタQ8のベースはトランジスタQ3と同
Q6の両ベースと共に制御基準電圧VREFに接続され、か
つ、トランジスタQ7のベースはトランジスタQ4と両トラ
ンジスタQ5の同ベース及びバッファアンプ６の出力端子
に接続されているため、トランジスタQ3及び同Q6にもそ
れぞれ（３）式で表わされる電流が流れている。
Q6の両ベースと共に制御基準電圧VREFに接続され、か
つ、トランジスタQ7のベースはトランジスタQ4と両トラ
ンジスタQ5の同ベース及びバッファアンプ６の出力端子
に接続されているため、トランジスタQ3及び同Q6にもそ
れぞれ（３）式で表わされる電流が流れている。
利得制御回路３の利得が最大となる条件は、トランジ
スタQ3及びトランジスタQ6に流れる電流がI0の時であ
る。この時の利得をGMAX［dB］とすると、固定化された
利得GCONST［dB］は と表わされる。したがって（３），（４）両式より次の
（５）式を得る。
スタQ3及びトランジスタQ6に流れる電流がI0の時であ
る。この時の利得をGMAX［dB］とすると、固定化された
利得GCONST［dB］は と表わされる。したがって（３），（４）両式より次の
（５）式を得る。
差動増幅器２の出力が検波回路5,バッファアンプ6,差
動増幅器１を通じてその反転入力に帰還されている以
上、制御基準電圧VREFと制御電圧VCTLの差成分はトラン
ジスタQ9のベース電圧VXに追従しようとするので、
（１）〜（５）式の関係は常に成り立つ。したがって利
得GMAXが温度や電源の変動を受けないように抵抗REとRL
及び差動増幅器８の構成を定めておけば、利得は（５）
式から分かるように単純に抵抗RXとRLの比だけで定ま
る。
動増幅器１を通じてその反転入力に帰還されている以
上、制御基準電圧VREFと制御電圧VCTLの差成分はトラン
ジスタQ9のベース電圧VXに追従しようとするので、
（１）〜（５）式の関係は常に成り立つ。したがって利
得GMAXが温度や電源の変動を受けないように抵抗REとRL
及び差動増幅器８の構成を定めておけば、利得は（５）
式から分かるように単純に抵抗RXとRLの比だけで定ま
る。
以上から、抵抗RXとRLを同一種類の抵抗で構成すれ
ば、VREFとVCTLの差は、利得が（５）式で表わされる値
になるように帰還ループによって制御され、温度変化や
電源変動の影響をほとんど受けず、バラツキも小さい。
ば、VREFとVCTLの差は、利得が（５）式で表わされる値
になるように帰還ループによって制御され、温度変化や
電源変動の影響をほとんど受けず、バラツキも小さい。
発明の効果 以上詳述したように、本発明によれば、利得制御回路
の利得を固定でき、しかもその利得を温度や電源電圧の
変化にほとんど影響を及ぼされないようにすることがで
きるため極めて有用である。
の利得を固定でき、しかもその利得を温度や電源電圧の
変化にほとんど影響を及ぼされないようにすることがで
きるため極めて有用である。
第１図は本発明実施例の利得制御回路の回路図、第２図
はバイポーラトランジスタを用いて具体的に実現した一
実施例の回路図、第３図は従来の利得制御回路のブロッ
ク図である。 1,2,8……差動増幅器、３……利得制御回路、４……差
動増幅器１の出力DC成分と同等な温度特性と電源変動特
性を有する定電圧発生手段、５……検波回路、６……バ
ッファアンプ、VREF……制御基準電圧、VCTL……制御電
圧、７……検波用コンデンサ、９……利得固定オンオフ
制御端子、10……電源端子、11……接地端子、V1……任
意の定電圧源、12……入力用コンデンサ、13……出力端
子、14……利得固定オンオフ切換スイッチ、15……任意
の定電圧源、Q1〜Q15……トランジスタ、I0……定電流
源、R1〜R5,RE,RL,RX……抵抗。
はバイポーラトランジスタを用いて具体的に実現した一
実施例の回路図、第３図は従来の利得制御回路のブロッ
ク図である。 1,2,8……差動増幅器、３……利得制御回路、４……差
動増幅器１の出力DC成分と同等な温度特性と電源変動特
性を有する定電圧発生手段、５……検波回路、６……バ
ッファアンプ、VREF……制御基準電圧、VCTL……制御電
圧、７……検波用コンデンサ、９……利得固定オンオフ
制御端子、10……電源端子、11……接地端子、V1……任
意の定電圧源、12……入力用コンデンサ、13……出力端
子、14……利得固定オンオフ切換スイッチ、15……任意
の定電圧源、Q1〜Q15……トランジスタ、I0……定電流
源、R1〜R5,RE,RL,RX……抵抗。
Claims (1)
- 【請求項１】入力される基準電圧と制御電圧とを比較し
て利得が制御される利得制御回路と、 前記利得制御回路の出力レベルを検出する検波回路と、 前記検波回路の出力に接続され前記検波回路の出力信号
を平滑して前記制御電圧を得るためのコンデンサと、 電源端子に一端を接続した第１の抵抗の他端にコレクタ
を接続し前記基準電圧がベースに入力される第１のトラ
ンジスタ、前記制御電圧がベースに入力される第２のト
ランジスタ、および前記第1,第２のトランジスタのエミ
ッタ共通接続点に電流を供給する第１の電流源から成る
第１の差動増幅器と、 前記電源端子に一端を接続した第２の抵抗の他端に、前
記第１の電流源の電流と同等の電流を出力する第２の電
流源の電流を供給して、前記第２の抵抗の端子間に所定
の直流電圧を発生する定電圧発生手段と、 前記第２の抵抗の他端にベースを接続した第３のトラン
ジスタ、前記第１の抵抗の他端にベースを接続した第４
のトランジスタ、利得固定用の制御端子に与えられる入
力によって作動し、前記第3,第４のトランジスタのエミ
ッタ共通接続点にバイアス電流を供給する第３の電流源
から成り、出力信号によって前記コンデンサの端子電圧
を制御する第２の差動増幅器とを具備した利得制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11386790A JP2722769B2 (ja) | 1990-04-26 | 1990-04-26 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11386790A JP2722769B2 (ja) | 1990-04-26 | 1990-04-26 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH048008A JPH048008A (ja) | 1992-01-13 |
| JP2722769B2 true JP2722769B2 (ja) | 1998-03-09 |
Family
ID=14623088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11386790A Expired - Lifetime JP2722769B2 (ja) | 1990-04-26 | 1990-04-26 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722769B2 (ja) |
-
1990
- 1990-04-26 JP JP11386790A patent/JP2722769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048008A (ja) | 1992-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH06188657A (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0351118B2 (ja) | ||
| JPH0136346B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| US4737696A (en) | Actuator drive circuit | |
| GB2140637A (en) | Voltage bias source | |
| US6292056B1 (en) | Differential amplifier with adjustable common mode output voltage | |
| US4439745A (en) | Amplifier circuit | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPS6333390B2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH0227622Y2 (ja) | ||
| JPS5816206B2 (ja) | 定電流回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0513051Y2 (ja) | ||
| KR960008145Y1 (ko) | 전류원 회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH057886B2 (ja) | ||
| JPS6246326Y2 (ja) | ||
| JP2762466B2 (ja) | 可変減衰回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH063469B2 (ja) | 両極性電圧検出回路 |