[go: up one dir, main page]

JP2501287B2 - 回路化表面に保護コ―ティングを施したチップ・キャリア - Google Patents

回路化表面に保護コ―ティングを施したチップ・キャリア

Info

Publication number
JP2501287B2
JP2501287B2 JP5136147A JP13614793A JP2501287B2 JP 2501287 B2 JP2501287 B2 JP 2501287B2 JP 5136147 A JP5136147 A JP 5136147A JP 13614793 A JP13614793 A JP 13614793A JP 2501287 B2 JP2501287 B2 JP 2501287B2
Authority
JP
Japan
Prior art keywords
coating
chip
chip carrier
composition
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5136147A
Other languages
English (en)
Other versions
JPH0697309A (ja
Inventor
ブレンダ・ダイアン・フレイ
チャールズ・アーノルド・ジョセフ
フランシス・ジョン・オルシェフスキ
ジェームズ・ウォレン・ウィルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0697309A publication Critical patent/JPH0697309A/ja
Application granted granted Critical
Publication of JP2501287B2 publication Critical patent/JP2501287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Epoxy Resins (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Paints Or Removers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はチップ・キャリアに関す
るものであり、より具体的には、紫外線照射で硬化され
た保護用コーティングを回路化表面に少なくとも部分的
に施しているチップ・キャリアに関するものである。
【０００２】
【従来の技術】半導体チップ・パッケージの一タイプで
は、一個以上の半導体チップが基板の回路化表面上に実
装されている。基板は、セラミック基板、プラスチック
基板等である。このような半導体チップ・パッケージ
は、習慣的に、チップ・キャリアと呼ばれているが、通
常は、プリント回路カードもしくはプリント回路基板上
へ実装することを目的としている。例えば、表面実装技
術を用いる場合は、チップ・キャリアには、リード・フ
レームもしくはエッジ・クリップが付いている。これら
は、基板上の、チップを保持する回路化表面周辺に形成
されている電気接続パッドへ、機械的にも電気的にも接
続される。
【０００３】チップ・キャリア基板の回路化表面上に、
一個以上の半導体チップを、いわゆるフリップ・チップ
構成を取って実装すると、比較的高密度なチップの接続
がたやすく実現できる。この構成方式では、（一個もし
くは複数の）チップを、表を下にして、半田付け可能な
金属パッド上に半田ボールで実装する。しかし、（例え
ばシリコンチップの）熱膨張係数（ｃｏｅｆｆｉｃｉｅ
ｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、Ｃ
ＴＥ）は、セラミック基板もしくはプラスチック基板の
ＣＴＥと著しく異なっている。その結果、チップ・キャ
リアが熱的ゆらぎを受ける場合、半田ボールによる接続
に重大なストレスが加わり、そのために半田ボールが弱
められ耐久性をすり減らす傾向がある。このような問題
は、半田ボールを、そのＣＴＥ値の３０％以内のＣＴＥ
を持つ被覆物で覆うことで、簡単に解決される。このよ
うに有用な被覆物の組成は、例として、シクロアリファ
ティック・エポキシド・バインダのようなエポキシ・バ
インダと、高純度容融シリカもしくはアモルファス・シ
リカのような充填剤である。。これは、米国特許４，９
９９，４９９号に開示されており、ここに参照すること
により、本発明へ一体化される。この特許に記されてい
るように、バインダには室温で１０００センティポイズ
程度の粘性が必要であり、充填剤の最大粒子サイズは３
１マイクロメートル程度でなければならない。更に、バ
インダは、バインダと充填剤との総量の２５％から６０
％（重量比）を占めている必要があり、一方充填剤は、
総量の７５％から４０％（重量比）が適切である。
【０００４】
【発明が解決しようとする課題】チップ・キャリア基板
の回路化表面上の回路、より狭義には回路化表面上にフ
リップ・チップ構成で実装された単数もしくは複数のチ
ップを、機械的および環境的なハザードから保護する必
要がある。このような保護を実現する手段の一つは、チ
ップと回路化表面上の回路の少なくとも一部とに、セラ
ミックのキャップをかぶせることである。この種のセラ
ミック・キャップは、機械的及び環境的保護に有効であ
るが、それを使用することで、チップ・キャリアのコス
トが著しく高くなってしまう。更に、このセラミック・
キャップのために、チップ（単数もしくは複数）が生じ
る熱を散逸させるためのヒート・シンクを直接に取り付
ける可能性が奪われてしまう。このヒート・シンクは必
ずセラミック・キャップ上に取り付けるべきであり、グ
リースを各チップの上面とセラミック・キャップとの間
に塗布して、チップとヒート・シンクとの間の良好な熱
的接触を得なければならない。この方法は放熱には効果
的であるが、ヒート・シンクをチップ（単数もしくは複
数）へ直接取り付けられた方がより便利である。
【０００５】チップ・キャリア基板の回路化表面上の回
路を比較的低コストで機械的及び環境的に保護するため
に、エポキシバインダ及び充填剤を含むコーティング材
でその回路を覆う方法が提案された。このようなエポキ
シ・コーティングをチップの上面（回路面ではない方）
に施したところ、有用であることが明らかになった。し
かし、このようなエポキシ・コーティングが、チップ・
キャリアの回路化表面上の回路の保護コーティングとし
て有用であるには、以下の条件を満たす必要があるとさ
れている。（１） 標準的な加速式の熱による老朽化テ
ストに耐えられること。このテストでは、０℃と１００
℃の間を１時間に３サイクルの周期で変化する熱サイク
ルを、最低２０００サイクル、コーティングに与えて
も、半田ボールの被覆物との接触面に傷を生じさせない
ことが条件である。このような傷は、そこから回路へ水
や好ましくない化学薬品が入り込み腐食させるので、望
ましくない。（２） 上記の理由により、疎水性である
こと。（３） 通常は「シップ・ショック」テストと言
われる、第二の熱サイクルテストに耐えられること。こ
のテストでは、−４０℃と＋６５℃の間を１時間に１サ
イクルの周期で変化する熱サイクルを、最低１０サイク
ル、コーティングに与えても、チップ・キャリア基板に
傷や薄片の剥離を生じさせないことが条件である。
（４） 低いイオン濃度を示すこと。一般的には、塩素
イオン濃度が１０ｐｐｍ以下であることを確認して、回
路の腐食と導線のマイグレーションを避ければよい。こ
のマイグレーション現象は、回路のショートという好ま
しくない結果につながる。（５） 比較的迅速に、それ
ゆえ簡便にコーティングを硬化できること。
【０００６】上述したようなエポキシ・コーティング
を、チップ・キャリアの回路化表面上のチップの上面か
ら、チップ・キャリア基板じょう回路化表面上の回路
へ、かなりの範囲、例えば３６ｍｍ×３６ｍｍに広げた
結果、これらのコーティングは有用でないことが判明し
た。これらのコーティングが、上述した加速的な熱によ
る老朽化テストを受けると、半田ボールの被覆物との接
触面やその内部に決って傷を生じてしまうのである。更
に、これらのコーティングは、一般に親水性である。ま
た、既述の「シップ・ショック」テストを受けると、つ
ねに、チップ・キャリア基板に傷や薄片の剥離を生じ
る。さらに、これらのコーティングを施すには、かなり
の時間、例えば３時間も、オーブン中で処理するので、
時間の無駄であり、不便である。
【０００７】このように、チップ・キャリアの開発に携
わる技術者達は、以下の条件を満たすような、チップ・
キャリアの回路化表面上の回路用保護コーティングを探
求しているが、今までのところ成功例はない。（１）
比較的コストが安いこと。（２） 標準的な熱サイクル
テストで傷や薄片の剥離を生じることがなく、回路を機
械的にも環境的にも保護する能力があること。（３）
疎水性であること。（４） 低いイオン濃度を示すこ
と。塩素イオン濃度が、１０ｐｐｍ以下を示せばよい。
（５） 比較的迅速に、簡便に硬化できること。（６）
ヒート・シンクをチップ上に直接取り付けられるこ
と。
【０００８】
【課題を解決するための手段】本発明は、チップ・キャ
リアの回路化表面上の回路用保護コーティングとして従
来提案されていたエポキシ・コーティングが、室温（２
５℃）で約１０，０００ｐｓｉ（６９ＭＰａ）という比
較的高い弾性係数を持つことを明らかにしている。その
結果、これらのコーティングには、上述した熱サイクル
テストで受けるストレスに耐えるのに必要な柔軟性が欠
けており、その事が、傷や薄片の剥離につながる。
【０００９】また、本発明では、適切な物質として選ば
れたアクリル化ウレタン・オリゴマーとアクリル化モノ
マーとフォトイニシエータとを正しい量で混合したコー
ティング剤は、比較的速く、５秒以内で処理することが
できる。この処理には、ＵＶ照射を用いて、室温で約１
０，０００ｐｓｉ以下の弾性係数を持つ比較的低コスト
で疎水性のコーティングを得ている。その結果、これら
のコーティングは、熱サイクルテストで傷や薄片の剥離
を生じることがない。また、これらのコーティングの塩
素イオン濃度は１０ｐｐｍ以下なので、イオンに誘導さ
れる腐食やマイグレーションを生じることがない。さら
に、これらのコーティングを回路化表面のチップ上面に
塗布しなければ、ヒート・シンクをたやすくチップ上に
直接取り付けることができる。
【００１０】
【実施例】本発明の内容は、セラミックもしくはプラス
チック製基板に回路化表面があるようなチップ・キャリ
アである。回路化表面上には、最低１個の半導体チップ
がフリップチップ構成をとって実装されている。その最
低１個の半導体チップとチップ・キャリアとの、半田ボ
ールによる接続部分は、被覆物で覆われている。その組
成は、例えば、エポキシ等であり、そのＣＴＥ値は、半
田ボールのＣＴＥ値の３０％以内である。さらに、回路
化表面上の、少なくとも一部の回路は、本発明による組
成を持つ、比較的安価なコーティングで覆われている。
このコーティングの組成は、次の条件を満たすように選
択されている。（１） 標準的な熱サイクルテストに問
題なく耐え、倍率１０の光学顕微鏡で観察しても、内部
の傷や、コーティング／半田ボール被覆物の接触部での
傷が見られないこと。（２）疎水性であること。（３）
塩素イオン濃度が、１０ｐｐｍ以下を示すこと（４）
ＵＶ照射により、比較的迅速かつ簡便に硬化できるこ
と。（５） ヒート・シンクをチップ上に直接取り付け
られること。
【００１１】図１に示されるとおり、本発明の好ましい
実施例のチップ・キャリア１０には、アルミナのような
セラミック製やプラスチック製の基板２０がある。この
基板２０の回路化表面には、回路の配線（図には示され
ていない）と、コンタクト・パッド（例えば銅製）４０
がある。少なくとも一個の半導体チップ（例えばシリコ
ンチップ）５０が、回路化表面３０上のフリップ・チッ
プ構成に、半田ボール６０を用いて実装されている。こ
の半田ボールの組成は、例をあげると、３％（重量比）
のスズと９７％（重量比）の鉛である。半導体チップ５
０と基板２０との間の、半田ボール６０による接続を強
化し、耐久寿命を延長するために、半田ボール６０を被
覆物７０で覆っている。この被覆物のＣＴＥ値は、半田
ボール６０のＣＴＥ値の３０％以内である。被覆物７０
の組成の例をあげると、米国特許第４，９９９，６９９
号に開示されているように、エポキシ・バインダ（例と
して、シクロアリファティック・ポリエポキシド・バイ
ンダ）と、充填剤（例として、高純度容融シリカもしく
はアモルファス・シリカ）である。
【００１２】このチップ・キャリア１０には、金属製リ
ード・フレームもしくはエッジ・クリップ（例として、
銅製）８０も付いていて、コンタクト・パッド４０に機
械的かつ電気的に接続されている。好ましくは、リード
・フレームもしくはエッジ・クリップ８０とコンタクト
・パッド４０との間の機械的・電気的接続の各々には、
半田付け部分９０があるとよい。その組成の例として
は、１０％（重量比）のスズと９０％（重量比）の鉛で
ある。このことは、１９９２年２月１８日にＳ．Ｒ．Ｅ
ｎｇｌｅ その他により提出された米国特許出願第８３
８，６１３号に記述されており、本発明においても、こ
れを使用している。さらに、このコンタクト・パッド４
０とリード・フレームもしくはエッジ・クリップ８０と
の間の各半田接続は少なくとも部分的であり、好ましく
は全体を、マテリアル部分１００を全体的に覆うように
するのが良い。重要な点として、米国特許出願第８３
８，６１３号により、マテリアル領域１００の組成は、
半田付け部分９０とマテリアル部分１００の接続後、０
℃と１００℃との間での正弦熱サイクル（１時間３サイ
クルの周期で最低２０００サイクル）を条件とし、半田
付け部分９０の電気抵抗の上昇が２００ミリオーム未満
であるように選択されている。この条件を満たすには、
米国特許出願第８３８，６１３号に従い、半田付け部分
９０のＣＴＥ値の＋／−３０％以内のＣＴＥ値を持ち、
少なくとも部分的に充填されたエポキシ樹脂から成るマ
テリアル部分１００を用いればよい。このように有用な
エポキシ樹脂の一つとして、部分的にシリカ充填剤を添
加したシクロヘキシルジエポキシド樹脂がある。これ
は、「Ｈｙｓｏｌ ＦＰ００４５」という商標名で、カ
リフォルニアのＤｅｘｔｏｒ社が販売している。
【００１３】本発明によれば、被覆物をかぶせた半田ボ
ール６０の外側の、回路化表面３０上の回路のコンタク
ト・パッド４０を除いた一部分、好ましくは全体は、コ
ーティング１１０で覆われ、その中に包まれている。こ
のコーティングの役目は、覆っている回路を、機械的及
び周囲の環境によるハザードから保護することである。
このコーティング１１０は、半田ボール６０を包む被覆
物７０にも接触し、その周囲の少なくとも一部を取り囲
んでいる。以下に詳しく述べるとおり、コーティング１
１０を形成する混合物をシリンジを使用して回路化表面
３０上へのせ、その後、たやすく流して露出している回
路を覆うことができる。また、その後で、この混合物
は、ＵＶ照射により比較的迅速で簡便に処理される。
【００１４】本発明によるこのコーティング１１０を形
成する混合物は、次の３種の成分を含む。（１） アク
リル化ウレタン・オリゴマー。（２） アクリル化モノ
マー（３） フォトイニシエータ。アクリル化ウレタン
・オリゴマーがあることで、コーティング１１０を疎水
性にする傾向がある。アクリル化モノマーは、アクリル
化ウレタン・オリゴマーの希釈剤として働き、塗布され
た混合物がＵＶ照射を受けると、アクリル化ウレタン・
オリゴマーと架橋反応する。ＵＶ照射により、このよう
な架橋反応を可能にしているのは、フォトイニシエータ
である。
【００１５】本発明で有用なアクリル化ウレタン・オリ
ゴマー、アクリル化モノマー、フォトイニシエータに
は、様々なものがある。この点に関しては、コーティン
グ１１０の弾性を決定する主要因は、オリゴマーとモノ
マーの組み合わせであることが判った。同様に判明した
こととして、有用な、弾性を生じさせるアクリル化ウレ
タン・オリゴマーとアクリル化モノマーとの組み合わせ
は、実験で簡単に見つけられる。このようなオリゴマー
とモノマー（とフォトイニシエータ）を混合し、ＵＶ照
射で処理して出来たコーティング１１０の、室温での弾
性係数を、従来の引き伸ばしテスト等で測定すればよ
い。係数の測定値が１０、００ｐｓｉ以下であれば、そ
の時のオリゴマーとモノマーの組み合わせは、有用な弾
性を持つコーティングを得るという限りにおいては、本
発明で有用といえる。
【００１６】さらに、オリゴマーとモノマーとフォトイ
ニシエータとの組み合わせにより、コーティング１１０
の塩素イオン濃度が決定され、それゆえ、イオンが引き
起こす腐食やマイグレーションの度合いも決定されるこ
とが判明した。しかも、オリゴマーとモノマーとフォト
イニシエータとの有用な組み合わせは、実験で容易に見
つけることができ、それらの混合物をチップ・キャリア
の回路化表面へ形成し、ＵＶ照射で処理して作成したコ
ーティングの腐食の耐性を測定すればよい。腐食の様子
は、コーティングで覆った回路化表面を、８５℃・相対
湿度８０％の雰囲気中に１０００時間晒すことで、確認
できる。回路の配線の直流電気抵抗値が１００％以上の
増加を示せば、重大な腐食傾向があり、本発明の許容範
囲を越えているとみなす。マイグレーションの様子は、
コーティングで覆った回路化表面を、１０Ｖの電圧をか
け続けながら８５℃・相対湿度８０％の雰囲気中に１０
００時間晒すことで、確認できる。いずれかの隣接し合
う回路の配線の直流電気抵抗が１０ミリオーム以下を示
せば、重大なマイグレーションの傾向があり、本発明の
許容範囲を越えているとみなす。
【００１７】また、このイオン性の腐食とマイグレーシ
ョン防止のために必要なこととして、本発明にとって有
用なフォトイニシエータは、同じく有用なアクリル化ウ
レタン・オリゴマーを、以下で述べる強度及び露光時間
のＵＶ照射により有用なアクリル化モノマーと完全に架
橋させねばならない。このように有用なフォトイニシエ
ータを実験で見つけるのはたやすく、有用なアクリル化
ウレタン・オリゴマーと有用なアクリル化モノマーとの
混合物に、まずフォトイニシエータを加えた後、以下で
指定する強度と露光時間のＵＶ照射をして、第１のコー
ティングのサンプルを作成する。この第１のコーティン
グ・サンプルの示す極限強さは、架橋の割合を表すが、
従来の引き伸ばしテスト等で測定する。次いで、同じオ
リゴマーとモノマーとフォトイニシエータとの同じ割合
の混合物に、同波長のＵＶ照射を、同じ強度で露光時間
を長くするか、同じ露光時間で強度を強くするかして、
第２のコーティングのサンプルを作成する。第２のコー
ティング・サンプルの極限強さが、第１のそれよりも大
きい場合は、第２のサンプルではさらに架橋反応が進ん
だことを意味している。一方、第２のコーティング・サ
ンプルの極限強さが変化しなかったならば、第１のサン
プルで完全に、もしくは本質的に完全に架橋反応してい
たと見なされる。このように完全な架橋反応に要するＵ
Ｖの強度と露光時間が、以下に示す範囲内である場合の
み、その時のフォトイニシエータは本発明に有用と言え
る。それ以外の場合のフォトイニシエータは、本発明に
とって有用ではない。
【００１８】上述の手順により、本発明にとって有用と
判明した、アクリル化ウレタン・オリゴマーのうち、Ｚ
Ｌ２１９６及びＺＬ１３６５という商標で、イリノイ州
シカゴのＭｏｒｔｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｉｎｃ．が販売しているものがある。同様に判明したこ
ととして、アクリル化モノマーのイソボルニルアクリレ
イト及び２ーヒドロキシプロピルアクリレイトは、ＺＬ
２１９６と組み合わせても、ＺＬ１３６５と組み合わせ
ても、本発明では有用である。さらに、以下の３種のフ
ォトイニシエータは、上述のオリゴマー及びモノマーの
いずれと組み合わせても、本発明にとって有用である。 １） ２−メチル−１−（４−（メチルチオ）−フェニ
ル）−２−モルフォリノプロパノン、２） イソプロピ
ルチオキサントン、３） ２−ヒドロキシ−２−メチル
−１−フェニルプロパン−１−オン。
【００１９】既に指摘した通り、有用な混合物の３種の
成分の相対的な量も重要である。例えば、アクリル化ウ
レタン・オリゴマーは、有用な混合物の３５％（重量
比）から７５％（重量比）を占めるべきで、好ましくは
約６５％（重量比）を占めるとよい。約３５％以下の量
は望ましくない。コーティング１１０の弾性係数が１
０、０００ｐｓｉ以上を示し、その結果、既述の熱サイ
クルテストを受けると、内部及び接触面での傷や薄片の
剥離を生じてしまうからである。一方、７５％以上の量
では、混合物の粘性が望ましくないほど高くなるため、
シリンジで回路化表面へのせ難くなり、その結果回路面
を流れる量が少量になってしまう。
【００２０】アクリル化モノマーの方は、有用な混合物
の約６３．５％（重量比）から２２．５％（重量比）を
占めるべきである。この範囲外の量では、上述の理由か
ら、望ましくない。
【００２１】以上に対応して、フォトイニシエータは、
有用な混合物の約１．５％から２．５％を占めている。
１．５％以下の量では、オリゴマーとモノマーの架橋反
応が不十分になるため、望ましくない。また、完全に架
橋反応させるには２．５％で十分であるので、それ以上
の量は不必要である。
【００２２】上で定めた有用な混合物は、既述のとお
り、シリンジから、基板２０の回路化表面３０上に、た
やすく塗布することができる。この混合物は、表面３０
上を簡単に流れて露出している回路を覆い、また、毛細
管現象の効果により、半田ボールの被覆物の側面を昇っ
て包み込む。
【００２３】この有用な混合物を、塗布後、ＵＶ照射に
より簡便に処理する。有効な波長バンドは、２００から
４００ナノメートルの範囲である。有効なＵＶ強度は、
約５．５から約６．５ジュール／平方センチメートルの
範囲で、対応する露光時間は約５秒から３０秒である。
５．５ジュール／平方センチメートル以下のＵＶ強度
は、オリゴマーとモノマーの架橋反応が不十分になるた
め、望ましくない。また、完全に架橋反応させるには
６．５％ジュール／平方センチメートルの強度で十分で
あり、しかも強過ぎると逆反応である結合の切断が起こ
るので、それ以上の強度は不必要である。市販のＵＶ放
射源で、上述の強度と露光時間のＵＶを放射できるもの
として、例えば、メリーランド州ロックビルのＦｕｓｉ
ｏｎ ＵＶＣｕｒｉｎｇ Ｓｙｓｔｅｍ社販売の、Ｄ及
びＨランプ（供給元による命名）を装備したＵＶ処理シ
ステムがある。
【００２４】コーティング１１０の厚みは、それが保護
する回路の高さより約０．５０８ミリメートル高いこと
が好ましい。より厚い方が、有用だが、上記の厚さで機
械的保護及び周囲の環境からの保護は十分に達成され
る。
【００２５】上記の通りに有用な混合物を塗布・硬化後
は、コーティング１１０は、内部又は接触面にクラック
が発生することなく０℃から１００℃まで１時間に３サ
イクルの周期で、最低２０００サイクルの熱サイクルに
耐えることができ、倍率１０の光学顕微鏡で観察して
も、内部や半田ボールの被覆物との接触面に傷が認めら
れない。この熱サイクルは、当然、制御システムのある
オーブン中で行われるが、上の指定と寸分違わない熱サ
イクルを行うことはできない。実際には、各サイクル終
了に２０＋／−２分を要している（正確には、２０分の
はず）。さらに、１０℃から９０℃までの昇温時間は、
６＋３／−２分であり、９０℃から１０℃への降温時間
も６＋３／−２分である。さらに、オーブンの到達温度
は１００＋／−１０℃で、対応する休止時間は４＋／−
２分である。それゆえ、本発明では、完璧な熱サイクル
の指定は、実際の熱サイクルを表しているとみなす。
【００２６】本発明によるコーティング１１０は、「シ
ップ・ショック」テストでも問題がない。このテストで
は、−４０℃と＋６５℃の間を１時間に１サイクルの割
合で変化する熱サイクルを、最低１０回コーティングに
与えても、チップ・キャリア基板に、倍率１０の光学顕
微鏡で認められる傷や薄片の剥離を生じさせないことが
条件である。前例と同様に、この熱サイクルは、当然、
制御システムのあるオーブン中で行われるが、指定と寸
分違わない「シップ・ショック」熱サイクルを行うこと
はできない。実際には、最低温度は−４０＋／−５℃
で、最高温度は＋６５＋／−５℃である。さらに、熱サ
イクルの回数は最低１０回であるが、サイクル頻度には
毎時１＋／−０．１サイクルの幅がある（正確には、毎
時１サイクルのはず）。しかも、最高温度及び最低温度
から遠い温度域での昇温及び降温速度は、毎分１５℃で
あるのに、最高温度及び最低温度度でのドウェル時間
は、２５＋／−７分である。前例と同様に、本発明で
は、前者完璧な熱サイクルの指定は、後者の実際の熱サ
イクルを表しているとみなす。
【００２７】有用な混合物を、回路化表面３０に塗布す
る他に、チップ５０の露出した上面に塗布することも簡
単である。これにより、ＵＶ照射処理後、連続したコー
ティングが形成され、チップ５０と回路化表面３０の両
方を機械的ハザードや周囲の環境からのハザードから保
護する。しかし、チップ５０の上面にコーティングを形
成しない場合は、図１に示すとおり、ヒート・シンク１
２０をチップ５０上面に直接取り付けられる。
【００２８】
【発明の効果】本発明により、以下の条件を満たす保護
コーティングを持つチップ・キャリアが得られる。
（１） 比較的コストが安いこと。（２） 標準的な熱
サイクルテストで傷や薄片の剥離を生じることがなく、
回路を機械的にも環境的にも保護する能力があること。
（３） 疎水性であること。（４） 低いイオン濃度を
示すこと。塩素イオン濃度が、１０ｐｐｍ以下を示せば
よい。（５） 比較的迅速に、簡便にコーティング処理
できること。（６） ヒート・シンクをチップ上に直接
取り付けられること。
【図面の簡単な説明】
【図１】本発明による、回路化表面の少なくとも一部を
保護コーティングで覆ったチップ・キャリアの、好まし
い実施例の断面図である。
【符号の説明】
１０ チップ・キャリア ２０ 基板 ３０ 回路化表面 ４０ 電気的コンタクト・パッド ５０ 半導体チップ ６０ 半田ボール ７０ 半田ボールの被覆物 ８０ リード・フレームもしくはエッジ・クリップ ９０ 半田付け部分 １００ マテリアル部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシス・ジョン・オルシェフスキ アメリカ合衆国13760 ニューヨーク州 エンディコット、エヌ・マッキンリー・ アヴェニュー 827 (72)発明者 ジェームズ・ウォレン・ウィルソン アメリカ合衆国13850 ニューヨーク州 ヴェスタル、メイン・ストリート 409 (56)参考文献 特開 平５−29393（ＪＰ，Ａ) 特開 平５−21523（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】表面に電気回路がある基板と、 エポキシを含み、電導性半田ボールの熱膨張係数（ＣＴ
    Ｅ）の値の３０％以内のＣＴＥ値を持つ第１の被覆物
    で、少なくとも部分的には覆われている該半田ボールに
    より、該基板上に実装されている最低１個の半導体チッ
    プと、 該基板表面の該電気回路を少なくとも部分的には覆い包
    み込み、また、該第１被覆物に接続し、最低でも部分的
    にはその周囲を囲む、第２の被覆物とで構成され、 該第２被覆物の組成はウレタンを含み、該組成は第２被
    覆物の弾性係数が２５℃で１０、０００ｐｓｉ以下を示
    すように選択されていることを特徴とするチップ・キャ
    リア。
  2. 【請求項２】前記チップに０℃と１００℃の間を１時間
    に３サイクルの周期で変化する熱サイクルを２０００サ
    イクル与えて、倍率１０の光学顕微鏡で前記第２被覆物
    を観察しても内部の傷や、前記第１被覆物と該第２被覆
    物の接触面の傷が認められないように、該第２被覆物の
    前記組成が選択されていることを特色とする、 請求項１に記載のチップ・キャリア。
  3. 【請求項３】前記チップに−４０℃と＋６５℃の間を１
    時間に１サイクルの周期で変化する熱サイクルを、１０
    サイクル与えて、倍率１０の光学顕微鏡で前記第２被覆
    物を観察しても基板からの薄片の剥離や傷が認められな
    いように、該第２被覆物の前記組成が選択されているこ
    とを特色とする、 請求項１に記載のチップ・キャリア。
  4. 【請求項４】少なくとも１個の前記半導体チップの露出
    上面に、直接取り付けたヒート・シンクを含む、 請求項１に記載のチップ・キャリア。
JP5136147A 1992-07-06 1993-06-07 回路化表面に保護コ―ティングを施したチップ・キャリア Expired - Lifetime JP2501287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US909368 1992-07-06
US07/909,368 US5249101A (en) 1992-07-06 1992-07-06 Chip carrier with protective coating for circuitized surface

Publications (2)

Publication Number Publication Date
JPH0697309A JPH0697309A (ja) 1994-04-08
JP2501287B2 true JP2501287B2 (ja) 1996-05-29

Family

ID=25427125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5136147A Expired - Lifetime JP2501287B2 (ja) 1992-07-06 1993-06-07 回路化表面に保護コ―ティングを施したチップ・キャリア

Country Status (12)

Country Link
US (1) US5249101A (ja)
EP (1) EP0578307B1 (ja)
JP (1) JP2501287B2 (ja)
KR (1) KR960015924B1 (ja)
CN (1) CN1028937C (ja)
AT (1) ATE143529T1 (ja)
CA (1) CA2091910C (ja)
DE (1) DE69305012T2 (ja)
ES (1) ES2092216T3 (ja)
MY (1) MY108750A (ja)
SG (1) SG44362A1 (ja)
TW (1) TW230272B (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH0538479U (ja) * 1991-10-25 1993-05-25 曙ブレーキ工業株式会社 ブレーキ制御機構の電磁弁装置
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5403783A (en) * 1992-12-28 1995-04-04 Hitachi, Ltd. Integrated circuit substrate with cooling accelerator substrate
US5379187A (en) * 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
US5539545A (en) * 1993-05-18 1996-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of making LCD in which resin columns are cured and the liquid crystal is reoriented
JPH0722722A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 樹脂成形タイプの電子回路装置
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
US6007349A (en) * 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US5851311A (en) * 1996-03-29 1998-12-22 Sophia Systems Co., Ltd. Polymerizable flux composition for encapsulating the solder in situ
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6639155B1 (en) 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US5969947A (en) 1997-12-17 1999-10-19 International Business Machines Corporation Integral design features for heatsink attach for electronic packages
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6008074A (en) 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6507101B1 (en) * 1999-03-26 2003-01-14 Hewlett-Packard Company Lossy RF shield for integrated circuits
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
KR100672130B1 (ko) * 1999-07-08 2007-01-19 산스타 기켄 가부시키가이샤 반도체 패키지용 언더필링 재료
US6426545B1 (en) * 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6570259B2 (en) 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
DE102005029407B4 (de) * 2005-06-24 2008-06-19 Mühlbauer Ag Verfahren und Vorrichtung zum dauerhaften Verbinden integrierter Schaltungen mit einem Substrat
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8710618B2 (en) * 2007-03-12 2014-04-29 Honeywell International Inc. Fibrous laminate interface for security coatings
TW201025467A (en) * 2008-12-25 2010-07-01 United Test Ct Inc Ball implantation method and ball implantation system applying the method
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP7358857B2 (ja) * 2019-09-04 2023-10-11 富士通株式会社 電子ユニット、電子ユニットの製造方法及び電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0088050B1 (de) * 1982-02-26 1986-09-03 Ciba-Geigy Ag Photohärtbare gefärbte Massen
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
JPS6032807A (ja) * 1983-07-30 1985-02-20 Matsushita Electric Works Ltd 光硬化型樹脂組成物
EP0138754B1 (de) * 1983-08-15 1988-05-25 Ciba-Geigy Ag Photohärtbare Gemische
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
US4806574A (en) * 1985-07-22 1989-02-21 Desoto, Inc. Ultraviolet curable coatings for optical glass fiber based on a polyfunctional core
JP2568421B2 (ja) * 1987-03-24 1997-01-08 株式会社スリーボンド 嫌気硬化性接着シール剤組成物
US5039715A (en) * 1987-04-13 1991-08-13 Dymax Corporation Photocurable acrylate adhesive containing perester/tautomeric acid adhesion promoter
DE3881382T2 (de) * 1988-03-29 1994-01-20 Agency Ind Science Techn Halbleiterchip, verbunden mit einem Substrat.
US4973611A (en) * 1988-04-04 1990-11-27 Uvexs Incorporated Optical fiber buffer coating with Tg
EP0340492A3 (en) * 1988-05-02 1990-07-04 International Business Machines Corporation Conformal sealing and interplanar encapsulation of electronic device structures
US4915167A (en) * 1988-08-05 1990-04-10 Westinghouse Electric Corp. Thermal coupling to enhance heat transfer
JPH0269945A (ja) * 1988-09-05 1990-03-08 Hitachi Ltd 半導体装置及びその製造方法
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress

Also Published As

Publication number Publication date
EP0578307A3 (en) 1994-08-24
CN1081787A (zh) 1994-02-09
ATE143529T1 (de) 1996-10-15
EP0578307B1 (en) 1996-09-25
ES2092216T3 (es) 1996-11-16
DE69305012T2 (de) 1997-04-03
CN1028937C (zh) 1995-06-14
SG44362A1 (en) 1997-12-19
US5249101A (en) 1993-09-28
KR940002031A (ko) 1994-02-16
TW230272B (ja) 1994-09-11
CA2091910A1 (en) 1994-01-07
CA2091910C (en) 1996-07-30
JPH0697309A (ja) 1994-04-08
KR960015924B1 (ko) 1996-11-23
MY108750A (en) 1996-11-30
EP0578307A2 (en) 1994-01-12
DE69305012D1 (de) 1996-10-31

Similar Documents

Publication Publication Date Title
JP2501287B2 (ja) 回路化表面に保護コ―ティングを施したチップ・キャリア
KR0177138B1 (ko) 칩 캐리어
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
US6087715A (en) Semiconductor device, and manufacturing method of the same
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
US5028984A (en) Epoxy composition and use thereof
SG68614A1 (en) Electrically conductive silicone elastomer compositions and use for manufacturing semiconductor devices
EP0575889A2 (en) Semiconductor device, resin for sealing same and method of fabricating same
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
JPH09167890A (ja) はんだペーストおよびはんだ付け方法並びにはんだ付け装置
JP3417247B2 (ja) 樹脂封止型電子装置の製造方法
JPH09289224A (ja) 半導体チップ、その製造方法及びワイヤボンディング方法
JP2005290076A (ja) エポキシ樹脂組成物及び半導体装置
US6165816A (en) Fabrication of electronic components having a hollow package structure with a ceramic lid
CN1265424C (zh) 功率器件的返修方法
EP0670595B1 (en) Resin-sealed semiconductor device
JPH05175262A (ja) 樹脂封止型半導体装置
JP4602736B2 (ja) 半導体発光装置
US4614963A (en) Plastics encapsulated electronic devices
EP0687000B1 (en) Method for bonding integrated circuit chips to substrates
US7078802B2 (en) Method for bonding heat sinks to overmold material and resulting structure
US7926696B2 (en) Composition
JPH05274947A (ja) 電子部品封止材およびそれを用いた電子部品
JPH11199842A (ja) 電子部品実装用接着剤および電子部品の実装方法
KR100221653B1 (ko) 반도체 패키지의 솔더링 방법