[go: up one dir, main page]

JP2018534223A - 単結晶ブロックを転写する方法 - Google Patents

単結晶ブロックを転写する方法 Download PDF

Info

Publication number
JP2018534223A
JP2018534223A JP2018514308A JP2018514308A JP2018534223A JP 2018534223 A JP2018534223 A JP 2018534223A JP 2018514308 A JP2018514308 A JP 2018514308A JP 2018514308 A JP2018514308 A JP 2018514308A JP 2018534223 A JP2018534223 A JP 2018534223A
Authority
JP
Japan
Prior art keywords
block
substrate
transfer method
film
intermediate substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018514308A
Other languages
English (en)
Other versions
JP6779987B2 (ja
Inventor
ブリュノ、ギスレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2018534223A publication Critical patent/JP2018534223A/ja
Application granted granted Critical
Publication of JP6779987B2 publication Critical patent/JP6779987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

単結晶ブロックを転写する方法本発明は、a.中間基材(10)を用意する工程、中間基材(10)は、その表面の一つの上に、パッド(20)を含んでなり、該パッド(20)は単結晶からなり、パッド(20)は、最終基材(60)上に転写されることを意図するパッド部分(70)を限定する、脆弱区域(50)を含んでなり、b.各パッド(20)の自由表面(40)を、最終基材(60)と接触させることにより、組立て工程を実行する工程、c.組立て工程の後、各パッド(20)の脆弱区域(50)で分離を実行する工程を含んでなる、転写方法であって、組立て工程の際に、中間基材(10)が、パッド(20)の自由表面が同一平面になる様に、変形することを特徴とする転写方法に関する。

Description

発明の分野
本発明は、単結晶ブロックの配列の様な基材を、最終基材の表面上に再構築するのに適した転写方法に関する。
本発明は、該転写方法により得られる積重構造にも関する。
従来技術
現状技術水準から公知の、米国特許第6,562,127B1号に記載され、図1に示す転写方法は、
a.中間基材1を提供する工程であって、この中間基材1は、その面の一つの上に、第一主要面3により中間基材1に組立てたブロック2を含んでなり、該ブロック2は、第一主要面3と反対側の自由表面4を有し、単結晶材料であり、ブロック2は、脆弱区域5を含んでなり、各ブロック2の脆弱区域5及び自由表面4は、最終基材8上に転写されることを意図するブロック部分7を定める工程、
b.各ブロック2の自由表面4を、最終基材6と接触させることにより、組み立て工程を実行する工程、
c.各ブロック2の脆弱区域5で分離を実行し、各ブロック2のブロック部分7を最終基材6上に転写する工程を含んでなる。
「ブロック」とは、2つの実質的に平行な主要面を含んでなり、該ブロック2の平行面の両方が横方向表面を通して接続されている物を意味する。ブロック2の両方の主要面は、規則的な又は不規則な、すべての可能な形状を有することができる。
転写方法の最後に、ブロック部分7は、図2に示す様に、最終基材6上に転写される。
従って、最終基材6の表面は、ブロック部分7で覆われ、その上にマイクロエレクトロニクス、フォトニクス、オプトロニクス、フォトボルタイックス用のデバイスが製造される。
ブロック2は、例えば正方形又は長方形又は六角形又は多角形又は円形形状の平行面を含んでなり、規則的に、例えばメッシュとして、中間基材1の上に配置される。従って、ブロック部分7も、最終基材6上に規則的に配置される。
この転写方法は、ブロック2を作り上げる材料が、考えられる工業的な用途に対して、不十分なサイズ(小直径)を有する基材として形成される場合に、特に重要である。
特に、リン化インジウム(InP)基材は、現在、直径100mmの基材として入手できるだけである。その様なInP基材を、既存の200mm基材上の回路の製造ラインで使用することは単純に不可能である。
関連する材料に応じて、及び対応する材料を市場が提供する成熟度に対して、制限サイズは、時間と共に変化する。例えば、シリコンに関して、制限サイズは300mmである。
その様な方法を用いるのに重要な材料のリストは、特に、例えばSiC、GaN、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlOを含んでなる。
このリストは、一般的に大直径で確実に入手できる材料も含むが、特定の特性又は規格に応じたものではない。例えば、シリコンは、今日、実際に直径300mmで入手できるが、過度に低残留酸素含有量が可能な、溶融区域型のインゴット成長技術でこの直径では得ることができない。
1個又は数個の小サイズ基材をブロック2に切り出すことができる。
次いで、ブロック2は、中間基材1に組み立てる。
そして最後に、米国特許第6,562,127B1号に記載されている方法で限定される様なブロック部分7を最終基材6上に転写する。最終基材6は、どの様なサイズ及び形状でも有することができる。
このように、指定材料のブロック部分7を、ブロック2を形成する基材のサイズに関係なく、直径200mmを超える、又は直径300mmさえ超えるサイズを有する円形基材上に転写することができる。
この技術は、コストの理由から、マイクロエレクトロニック、オプトロニック、フォトニックデバイスの製造業者は、直径200mmを超える、又は直径300mmさえ超えるサイズを有する基材上に該デバイスを製造する傾向が益々強くなっているので、それだけ重要である。
しかし、この方法は満足できるものではない。
事実、最終基材6の面の一つにブロック2の全てを確実に組み立てるには、機械的−化学的研磨工程又は二重面研磨工程から出発し、ブロック2の自由表面を同一平面にする必要がある。
事実、ブロック2は、一般的に異なった厚さを有する(ブロック2の厚さは、その2つの平行な面間の距離として定義される)。
図1に示す様に、同じ中間基材1の上に組み立てたブロック2の厚さの違いが、ブロック2の各自由表面4を最終基材6と接触させることによる、組立て工程を不可能にしており、厚さが足りないブロック2は最終基材6の表面と接着できない。その上、特定ブロック2だけが近づき、それらの表面の一部、すなわち最も厚いブロックだけが接着する。局所的な厚過ぎる部分は全て、この観点からは、障害ということになる。
機械的−化学的研磨又は二重面研磨による平面化工程は、この問題を解決する。
ここで、平面化工程は、必然的に転写方法の収率に影響する。
その上、平面化工程は、ブロック2の自由表面4を損なうことがある。
さらに、平面化工程は、転写方法に追加コストを発生させることがあり、関連する材料、例えばSiC、を研磨することが困難なので、コストが高くなる。
本発明は、ブロックの平面化工程の使用を回避する、又は後者を簡素化もしくは緩和する転写方法を提案することにより、現状技術水準のこれらの制限を克服することを目的とする。
本発明は、
a.中間基材(10)を用意する工程であって、前記中間基材(10)は、前記中間基材(10)の一方の面の上に、第一主面(30)によって前記中間基材(10)に組み立てたブロック(20)を含んでなり、前記ブロック(20)は、前記第一主面(30)の反対側に自由表面(40)を有し、単結晶材料であり、前記ブロック(20)は、脆弱区域(50)を含んでなり、各ブロックの前記脆弱区域(50)及び前記自由表面(40)が最終基材(60)上に転写されることを意図されたブロック部分(70)を定める工程、
b.各ブロック(20)の前記自由表面(40)を前記最終基材(60)と接触させることにより、組立て工程を実行する工程、
c.前記組立て工程の後、各ブロック(20)の前記脆弱区域(50)で分離を実行し、各ブロック(20)の前記ブロック部分(70)を前記最終基材(60)上に転写する工程、
を含んでなる、転写方法に関する。
この転写方法は、組立て工程の際に、中間基材が変形し、ブロックの自由表面が同一平面になることを特徴とする。
一実施態様により、組立て工程bが分子接着工程である。
一実施態様により、組立て層は、組立て工程bの前に、最終基材とブロックの間に挿入される。
一実施態様により、ブロックは、該ブロックの第一主面と自由表面との間の距離に等しい厚さを有し、最も薄いブロックと最も厚いブロックとの間の厚さの差は、50μm未満、好ましくは5μm未満である。
一実施態様により、各ブロックの脆弱区域は、イオン性化学種の注入により形成する。
一実施態様により、分離工程cは、熱処理を含んでなる。
一実施態様により、中間基材は、重合体、BCB、PDMS、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、アルミニウムフィルム、銅フィルム、モリブデンフィルム、タングステンフィルム、ニッケルフィルム、ステンレス鋼フィルム、ガラス、多結晶質材料、セラミック材料、焼結材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物、からなる群から選ばれた少なくとも1種の材料を含んでなる。
一実施態様により、中間基材は、メッシュ構造、織物構造、フォーム構造、多孔質構造、複合体材料からなる群から選ばれた構造を含んでなる。
一実施態様により、中間基材は、ラミネートされており、変形し得る少なくとも一つの追加層を含んでなる。
一実施態様により、ブロックは、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、からなる群から選ばれた少なくとも1種の材料を含んでなる。
一実施態様により、ブロックは、 第一タイプのブロック及び第一タイプのブロックとは異なった化学的性質の第二タイプのブロックを含んでなる。
一実施態様により、ブロックの自由表面は、正方形、長方形、円形又は六角形形状を有する。
一実施態様により、最終基材は、Si、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、からなる群から選ばれた少なくとも1種の材料を含んでなる。
本発明は、積重構造にも関し、
積重構造は、第一基材を含み、前記第一基材は、主面上に、第一主面(30)に従って前記第一基材に組立てたブロック(20)を含んでなり、前記第一基材の前記主面は、前記第一基材が自由状態にある時は平らであり、前記ブロック(20)は単結晶材料であり、脆弱区域(50)を含んでなる、積重構造であって、
前記積重構造は、前記ブロックの前記第一主面(30)の反対側の前記ブロック(20)の第二主面に従って組立てられた第二基材を含んでなり、前記第一基板の前記主面は、前記ブロック(20)の前記第二主面が同一平面になる様に変形することを特徴とする。
「自由状態」とは、本状況下では、第一基材の、第一基材を第二基材に組み立てる前の状態である。
一実施態様により、第二基材は、分子接着により、ブロックの第二面に組み立てられる。
一実施態様により、ブロックは、該ブロックの第一面と第二面との間の距離に等しい厚さを有し、最も薄いブロックと最も厚いブロックとの間の厚さの差は、50μm未満、好ましくは5μm未満である。
一実施態様により、ブロックは、脆弱区域を含んでなり、各ブロックの脆弱区域及び第二面は、第二基材上に転写されることを意図するブロック部分を限定し、各ブロックの脆弱区域は、イオン性化学種の注入により形成される。
一実施態様により、ブロックは、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、からなる群から選ばれた少なくとも1種の材料を含んでなる。
一実施態様により、最終基材は、Si、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、からなる群から選ばれた少なくとも1種の材料を含んでなる。
一実施態様により、第一基材は、重合体、BCB、PDMS、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、アルミニウムホイル、銅ホイル、モリブデンホイル、タングステンホイル、ニッケルホイル、ステンレス鋼ホイル、ガラス、多結晶質材料、セラミック材料、焼結材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物、からなる群から選ばれた少なくとも1種の材料を含んでなる。
本発明は、添付の図面を参照しながら、以下に記載する本発明の特別な、本発明を制限しない実施態様の説明により、より理解し易くなる。
図1は、先行技術による転写方法を示す図である。
図2は、先行技術により得たブロックを含んでなる最終基材を示す上面図である。
図3は、本発明による転写方法を図式的に例示する図である。
図4は、本発明による方法を図式的に例示する図である。
実施態様の詳細な説明
異なった実施態様で、説明を簡素化するために、同一の要素又は同一機能の確認に関して、同じ参照番号を使用する。
本発明による転写方法は、中間基材10を用意することからなる工程aを含んでなる。
本発明の説明に記載する様に、中間基材10は変形し得る。
変形は、ブロック20全体の前面を同じ平均面上に下げる、又はさらにブロック20(図4)を僅かに回転させる、又はそれらを組合せる目的を有することができる。
中間基材10性質
中間基材10は、どの様な形状及び寸法を有する基材でもよい。特に、中間基材は、円形で、100ミリメートルを超える、例えば200ミリメートル又はさらに300ミリメートル、の直径を有することができる。中間基材は、正方形、又は長方形で、等しい寸法を有することができる。
中間基材10は、第一面、いわゆる前面を含んでなる。
中間基材10は、バルク基材でも、又はラミネートされた、もしくはさらに相対的に幾らかの移動度を有する準要素からなることができる。
基材が変形し得ないと考えられるウエハーレベルで、基材及び/又はチップを組み立てる技術分野における通常の使用と異なり、幾らかの変形を受ける中間支持体の可能性をここでは求めている。
変形は、中間支持体を造る材料の一つの弾性及び/又は可塑性変形でも、及び/又はこの中間支持体の特定のサブアセンブリーの運動の結果でもよい。
中間支持体がバルク基材である場合、望ましい変形は、弾性又は可塑性もしくはそれらの組合せでよい。
第一の場合、中間基材10の変形し得る能力である弾性は、そのヤング率により定量される。中間基材10の弾性変形は、可逆的であるので、中間基材10に及ぼされる応力が解除されると、中間基材は、その初期形状を回復する。
対照的に、中間基材10の可塑性変形は、可逆的ではない。しかし、支持体は、一般的新しい可塑性又は弾性変形もしくはそれらの組合せにより再び変形し得る。
かなり厳密な必要条件に適合すべきであるが、例えば、分離工程cに必要な温度と相容性である様に、中間支持体を作り上げる材料の性質を選択するには、広範囲な材料が可能である。
必要な使用温度が非常に高くない、典型的には150〜200℃未満である場合、材料は重合体でよい。例えば、材料は、当業者には公知のリスト、すなわちBCB(ベンゾシクロブテン)、PDMS(ポリジメチルシロキサン)、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、…でよい。これらの基材は、様々な通常の製造技術、例えば典型的な厚さ30〜500μm用の、成形又はキャスティングもしくはスクリーン印刷により得られる。
使用材料は、金属フィルム、例えばアルミニウム、銅、モリブデン、タングステン、ニッケル、ステンレス鋼フィルムでもよい。これらのフィルムは、紙の名称、例えば「アルミニウムホイル」とも呼ばれている。これらのフィルムの厚さは、典型的には、20〜80μmである。
200℃を超える高温を必要とする操作には、無機の無定形材料、例えばガラス及び/又は焼結した、又はしていない、結晶質材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物、及びより一般的に、セラミック材料が好ましい。これらの場合、厚さ150μm未満、又はさらに80μm、が好ましい。
支持基材の変形性は、問題とする材料の組織化によっても得られる。例えば、均質な材料は、通気された構造を保持するために、使用しない方がよい。これは、例えば、問題とする材料のワイヤで形成された、とりわけワイヤ直径及びワイヤ間の距離により特徴づけられる、メッシュ構造でよい。ワイヤの直径は、典型的には、30μm〜300μmであり、ワイヤ間の距離は、典型的には、50μm〜1mmである。中間支持体の総厚は40〜150μmが好適である。
例えば、アルミニウム、ニッケル、銅、モリブデン、又はさらにステンレス鋼メッシュを選択することができるが、金属ワイヤに制限されない。これらのメッシュを製造するための技術は、成形、圧延、溶接、織りあげ、...が考えられる。
例えば、セラミック繊維、例えばアルミナ又は他の耐火性材料を基材とするもの、から製造された紙又は織物に移行することもできる。
通常のメッシュより、組織が乱れていることを特徴とする同等の系が存在する。例えば、実際のもつれあいに相当するフォーム(アルミニウム、銅、ニッケルフォーム、...)の名称で知られている構造である。通気された構造は多孔質材料にも対応し、多孔度が、中間基材10がそれを製造する方法により、又はその後に続く処理、例えば電気化学的エッチング、により形成された直後に得られる。多孔質材料の性質は、変動することがある。例えば、多孔質材料は、多孔質ニッケルの様な金属でよい。例えば、これは、多孔質シリコンの様な半導体でもよい。
構造化されていても、いなくても、均質な材料の他に、基材を構成する材料は、複合体材料又は本来不均質な材料でよい。一例として、その組成は、第一材料の粒子が、第二材料のマトリックス中に分布することにより、得られる。第一材料は、幾つかの形態、例えばナノ粒子、SiO又は他の材料、で現れることがある。
さらなる例として、中間基材10は、マトリックス中に埋め込まれた構造物を有することができる。例えば、上記のメッシュ又はフォームは、第二材料、例えば重合体又はセラミック、で含浸されていてよい。
中間基材10は、ラミネートされていてもよい。ラミネートされた基材とは、支持基材及び追加層の積重ねを含んでなる中間基材10である。
ラミネートされた基材の場合、中間基材10の前面は、追加層の自由表面により形成される面である。
ラミネートされた基材の場合でも、変形は、構造全体に強制的に加わるのではなく、追加層の一つ以上に優先的に局在化される。
例えば、中間支持体は、幾らかの変形性を与えるための、PDMSのさらなる70μm層、シリコン支持体上に堆積させた厚さ725μmの、比較的はるかに堅いPDMS層からなることができる。PDMSは、他の材料、例えばエラストマー又は他の重合体、例えばBCB、で置き換えることができる。
中間基材10の変形は、材料要素の変形により得られる変形のみならず、この中間基材10の特定のサブ−アセンブリーの相対的な運動を解放することによっても可能である。ラミネートされた基材の例を再度考えるために、キャビティを造り、追加層の下の関連する位置に局所的に配置することにより、その変形を容易にすることができる。該キャビティは、密封しても、しなくてもよく、空気又はガスを調整された圧力で含むことができる。窪んだキャビティは、重合体の様な本来変形し得る材料、又はフォームの様な構造により充填することができる。運動の自由度は、特定のアクチュエータ及びマイクロモーターの制御の下で、強制された運動にもなることができる。その様な中間支持体は、MEMSマイクロ技術に由来する技術で有利に製造することができる。
中間基材10の変形を引き起こす応力
変形は、数種類の応力により、引き起こされることがある。分子接着による接合の場合の様に、組立てが、接着接合波の伝播により順次達成される場合、変形は、部分の、自然に近づく運動により得られ、部分は、順次組立てプロセスに入る。変形は、重力によっても、例えばブロック20及び/又は中間基材10の自重の下で、引き起こされ、ブロック及び中間基材は、この場合、有利なことに最終基材60の上に配置される。変形は、他の外部の、全体的な、又は局所的な力によっても引き起こされる。従って、操作員は、ブロック20のそれぞれを垂直に、順次又は同時にプレスすることができる。ローラータイプの工具を通過させることは、この効果を有することができる。この操作は、機械により自動的に行うこともできる。例えば、組立てるべき表面により、及び組立て方法により、都合よく調節される圧力である、圧縮空気による加圧に行くことも可能である。応力は、ブロック20と最終基材60の受け表面との間の引力現象によっても引き起こされる。例えば、陽極接合の場合、静電気引力を使用できる。
ブロック20の性質
本発明の工程aにより、ブロック20は、中間基材10の前面にある第一主面30により組み立てる。
ブロック20は、該第一主面30に対向する自由表面40を含んでなる。
従って、ラミネートされた基材としての中間基材10の場合、ブロック20は、追加層の自由表面上に配置される。
ブロック20の自由表面40は、正方形、長方形、六角形、多角形、又は円形形状でよい。
円形形状のブロック20の自由表面40は、直径が数分の一mm〜数十mmである。
正方形形状のブロック20の自由表面40は、側部が数分の一mm〜数百mmである。
長方形形状のブロック20の自由表面40は、長さが数分の一mm〜数百mm(例えば0.5mm〜5mm、又はさらに0.5mm〜10mm)であり、幅が数分の一mm〜数百mm(例えば0.5mm〜5mm、又はさらに0.5mm〜10mm)であり、極端な場合、正方形又は対照的に非常に細長い長方形に近いファクター、例えば5mmx200mmである。
ブロック20は、中間基材10の上に規則的に配置され、メッシュを形成することができる。ブロック20の分布は、他の周期的編成、例えばジグザグ分布に従うことができる。六角形ブロック20の場合、緻密な六角形分布により、被覆表面が最適化される。
2つの隣接するブロック20間の距離は、所望によりゼロ〜数mm(例えば0.1mm〜1mm、又はさらに0.1mm〜2mm)で変動し得る。この距離に、1mmの範囲における大きな値を選択することにより、組立て工程bの際に中間支持体の必要な変形を収容するのに実際に貢献することができる。
ブロック20は、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、から選択された少なくとも1種の材料を含んでなる。
ブロック20が、同じ製造バッチ又は類似のバッチから生じる場合、最も薄いブロック20と最も厚いブロック20との間の厚さの差は、典型的には、50μm未満、又はさらに2μm未満である。中間支持体上にこれらのブロック20を組み立てる技術は、ブロック20の前面の位置決めと同等の変動性を加えることができる。概して、組立て工程bの際に相殺すべき位置決めの差は、典型的には、0〜50μmである。中間支持体の変形が、これらの値を相殺させているのである。
特別な実施態様では、ブロック20の全てが等しい性質を有する。
他の実施態様では、性質の異なったブロック20、例えば2個のGaAsブロック20の1個と他のInPの1個、が組合せられる。この場合、ブロック20のそれぞれの表面が異なっている、例えば1mmx10mmのInPブロック20及び9mmx10mmのGaAsブロック20である。また、この場合、それぞれの公称厚さが、例えばInPブロック20の625μm及びGaAsブロック20の575μmの厚さで異なっている。この場合、相殺すべき厚さの差の平均値が50μmである。この偏差を回復するための材料除去工程を使用する代わりに、本発明は、中間基材10の対応する変形に基づく。
異なった性質のブロック20とは、これは同じ材料であるが、少なくとも1種の異なった特性、例えば結晶配向、ドーピング、酸素含有量、アロイ含有量、を有することを意味する。例えば、低酸素含有量のSiブロック20と組合わせた低酸素含有量のSiブロック20、又はさらに20%Ge含有量のSiGeブロック20と組合わせた40%Ge含有量のSiGeブロック20である。これらがインゴット及び/又は異なった供給源に由来する、又は異なった特徴を有するので、この場合、実際には、この差が初期ブロック20の厚さの差に進むと予想される。
その上、性質の異なったブロック20の場合、米国特許第号6,562,127B1豪に記載されている様に、ブロック20の全てが、機械的−化学的研磨工程の際に、同じ研磨速度を有していない。
中間支持体上のブロック20の接着
ブロック20は、中間基材10の上に分子接着により保持される。
1個又は数個の接着接合層が、分子接着を容易にするために形成される。その様な層は、堆積により得ることができる。層は、分子接着工程の前に、ブロック20の上及び/又は中間基材10の上に堆積させることができる。この層は、例えばSiO層である。堆積工程の後、レベルの差を無くす目的というよりは、堆積が損なうであろう表面状態を改善する目的で、平滑化又はさらには機械的−化学的研磨するために、僅かなアニーリングを行うことができる。
中間基材10上へのブロック20の分子接着は、アセンブリーの後に、熱的アニーリングにより、補強することができる。
例えば、側部が5cmの正方形単結晶GaNブロック20を、厚さ25μmの金属ホイルとして形成したモリブデンの中間基材10上に配置する。9個のGaN基材を、垂直に3x水平に3の、この正方形ホイル上に組み立てる。2個の隣接する正方形間の距離は2mmで、モリブデンの総表面積が約20x20cmになる。
最初に、接触させるべき各表面を、SiO層を厚さ150nmに堆積させることにより、被覆する。各表面を接触させた後、ロール運動に伴う僅かな応力を作用させ、アセンブリーを温度800〜1,200℃に、5分間〜2時間加熱する。
ブロック20は、接着材料により中間基材10上に保持することができる。接着材料は、特に分離工程cの際に処理温度に関してさほど過酷ではない場合、比較的標準的な接着剤でよい。その場合、接着剤は、重合体接着剤、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、ポリイミド、から選択することができる。特にあまり穏やかではない温度では、この接着材料は、他の接着剤群、例えばセメント、又はさらにアルミナ又はシリカ又は窒化アルミニウム又はジルコニア又は酸化マグネシウム又は炭化ケイ素を基材とするセラミック接着剤から選択から選択することもできる。
一例により、2x2cmの単結晶YSZの正方形ブロック20を、厚さ60μmのたわみ性ニッケルメッシュとして形成された中間基材10の上に組み立てる。組立ては、アルミナを基剤とするセラミックにより達成され、アルミナはさらに、メッシュとしての支持体を含浸する利点がある。次いで、全体を例えば250〜600℃で少なくとも2時間アニールする。
すでに形成された中間基材10を有するブロック20の組立てに行く代わりに、予備配置することになるブロック20の全体上に中間基材10を堆積又は成形することにより、中間基材10を形成することも可能である。
一例により、各六角形が直径50mmの円形内に含まれるように、限定された寸法を有する単結晶InP六角形ブロック20を組み立てることが問題である。六角形は、緻密な六角形格子を形成するために、平らな支持体上に予備配置され、各ブロック20の縁部を分離する距離は1mmである。これらのブロック20の上に、厚さ80μmのPDMSの中間支持体が成形により形成される。
組立て工程b
本発明の方法は、ブロック20の自由表面を最終基材60と組み立てる工程bを含んでなる。
現状技術水準によれば、ブロック20は、すべて同じ厚さを有していない。ブロック20の厚さは、該ブロック20の第一主面30と自由表面40との間の距離として定義される。
従って、組立工程の際に、ブロック20の自由表面が同一平面になる様に、中間基材10が変形する。中間基材10の変形は、「変形を引き起こす応力」の項に記載する。
従って、中間基材10上に存在するブロック20の全ての自由表面は、組立て工程の最後に、最終基材60と接触する。
組立工程bは、層を転写するために、連続基材(ブロックとしてではなく)を接着接合の範囲内で使用されるものと類似の方法で行われる。
特に、これは分子接着工程を含んでなる。1個又は数個の接着層が形成され、分子接着を容易にする。その様な層は、熱堆積又は酸化もしくは他のいずれかの同等の処理により得られる。その様な層は、分子接着工程の前に、中間支持体を覆うブロック20及び/又は最終支持体上に堆積される。この層は、例えばSiO層でよい。平滑化又はさらに機械的−化学的研磨するための僅かなアニーリングを堆積工程の後に行うことができる。中間基材10上のブロック20の分子接着は、組立て後の熱的アニーリングによっても補強される。
組立工程bの前に、本発明の方法は、ブロック20自由表面40上及び/又は最終基材60の一方の面上に、組立て層の形成を含むことができる。
従って、組立て層は、組立て工程bの最後に、最終基材60とブロック20の自由表面40との間に挿入される。
組立層は、重合体接着剤又はセメントを含むことができる。
しかし、組立て工程bは、当業者には公知の他の同等の技術、すなわち陽極接合、共晶接合、接着接合、…でよい。例えば、教科書「ウエハー接合:応用と技術」M. Alexe, U. Goesele(Eds), Springer series in materials science, ISSN 0933-033X; 75を参照するとよい。
分離工程c
工程aにより、ブロック20はそれぞれ脆弱区域50を含んでなる。
各ブロック20の脆弱区域50は、該ブロック20の自由表面に対して実質的に平行である。
各ブロック20に対して、脆弱区域50及び自由表面40が、最終基材60上に転写することを意図するブロック部分70を限定する。
脆弱区域50は、イオン性化学種の注入により形成される。例えば、イオン性化学種は、水素、ヘリウム、希ガスの中から選択された少なくとも1種の化学種を含むことができる。
これに関して、当業者は、米国特許第5,374,564B1号を参照するとよい。
脆弱は、他の手段によっても得られる。例えば、多孔質の埋め込まれた層でよい。例えば、シリコンの場合、単結晶シリコンを、HF−エタノール浴中で電気化学的陽極処理により、局所的に多孔質にすることができる。これに関して、当業者は米国特許第5854123号を参照するとよい。
脆弱は、埋め込まれた層、又はさらに2つの異なった材料間の界面の内側における組成物の変化、特に、その一つが、その結晶格子パラメーターの、その成長基材に対する違いのために応力を受ける場合に、に対応する。例えば、これは、エピタキシーによりSi/SiGe積重ね構造を造る場合である。
脆弱は、また、深部に欠陥区域を引き起こすためのレーザー照射に続いて引き起こされる。
実質的に脆弱区域に沿った分離は、一般的に、脆弱区域50を、例えばアニーリングにより、熟成させることにより、引き起こされる。分離は、外部からの機械的応力、例えばせん断力、皮むき、引力、等を作用させることによっても行われる。この応力は、材料の熱膨張の違いによっても、部分的に引き起こされる。分離は、化学的準エッチング(リフト−オフと呼ばれることが多い)の使用により、埋め込まれた層を又は選択的にエッチングする、又は埋め込まれた界面を腐食させることによっても引き起こされる。
最終基材60
最終基材60の選択は、層の転写を行うための敷き詰められていない基材の接着接合の範囲内で達成されるのと類似の方法で行う。この選択は、大部分、最終基材の使用条件により、及び最終用途により、処理される。
場合により、最終基材60は、堅くても、堅くなくても、どの様な形状及び寸法でも、有機でも、有機でなくても、単結晶、多結晶質、無定形でもよい。最終基材は、リスト、すなわちSi、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、を含む少なくとも1種を含んでなる。
製造物
この様に、組立工程bに続いて、第一基材を含んでなる積重ね構造が得られ、第一基材は、主面上に、第一主面30により、第一基材に組み立てられたブロック20を含んでなり、第一基材の該主面は、第一基材が自由状態にある時は、平らであり、ブロック20は、単結晶材料であり、脆弱区域50を含んでなる。
積重ね構造は、第二基材も含んでなり、第二基材は、ブロック20の、該ブロックの第一主面30に対向する第二主面により組み立てられ、第一基材の主面は、ブロック20の第二主面が同一平面になる様に、変形する。
第二基材は、分子接着により、ブロック20の第二面に組み立てられる。
ブロック20は、該ブロック20の第一面と第二面との間の距離に等しい厚さを有し、最も薄いブロック20と最も厚いブロック20との間の厚さの差は、50μm未満、好ましくは5μm未満である。
ブロック20は、脆弱区域50を含んでなり、各ブロック20の脆弱区域50及び第二面は、第二基材上に転写されることを意図するブロック部分70を限定し、各ブロック20の脆弱区域50は、イオン性化学種の注入により形成される。
ブロック20は、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、からなる群から選ばれる少なくとも1種の材料を含んでなる。
最終基材60は、Si、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、からなる群から選ばれる少なくとも1種の材料を含んでなる。
第一基材は、重合体、BCB、PDMS、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、アルミニウムホイル、銅ホイル、モリブデンホイル、タングステンホイル、ニッケルホイル、ステンレス鋼ホイル、ガラス、多結晶質材料、セラミック材料、焼結材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物からなる群から選ばれる少なくとも1種の材料を含んでなる。
参照文献
米国特許第6,562,127号
ウエハー接合:応用と技術、M. Alexe, U. Goesele(Eds), Springer series in materials science, ISSN 0933-033X; 75
米国特許第5,374,564号
米国特許第5,854,123号

Claims (20)

  1. a.中間基材(10)を用意する工程であって、前記中間基材(10)は、前記中間基材(10)の一方の面の上に、第一主面(30)によって前記中間基材(10)に組み立てたブロック(20)を含んでなり、前記ブロック(20)は、前記第一主面(30)の反対側に自由表面(40)を有し、単結晶材料であり、前記ブロック(20)は、脆弱区域(50)を含んでなり、各ブロックの前記脆弱区域(50)及び前記自由表面(40)が最終基材(60)上に転写されることを意図されたブロック部分(70)を定める工程、
    b.各ブロック(20)の前記自由表面(40)を前記最終基材(60)と接触させることにより、組立て工程を実行する工程、
    c.前記組立て工程の後、各ブロック(20)の前記脆弱区域(50)で分離を実行し、各ブロック(20)の前記ブロック部分(70)を前記最終基材(60)上に転写する工程、
    を含んでなり、
    前記組立て工程の際に、前記ブロック(20)の前記自由表面が同一平面になるように、前記中間基材(10)を変形することを特徴とする、転写方法。
  2. 前記組立て工程bが分子接着工程である、請求項1に記載の転写方法。
  3. 組立て層が、前記組立て工程bの前に、前記最終基材(60)と前記ブロック(20)の間に挿入される、請求項1に記載の転写方法。
  4. 前記ブロック(20)が、前記ブロック(20)の前記第一主面(30)と自由表面(40)との間の距離に等しい厚さを有し、最も薄いブロック(20)と最も厚いブロック(20)との間の厚さの差が、50μm未満、好ましくは5μm未満である、請求項1〜3のいずれか1項に記載の転写方法。
  5. 各ブロック(20)の前記脆弱区域が、イオン性化学種の注入により形成される、請求項1〜4のいずれか1項に記載の転写方法。
  6. 前記分離工程cが、熱処理を含んでなる、請求項5に記載の転写方法。
  7. 前記中間基材(10)が、重合体、BCB、PDMS、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、アルミニウムフィルム、銅フィルム、モリブデンフィルム、タングステンフィルム、ニッケルフィルム、ステンレス鋼フィルム、ガラス、多結晶質材料、セラミック材料、焼結材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項1〜6のいずれか1項に記載の転写方法。
  8. 前記中間基材(10)が、メッシュ構造、織物構造、フォーム構造、多孔質構造、複合体材料、からなる群から選ばれた構造を含んでなる、請求項1〜7のいずれか1項に記載の転写方法。
  9. 前記中間基材(10)が、ラミネートされており、変形し得る少なくとも一つの追加層を含んでなる、請求項1〜8のいずれか1項に記載の転写方法。
  10. 前記ブロック(20)が、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項1〜9のいずれか1項に記載の転写方法。
  11. 前記ブロック(20)が、第一タイプのブロック(20)及び前記第一タイプのブロック(20)とは異なった化学的性質の第二タイプのブロック(20)を含んでなる、請求項1〜10のいずれか1項に記載の転写方法。
  12. 前記ブロック(20)の前記自由表面(40)が、正方形、長方形、円形又は六角形形状を有する、請求項1〜11のいずれか1項に記載の転写方法。
  13. 前記最終基材(60)が、Si、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項1〜12のいずれか1項に記載の転写方法。
  14. 第一基材を含み、前記第一基材は、主面上に、第一主面(30)に従って前記第一基材に組立てたブロック(20)を含んでなり、前記第一基材の前記主面は、前記第一基材が自由状態にある時は平らであり、前記ブロック(20)は単結晶材料であり、脆弱区域(50)を含んでなる、積重構造であって、
    前記積重構造は、前記ブロックの前記第一主面(30)の反対側の前記ブロック(20)の第二主面に従って組立てられた第二基材を含んでなり、前記第一基板の前記主面は、前記ブロック(20)の前記第二主面が同一平面になる様に変形することを特徴とする、積重構造。
  15. 前記第二基材が、分子接着により、前記ブロック(20)の前記第二面に組み立てられる、請求項14に記載の積重構造。
  16. 前記ブロックが、前記ブロックの前記第一面と前記第二面との間の距離に等しい厚さを有し、最も薄い前記ブロック(20)と最も厚い前記ブロック(20)との間の厚さの差が、50μm未満、好ましくは5μm未満である、請求項14又は15に記載の積重構造。
  17. 前記ブロック(20)が、脆弱区域(50)を含んでなり、各ブロック(20)の前記脆弱区域(50)及び前記第二面が、前記第二基材上に転写されることが意図されたブロック部分(70)を定め、各ブロック(20)の前記脆弱区域(50)が、イオン性化学種の注入により形成される、請求項14〜16のいずれか1項に記載の積重構造。
  18. 前記ブロック(20)が、SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO、LiNbO、ダイヤモンド、サファイア、MgO、CeO、YSZ、SrTiO、BaTiO、LaAlO、シリコン、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項14〜17のいずれか1項に記載の積重構造。
  19. 前記最終基材(60)が、Si、Ge、GaAs、サファイア、アルミナ、ガラス、石英、セラミック、プラスチック、金属、SiC、AlN、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項14〜18のいずれか1項に記載の積重構造。
  20. 前記第一基材が、重合体、BCB、PDMS、ポリイミド、シリコーン樹脂、エポキシ樹脂、エラストマー、アルミニウムフィルム、銅フィルム、モリブデンフィルム、タングステンフィルム、ニッケルフィルム、ステンレス鋼フィルム、ガラス、多結晶質材料、セラミック材料、焼結材料、酸化物、アルミナ、窒化物、ケイ酸塩、炭化物、からなる群から選ばれた少なくとも1種の材料を含んでなる、請求項14〜19のいずれか1項に記載の積重構造。
JP2018514308A 2015-09-18 2016-09-19 単結晶ブロックを転写する方法 Active JP6779987B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1558810A FR3041364B1 (fr) 2015-09-18 2015-09-18 Procede de transfert de paves monocristallins
FR1558810 2015-09-18
PCT/FR2016/052363 WO2017046548A1 (fr) 2015-09-18 2016-09-19 Procede de transfert de paves monocristallins

Publications (2)

Publication Number Publication Date
JP2018534223A true JP2018534223A (ja) 2018-11-22
JP6779987B2 JP6779987B2 (ja) 2020-11-04

Family

ID=54707956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514308A Active JP6779987B2 (ja) 2015-09-18 2016-09-19 単結晶ブロックを転写する方法

Country Status (8)

Country Link
US (1) US10453739B2 (ja)
EP (1) EP3350828B1 (ja)
JP (1) JP6779987B2 (ja)
KR (1) KR102556421B1 (ja)
CN (1) CN108028222B (ja)
FR (1) FR3041364B1 (ja)
TW (1) TWI705511B (ja)
WO (1) WO2017046548A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073083B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
FR3079531B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
FR3079533B1 (fr) * 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR3079532B1 (fr) 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
US12036712B2 (en) * 2020-06-05 2024-07-16 Jtekt Corporation Molding conditions determination assist device and resin state estimation device
FR3137491B1 (fr) * 2022-06-30 2024-10-18 Commissariat Energie Atomique Procédé de fabrication d’une structure pavée
FR3140707A1 (fr) * 2022-10-06 2024-04-12 Soitec Procede de fabrication d’une structure composite comprenant des paves
WO2025073392A1 (fr) * 2023-10-06 2025-04-10 Soitec Procede de fabrication d'une structure composite pour la microelectronique, l'optique ou l'optoelectronique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS
JP2011530179A (ja) * 2008-08-06 2011-12-15 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 歪み層の弛緩及び転写

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
WO2004101101A2 (en) * 2003-05-08 2004-11-25 Eco-Rx, Inc. System for purifying and removing contaminants from gaseous fluids
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
KR101767100B1 (ko) * 2010-11-10 2017-08-10 삼성전자주식회사 발광 디바이스 및 그 제조방법
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
JP2015053429A (ja) * 2013-09-09 2015-03-19 株式会社島津製作所 電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP2011530179A (ja) * 2008-08-06 2011-12-15 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 歪み層の弛緩及び転写
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS

Also Published As

Publication number Publication date
KR102556421B1 (ko) 2023-07-17
EP3350828B1 (fr) 2019-10-30
CN108028222B (zh) 2022-04-29
CN108028222A (zh) 2018-05-11
TW201724317A (zh) 2017-07-01
KR20180054753A (ko) 2018-05-24
US20180182661A1 (en) 2018-06-28
FR3041364B1 (fr) 2017-10-06
JP6779987B2 (ja) 2020-11-04
TWI705511B (zh) 2020-09-21
WO2017046548A1 (fr) 2017-03-23
EP3350828A1 (fr) 2018-07-25
FR3041364A1 (fr) 2017-03-24
US10453739B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
JP6779987B2 (ja) 単結晶ブロックを転写する方法
TWI767788B (zh) 工程基板結構
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US8501589B2 (en) Method in the microelectronics fields of forming a monocrystalline layer
US7943440B2 (en) Fabrication method of thin film device
JP2009516929A5 (ja)
KR102096818B1 (ko) 층의 이착에 의한 유연성 구조체의 제조
TW201411741A (zh) 以更佳效能應用單晶材料之類底材
JP2016039343A (ja) 電子デバイス及びその製造方法
US20020134503A1 (en) Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
JP2009117688A5 (ja)
KR102523181B1 (ko) 플렉서블 시트 상에 막을 제조하는 방법
KR100951839B1 (ko) 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법
CN113130376B (zh) 一种多层异质单晶薄膜衬底的制备方法
JP6486386B2 (ja) 持続的ボンディングのための方法及び装置
KR100997992B1 (ko) 박막소자의 제조방법
TW201530757A (zh) 用於以結晶氮化物為主之裝置中的工程基板
KR20170104404A (ko) 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조
TWI866989B (zh) 用於產線後段處理的載具
JP2010089993A (ja) 2つの部材の接合方法、および接合体
KR20160102289A (ko) 반도체 기판 및 반도체 기판의 제조 방법
CN120322847A (zh) 在载体衬底上制造每个都包括至少两个片块的所谓的伪施主衬底的两个衬底的方法
US20160343684A1 (en) Thermocompression bonding with raised feature

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

R150 Certificate of patent or registration of utility model

Ref document number: 6779987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250