[go: up one dir, main page]

JP5417399B2 - 複合ウェーハの製造方法 - Google Patents

複合ウェーハの製造方法 Download PDF

Info

Publication number
JP5417399B2
JP5417399B2 JP2011201790A JP2011201790A JP5417399B2 JP 5417399 B2 JP5417399 B2 JP 5417399B2 JP 2011201790 A JP2011201790 A JP 2011201790A JP 2011201790 A JP2011201790 A JP 2011201790A JP 5417399 B2 JP5417399 B2 JP 5417399B2
Authority
JP
Japan
Prior art keywords
wafer
handle
composite
donor
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011201790A
Other languages
English (en)
Other versions
JP2013065589A (ja
Inventor
昌次 秋山
和寿 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011201790A priority Critical patent/JP5417399B2/ja
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to KR1020147004547A priority patent/KR101952982B1/ko
Priority to CN201280045025.2A priority patent/CN103828021B/zh
Priority to US14/343,515 priority patent/US9312166B2/en
Priority to TW101133776A priority patent/TWI567780B/zh
Priority to PCT/JP2012/073629 priority patent/WO2013039200A1/ja
Priority to EP12832334.2A priority patent/EP2757574B1/en
Publication of JP2013065589A publication Critical patent/JP2013065589A/ja
Application granted granted Critical
Publication of JP5417399B2 publication Critical patent/JP5417399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、複合ウェーハの製造方法に関するものである。
近年、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウェーハを筆頭に、複合ウェーハの需要が高まっている。このＳＯＩウェーハの中でも、ＳＯＱ（Ｓｉｌｉｃｏｎ ｏｎ Ｑｕａｒｔｚ）及びＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）というハンドルウェーハが、絶縁透明ウェーハで構成されるウェーハとして注目を集めている。
ＳＯＱウェーハは、石英の高い透明性を活かしたオプトエレクトロニクス関係、又は低い誘電損失を活かした高周波デバイスへの応用が期待される。また、ＳＯＳウェーハは、ハンドルウェーハがサファイアで構成されることから、高い透明性や低い誘電損失に加え、ガラス、石英では得られない高い熱伝導率を有するため、発熱を伴う高周波デバイスへの応用が期待される。
このような複合ウェーハは、一般的には、２枚のウェーハ（ドナーウェーハとハンドルウェーハ）を貼り合わせることによって作製される。また、ＳＯＳウェーハは、サファイアのＲ面上に直接シリコンをエピタキシャル成長させることによっても得ることができる。しかし、サファイアとシリコンの格子定数が異なるため、一般的には、その結晶品質はバルクシリコンには及ばない。
現在、シリコンウェーハ及びサファイアの主流の直径は、それぞれ６〜１２インチ、２〜４インチである。例えば、２インチのＳＯＳウェーハを作製する場合は、２インチのシリコンウェーハを準備する必要がある。しかし、現在、２インチのシリコンウェーハを入手するのは大変困難である。シリコンデバイスの分野においては、ウェーハ径の増大化と構造の微細化が同時に進行している。そのため、優れた品質のウェーハを得ようとする場合は、必然的に径の大きいシリコンウェーハを選択することとなる。
特許文献１では、ハンドルウェーハと、ハンドルウェーハよりも大きいドナーウェーハを用いることによって、転写される層の面積を拡大することができる旨が記載されている。しかし、特許文献１においては、１枚のハンドルウェーハに対して１枚のドナーウェーハを貼り合わせているため、両ウェーハに対して一次面取り及び二次面取りを施す必要がある。
特許第４５３１６９４号
特許文献１に記載の二段階の面取りを行う手法の場合、両ウェーハの面取りの品質が貼り合わせの良否を左右する。面取り部分の周辺に凹凸があると、該周辺が貼り合わせ不良となるためである。そのため、面取り工程に多大なコストと時間がかかる。
また、特許文献１では、ハンドルウェーハよりも少し大きい直径を有するドナーウェーハを用いることを特徴としている。しかし、ウェーハ加工、半導体のプロセス装置は、通常、ＳＥＭＩやＪＥＩＤＡ等で決められた規格（直径２インチ（５０−５０．８ｍｍ）、直径３インチ（７６−７６．２ｍｍ）、直径４インチ（１００ｍｍ）、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）等）のウェーハしか扱えないことが多い。そのため、イレギュラーなサイズのウェーハを扱うことは極めて困難であり、既存の装置の改造等に莫大な費用がかかることも現実的な問題である。
本発明は上記事情に鑑みてなされたものであって、１枚のドナーウェーハから複数枚の複合ウェーハを得ることができ、ドナーウェーハの面取り工程を省略可能な複合ウェーハの製造方法を提供する。
上記課題を解決するため、本発明においては、少なくとも２枚のハンドルウェーハの直径の合計と同じか大きい直径を有するドナーウェーハの表面から水素イオンを注入して内部に水素イオン注入層を形成させた該ドナーウェーハの該表面と、前記少なくとも２枚のハンドルウェーハの表面とを貼り合わせる工程と、前記貼り合わせた貼り合わせウェーハに、温度が２００〜４００℃の熱処理を施す工程と、前記熱処理後、前記水素イオン注入層に沿って前記ハンドルウェーハ上の薄膜を剥離し、該ハンドルウェーハ上に該薄膜が転写された複合ウェーハを得る剥離転写工程と、を少なくとも含む複合ウェーハの製造方法を提供する。
本発明の複合ウェーハの製造方法によれば、１枚のドナーウェーハから複数枚の複合ウェーハを得ることができ、面取り工程を省略できる。
複合ウェーハの製造方法の工程の一例を示す図である。 １枚のドナーウェーハに対し、１枚のハンドルウェーハ（図２（Ａ））、２枚のハンドルウェーハ（図２（Ｂ））を貼り合わせ、熱処理を施した際のドナーウェーハの反りを示した複合ウェーハの断面図である。 １枚のドナーウェーハに対して３枚のハンドルウェーハを用いた場合の一例を示す図である。 １枚のドナーウェーハに対して４枚のハンドルウェーハを用いた場合の一例を示す図である。
本発明で用いる少なくとも２枚のハンドルウェーハとしては、好ましくは、シリコンウェーハ、ガラス、石英、サファイア、炭化ケイ素又は窒化ガリウムのいずれかの材料からなるものを挙げることができる。なお、ハンドルウェーハは、後述する貼り合わせる工程の前に、ＲＣＡ洗浄等の洗浄をしておくことが好ましい。また、少なくとも２枚のハンドルウェーハは、それぞれ異種材料からなるものを選択することができるが、後述する貼り合わせ及び熱処理の観点から、同一の材料からなるものを選択することが好ましい。
ハンドルウェーハのそれぞれの直径は、好ましくは２〜６インチ、より好ましくは２、３、４、又は６インチである。このような直径であれば、同時に少なくとも２枚以上の複合ウェーハを作製することができる。また、異なる直径のハンドルウェーハを組み合わせることによって、一度に多くの複合ウェーハを作製することも可能である。
本発明で用いるドナーウェーハとしては、好ましくは、シリコンウェーハ、ガラス、石英、サファイア、炭化ケイ素又は窒化ガリウムのいずれかの材料からなるものを挙げることができる。
ドナーウェーハの直径は、少なくとも２枚のハンドルウェーハの直径の合計と同じか大きい直径を有する。また、ハンドルウェーハの直径の２倍以上の大きさである。倍率の好ましい上限値は、６倍である。
ドナーウェーハの直径は、好ましくは６〜１２インチ、より好ましくは６、８、又は１２インチである。このような直径であれば、同時に少なくとも２枚以上の複合ウェーハを作製することができる。
上述したように、本発明で用いるドナーウェーハは、ハンドルウェーハの２倍以上の大きさであることから、ドナーウェーハに施す面取り工程を省くことが可能である。これは、貼り合わせの不良原因となり得るドナーウェーハの面取り部分が貼り合わせ箇所から遠く隔たっているため、貼り合わせの良否に関与しないからである。
以下、本発明に係る複合ウェーハの製造方法について図１及び図２を参照して説明するが、本発明はこれらに限定されるものではない。
図１は、本発明に係る複合ウェーハの製造方法の工程の一例を示す図である。図１では、１枚のドナーウェーハと２枚のハンドルウェーハから２枚の複合ウェーハを製造する方法の一例を示している。
まず、図１（Ａ）に示すように、ハンドルウェーハ１１、１２の直径の長さの合計の２倍以上の直径を有するドナーウェーハ１３の表面１３ｓから水素イオンを注入して内部に水素イオン注入層１４を形成させる。次に、図１（Ｂ）に示すように、ドナーウェーハ１３のイオン注入された表面１３ｓと、２枚の前記ハンドルウェーハ１１、１２の表面１１ｓ、１２ｓとを貼り合わせる。
図１（Ａ）に示すように、ドナーウェーハ１３の表面１３ｓから水素イオンを注入して水素イオン注入層１４を形成する際、例えば、ドナーウェーハ１３の温度を２５０〜４００℃とし、その表面から所望の深さに水素イオン注入できるような注入エネルギーで、所定の線量の水素イオンを注入する。このときの条件として、例えば注入エネルギーは５０〜１００ｋｅＶ、注入線量は２×１０１６〜１×１０１７／ｃｍ２とすることができる。
注入される水素イオンとしては、２×１０１６〜１×１０１７（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素イオン（Ｈ＋）、又は１×１０１６〜５×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素分子イオン（Ｈ２ ＋）が好ましい。特に好ましくは、８．０×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素イオン（Ｈ＋）、又は４．０×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素分子イオン（Ｈ２ ＋）である。このドーズ量で作製したものが、後の剥離、転写の際に、好適な脆弱性を有するからである。
水素イオン注入されたドナーウェーハ１３の表面１３ｓから水素イオン注入層１４までの深さは、ハンドルウェーハ１１、１２上に設ける薄膜１３Ｂの所望の厚さに依存するが、好ましくは３００〜５００ｎｍ、さらに好ましくは４００ｎｍ程度である。また、水素イオン注入層１３の厚さは、機械衝撃によって容易に剥離できる厚さがよく、好ましくは２００〜４００ｎｍ、さらに好ましくは３００ｎｍ程度である。
また、ドナーウェーハ１３として、上述したものの他、表面１３ｓに酸化膜を形成したシリコンウェーハを用いてもよい。このような、表面１３ｓに酸化膜を形成したシリコンウェーハを用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、膜厚均一性の高い薄膜を形成することができる。なお、酸化膜は、一般的な熱酸化法により形成することができる。一般的には、酸素雰囲気又は水蒸気雰囲気で常圧下で、８００〜１１００℃で熱処理することで得られるものである。これは、水素イオン注入を行う際、酸化膜を通して注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。
酸化膜の厚さは、好ましくは５０〜５００ｎｍである。これはあまり薄いと、酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。
ここで、貼り合わせる前に、ドナーウェーハ１３の表面１３ｓとハンドルウェーハ１１、１２の表面１１ｓ、１２ｓのうちいずれか一方又は両方の表面に表面活性化処理を施すことが好ましい。この表面活性化処理を施すことにより、後の機械的剥離等に十分耐え得るレベルの接合強度を得ることができる。
表面活性化処理は、例えば、空間を隔てて対向する上部電極と下部電極を備えるプラズマ装置を用いて行うことができる。このプラズマ装置では、通常、下部電極の上面にドナーウェーハ又はハンドルウェーハを載置し、処理ガスを導入するとともに、上部電極又は下部電極のうち少なくとも一方に高周波電力を印加して、両電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成してドナーウェーハ又はハンドルウェーハに対してプラズマ処理が施される。
表面のプラズマ処理は、通常、真空チャンバ中にドナーウェーハ又はハンドルウェーハを載置し、処理ガスを導入した後、好ましくは、１００Ｗ程度の高周波プラズマに５〜３０秒程度さらすことで行われる。処理ガスとしては、例えば、表面に酸化膜を形成したシリコンウェーハを処理する場合には、好ましくは、酸素ガスのプラズマ、表面に酸化膜を形成しないシリコンウェーハを処理する場合には、好ましくは、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。その他のドナーウェーハ又はハンドルウェーハを処理する場合は、いずれのガスでもよい。
表面活性化処理として、上述のようなプラズマ処理を行うことにより、ウェーハの表面活性化処理を施した面は、ＯＨ基が増加するなどして活性化する。したがって、この状態で、ドナーウェーハの表面とハンドルウェーハの表面とを密着させれば、水素結合等により、ウェーハをより強固に貼り合わせることができる。また、表面活性化処理として、ＵＶ、オゾン等の処理を行うことによっても、上述のようなプラズマ処理と同様の効果が得られる。
次に、図１（Ｃ）に示すように、貼り合わせた貼り合わせウェーハ１５に、温度が２００〜４００℃の熱処理Ｈを施す。また、熱処理時間は、熱処理温度と材料に応じて決められ、好ましくは１〜２４時間の範囲からで選択される。熱処理温度が高すぎたり、熱処理時間が長すぎたりすると、ひび割れ、剥離等が発生する恐れがある。このように、貼り合わせウェーハ１５を熱処理することによって、ドナーウェーハ１３とハンドルウェーハ１１、１２の貼り合わせの強度を高めることができる。貼り合わせ強度を高めれば、後の剥離をする際の不良の発生を減少させることもできる。熱処理工程は、好ましくは、アルゴン、窒素、ヘリウム、またはこれらの混合ガスの存在下で行われることができる。
１枚のドナーウェーハに複数枚のハンドルウェーハを貼り合わせる場合、この熱処理を施す際に、熱膨張係数の差異による応力が発生する。図２は、１枚のドナーウェーハ２２に対し、１枚のハンドルウェーハ２１（図２（Ａ））、２枚のハンドルウェーハ２１（図２（Ｂ））を貼り合わせ、熱処理を施した際のドナーウェーハ２２の反りを示した複合ウェーハの断面図である。なお、この断面図においてはハンドルウェーハを省略している。図２（Ａ）に示すように、１枚のハンドルウェーハを貼り合わせた場合、応力の発生分布はハンドルウェーハの同心円状となるため、ドナーウェーハには均一に応力がかかる。一方、図２（Ｂ）に示すように、２枚のハンドルウェーハを貼り合わせた場合、応力の発生分布はハンドルウェーハの同心円状とはならないため、ドナーウェーハには高い応力がかかる。そのため、貼り合わせたハンドルウェーハが剥がれるという問題が発生する場合がある。しかし、上述のような表面活性化処理を施すことにより、接合強度を高めることができるため、このような問題を回避することが可能である。
次に、図１（Ｄ）に示すように、前記水素イオン注入層１４に沿って前記ハンドルウェーハ１１、１２上の薄膜１３Ｂを剥離し、該ハンドルウェーハ１１、１２上に該薄膜１３Ｂが転写された複合ウェーハ１６、１７を得る。このとき、薄膜１３Ｂを剥離、転写することによって複合ウェーハ１６、１７を得ることができる。なお、貼り合わされていない薄膜部分１３ｂは、ドナーウェーハ上に残存する。後述される透明ウェーハ側からの可視光照射の場合、可視光の照射する範囲をコントロールすれば、ドナーウェーハ上に貼り合わされていない薄膜部分１３ｂをより容易に残すことができる。
剥離を行う方法として、ドナーウェーハ又はハンドルウェーハのうち少なくとも一方が透明ウェーハである場合、この剥離転写工程は、透明ウェーハ側から可視光を照射することを含むことが好ましい。さらに、ハンドルウェーハがガラス、石英又はサファイアである場合、この剥離転写工程は、ハンドルウェーハ側から可視光を照射することを含むことが好ましい。この方法では、ドナーウェーハの内部に形成されたイオン注入界面近傍のシリコンがアモルファス化していることによって、可視光の吸収を受けやすく、エネルギーを選択的に受容しやすいという機構によって剥離することが可能である。また、この剥離方法は、機械的剥離よりも簡易であるため好ましい。
可視光の光源は、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ（ＲＴＡ）、グリーンレーザー光、又はフラッシュランプ光であることが好ましい。
その他剥離を行う方法として、水素イオン注入層１４に衝撃を与えて機械的剥離を行う場合、加熱に伴う熱歪、ひび割れ、貼り合わせた面の剥離等が発生するおそれがない。機械的剥離は、一端部から他端部に向かうへき開によるものが好ましい。へき開用部材として、好ましくは楔状の部材、例えば楔（くさび）を、水素イオン注入層１４（注入界面）に挿入し、楔による変形でへき開を進行させて剥離する方法であってもよい。この方法の使用に際しては、楔が接触する部分での傷やパーティクルの発生や、楔を打ち込むことにより生じるウェーハの過大な変形による基板割れの発生を回避するように留意する。
さらにその他剥離を行う方法として、ハンドルウェーハがガラス、石英又はサファイアである場合、この剥離転写工程は、水素イオン注入層１４に予めへき開用部材を接触させ、ハンドルウェーハ側から可視光を照射すると同時に機械的衝撃を与えることを含むことが好ましい。この方法によれば、上記光照射による光剥離と機械的剥離との相乗効果を得ることが可能である。
水素イオン注入層１４に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを貼り合わせたウェーハの側面から連続的又は断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
以上のような工程により、複合ウェーハ１６、１７を作製することができる。
以上説明したように、本発明の複合ウェーハの製造方法によれば、１枚のドナーウェーハから複数枚の複合ウェーハを得ることができ、ドナーウェーハの面取り工程を省略できる。また、１枚のドナーウェーハから複数枚の複合ウェーハを得ることができるため、大幅なコストダウンが可能となる。
なお、本明細書では、本発明に係る複合ウェーハの製造方法の工程について、１枚のドナーウェーハと２枚のハンドルウェーハから２枚の複合ウェーハを製造する方法の一例として説明したが、１枚のドナーウェーハに対して３枚のハンドルウェーハ（図３）、４枚のハンドルウェーハ（図４）、又はそれ以上の枚数のハンドルウェーハを用いた場合においても、同様に、本発明に係る複合ウェーハの製造方法を実施することが可能である。また、異なる直径のハンドルウェーハを複数枚組み合わせることによっても、同様に、本発明に係る複合ウェーハの製造方法を実施することが可能である。
以下、実施例、比較例を示して本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（熱膨張率の異なるウェーハを用いた場合における、表面活性化処理の有無による比較試験）
試験例１として、酸化膜を５０ｎｍ成長させた６インチのシリコンウェーハ上に、２インチのサファイアウェーハを２枚貼り合わせた後、２５０℃で２４時間の熱処理を行った。
試験例２として、酸化膜を５０ｎｍ成長させた６インチのシリコンウェーハ上に、プラズマ活性化処理を行った２インチのサファイアウェーハを２枚貼り合わせた後、２５０℃で２４時間の熱処理を行った。
試験例１では、サファイアウェーハはシリコンウェーハから剥がれており、シリコンウェーハが破損していた。一方、試験例２では、サファイアウェーハはシリコンウェーハに強固に貼り合わされていた。この結果から、サファイアウェーハとシリコンウェーハを貼り合わせる前に表面活性化処理を施すことによって、接合強度を高めることができることが示された。
（実施例１）
酸化膜を５０ｎｍ成長させ、水素イオンをドーズ量７．０×１０１６ａｔｏｍｓ／ｃｍ２、加速電圧５０ＫｅＶのエネルギーで注入した、面取り加工を行わなかった６インチのシリコンウェーハ上に、２インチのサファイアウェーハを３枚貼り合わせた。２５０℃で２４時間の熱処理を行った後、イオン注入界面より楔を挿入して機械的剥離を行った。
得られた複合ウェーハにおいて、シリコン薄膜はサファイアウェーハ上に転写されていることが確認できた。この結果から、シリコンウェーハへの面取り加工の欠如は、転写されるシリコン薄膜に影響を与えないことが示された。
（実施例２）
酸化膜を５０ｎｍ成長させ、水素イオンをドーズ量７．０×１０１６ａｔｏｍｓ／ｃｍ２、加速電圧５０ＫｅＶのエネルギーで注入した、面取り加工を行わなかった４インチのシリコンウェーハ上に、２インチのサファイアウェーハを２枚貼り合わせた。２５０℃で２４時間の熱処理を行った後、サファイアウェーハ側から強力な可視光を照射することによって、イオン注入界面からシリコン薄膜を剥離転写させた。可視光の光源は、ＲＴＡ、グリーンレーザー光、及びフラッシュランプ光を用いた。
全ての光源において、シリコン薄膜はサファイアウェーハ上に問題なく転写されたことが確認できた。この結果から、シリコンウェーハへの面取り加工の欠如は、転写されるシリコン薄膜に影響を与えないことが示された。
（実施例３）
酸化膜をＣＶＤ法によって５０ｎｍ成膜させ、水素イオンをドーズ量９．８×１０１６ａｔｏｍｓ／ｃｍ２、加速電圧７０ＫｅＶのエネルギーで注入した、面取り加工を行わなかった４インチの炭化ケイ素ウェーハ上に、２インチのサファイアウェーハを３枚貼り合わせた。２５０℃で２４時間の熱処理を行った後、イオン注入界面より楔を挿入して機械的剥離を行った。
得られた複合ウェーハにおいて、シリコン薄膜はサファイアウェーハ上に転写されていることが確認できた。この結果から、シリコンウェーハへの面取り加工の欠如は、転写されるシリコン薄膜に影響を与えないことが示された。
１１、１２ ハンドルウェーハ
１１ｓ、１２ｓ 表面
１３ ドナーウェーハ
１３ｓ 表面
１３Ｂ 薄膜
１３ｂ 貼り合わされていない薄膜部分
１４ 水素イオン注入層
１５ 貼り合わせウェーハ
１６、１７ 複合ウェーハ
２１ ハンドルウェーハ
２２ ドナーウェーハ

Claims (10)

  1. 少なくとも２枚のハンドルウェーハの直径の合計と同じか大きい直径を有するドナーウェーハの表面から水素イオンを注入して内部に水素イオン注入層を形成させた該ドナーウェーハの該表面と、前記少なくとも２枚のハンドルウェーハの表面とを貼り合わせる工程と、
    前記貼り合わせた貼り合わせウェーハに、温度が２００〜４００℃の熱処理を施す工程と、
    前記熱処理後、前記水素イオン注入層に沿って前記ハンドルウェーハ上の薄膜を剥離し、該ハンドルウェーハ上に該薄膜が転写された複合ウェーハを得る剥離転写工程と、
    を少なくとも含む複合ウェーハの製造方法。
  2. 前記ドナーウェーハの直径が６〜１２インチであり、前記少なくとも２枚のハンドルウェーハのそれぞれの直径が２〜６インチである請求項１に記載の複合ウェーハの製造方法。
  3. 前記ドナーウェーハの前記表面と前記ハンドルウェーハの前記表面のうちいずれか一方又は両方の表面に表面活性化処理を施す請求項１又は２に記載の複合ウェーハの製造方法。
  4. 前記ドナーウェーハ及び前記ハンドルウェーハが、それぞれシリコンウェーハ、酸化膜付きシリコンウェーハ、ガラス、石英、サファイア、炭化ケイ素又は窒化ガリウムのいずれかである請求項１〜３のいずれかに記載の複合ウェーハの製造方法。
  5. 前記ドナーウェーハが、シリコンウェーハ又は酸化膜付きシリコンウェーハであり、前記ハンドルウェーハが、ガラス、石英又はサファイアである請求項４に記載の複合ウェーハの製造方法。
  6. 前記ドナーウェーハ又は前記ハンドルウェーハのうち少なくとも一方が透明ウェーハであり、前記剥離転写工程が、前記透明ウェーハ側から可視光を照射することを含む請求項１〜５のいずれかに記載の複合ウェーハの製造方法。
  7. 前記可視光の光源が、ＲＴＡ、レーザー又はフラッシュランプ光である請求項６に記載の複合ウェーハの製造方法。
  8. 前記ハンドルウェーハがガラス、石英又はサファイアであり、前記剥離転写工程が、前記ハンドルウェーハ側から可視光を照射することを含む請求項１〜７のいずれかに記載の複合ウェーハの製造方法。
  9. 前記ハンドルウェーハがガラス、石英又はサファイアであり、前記剥離転写工程が、前記水素イオン注入層に機械的衝撃を与えることを含む請求項１〜７のいずれかに記載の複合ウェーハの製造方法。
  10. 前記ハンドルウェーハがガラス、石英又はサファイアであり、前記剥離転写工程が、前記水素イオン注入層に予めへき開用部材を接触させ、前記ハンドルウェーハ側から可視光を照射すると同時に機械的衝撃を与えることを含む請求項１〜７のいずれかに記載の複合ウェーハの製造方法。
JP2011201790A 2011-09-15 2011-09-15 複合ウェーハの製造方法 Active JP5417399B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011201790A JP5417399B2 (ja) 2011-09-15 2011-09-15 複合ウェーハの製造方法
CN201280045025.2A CN103828021B (zh) 2011-09-15 2012-09-14 制造复合晶片的方法
US14/343,515 US9312166B2 (en) 2011-09-15 2012-09-14 Method for manufacturing composite wafers
TW101133776A TWI567780B (zh) 2011-09-15 2012-09-14 Method of manufacturing composite wafers
KR1020147004547A KR101952982B1 (ko) 2011-09-15 2012-09-14 복합 웨이퍼의 제조 방법
PCT/JP2012/073629 WO2013039200A1 (ja) 2011-09-15 2012-09-14 複合ウェーハの製造方法
EP12832334.2A EP2757574B1 (en) 2011-09-15 2012-09-14 Method for manufacturing composite wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011201790A JP5417399B2 (ja) 2011-09-15 2011-09-15 複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2013065589A JP2013065589A (ja) 2013-04-11
JP5417399B2 true JP5417399B2 (ja) 2014-02-12

Family

ID=47883416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011201790A Active JP5417399B2 (ja) 2011-09-15 2011-09-15 複合ウェーハの製造方法

Country Status (7)

Country Link
US (1) US9312166B2 (ja)
EP (1) EP2757574B1 (ja)
JP (1) JP5417399B2 (ja)
KR (1) KR101952982B1 (ja)
CN (1) CN103828021B (ja)
TW (1) TWI567780B (ja)
WO (1) WO2013039200A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
CN107750400A (zh) * 2015-06-19 2018-03-02 Qmat股份有限公司 接合和释放层转移工艺
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
KR20200005310A (ko) * 2018-07-06 2020-01-15 고려대학교 산학협력단 하이브리드 불순물 활성화 방법
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN111910155B (zh) * 2020-06-30 2022-05-31 北京航空航天大学合肥创新研究院 一种薄膜材料的改性方法及改性薄膜材料

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349207A (en) * 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
AU2003254543A1 (en) 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090166654A1 (en) * 2007-12-31 2009-07-02 Zhiyin Gan Light-emitting diode with increased light efficiency
KR20090106822A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체
EP2157602A1 (en) 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5700621B2 (ja) * 2009-04-24 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9023729B2 (en) * 2011-12-23 2015-05-05 Athenaeum, Llc Epitaxy level packaging

Also Published As

Publication number Publication date
JP2013065589A (ja) 2013-04-11
TW201327627A (zh) 2013-07-01
CN103828021A (zh) 2014-05-28
US20140308800A1 (en) 2014-10-16
KR101952982B1 (ko) 2019-02-27
KR20140060292A (ko) 2014-05-19
US9312166B2 (en) 2016-04-12
EP2757574A1 (en) 2014-07-23
EP2757574B1 (en) 2016-03-02
EP2757574A4 (en) 2015-03-11
WO2013039200A1 (ja) 2013-03-21
TWI567780B (zh) 2017-01-21
CN103828021B (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
JP5417399B2 (ja) 複合ウェーハの製造方法
KR101575917B1 (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
JP5415129B2 (ja) 貼り合わせ基板の製造方法
WO2010128666A1 (ja) 貼り合わせウェーハの製造方法
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2010186992A (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5465830B2 (ja) 貼り合わせ基板の製造方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN109690733B (zh) 贴合式soi晶圆的制造方法
WO2010126122A1 (ja) 貼り合わせウェーハの製造方法
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
WO2010147081A1 (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板
JP6117134B2 (ja) 複合基板の製造方法
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5417399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150