[go: up one dir, main page]

KR20090106822A - 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체 - Google Patents

웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체 Download PDF

Info

Publication number
KR20090106822A
KR20090106822A KR1020080032193A KR20080032193A KR20090106822A KR 20090106822 A KR20090106822 A KR 20090106822A KR 1020080032193 A KR1020080032193 A KR 1020080032193A KR 20080032193 A KR20080032193 A KR 20080032193A KR 20090106822 A KR20090106822 A KR 20090106822A
Authority
KR
South Korea
Prior art keywords
wafer
insulating
conductive
bonding
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080032193A
Other languages
English (en)
Inventor
박상준
김경국
김유식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080032193A priority Critical patent/KR20090106822A/ko
Priority to JP2009093014A priority patent/JP2009253302A/ja
Priority to US12/384,617 priority patent/US8268699B2/en
Priority to TW098111531A priority patent/TW201001503A/zh
Publication of KR20090106822A publication Critical patent/KR20090106822A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02Temperature
    • B32B2309/027Ambient temperature
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12Pressure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/14Corona, ionisation, electrical discharge, plasma treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/14Semiconductor wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/0008Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Led Devices (AREA)

Abstract

웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체가 제공된다. 상기 웨이퍼 본딩 방법은 도전성 웨이퍼와 다수의 절연성 웨이퍼를 제공하되, 도전성 웨이퍼의 크기는 절연성 웨이퍼의 크기보다 크고, 도전성 웨이퍼와 절연성 웨이퍼 중 적어도 하나를 전처리(pre-treatment)하고, 도전성 웨이퍼와 다수의 절연성 웨이퍼를 직접 본딩하는 것을 포함한다.
웨이퍼 본딩 방법, 직접 본딩, 플라즈마 처리, 습식 처리

Description

웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체{Wafer bonding method and bonded wafer structure using the same}
본 발명은 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체에 관한 것이다.
LED(Laser Emitting Diode), LD(Laser Diode)와 같은 발광 소자를 제조하는 데에는, 예를 들어, 6인치 미만의 소형 웨이퍼를 사용한다. 발광 소자를 제조할 때 사용되는 웨이퍼를, 예를 들어, 6인치 이상으로 만들기 어렵기 때문이다.
소형 웨이퍼를 사용하면 발광 소자의 제품 단가를 떨어뜨리기 어렵다. 뿐만 아니라, 제조 공정은 웨이퍼의 크기에 적합한 설비를 이용하여야 하기 때문에, 발광 소자를 제조할 때는 6인치 이하의 소형 웨이퍼에 적합한 설비를 이용해야 한다. 따라서, 소형 웨이퍼에 적합한 설비를 개발해야 한다.
본 발명이 해결하고자 하는 과제는, 웨이퍼 본딩 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는, 상기 본딩 방법에 의해 본딩된 웨이퍼 구조를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 웨이퍼 본딩 방법의 일 태양은 도전성 웨이퍼와 다수의 절연성 웨이퍼를 제공하되, 도전성 웨이퍼의 크기는 절연성 웨이퍼의 크기보다 크고, 도전성 웨이퍼와 절연성 웨이퍼 중 적어도 하나를 전처리(pre-treatment)하고, 도전성 웨이퍼와 다수의 절연성 웨이퍼를 직접 본딩한다.
상기 과제를 달성하기 위한 본 발명의 웨이퍼 본딩 방법의 다른 태양은 도전성 웨이퍼와 다수의 절연성 웨이퍼를 제공하되, 도전성 웨이퍼의 크기는 절연성 웨이퍼의 크기보다 크고, 도전성 웨이퍼의 본딩면과 절연성 웨이퍼의 본딩면 중 적어도 하나에 댕글링 본드를 형성하고, 도전성 웨이퍼의 본딩면과 절연성 웨이퍼의 본딩면이 마주보도록, 도전성 웨이퍼와 다수의 절연성 웨이퍼를 직접 본딩하는 것을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 웨이퍼 구조체의 일 태양은 제1 크기의 도전성 웨이퍼, 및 도전성 웨이퍼 상에 직접 본딩된 적어도 하나의 제2 크기의 절연성 웨이퍼를 포함하되, 제1 크기는 제2 크기보다 크다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 이용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 이용될 수 있을 것이다. 또 일반적으로 이용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명에서 사용되는 웨이퍼 본딩 방법은, 직접 웨이퍼 본딩 방법(Direct Wafer Bonding, DWB)에 관한 것으로, 접착제를 이용하지 않고 둘 이상의 웨이퍼를 서로 본딩하는 방법에 관한 것이다.
도 1은 본 발명의 제1 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 도 1의 웨이퍼 본딩 방법을 설명하기 위한 중간 단계 도면이고, 도 6은 도 1의 웨이퍼 본딩 방법을 통해서 제조된 본딩된 웨이퍼 구조를 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 서로 본딩될 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)를 제공한다(S10).
구체적으로, 도전성 웨이퍼(100)의 크기는 각 절연성 웨이퍼(200_1~200_n)의 크기보다 크다. 즉, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)를 겹쳐 두었을 때, 앞에 있는 도전성 웨이퍼(100)에 가려서 뒤에 있는 절연성 웨이퍼(200_1~200_n)가 보이지 않는 것을 의미한다.
예를 들어, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)가 원형인 경우에는, 도전성 웨이퍼(100)의 직경이 절연성 웨이퍼(200_1~200_n)의 직경보다 크다. 예를 들어, 도전성 웨이퍼(100)의 직경은 6인치(약 150mm) 이상이고, 절연성 웨이퍼(200_1~200_n)의 직경은 6인치 미만일 수 있다. 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)가 사각형인 경우에는, 도전성 웨이퍼(100)의 대각선 길이가 절연성 웨이퍼(200_1~200_n)의 대각선 길이보다 클 수 있다.
도전성 웨이퍼(100)는 예를 들어, 실리콘, 스트레인 실리콘(strained Si), 실리콘 합금, SOI(Silicon-On-Insulator), 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 게르마늄, 게르마늄 합금, 갈륨 아세 나이드(GaAs), 인듐 아세나이드(InAs) 및 III-V 반도체, II-VI 반도체 중 하나, 이들의 조합물, 이들의 적층물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
절연성 웨이퍼(200_1~200_n)는 예를 들어, 사파이어(Al2O3), 알루미늄 나이트라이드, 보론 나이트라이드, 실리콘 옥사이드, 실리콘 나이트라이드, 베릴륨(beryllium) 나이트라이드, 쿼츠(quartz) 중 하나, 이들의 조합물, 이들의 적층물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이하에서는, 도전성 웨이퍼(100)로 실리콘 웨이퍼를 예로 들고, 절연성 웨이퍼(200_1~200_n)로 사파이어 웨이퍼를 예로 들어 설명한다.
특히, 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면은 실질적으로 평평하고(substantially flat), 부드러워야 한다(smooth). 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면이 휘어져 있거나 거칠게 되면, 본딩하기가 어렵기 때문이다.
즉, 총 두께의 편차(total thickness variation)가 특정 값 이하가 되도록 조절될 필요가 있다. 예를 들어 설명하면, 8인치 웨이퍼의 경우 총 두께의 편차는 6㎛ 이하가 될 수 있고, 2인치 웨이퍼의 경우 총 두께의 편차는 1.5㎛ 이하가 될 수 있다.
또한, 필요에 따라서는, 반도체 연마 기술을 이용하여 도전성 웨이퍼(100)의 본딩면과 절연성 웨이퍼(200_1~200_n)의 본딩면 중 적어도 하나를 연마할 수 있다. 예를 들어, CMP(Chemical Mechanical Polishing)를 사용하여, Å 단위로 표면 거칠 기(surface roughness)를 조절할 수 있다. 도전성 웨이퍼(100)의 본딩면과 절연성 웨이퍼(200_1~200_n)의 본딩면은 AFM(Atmic Force Mircoscope)로 측정하였을 때 각각 표면 거칠기가 1nm 이하가 되는 것이 좋다. 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면은 경면화되어(mirror-polished) 있는 것이 좋다.
또한, 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면은 깨끗해야 한다(well-cleaned).
따라서, 필요에 따라서는, 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)를 깨끗하게 세정하는 것이 좋다. 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 표면에 붙어있는 여러 가지 불순물들(예를 들어, 파티클(particle), 먼지(dust) 등)은 오염 소오스(contamination source)가 될 수 있기 때문이다. 즉, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)를 서로 본딩하였을 때, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 사이의 인터페이스(interface)에 전술한 불순물들이 있으면, 본딩 에너지(bonding energy)를 약화시킬 수 있다. 본딩 에너지가 약하면, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)가 쉽게 떨어질 수 있다.
도 1 및 도 3을 참조하면, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 중 적어도 하나를 전처리(pre-treatment)한다(S20).
즉, 도 3에 도시한 것과 같이 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 전체를 전처리할 수도 있고, 도전성 웨이퍼(100)만 또는 절연성 웨이퍼(200_1~200_n)만 전처리할 수도 있다.
전처리는 예를 들어, 플라즈마 처리(plasma treatment)(300)일 수 있다. 플라즈마 처리(300)는 저온에서 실시 가능하기 때문에, 웨이퍼(100, 200_1~200_n)에 스트레스를 적게 줄 수 있다.
플라즈마 처리(300)는 예를 들어, O2, NH3, SF6, Ar, Cl2, CHF3, H2O 중 적어도 하나를 이용할 수 있으나, 이에 한정되는 것은 아니다.
이와 같은 전처리를 통해서, 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면을 활성화시킬 수 있다. 즉, 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면이, 본딩하기 적절한 상태로 변화될 수 있다.
전처리를 한 웨이퍼의 본딩면에는 댕글링 본드(dangling bond)가 생성될 수 있다. 이러한 댕글링 본드는 친수성(hydrophilic) 댕글링 본드일수도 있고, 소수성(hydrophobic) 댕글링 본드일 수도 있다.
예를 들어, 도전성 웨이퍼(100)가 실리콘 웨이퍼이고, 절연성 웨이퍼(200_1~200_n)가 사파이어 웨이퍼인 경우, 플라즈마 처리(300) 결과, 도 3에 도시된 것과 같이 친수성 댕글링 본드인 "-OH"가 도전성 웨이퍼(100)의 본딩면과, 절연성 웨이퍼(200_1~200_n)의 본딩면에 형성되어 있을 수 있다.
도 1, 도 4 내지 도 6을 참조하면, 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)를 직접 본딩한다(S30).
구체적으로, 도 4에서와 같이, 도전성 웨이퍼(100)의 본딩면과, 다수의 절연성 웨이퍼(200_1~200_n)의 본딩면이 서로 마주보도록 배치한다. 이 때, 도전성 웨이퍼(100)의 본딩면 상에 형성된 "-OH"와, 절연성 웨이퍼(200_1~200_n)의 본딩면 상에 형성된 "-OH"가 반 데르 발스 힘(Van der Waals' Force)에 의해 자연스럽게(spontaneously) 붙게 된다.
평면적으로 보면, 도 5에서와 같이, 직경이 8인치인 하나의 도전성 웨이퍼(100) 상에, 직경이 2인치인 9개의 절연성 웨이퍼(200_1~200_9)를 배치할 수 있다. 도전성 웨이퍼 상에 몇 장의 절연성 웨이퍼가 올라가는가는, 도전성 웨이퍼와 절연성 웨이퍼의 크기 차이에 의해 결정될 수 있다.
이어서, 자연스럽게 붙어 있는 도전성 웨이퍼(100)와, 다수의 절연성 웨이퍼(200_1~200_n)를 열처리(thermal treatment)(400)한다. 그러면, 도 6에서 도시된 것과 같이, 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)가 공유 결합으로 연결되게 된다.
구체적으로 설명하면, 도전성 웨이퍼(100)가 실리콘 웨이퍼이고, 절연성 웨이퍼(200_1~200_n)가 사파이어 웨이퍼인 경우, 아래와 같은 화학식을 통해서, 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)가 산소 공유 결합을 하게 된다.
Si-OH + HO-Al2O3≡ ⇒ Si-O-Al2O3 + H2O
열처리(400)하는 것은 약 25℃(room temperature)에서 약 400℃에서 진행될 수 있다. 높은 온도에서 오랜 시간 열처리(400)하는 것은 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 사이의 본딩 에너지를 증가시킬 수 있다.
하지만, 너무 높은 온도에서 열처리(400)하면, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)는 휘어지거나 크랙(crack)이 발생할 수도 있다. 따라서, 적절한 온도 범위 내에서 열처리(400)하는 것이 필요하고, 본 발명의 발명자들은 약 25℃에서 약 400℃ 정도가 적절한 온도 범위라고 판단하였다. 이러한 온도 범위는, 기타 공정 조건에 의해서도 변할 수 있음은 자명하다.
또한, 열처리(400)하는 시간이 길어질수록 본딩 에너지는 증가할 수 있으나, 특정 시점(예를 들어, 수시간)이 지나면 본딩 에너지가 더 이상 증가하지 않을 수 있다. 특정 시점이 지나면, 도전성 웨이퍼(100)의 본딩면과, 다수의 절연성 웨이퍼(200_1~200_n)의 본딩면에 형성되어 있는 "-OH"가 모두 소모되기 때문이다(즉, "-OH"가 모두 산소 공유 결합으로 변화하기 때문이다.). 얼마 정도 열처리(400)를 해야할지는 필요에 따라 조절될 수 있다.
여기서, 도 6을 참조하여, 본 발명의 제1 실시예에 따른 웨이퍼 본딩 방법을 통해서 제조된 웨이퍼 구조체에 대해서 설명한다.
본 발명의 제1 실시예에 따른 웨이퍼 본딩 방법을 통해서 제조된 웨이퍼 구조는 도전성 웨이퍼(100) 상에 직접 본딩된 다수의 절연성 웨이퍼(200_1~200_n)를 포함한다. 도전성 웨이퍼(100)의 크기는 절연성 웨이퍼(200_1~200_n)의 크기보다 크다. 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n) 사이에는 별도의 접착 물질이 들어있지 않다. 즉, 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)는 공 유 결합(예를 들어, 산소 공유 결합)을 통해서 직접 본딩되어 있다. 도전성 웨이퍼(100)와 절연성 웨이퍼(200_1~200_n)는 상당히 강력한 결합 방법 중 하나인 공유 결합을 통해서 연결되어 있으므로, 쉽게 떨어지지 않는다.
이와 같은 방식으로 다수의 소형 절연성 웨이퍼(200_1~200_n)를 대형 도전성 웨이퍼(100)에 본딩하여 사용하면, 도전성 웨이퍼(100)의 크기에 맞는 제조 설비를 이용하면 되기 때문에 소형 절연성 웨이퍼(200_1~200_n)를 위한 별도의 제조 설비가 불필요하다. 뿐만 아니라, 한번에 많은 절연성 웨이퍼(200_1~200_n)의 제조 공정이 진행되므로, 스루풋(throughput)이 향상된다. 따라서, 절연성 웨이퍼(200_1~200_n)를 통해서 제조되는 제품의 단가를 떨어뜨릴 수 있다.
도 7은 본 발명의 제2 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 순서도이다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 웨이퍼 본딩 방법이 제1 실시예와 다른 점은, 전처리로 습식 처리(wet treatment)를 이용한다는 것이다(S22).
습식 처리는 H2SO4, HNO3, HCl, H2O2, H5IO6, SC-1(Standard Clean-1), SC-2(Standard Clean-2) 중 적어도 하나를 이용할 수 있으나, 이에 한정되는 것은 아니다. SC-1 용액은 NH4OH/H2O2일 수 있고, SC-2 용액은 HCl/H2O2일 수 있다.
전술한 것과 같이, 도전성 웨이퍼와 절연성 웨이퍼 전체를 습식 처리할 수도 있고, 도전성 웨이퍼만 또는 절연성 웨이퍼만 습식 처리할 수도 있다. 이와 같은 습식 처리를 통해서, 도전성 웨이퍼의 본딩면과, 절연성 웨이퍼의 본딩면을 활성화 한다.
물론, 도전성 웨이퍼의 본딩면과, 절연성 웨이퍼의 본딩면을 활성화시키기 위해, 플라즈마 처리(300)와 습식 처리 모두를 사용할 수 있음은 자명하다.
도 8은 본 발명의 제3 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 중간 단계 단면도이다.
도 8을 참조하면, 본 발명의 제3 실시예에 따른 웨이퍼 본딩 방법이 제1 실시예와 다른 점은, 도전성 웨이퍼(100)의 본딩면과, 다수의 절연성 웨이퍼(200_1~200_n)의 본딩면이 서로 마주보도록 하고, 반 데르 발스 힘(Van der Waals' Force)에 의해 자연스럽게 붙어 있는 도전성 웨이퍼(100)와, 다수의 절연성 웨이퍼(200_1~200_n)를 물리적으로 압착(410)한다는 것이다.
예를 들어, 약 1Mpa 내지 약 100MPa 정도의 압력으로 압착(410)할 수 있다.
물론, 예를 들어, 약 25℃에서 약 400℃의 온도 조건 하에서, 압착(410)할 수 있음은, 당업자에게 자명하다.
도 9는 본 발명의 제4 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 제4 실시예에 따른 웨이퍼 본딩 방법이 제1 실시예와 다른 점은, 도전성 웨이퍼(100)의 본딩면과 다수의 절연성 웨이퍼(200_1~200_n)의 본딩면 사이에 절연막(110)이 형성되어 있다는 점이다.
도 9에서는 절연막(110)이 도전성 웨이퍼(100)의 본딩면 상에 형성되어 있는 것을 도시하였으나, 이에 한정되는 것은 아니다. 즉, 다수의 절연성 웨이 퍼(200_1~200_n)의 본딩면 상에 형성될 수도 있고, 도전성 웨이퍼(100)의 본딩면과 다수의 절연성 웨이퍼(200_1~200_n)의 본딩면 모두에 형성되어 있을 수도 있다.
특히, 절연막(110)은 산화막일 수 있다.
도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)가 산소 공유 결합을 통해서 본딩되는 경우, 사이에 산화막이 개제되어 있으면, 산소 공급이 더 원할해 지기 때문에 도전성 웨이퍼(100)와 다수의 절연성 웨이퍼(200_1~200_n)의 본딩을 더 단단하게 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 도 1의 웨이퍼 본딩 방법을 설명하기 위한 중간 단계 도면이다.
도 6은 도 1의 웨이퍼 본딩 방법을 통해서 제조된 본딩된 웨이퍼 구조를 설명하기 위한 도면이다.
도 7은 본 발명의 제2 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 제3 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 중간 단계 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 웨이퍼 본딩 방법을 설명하기 위한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100: 도전성 웨이퍼 200_1~200_n: 절연성 웨이퍼
300: 플라즈마 처리 400: 열처리

Claims (25)

  1. 도전성 웨이퍼와 다수의 절연성 웨이퍼를 제공하되, 상기 도전성 웨이퍼의 크기는 상기 절연성 웨이퍼의 크기보다 크고,
    상기 도전성 웨이퍼와 상기 절연성 웨이퍼 중 적어도 하나를 전처리(pre-treatment)하고,
    상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 직접 본딩하는 것을 포함하는 웨이퍼 본딩 방법.
  2. 제 1항에 있어서,
    상기 전처리는 플라즈마 처리 또는 습식 처리인 웨이퍼 본딩 방법.
  3. 제 2항에 있어서,
    상기 플라즈마 처리는 O2, NH3, SF6, Ar, Cl2, CHF3, H2O 중 적어도 하나를 이용한 플라즈마 처리인 웨이퍼 본딩 방법.
  4. 제 2항에 있어서,
    상기 습식 처리는 H2SO4, HNO3, HCl, H2O2, H5IO6, SC-1, SC-2 중 적어도 하나를 이용한 습식 처리인 웨이퍼 본딩 방법.
  5. 제 1항에 있어서,
    상기 전처리를 한 웨이퍼의 본딩면에는 댕글링 본드(dangling bond)가 형성되는 웨이퍼 본딩 방법.
  6. 제 5항에 있어서,
    상기 댕글링 본드는 친수성(hydrophilic) 댕글링 본드 또는 소수성(hydrophobic) 댕글링 본드인 웨이퍼 본딩 방법.
  7. 제 1항에 있어서,
    상기 직접 본딩하는 것은, 상기 도전성 웨이퍼 상에 다수의 절연성 웨이퍼를 배치하고, 상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 열처리하거나 물리적으로 압착하여 본딩하는 웨이퍼 본딩 방법.
  8. 제 7항에 있어서,
    상기 열처리하는 것은, 약 25℃에서 약 400℃에서 진행되는 웨이퍼 본딩 방법.
  9. 제 1항에 있어서,
    상기 도전성 웨이퍼의 본딩면(bonding surface)과 상기 절연성 웨이퍼의 본 딩면은 평평한 웨이퍼 본딩 방법.
  10. 제 1항에 있어서,
    상기 도전성 웨이퍼의 본딩면과, 상기 절연성 웨이퍼의 본딩면 중 적어도 하나에는 절연막이 형성되어 있는 웨이퍼 본딩 방법.
  11. 제 1항에 있어서,
    상기 전처리하기 전에 상기 도전성 웨이퍼의 본딩면과, 상기 절연성 웨이퍼의 본딩면 중 적어도 하나를 연마하는 것을 더 포함하는 웨이퍼 본딩 방법.
  12. 제 1항에 있어서,
    상기 전처리하기 전에 상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 세정하는 것을 더 포함하는 웨이퍼 본딩 방법.
  13. 제 1항에 있어서,
    상기 도전성 웨이퍼는 실리콘 웨이퍼이고, 상기 절연성 웨이퍼는 사파이어 웨이퍼인 웨이퍼 본딩 방법.
  14. 도전성 웨이퍼와 다수의 절연성 웨이퍼를 제공하되, 상기 도전성 웨이퍼의 크기는 상기 절연성 웨이퍼의 크기보다 크고,
    상기 도전성 웨이퍼의 본딩면과 상기 절연성 웨이퍼의 본딩면 중 적어도 하나에 댕글링 본드를 형성하고,
    상기 도전성 웨이퍼의 본딩면과 상기 절연성 웨이퍼의 본딩면이 마주보도록, 상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 직접 본딩하는 것을 포함하는 웨이퍼 본딩 방법.
  15. 제 14항에 있어서,
    상기 댕글링 본드를 형성하는 것은, 상기 도전성 웨이퍼와 상기 절연성 웨이퍼 중 적어도 하나를 플라즈마 처리 또는 습식 처리하는 웨이퍼 본딩 방법.
  16. 제 15항에 있어서,
    상기 플라즈마 처리는 O2, NH3, SF6, Ar, Cl2, CHF3, H2O 중 적어도 하나를 이용한 플라즈마 처리인 웨이퍼 본딩 방법.
  17. 제 15항에 있어서,
    상기 습식 처리는 H2SO4, HNO3, HCl, H2O2, H5IO6, SC-1, SC-2 중 적어도 하나를 이용한 습식 처리인 웨이퍼 본딩 방법.
  18. 제 14항에 있어서,
    상기 직접 본딩하는 것은, 상기 도전성 웨이퍼의 본딩면과 상기 절연성 웨이퍼의 본딩면이 마주보도록 배치하고, 상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 열처리하거나 물리적으로 압착하여 본딩하는 웨이퍼 본딩 방법.
  19. 제 14항에 있어서,
    상기 도전성 웨이퍼의 본딩면과, 상기 절연성 웨이퍼의 본딩면 중 적어도 하나에는 절연막이 형성되어 있는 웨이퍼 본딩 방법.
  20. 제 14항에 있어서,
    상기 댕글링 본드를 형성하기 전에 상기 도전성 웨이퍼의 본딩면과, 상기 절연성 웨이퍼의 본딩면 중 적어도 하나를 연마하는 것을 더 포함하는 웨이퍼 본딩 방법.
  21. 제 14항에 있어서,
    상기 댕글링 본드를 형성하기 전에 상기 도전성 웨이퍼와 상기 다수의 절연성 웨이퍼를 세정하는 것을 더 포함하는 웨이퍼 본딩 방법.
  22. 제1 크기의 도전성 웨이퍼; 및
    상기 도전성 웨이퍼 상에 직접 본딩된 다수의 제2 크기의 절연성 웨이퍼를 포함하되, 상기 제1 크기는 상기 제2 크기보다 큰 웨이퍼 구조체.
  23. 제 22항에 있어서,
    상기 도전성 웨이퍼와 상기 절연성 웨이퍼는 산소 공유 결합을 통해서 연결된 본딩된 웨이퍼 구조체.
  24. 제 22항에 있어서,
    상기 도전성 웨이퍼와 상기 절연성 웨이퍼 사이에 절연막이 형성되어 있는 본딩된 웨이퍼 구조체.
  25. 제 22항에 있어서,
    상기 도전성 웨이퍼의 본딩면과 상기 절연성 웨이퍼의 본딩면은 평평한 웨이퍼 구조체.
KR1020080032193A 2008-04-07 2008-04-07 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체 Ceased KR20090106822A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080032193A KR20090106822A (ko) 2008-04-07 2008-04-07 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체
JP2009093014A JP2009253302A (ja) 2008-04-07 2009-04-07 ウェハ構造体およびウェハボンディング方法
US12/384,617 US8268699B2 (en) 2008-04-07 2009-04-07 Wafer structures and wafer bonding methods
TW098111531A TW201001503A (en) 2008-04-07 2009-04-07 Wafer structures and wafer bonding methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032193A KR20090106822A (ko) 2008-04-07 2008-04-07 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체

Publications (1)

Publication Number Publication Date
KR20090106822A true KR20090106822A (ko) 2009-10-12

Family

ID=41133544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032193A Ceased KR20090106822A (ko) 2008-04-07 2008-04-07 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체

Country Status (4)

Country Link
US (1) US8268699B2 (ko)
JP (1) JP2009253302A (ko)
KR (1) KR20090106822A (ko)
TW (1) TW201001503A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331685B1 (ko) * 2011-12-29 2013-11-20 삼성전기주식회사 관성센서 및 그 제조방법
US8722513B2 (en) 2010-12-21 2014-05-13 Korea Institute Of Machinery & Materials Semiconductor chip stack package and manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
KR20120119845A (ko) * 2011-04-22 2012-10-31 삼성전기주식회사 관성센서 및 그의 제조방법
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
FR3000092B1 (fr) * 2012-12-26 2015-01-16 Commissariat Energie Atomique Traitement de surface par plasma chlore dans un procede de collage
US10707364B2 (en) 2014-05-30 2020-07-07 University Of Central Florida Research Foundation, Inc. Solar cell with absorber substrate bonded between substrates
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
CN106571334B (zh) * 2016-10-26 2020-11-10 上海集成电路研发中心有限公司 一种硅片间的混合键合方法
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232236A (ja) 1991-08-20 1994-08-19 Fujitsu Ltd 半導体装置の製造方法
US5349207A (en) 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
US6248646B1 (en) 1999-06-11 2001-06-19 Robert S. Okojie Discrete wafer array process
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
JP2007180273A (ja) * 2005-12-28 2007-07-12 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722513B2 (en) 2010-12-21 2014-05-13 Korea Institute Of Machinery & Materials Semiconductor chip stack package and manufacturing method thereof
KR101331685B1 (ko) * 2011-12-29 2013-11-20 삼성전기주식회사 관성센서 및 그 제조방법

Also Published As

Publication number Publication date
US20090252939A1 (en) 2009-10-08
US8268699B2 (en) 2012-09-18
TW201001503A (en) 2010-01-01
JP2009253302A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
KR20090106822A (ko) 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체
US9257339B2 (en) Techniques for forming optoelectronic devices
US10186630B2 (en) Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
Moutanabbir et al. Heterogeneous integration of compound semiconductors
US7262112B2 (en) Method for producing dislocation-free strained crystalline films
US20190103507A1 (en) Bond and release layer transfer process
WO2008102548A1 (ja) 半導体発光素子および半導体発光装置の製造方法
CN102017070A (zh) 转印有硅薄膜的绝缘性晶片的制造方法
US10396220B2 (en) Device layer thin-film transfer to thermally conductive substrate
CN101714505A (zh) 应用硬化剂对应变材料层的松弛
KR20090106828A (ko) 웨이퍼 본딩 방법 및 그 방법에 의해 본딩된 웨이퍼 구조체
US20200303243A1 (en) Method for manufacturing semiconductor structure
US20150048301A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
EP2157602A1 (en) A method of manufacturing a plurality of fabrication wafers
US20170186919A1 (en) Optoelectronic Semiconductor Devices with Enhanced Light Output
JP2009246323A (ja) Soi基板の製造方法
Moutanabbir et al. III-V and III-Nitride Engineered Heterostructures: Wafer Bonding, Ion Slicing, and More
US9391147B2 (en) Substrate arrangement
Chua et al. Plasma activation assisted low-temperature direct wafer bonding
General Layer-Transfer Quality Cleave Principles
KR20150011900A (ko) 발광 소자 제조 방법, 발광 소자 제조 장치 및 이에 의해 제조된 발광 소자
CN105845757A (zh) 可优化厚度和转换效率的可弯曲的太阳能芯片

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080407

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130404

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140313

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140730

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140313

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20140827

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20140730

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20141124

Appeal identifier: 2014101005424

Request date: 20140827

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20140827

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20140827

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20140428

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20130404

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
PJ0801 Rejection of trial

Patent event date: 20141124

Patent event code: PJ08011S01D

Comment text: Decision on Dismissal of Request for Trial (Dismissal of Decision)

Decision date: 20141124

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2014101005424

Request date: 20140827