[go: up one dir, main page]

JP2016122842A - 接合バリヤショットキー整流器 - Google Patents

接合バリヤショットキー整流器 Download PDF

Info

Publication number
JP2016122842A
JP2016122842A JP2015249508A JP2015249508A JP2016122842A JP 2016122842 A JP2016122842 A JP 2016122842A JP 2015249508 A JP2015249508 A JP 2015249508A JP 2015249508 A JP2015249508 A JP 2015249508A JP 2016122842 A JP2016122842 A JP 2016122842A
Authority
JP
Japan
Prior art keywords
section
drift layer
emitter
doping concentration
junction barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015249508A
Other languages
English (en)
Other versions
JP6739166B2 (ja
Inventor
フリートヘルム・バウアー
Bauer Friedhelm
アンドレイ・ミハイラ
Mihaila Andrei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of JP2016122842A publication Critical patent/JP2016122842A/ja
Application granted granted Critical
Publication of JP6739166B2 publication Critical patent/JP6739166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】サージ電流を処理する向上した能力を有する接合バリヤショットキー整流器整流器を提供する。【解決手段】接合バリヤショットキー整流器は、基板層１上にある１導電型ドリフト層１３２Ａ、１３２Ｂを備え、基板層１よりも低いピーク総ドーピング濃度を有し、第１の主側面４に隣接する前記ドリフト層１３２Ａ、１３２Ｂ内の複数のエミッター領域１３３を備える。各エミッター領域１３３は、前記第１の導電型とは異なる導電型を有する。さらに、第１の主側面４上のドリフト層１３２Ａ、１３２Ｂとのショットキー接触およびエミッター領域１３３の各々とのオーミック接触を形成する第１の金属接触層５と、前記第１の主側面４とは反対側の前記接合バリヤショットキー整流器の第２の主側面７上での基板層１とのオーミック接触を形成する第２の金属接触層６とを備える。【選択図】図１３

Description

発明の分野
本発明は、請求項１の前段部分に係る接合バリヤショットキー（ＪＢＳ）整流器に関する。
発明の背景
米国特許出願公開第２００６／０２２２９２号Ａ１より、基板と２つ以上のエピタキシャル層とを有し、エピタキシャル層が少なくとも薄く軽度にドーピングされたＮ型上部エピタキシャル層と最上エピタキシャル層が設けられるＮ型エピタキシャル層とを含む、接合バリヤショットキー（ＪＢＳ）ダイオードが知られている。複数のエピタキシャル層は、ダイオードの阻止電圧を支持し、複数のエピタキシャル層の各々は、阻止電圧の相当部分を支持する。少なくとも上部の２つのエピタキシャル層の厚さおよびドーパント濃度を最適化することにより、順電圧およびオン抵抗に対する影響を低く保ちながら静電容量およびスイッチングロスが減少する。
米国特許出願公開第２００９／１６０００８号Ａ１より、ｎ型半導体基板と半導体基板の上面に形成された上部電極とを含む半導体装置、およびその半導体装置を製造する方法が知られている。ｐ型半導体領域は、半導体基板の上面で露出されるように、半導体基板において基板面に対して平行な少なくとも１つの方向に繰り返し形成される。上部電極は、金属電極部分と、半導体基板のバンドギャップよりも狭いバンドギャップを有する半導体材料からなる半導体電極部分とを含む。半導体電極部分は、半導体基板の上面において露出した各ｐ型半導体領域上に設けられる。金属電極部分は、半導体基板の上面において露出したｎ型半導体基板領域とショットキー接触し、半導体電極部分とオーミック接触する。
特開平７−２２６５５２１号Ａより、２セクションエミッター領域を有する接合バリヤショットキー（ＪＢＳ）ダイオードが知られている。エミッター領域の２つのセクションは、異なるドーピング濃度を有する。
接合バリヤショットキー（ＪＢＳ）整流器は、ショットキーおよびｐｉｎダイオード構造を１つの装置に組み合わせたハイブリッド電力装置であり、両方の構造の利点を用いる。これは、低いオン抵抗および高い阻止能力を有する。炭化珪素（ＳｉＣ）をベースとしたＪＢＳ整流器は、高い阻止電圧のために珪素（Ｓｉ）をベースとしたｐｉｎダイオードに代わる候補である。ＳｉＣ材料の特性により、装置は、Ｓｉと比して高い定格電圧および高い運転温度を有することになる。
一般的なＳｉＣをベースとしたＪＢＳ整流器は、図１に示される。これは、高度にドーピングされたｎ型炭化珪素からなる基板層１を含む。装置のドリフト層２である低度にドーピングされたｎ型炭化珪素層は、基板層１上に形成される。基板層１の反対側のＪＢＳ整流器の第１の主側面４上のドリフト層の表面に隣接して、複数のｐ型エミッター領域３が形成される。装置のアノード側であるＪＢＳ整流器の第１の主側面４は、第１の金属接触層５で覆われている。第１の金属接触層５は、第１の金属接触層５がｎ型ドリフト層２に接触する場所にショットキーバリヤを形成し、第１の金属接触層５がｐ型エミッター領域３に接触する場所にオーミック接触を形成する。典型的に、ドリフト層２は、基板層１として使用される高度にドーピングされたｎ型ＳｉＣ基板ウエハ上にエピタキシャルに成長する。
アノードとカソードとの間の電圧の電気的極性に応じて、ショットキー接触は、電流を阻止する、または多数キャリヤ（ｎ型にドーピングされた半導体材料における電子）の通過を可能にする。これらの２つのモードは、正常運転条件下におけるＪＢＳ整流器およびオン状態動作に対応する。
ＪＢＳ整流器の阻止能力は、主にｎ型にドーピングされたドリフト層の厚さおよびドーピング密度によって与えられる。しかしながら、ショットキー接触の性質により、高い阻止電圧での高い電界レベルにおいて鏡像力が低下することにより、電子のバリヤが収縮する。ｐドープ領域を有さない純粋なショットキーバリヤダイオードは、高い逆バイアスにおいて漏洩電流のレベルを高めやすい。比較的大きな数のキャリヤは、インパクトイオン化時において強いペアを生成しやすい。結果として、純粋なショットキーバリヤダイオードは、比較的高い漏洩電流および低い耐圧を示す。ＪＢＳ整流器において、ｐ型エミッター領域は、この状況を改善するのに役立つ。逆バイアス下において、空乏層は、ｐｉｎダイオードと同じ方法でｐ型エミッター領域３とｎ型ドリフト層２との間のｐｎ接合にわたって進展する。ｐドープエミッター領域３の周りの個別の空乏ゾーンは、最終的に互いに接続し合い、ショットキー接触の下方の２つの隣接するエミッター領域３の間に閉じ込められる。この方法において、ショットキー接触は、高い電界ピークから効果的に保護される。ショットキー接触とｐドープエミッター領域３との組み合わせにより、漏洩電流が減少するとともに、純粋なショットキーバリヤダイオードと比してかなり高い耐圧に達し得る。
単極電力装置のオン状態電力が大きく落ちると仮定すると、ＪＢＳ整流器は、サージ電流状態を適切に処理することができることも最も重要な条件である。このような故障モード動作において、ＪＢＳ整流器における順電流密度は、１０００Ａ／ｃｍ２から２０００Ａ／ｃｍ２（正常運転におけるオン状態電流密度の約１０倍から２０倍）に増加し得る。過剰な電力損失の発生により、このレベルはショットキーダイオード部分単体によって失敗なく処理することはできない。この点において、ＪＢＳ整流器におけるｐｉｎダイオードセクションは、順バイアスが約３Ｖから４Ｖを超えると処理を開始する。二極性レジームには、電子および孔からなるキャリヤプラズマの生成が伴う。ＪＢＳ整流器におけるｐｉｎダイオード部分は、装置の熱的制限を超えることなくサージ電流状況を安全に処理するのに役立つ。この目的を達成するには、ＪＢＳアノード表面におけるｐドープエミッター領域３に追加の異なる要件が課される。ショットキー接触の表面電界を制御して耐圧を高めることは、比較的狭いｐドープエミッター領域３を用いて実現され得て、ここで数ミクロンを超える分離は耐圧を損ない得る。サージ電流状況を処理する要件は、ｐドープエミッター領域３の強い二極性エミッター動作を引き起こすこととなる。この要求を満たすための最も簡易な方法は、広く高度にドーピングされたエミッター領域３である。このような広いエミッター領域３には、ショットキー接触に利用可能なアノード面積を減少させ、高いオン抵抗を生じるという問題がある。
図５から図１０において、異なるＪＢＳ整流器についての電流電圧特性が示される。「従来のドリフト層」と称される曲線は、ｐ型エミッター領域３における異なるドーピング濃度およびエミッター領域３の異なる幅での、上記の一般的なＪＢＳ整流器の順電流電圧特性である。図５において、エミッター領域の幅は６μｍであり、エミッター領域のドーピング濃度は２×１０18ｃｍ-3である。図６において、エミッター領域の幅は１４μｍであり、エミッター領域におけるドーピング濃度は２×１０１８ｃｍ−３である。図７において、エミッター領域の幅は６μｍであり、エミッター領域におけるドーピング濃度は２×１０１９ｃｍ−３である。図８において、エミッター領域の幅は１４μｍであり、エミッター領域におけるドーピング濃度は２×１０１９ｃｍ−３である。図９において、エミッター領域の幅は６μｍであり、エミッター領域におけるドーピング濃度は２×１０２０ｃｍ−３である。図１０において、エミッター領域の幅は１４μｍであり、エミッター領域におけるドーピング濃度は２×１０２０ｃｍ−３である。
図５から図１０から分かり得るように、全ての一般的なＪＢＳ整流器は、低い順電流において、電流が主にショットキーバリヤーダイオード部分を通じて運ばれる（単極伝導モード）正の微分抵抗を有する領域を示す。高い順電流においては、電流は主にｐｉｎダイオード部分を通じて運ばれる（双極伝導モード）。単極伝導モードから双極伝導モードへの移行において、電流電圧特性は、負の微分抵抗を有する領域を示す。この移行は、狭短絡ｐエミッター、たとえばエミッター短絡絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）については、装置のオン時におけるスナップバック現象として知られる。
ＪＢＳ整流器の寿命およびサージ電流状況下における堅牢さを高めるためには、スナップバック現象を無くすもしくは最小とすること、および可能な限り低い順バイアスで単極伝導モードから双極伝導モードへの移行を行なうことが好ましい。
発明の概要
上記に鑑み、本発明の目的は、サージ電流を処理する向上した能力を有するＪＢＳ整流器を提供することにある。特に、本発明の目的は、スナップバック減少を無くすもしくは最小とし、単極伝導モードから双極伝導モードへの移行を低い順バイアスで行なうＪＢＳ整流器を提供することにある。
この目的は、請求項１に係るＪＢＳ整流器によって達成される。さらに、本発明の発展形は従属請求項に規定される。
請求項１に係る接合バリヤショットキー整流器において、第１および第２のドリフト層セクションを有するドリフト層であって、第１のドリフト層セクションのピーク総ドーピング濃度が少なくとも第２のドリフト層セクションの最小総ドーピング濃度よりも少なくとも２倍低く、第１のドリフト層セクションがエミッター領域の各々に接触するドリフト層を使用することにより、静電力の低下によって単極伝導モードから双極伝導モードへの移行が低い順バイアスで行なわれ、それ以外の場合には順バイアス条件下においてエミッター領域への電子の移送が損なわれる。同時に、２セクションドリフト層は、ＪＢＳ整流器におけるスナップバック減少を最小化することができる。
例示的な実施形態において、第１のドリフト層セクションは、金属接触層とショットキー接触を形成し、第１の金属接触層を第２のドリフト層セクションから分離する。例示的な実施形態において、所与の逆バイアスについてのドリフト層とエミッター領域との間のｐｎ接合の空乏ゾーンの幅は、ショットキー接触に隣接する領域において増加する。これにより、ショットキー接触は、高い電界ピークからより効果的に保護され得る。これにより、漏洩電流が減少する。
例示的な実施形態において、第１の金属接触層は、エミッター領域の各々に形成された溝もしくは孔に延在する。例示的な実施形態において、エミッター特性が向上する。
請求項１に係る装置において、エミッター領域の各々は、第１のエミッターセクションと第２のエミッターセクションとを含み、第２のエミッター領域のピーク総ドーピング濃度は、第１のエミッターセクションのピーク総ドーピング濃度よりも少なくとも２倍高い。このような構成により、オン状態特性を損なうことなく阻止特性が向上し得る。特に、耐圧が上昇し、漏洩電流が低下し得る。最良の阻止特性は、各エミッター領域の第１のエミッターセクションの横側面が第２のエミッターセクションによって覆われる構成において得られ得る。各エミッター領域において、第２のエミッターセクションは、第２のエミッターセクション上に形成された酸化物層によって第１の金属接触層から分離され、エミッター縁部領域におけるエミッター注入効率が向上し得る。
請求項１に係る装置において、各エミッター領域において、第２のエミッターセクションは、第２のドリフト層セクションに延在し、第１のエミッターセクションは第１のドリフト層セクションによって第２のドリフト層セクションから分離される。請求項１の構成により、ショットキー接触が高い電界ピークから特に効果的に保護される。
本発明の実施形態についての詳細は、添付の図面を参照して以下で説明される。
一般的な接合バリヤショットキー（ＪＢＳ）整流器を示す部分断面図である。 第１の比較例に係るＪＢＳ整流器を示す部分断面図である。 第２の比較例に係るＪＢＳ整流器を示す部分断面図である。 第３の比較例に係るＪＢＳ整流器を示す部分断面図である。 エミッター領域の幅が６μｍであり、エミッター領域におけるドーピング濃度が２×１０１８ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 エミッター領域の幅が１４μｍであり、エミッター領域におけるドーピング濃度が２×１０１８ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 エミッター領域の幅が６μｍであり、エミッター領域におけるドーピング濃度が２×１０１９ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 エミッター領域の幅が１４μｍであり、エミッター領域におけるドーピング濃度が２×１０１９ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 エミッター領域の幅が６μｍであり、エミッター領域におけるドーピング濃度が２×１０２０ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 エミッター領域の幅が１４μｍであり、エミッター領域におけるドーピング濃度が２×１０２０ｃｍ−３である、第１の比較例に係るＪＢＳ整流器、第２の比較例に係るＪＢＳ整流器、および図１に示される一般的なＪＢＳ整流器の電流電圧特性を示す図である。 第４の比較例に係るＪＢＳ整流器を示す部分断面図である。 第５の比較例に係るＪＢＳ整流器を示す部分断面図である。 請求項に記載の発明の実施形態に係るＪＢＳ整流器を示す部分断面図である。 第６の比較例に係るＪＢＳ整流器を示す部分断面図である。 第７の比較例に係るＪＢＳ整流器を示す部分断面図である。 第８の比較例に係るＪＢＳ整流器を示す部分断面図である。
図面において使用される参照符号およびそれらの意味は、参照符号の一覧にまとめられている。概して、同様の要素は明細書を通じて同じ参照符号を有する。記載される実施形態は例示を意味しており、本発明の範囲を限定するものではない。
例示的な実施形態の詳細な説明
以下では、第１から第８の比較例および請求項に記載された発明の実施形態が記載される。比較例自体は請求項の範囲に入らないが、請求項に記載された発明についてのより良好な理解に役立つ。
図２において、第１の比較例に係るＪＢＳ整流器が示される。これは、高度にドーピングされたｎ型炭化珪素からなる基板層１を含む。装置のドリフト層である低度にドーピングされたｎ型炭化珪素層は、基板層１上に形成される。ドリフト層は、第１のドリフト層セクション２２Ａと第２のドリフト層セクション２２Ｂとを含む。基板層の総ドーピング濃度は、ドリフト層の総ドーピング濃度よりも高く、基板層上におけるオーミック接触の形成を可能にする。ドリフト層の総ドーピング濃度は、例示的に１．０×１０１２ｃｍ−３から１．０×１０１７ｃｍ−３の範囲、例示的に１．０×１０１３ｃｍ−３から１．０×１０１６ｃｍ−３の範囲、または例示的に１．０×１０１４ｃｍ−３から１．０×１０１６ｃｍ−３の範囲にある。第１のドリフト層セクション２２Ａにおけるピーク総ドーピング濃度ｎｍａｘ（１）は、例示的に１×１０１６ｃｍ−３以下、例示的に５×１０１５ｃｍ−３以下、または例示的に１×１０１５ｃｍ−３以下である。
ピーク総ドーピング濃度ｎｍａｘ（１）、すなわち、第１のドリフト層セクション２２Ａの最大ドーピング濃度は、第２のドリフト層セクション２２Ｂの最小総ドーピング濃度ｎｍｉｎ（２）よりも、少なくとも２倍、例示的に少なくとも３倍、または例示的に少なくとも４倍低い。例示的に、第２のドリフト層セクション２２Ｂの全体のドーピング濃度は、実質的に一定である。ドーピングプロフィールは、平均ドーピング濃度から１０％までの変化の場合においては依然として一定であると考えられる。第１のドリフト層セクション２２Ａと第２のドリフト層セクション２２Ｂとの境界において、総ドーピング濃度は、第１のドリフト層セクション２２Ａにおける総ドーピング濃度から第２のドリフト層セクション２２Ｂにおける総ドーピング濃度へ増加する段階状のプロフィールを有する。第１のドリフト層セクション２２Ａと第２のドリフト層セクション２２Ｂとを接続する薄い移行領域において総ドーピング濃度が第１のドリフト層セクション２２Ａにおける総ドーピング濃度から第２のドリフト層セクション２２Ｂにおける総ドーピング濃度へ少なくとも２０ｎｍａｘ（１）／μｍ、例示的に少なくとも４０ｎｍａｘ（１）μｍの急勾配ｄｎ／ｄｘで増加する場合、総ドーピング濃度のプロフィールは、段階状になると考えられる。
基板層１の反対側のＪＢＳ整流器の第１の主側面４上のドリフト層２２Ａ，２２Ｂの表面に隣接して、複数のｐ型エミッター領域３が形成される。ｐ型エミッター領域３の各々は、ストリップとして形成される。明細書の全体にわたり、ストリップは層として理解され、典型的に互いに平行に配置される２つの長い側面を有することにより、その長手方向における一方向において、他の方向よりも長い延長部を有する。図２において、互いに隣接する３つのストリップ形状のエミッター領域３の長手軸に対して垂直な断面を見ることができる。図２の最も右側のエミッター領域３は、部分的にのみ示される。ストリップ形状のエミッター領域は、互いに長手軸が平行な状態で配置される。第１の主側面に対して平行であってエミッター領域３の長手軸に対して垂直な横方向における各ストリップ形状のエミッター領域３の幅は、例示的に０．１μｍから１００μｍの範囲、例示的に０．１μｍから２０μｍの範囲、または例示的に０．１μｍから１０μｍの範囲にある。隣接するエミッター領域３の間の距離は、例示的に１μｍから５０μｍの範囲、例示的に１μｍから２０μｍの範囲、または例示的に１μｍから１０μｍの範囲にある。例示的に、ｐ型エミッター領域３のピーク総ドーピング濃度は、１×１０１６ｃｍ−３から１×１０２１ｃｍ−３の範囲、例示的に１×１０１７ｃｍ−３から５×１０２０ｃｍ−３の範囲、または例示的に５×１０１７ｃｍ−３から１×１０２０ｃｍ−３の範囲にある。
装置のアノード側であるＪＢＳ整流器の第１の主側面４は、第１の金属接触層５で覆われており、第１の金属接触層５は、第１の金属接触層５がｎ型ドリフト層２２Ａ，２２Ｂに接触する場所においてショットキーバリヤを形成するとともに、第１の金属接触層５がｐ型エミッター領域３に接触する場所においてｐ型エミッター領域３とオーミック接触を形成する。第２のドリフト層２２Ｂセクションは、基板層１として使用される高度にドーピングされたｎ型ＳｉＣ基板上でエピタキシャルに成長し得る。
第１の比較例において、エミッター領域３は、第１の金属接触層５と接触する側面を除くエミッター領域３のすべての側面が第１のドリフト層セクション２２Ａによって覆われるように、第１のドリフト層セクション２２Ａによって囲まれる。言い換えると、第２のドリフト層セクション２２Ｂは、第１のドリフト層セクション２２Ａによってエミッター領域３から分離される。各エミッター領域３について、第１のドリフト層セクション２２Ａは、それぞれのエミッター領域と接触して第１のドリフト層セクション２２Ａとそれぞれのエミッター領域３との間にｐｎ接合を形成する層セクションを含み、第１のドリフト層セクション２２Ａとそれぞれのエミッター領域３との間の界面に対して垂直な方向におけるこの層セクションの厚さは少なくとも０．１μｍである。これは、各エミッター領域３が、少なくとも０．１μｍ、例示的に少なくとも０．２μｍ、例示的に少なくとも０．５μｍの厚さを有する第１のドリフト層セクション２２Ａの層で覆われることを意味する。
ＪＢＳ整流器の第１の主側面４から第１の主面４の反対側の第２の主側面７への方向におけるドリフト層厚さは、例示的に５μｍから５００μｍの範囲、例示的に５μｍから１００μｍの範囲、または例示的に５μｍから４０μｍの範囲にある。第１の主側面４から第２の主側面７へ向かう方向においてエミッター領域３が第１の金属接触層５との界面から延在するエミッター領域３の深さは、例示的に０．１μｍから２０μｍの範囲、例示的に０．１μｍから３μｍの範囲、または例示的に０．１μｍから１μｍの範囲にある。
すべての比較例において、および請求項に記載された発明の実施形態において、エミッター領域３の深さは、ドリフト層２２Ａ，２２Ｂの厚さよりも小さい。これは、エミッター領域が常に少なくとも第２のドリフト層セクション２２Ｂによって基板層１から分離されていることを意味する。
第１の主側面４の反対側のＪＢＳ整流器の第２の主側面７上において、第２の金属接触層６が基板層１上に形成され、基板層１とのオーミック接触を形成する。
第２の比較例に係るＪＢＳ整流器が図３に示される。第１の比較例との多くの類似性に鑑み、第１の比較例との違いのみを以下に記載する。上記の第１の比較例においてはエミッターセクション３を囲う第１のドリフト層セクション２２Ａの部分は互いに接続されていないが、第２の比較例における第１のドリフト層セクション３２Ａは、第２のドリフト層セクション３２Ｂを第１の金属接触層５から分離する連続層を形成する。これは、第２の比較例において、ショットキー接触が第１のドリフト層セクション３２Ａと第１の金属接触層５との間のみに形成され、第２のドリフト層セクション３２Ｂと第１の金属接触層５との間には形成されないことを意味する。この第２の比較例において、所与の逆バイアスについてのドリフト層とエミッター領域との間のｐｎ接合の空乏ゾーンの幅は、ショットキー接触に隣接する領域において増加し、これはこの領域における総ドーピング濃度が低いためである。このため、ショットキー接触は、高い電界ピークからより効果的に保護され得る。これにより、漏洩電流が減少する。
図５から図１０において、順バイアス条件下における異なる第１および第２の比較例に係るＪＢＳ整流器ならびに上記の一般的なＪＢＳ整流器の電流電圧特性が示される。これらの図において、「従来のドリフト層」の用語は、図１を用いて記載された、一定の総ドーピング濃度を伴うドリフト層を有する一般的なＪＢＳ整流器に関する。「補償されたｐエミッター」の用語は、第１の比較例に係るＪＢＳ整流器に関し、「２セクションドリフト層」の用語は、第２の比較例に係るＪＢＳ整流器に関する。図５および図６において、エミッター領域３のピーク総ドーピング濃度が２×１０１８ｃｍ−３であるＪＢＳ整流器の電流電圧特性が示される。図７および図８において、ピーク総ドーピング濃度が２×１０１９ｃｍ−３であるＪＢＳ整流器の電流電圧特性が示され、図９および図１０において、ピーク総ドーピング濃度が２×１０２０ｃｍ−３であるＪＢＳ整流器の電流電圧特性が示される。図５、図７、および図９は、エミッター領域の幅が６μｍであるＪＢＳ整流器の電流電圧特性を示し、図６、図８、および図１０は、エミッター領域の幅が１４μｍであるＪＢＳ整流器の電流電圧特性を示す。
図５から図１０から分かり得るように、電流電圧特性は、単極伝導モードから双極伝導モードへの移行において微分抵抗の変化を示す。特に、図５から図１０において「従来のドリフト層」と称される一般的なＪＢＳ整流器は、単極伝導モードから双極伝導モードへの移行において、負の微分抵抗を有する明らかなスナップバック現象を示す。「補償されたｐエミッター」と称される第１の比較例に係るＪＢＳ整流器および「２セクションドリフト層」と称される第２の比較例に係るＪＢＳ整流器は、負の微分抵抗を有するスナップバック現象を示さない、または一般的なＪＢＳ整流器と比較して少なくともかなり弱いスナップバック現象を示す。また、単極伝導モードから双極伝導モードへの移行が観察され得る順バイアスは、一般的なＪＢＳ整流器と比較して、第１および第２の比較例に係るＪＢＳ整流器については低い。このため、第１および第２の比較例に係るＪＢＳ整流器は、サージ電流状況を処理する高い能力を有しており、これは、図５から図１０から明らかなように一般的なＪＢＳ整流器についてはサージ電流動作時における電力損失が最も高いためである。また、より高度にドーピングされたｐ領域（図９および図１０）は、弱いｐエミッターを有するＪＢＳ整流器（図５および図６）よりも強いスナップバック特性を生じる傾向にあることがさらに観察される。サージ電流条件下におけるＪＢＳ整流器の耐久性に関しては、電流スナップバック減少が最小であるもしくは起こらず、可能な限り低い順バイアスで双極伝導モードへ移行する形状が好ましい。第１および第２の比較例に係るＪＢＳ整流器は、中程度から弱い程度でドーピングされたエミッター領域を用いてこの目標を達成することができる。
第３の比較例に係るＪＢＳ整流器が図４に示される。再び、第１の比較例との多くの類似性に鑑み、以下では第１の比較例との違いのみについて記載する。第１の比較例とは対照的に、第１のドリフト層セクション４２Ａは、ＪＢＳ整流器の第１の主側面４とは反対側のエミッター領域３の下側面のみと直接接触してこれを覆う。エミッター領域の横側面は、第２のドリフト層領域４２Ｂと直接接触してこれによって覆われる。この明細書の全体において、「横」の用語は、第１の主側面４に平行な方向である横方向における位置に関する。
第４の比較例に係るＪＢＳ整流器が図１１に示される。第２の比較例との多くの類似性に鑑み、以下では第２の比較例との違いのみについて記載する。第４の比較例に係るＪＢＳ整流器は、各ｐ型エミッター領域１１３が第１のエミッターセクション１１３Ａと第２のエミッターセクション１１３Ｂとを含み、第２のエミッター領域１１３Ｂのピーク総ドーピング濃度が第１のエミッターセクション１１３Ａのピーク総ドーピング濃度よりも少なくとも２倍高い点において、第２の比較例に係るＪＢＳ整流器とは異なる。第１のエミッターセクション１１３Ａと第２のエミッターセクション１１３Ｂとの間の境界は、境界における総ドーピング濃度が第１のエミッターセクション１１３Ａのピーク総ドーピング濃度と第２のエミッターセクション１１３Ｂのピーク総ドーピング濃度との間の中間にあることで決定される。第２のエミッターセクションのピーク総ドーピング濃度は、例示的に１×１０１７ｃｍ−３から１×１０２１ｃｍ−３の範囲、例示的に１×１０１８ｃｍ−３から１×１０２１ｃｍ−３の範囲、または例示的に１×１０１９ｃｍ−３から１×１０２１ｃｍ−３の範囲にある。ストリップ形状のエミッター領域１１３の長手軸に対して垂直な横方向における第２のエミッターセクション１１３Ｂの幅は、例示的０．１μｍから１０μｍの範囲、例示的に０．１μｍから３μｍの範囲、または例示的に０．１μｍから１μｍの範囲にある。
第４の比較例において、各エミッター領域１１３における第１のエミッターセクション１１３Ａの横側面は、第２のエミッターセクション１１３Ｂによって覆われる。例示的に、第２のエミッターセクション１１３Ｂは、第１のエミッターセクション１１３Ａと同じ深さに延在する。また、例示的に、すべてのエミッターセクション１１３の第１および第２のエミッターセクション１１３Ａ，１１３Ｂは、すべてが同じ深さに延在する。第２のエミッターセクション１１３Ｂの深さは、例示的に０．１μｍから２０μｍの範囲、例示的に０．１μｍから３μｍの範囲、または例示的に０．１μｍから１μｍの範囲にある。第１のドリフト層セクション１１２Ａは、第１のエミッターセクション１１３Ａおよび第２のエミッターセクション１１３Ｂの両方と接触するが、第２のドリフト層セクション１１２Ｂは、第１のドリフト層セクション１１２Ａによってエミッター領域１１３から分離される。第４の比較例にかかるＪＢＳ整流器では、サージ電流レジームを含むオン状態特性を損なうことなく阻止特性を向上させることができる。特に、耐圧が高まり、漏洩電圧が低下し得る。
第５の実施形態に係るＪＢＳ整流器が図１２に示される。第４の比較例との多くの類似性に鑑み、以下では第４の比較例との違いのみについて記載する。第５の比較例は、第２のエミッターセクション１２３Ｂが酸化物層１２８によって覆われ、酸化物層１２８によって第１の金属接触層５から分離される点のみが第４の比較例と異なる。第１のエミッターセクション１２３Ａは、酸化物層１２８によって覆われておらず、第１の金属接触層５と接触する。第５の比較例の残りの特徴は第４の比較例のものと同一である。特に、図１２における第１のドリフト層セクション１２２Ａは、図１１における第１のドリフト層セクション１１２Ａに対応し、図１２における第２のドリフト層セクション１２２Ｂは、図１１における第２のドリフト層セクション１１２Ｂに対応する。
請求項に記載の発明のＪＢＳ整流器の実施形態が図１３に示される。第４の比較例との多くの類似性に鑑み、以下では第４の比較例との違いのみについて記載する。実施形態に係るＪＢＳ整流器は、エミッター領域１３３の第２のエミッターセクション１３３Ｂが第２のドリフト層セクション１３２Ｂに延在するが第１のエミッターセクション１３３Ａが第１のドリフト層セクション１３２Ａによって第２のドリフト層セクション１３２Ｂから分離されている点のみが第４の比較例に係るＪＢＳ整流器と異なっている。この実施形態において、ショットキー接触は、逆バイアス条件下において高い電界ピークから特に効果的に保護される。
第６の比較例に係るＪＢＳ整流器が図１４に示される。請求項に記載の発明の実施形態との多くの類似性に鑑み、以下では図１３に示される実施形態との違いのみを記載する。第６の比較例に係るＪＢＳ整流器において、各エミッター領域１４３の第２のエミッターセクション１４３Ｂのみが第１の金属接触層と接触し、第１のエミッターセクション１４３Ａは、第２の主側面７に向けた第２のエミッターセクション１４３Ｂの側面である第２のエミッターセクション１４３Ｂの下側面から第２のドリフト層セクション１４２Ｂへ延在する。第２のエミッターセクション１４３Ｂは、第１のドリフト層セクション１４２Ａによって第２のドリフト層セクション１４２Ｂから分離される。この比較例により、エミッター領域１４３に必要な下方領域によるオン抵抗が低下し得る。
第７の比較例に係るＪＢＳ整流器が図１５に示される。第２の比較例との多くの類似性に鑑み、以下では第２の比較例との違いのみを記載する。第７の比較例に係るＪＢＳ整流器は、第７の比較例に係るＪＢＳ整流器において溝１５９がストリップ形状のエミッター領域１５３の長手軸に沿って各エミッター領域１５３に形成される点が第２の比較例に係るＪＢＳ整流器とは異なる。第１の金属接触層５は、エミッター領域１５３に形成されたこれらの溝１５９に延在する。第７の比較例の残りの特徴は、第２の比較例のものと同一である。特に、図１５における第１のドリフト層セクション１５２Ａは、図３における第１のドリフト層セクション３２Ａに対応し、図１５における第２のドリフト層セクション１５２Ｂは、図３における第２のドリフト層セクション３２Ｂに対応する。この比較例において、エミッター特性が向上し得る。
第８の比較例に係るＪＢＳ整流器が図１６に示される。第６の比較例との多くの類似性に鑑み、以下では第６の比較例との違いのみについて記載する。第８の比較例に係るＪＢＳ整流器は、 第８の比較例に係るＪＢＳ整流器においてストリップ形状のエミッター領域１６３の長手軸に沿って各エミッター領域１６３に溝１６９が形成される点において第６の比較例に係るＪＢＳ整流器とは異なる。各エミッター領域１６３において、溝１６９は、第１の主側面４から第１のエミッターセクション１６３Ａを通って第２のエミッターセクション１６３Ｂに延在する。第１の金属接触層５は、第１のエミッターセクション１６３Ａおよび第２のエミッターセクション１６３Ｂに接触するように形成されたこれらの溝１６９に延在する。第８の比較例の残りの特徴は、第６の比較例のものと同一である。特に、図１６における第１のドリフト層セクション１６２Ａは、図１４における第１のドリフト層セクション１４２Ａに対応し、図１６における第２のドリフト層セクション１６２Ｂは、図１４における第２のドリフト層セクション１４２Ｂに対応する。上記の第７の比較例と同様に、第８の比較例において、エミッター特性が第６の比較例と比較して向上する。
なお、上記の実施形態の変更は添付の特許請求の範囲によって定義される本発明の概念から逸脱することなく行うことが可能であることは当業者にとって明らかである。
上記の実施形態および比較例において、エミッター領域の特定の表面を第１のドリフト層セクションを用いて覆うことが記載された。しかしながら、第１の金属接触層との接触を形成する表面以外のエミッター領域の表面の他の部分が第１のドリフト層セクションによって覆われ得る。例示的に、第１の金属接触層との接触を形成する表面を除く各エミッター領域の表面の表面積のうちの少なくとも５０％が、低度にドーピングされた第１のドリフト層セクションによって覆われる。
上記の実施形態および比較例において、第１および第２のドリフト層セクションの間の段階状の境界は、総ドーピング濃度の急勾配によって定義された。例示的な実施形態において、第１のドリフト層セクション２２Ａおよび第２のドリフト層セクション２２Ｂは、エピタキシーによって形成され、第１のドリフト層セクション２２Ａのピーク総ドーピング濃度からの段階状の移行は、成長条件の急な変化によって得られる。
上記の実施形態および比較例において、基板層、ドリフト層、およびエミッター領域は、すべてが炭化珪素で形成される。これは例示的な実施形態であるが、これらの層は、珪素などの他の半導体材料からも形成され得る。
上記の実施形態および比較例において、エミッター領域は、平行に配置されたストリップ形状の領域として記載された。しかしながら、エミッター領域は、他の形状を有し得て、二次元ハニカムパターンに配置されたエミッター領域の六角形などの他のパターン、または任意の他の二次元パターンに配置された任意の他のアイランド状の形状を形成し得る。また、エミッター領域は、互いに接続され、グリッドのパターンに配置され得る。
上記の実施形態および比較例は、特定の導電型で説明された。上記の実施形態における半導体層の導電型は入れ替えられ得て、ｐ型層であると記載されたすべての層はｎ型層となり得て、ｎ型層と記載されたすべての総はｐ型層となり得る。
なお、「含む（comprising）」の用語は、他の要素もしくはステップを排除するものではなく、不定冠詞「ａ」もしくは「ａｎ」は、複数を排除するものではない。また、異なる実施形態に関連付けて記載された要素は、組み合わされ得る。
１ 基板層、２ ドリフト層、３ エミッター領域、４ 第１の主側面、５ 第１の金属接触層、６ 第２の金属接触層、７ 第２の主側面、２２Ａ 第１のドリフト層セクション、２２Ｂ 第２のドリフト層セクション、３２Ａ 第１のドリフト層セクション、３２Ｂ 第２のドリフト層セクション、４２Ａ 第１のドリフト層セクション、４２Ｂ 第２のドリフト層セクション、１１２Ａ 第１のドリフト層セクション、１１２Ｂ 第２のドリフト層セクション、１１３ エミッター領域、１１３Ａ 第１のエミッターセクション、１１３Ｂ 第２のエミッターセクション、１２２Ａ 第１のドリフト層セクション、１２２Ｂ 第２のドリフト層セクション、１２３ エミッター領域、１２３Ａ 第１のエミッターセクション、１２３Ｂ 第２のエミッターセクション、１２８ 酸化物層、１３２Ａ 第１のドリフト層セクション、１３２Ｂ 第２のドリフト層セクション、１３３ エミッター領域、１３３Ａ 第１のエミッターセクション、１３３Ｂ 第２のエミッターセクション、１４２Ａ 第１のドリフト層セクション、１４２Ｂ 第２のドリフト層セクション、１４３ エミッター領域、１４３Ａ 第１のエミッターセクション、１４３Ｂ 第２のエミッターセクション、１５２Ａ 第１のドリフト層セクション、１５２Ｂ 第２のドリフト層セクション、１５３ エミッター領域、１５９ 溝、１６２Ａ 第１のドリフト層セクション、１６２Ｂ 第２のドリフト層セクション、１６３ エミッター領域、１６３Ａ 第１のエミッターセクション、１６３Ｂ 第２のエミッターセクション、１６９ 溝。

Claims (10)

  1. 接合バリヤショットキー整流器であって、
    第１の導電型を有する基板層（１）と、
    第１の導電型を有するドリフト層（１３２Ａ，１３２Ｂ）とを備え、前記ドリフト層（１３２Ａ，１３２Ｂ）は、前記基板層（１）上にあり、前記基板層（１）よりも低いピーク総ドーピング濃度を有し、接合バリヤショットキー整流器はさらに、
    前記接合バリヤショットキー整流器の第１の主側面（４）に隣接する前記ドリフト層（１３２Ａ，１３２Ｂ）内の複数のエミッター領域（１３３）を備え、各エミッター領域（１３３）は前記第１の導電型とは異なる第２の導電型を有し、接合バリヤショットキー整流器はさらに、
    前記接合バリヤショットキー整流器の前記第１の主側面（４）上のドリフト層（１３２Ａ，１３２Ｂ）とのショットキー接触および前記エミッター領域（１３３）の各々とのオーミック接触を形成する第１の金属接触層（５）と、
    前記第１の主側面（４）とは反対側の前記接合バリヤショットキー整流器の第２の主側面（７）上での基板層（１）とのオーミック接触を形成する第２の金属接触層（６）とを備え、
    前記ドリフト層（１３２Ａ，１３２Ｂ）は、第１のドリフト層セクション（１３２Ａ）と第２のドリフト層セクション（１３２Ｂ）とを含み、前記第１のドリフト層セクション（１３２Ａ）のピーク総ドーピング濃度は、前記第２のドリフト層セクション（１３２Ｂ）の最小総ドーピング濃度よりも少なくとも２倍低く、
    各エミッター領域（１３３）について、前記第１のドリフト層セクション（１３２Ａ）は、前記それぞれのエミッター領域と接触して前記第１のドリフト層セクションと前記それぞれのエミッター領域（１３３）との間にｐｎ接合を形成する層セクションを含み、前記第１のドリフト層セクション（１３２Ａ）と前記それぞれのエミッター領域（１３３）との間の界面に対して垂直な方向におけるこの層セクションの厚さは少なくとも０．１μｍであり、
    前記エミッター領域（１３３）の各々は、第１のエミッターセクション（１３３Ａ）と第２のエミッターセクション（１３３Ｂ）とを含み、前記第２のエミッター領域（１３３Ｂ）のピーク総ドーピング濃度は、前記第１のエミッターセクション（１３３Ａ）のピーク総ドーピング濃度よりも少なくとも２倍高く、
    各エミッター領域（１３３）において、前記第２のエミッターセクション（１３３Ｂ）は、前記第２のドリフト層セクション（１３２Ｂ）へ延在し、前記第１のエミッターセクション（１３３Ａ）は、前記第１のドリフト層セクション（１３２Ａ）によって前記第２のドリフト層セクション（１３２Ｂ）から分離される、接合バリヤショットキー整流器。
  2. 前記第１のドリフト層セクション（１３２Ａ）は、前記第１の金属接触層（５）との前記ショットキー接触を形成し、前記第１の金属接触層（５）を前記第２のドリフト層セクション（１３２Ｂ）から分離する、請求項１に記載の接合バリヤショットキー整流器。
  3. 前記第１の金属接触層（５）は、前記エミッター領域（１３３）の各々に形成された溝もしくは孔に延在する、請求項１または２に記載の接合バリヤショットキー整流器。
  4. 各エミッター領域（１３３）における前記第１のエミッターセクション（１３３Ａ）の横側面は、前記第２のエミッターセクション（１３３Ｂ）によって覆われる、請求項１から３のいずれか１項に記載の接合バリヤショットキー整流器。
  5. 各エミッター領域（１３３）において、前記第２のエミッターセクション（１３３Ｂ）は、前記第２のエミッターセクション（１３３Ｂ）上に形成された酸化物層によって前記第１の金属接触層（５）から分離される、請求項４に記載の接合バリヤショットキー整流器。
  6. 前記ドリフト層（１３２Ａ，１３２Ｂ）における前記総ドーピング濃度は、１×１０１７ｃｍ−３以下、または５×１０１６ｃｍ−３以下、または１×１０１６ｃｍ−３以下である、請求項１から５のいずれか１項に記載の接合バリヤショットキー整流器。
  7. 前記総ドーピング濃度は、前記第１のドリフト層セクション（１３２Ａ）と前記第２のドリフト層セクション（１３２Ｂ）とを接続する薄い領域において、少なくとも２０ｎｍａｘ（１）／μｍまたは少なくとも４０ｎｍａｘ（１）／μｍの急勾配で、前記第１のドリフト層セクション（１３２Ａ）における前記総ドーピング濃度から前記第２のドリフト層セクション（１３２Ｂ）における前記総ドーピング濃度へ増加し、ｎｍａｘ（１）は前記第１のドリフト層セクション（１３２Ａ）における前記ピークドーピング濃度である、請求項１から６のいずれか１項に記載の接合バリヤショットキー整流器。
  8. 前記第１の主側面（４）から前記接合バリヤショットキー整流器の前記第２の主側面（７）へ向けた方向における前記第１の金属接触層（５）との前記界面からの前記ドリフト層（１３２Ａ，１３２Ｂ）の深さは、５μｍと５００μｍとの間の範囲、５μｍと１００μｍとの間の範囲、または５μｍと４０μｍとの間の範囲にある、請求項１から７のいずれか１項に記載の接合バリヤショットキー整流器。
  9. 前記第１のドリフト層セクション（１３２Ａ）における前記ピーク総ドーピング濃度は、１×１０１６ｃｍ−３以下、５×１０１５ｃｍ−３以下、または１×１０１５ｃｍ−３以下である、請求項１から８のいずれか１項に記載の接合バリヤショットキー整流器。
  10. 前記第１のドリフト層セクション（１３２Ａ）および前記第２のドリフト層セクション（１３２Ｂ）における前記総ドーピング濃度はそれぞれ実質的に一定であり、前記第１のドリフト層セクション（１３２Ａ）と前記第２のドリフト層セクション（１３２Ｂ）との間の境界におけるドーピング濃度プロフィールは段階状である、請求項１から９のいずれか１項に記載の接合バリヤショットキー整流器。
JP2015249508A 2014-12-24 2015-12-22 接合バリヤショットキー整流器 Active JP6739166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14200282.3A EP3038162B1 (en) 2014-12-24 2014-12-24 Junction barrier Schottky rectifier
EP14200282.3 2014-12-24

Publications (2)

Publication Number Publication Date
JP2016122842A true JP2016122842A (ja) 2016-07-07
JP6739166B2 JP6739166B2 (ja) 2020-08-12

Family

ID=52232014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015249508A Active JP6739166B2 (ja) 2014-12-24 2015-12-22 接合バリヤショットキー整流器

Country Status (5)

Country Link
US (1) US9659927B2 (ja)
EP (1) EP3038162B1 (ja)
JP (1) JP6739166B2 (ja)
KR (1) KR102372117B1 (ja)
CN (1) CN105742339B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127324A (ko) * 2018-05-04 2019-11-13 현대자동차주식회사 반도체 소자 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490017B2 (ja) 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
CN106783964A (zh) * 2017-01-24 2017-05-31 深圳基本半导体有限公司 一种宽禁带半导体器件及其制作方法
CN107591455B (zh) * 2017-09-05 2020-02-18 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN107887450B (zh) * 2017-12-15 2024-07-09 泰科天润半导体科技（北京）有限公司 一种提高峰值电流的肖特基二极管的结构及制备方法
CN109192789B (zh) * 2018-08-29 2023-07-14 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
CN108899372A (zh) * 2018-08-29 2018-11-27 无锡新洁能股份有限公司 一种高浪涌电流能力碳化硅二极管及其制作方法
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
CN111799336B (zh) * 2020-07-27 2021-09-24 西安电子科技大学 一种SiC MPS二极管器件及其制备方法
CN112242449B (zh) * 2020-10-19 2023-04-18 重庆邮电大学 一种基于SiC衬底沟槽型MPS二极管元胞结构
CN114300529A (zh) * 2021-12-31 2022-04-08 清纯半导体(上海)有限公司 一种半导体结构及其制备方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件
CN116344592B (zh) * 2023-05-29 2023-08-08 通威微电子有限公司 一种二极管器件及其制作方法
CN116487445B (zh) * 2023-06-19 2023-09-29 西安电子科技大学 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN117747675A (zh) * 2024-02-20 2024-03-22 北京怀柔实验室 肖特基二极管及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3099557B2 (ja) * 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
ATE288623T1 (de) * 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
US6462393B2 (en) * 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR100598348B1 (ko) * 2004-12-24 2006-07-06 매그나칩 반도체 유한회사 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법
JP4764003B2 (ja) * 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2011233614A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5757103B2 (ja) * 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
CN102263139A (zh) * 2011-05-24 2011-11-30 哈尔滨工程大学 一种改进的混合整流二极管结构
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
JP5755722B2 (ja) * 2013-12-27 2015-07-29 株式会社日立製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127324A (ko) * 2018-05-04 2019-11-13 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR102372117B1 (ko) 2022-03-07
EP3038162B1 (en) 2019-09-04
US9659927B2 (en) 2017-05-23
KR20160078268A (ko) 2016-07-04
JP6739166B2 (ja) 2020-08-12
CN105742339B (zh) 2020-06-30
CN105742339A (zh) 2016-07-06
EP3038162A1 (en) 2016-06-29
US20160190126A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
JP6739166B2 (ja) 接合バリヤショットキー整流器
CN103633150B (zh) 具有电流浪涌能力的结势垒肖特基二极管
KR101668215B1 (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
CN103443907B (zh) 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法
JP4104170B2 (ja) ショットキー障壁整流器およびその製造方法
CN102754213B (zh) 半导体装置
US8643091B2 (en) Semiconductor device
US9768248B2 (en) Semiconductor device having diode characteristic
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US20160027866A1 (en) Semiconductor device
CN103579300A (zh) 半导体设备及其制造方法
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
EP3154091A1 (en) Reverse-conducting semiconductor device
US20120267748A1 (en) Semiconductor device including schottky barrier junction and pn junction
JP7388027B2 (ja) 炭化珪素半導体装置
US11749758B1 (en) Silicon carbide junction barrier schottky diode with wave-shaped regions
US20240105858A1 (en) Silicon carbide semiconductor device
JP2015039023A (ja) 半導体装置
CN103840015A (zh) 超级结肖特基二极管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250