[go: up one dir, main page]

CN105742339B - 结势垒肖特基整流器 - Google Patents

结势垒肖特基整流器 Download PDF

Info

Publication number
CN105742339B
CN105742339B CN201510983013.XA CN201510983013A CN105742339B CN 105742339 B CN105742339 B CN 105742339B CN 201510983013 A CN201510983013 A CN 201510983013A CN 105742339 B CN105742339 B CN 105742339B
Authority
CN
China
Prior art keywords
drift layer
emitter
doping concentration
section
emitter region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510983013.XA
Other languages
English (en)
Other versions
CN105742339A (zh
Inventor
F.鲍尔
A.米海拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
ABB Grid Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Grid Switzerland AG filed Critical ABB Grid Switzerland AG
Publication of CN105742339A publication Critical patent/CN105742339A/zh
Application granted granted Critical
Publication of CN105742339B publication Critical patent/CN105742339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

在本发明的结势垒肖特基整流器中，漂移层包括第一漂移层区段和第二漂移层区段，其中第一漂移层区段的峰值净掺杂浓度为第二漂移层区段的最小净掺杂浓度的至多1/2。对于各个发射极区域，第一漂移层区段包括层区段，其接触相应的发射极区域，以在第一漂移层区段和相应的发射极区域之间形成pn结，其中这个层区段在垂直于第一漂移层区段和相应的发射极区域之间的界面的方向上的厚度为至少0.1µm。本发明的JBS整流器在较低正向偏压下具有从单极到双极传导模式的过渡，因为静电力降低，这在正向偏压状况下本来会损害电子朝向发射极区域的运送。同时两个区段漂移层可最大程度地减小在普通JBS整流器中出现的骤回崩溃现象。

Description

结势垒肖特基整流器
技术领域
本发明涉及根据权利要求1的前序部分的结势垒肖特基(Schottky)(JBS)整流器。
背景技术
从US 2006/022292 A1了解到结势垒肖特基(JBS)二极管，它具有衬底和两个或更多个外延层，至少包括略微掺杂的N型顶部薄外延层和N型外延层，最顶上的外延层设置在N型外延层上。多个外延层支持二极管的闭塞电压，并且多个外延层中的各个支持大部分闭塞电压。优化至少两个顶部外延层的厚度和搀杂剂浓度会降低电容和开关损耗，同时保持对正向电压和导通电阻的影响低。
从US 2009/160008 A1了解到半导体装置和制造半导体装置的方法，该半导体装置包括n型半导体衬底和形成于半导体衬底的上面上的上电极。p型半导体区域沿至少一个平行于衬底平面的方向重复地在半导体衬底中形成，以便在半导体衬底的上面上暴露。上电极包括：金属电极部分；以及由半导体材料制成的半导体电极部分，其带间隙比半导体衬底的带间隙更窄。半导体电极部分设置在暴露于半导体衬底的上面上的各个p型半导体区域上。金属电极部分与暴露于半导体衬底的上面上的n型半导体区域处于肖特基接触，并且与半导体电极部分处于欧姆接触。
从JP H07 2265521 A了解到具有两区段发射极区域的结势垒肖特基(JBS)二极管。发射极区域的两个区段具有不同的掺杂浓度。
结势垒肖特基(JBS)整流器是混合功率装置，它将肖特基和PIN二极管结构结合在一个装置中，从而利用两种结构的优点。它的通态电阻低且闭塞能力高。基于碳化硅(SiC)的JBS整流器是替代基于硅(Si)的PIN二极管的候选物，以获得高闭塞电压。SiC材料属性允许装置具有比Si更高的电压定额和更高的运行温度。
在图1中显示基于SiC的普通JBS整流器。它包括由高度掺杂的n型碳化硅制成的衬底层1。低度掺杂的n型碳化硅层是装置的漂移层2，低度掺杂的n型碳化硅层形成于衬底层1上。在JBS整流器的与衬底层1的相反的第一主侧4上的漂移层的表面附近形成多个p型发射极区域3。JBS整流器的第一主侧4是装置的阳极侧，第一主侧4由第一金属接触层5覆盖，第一金属接触层5在第一金属接触层5接触n型漂移层2的地方形成肖特基势垒，并且在第一金属接触层5接触p型发射极区域3的地方与p型发射极区域3形成欧姆接触。典型地，漂移层2在用作衬底层1的高度掺杂的n型SiC衬底晶片上在外延生长。
取决于阳极和阴极之间的电压的极性，肖特基接触闭塞电流，或者允许大部分载体(n型掺杂半导体材料中的电子)通过。这两种模式对应于JBS整流器在正常运行状况下的闭塞运行和通态运行。
JBS整流器的闭塞能力主要由n型掺杂漂移层的厚度和掺杂密度提供。但是，由于肖特基接触的发生，象力在高闭塞电压处的电场水平升高时降低会使电子的势垒收缩。没有p型掺杂区域的纯肖特基势垒二极管将倾向于提高高反向偏压下的泄漏电流的水平。较多数量的载体在碰撞电离期间将需要加强配对生成。因此，纯肖特基势垒二极管展现较高的泄漏电流和低击穿电压。在JBS整流器中，p型发射极区域帮助改进此情形。在反向偏压下，在p型发射极区域3和n型漂移层2之间的pn结上以与在PIN二极管中相同的方式形成耗尽层。p型掺杂发射极区域3周围的单独的耗尽区最终可彼此相连，并且在肖特基接触下方的两个相邻发射极区域3之间封闭。照这样，肖特基接触有效地得到保护免受高电场峰值的影响。因此肖特基接触与p型掺杂发射极区域3的结合将减少泄漏电流，以及允许达到比纯肖特基势垒二极管高得多的击穿电压。
考虑到单极功率装置的通态电压降大，对于JBS整流器来说最重要的要求是它们可恰当地应付浪涌电流状况。在这种失效模式运行中，JBS整流器中的正向电流密度可一直提高到1000 A/cm2至2000 A/cm2(是正常运行中的通态电流密度的大约10倍至20倍)。由于产生的功率损失过大，所以肖特基二极管无法在不失效的情况下单独应付这个水平。在这时， 当正向偏压超过大约3V至4V时，JBS整流器中的PIN二极管区段开始传导。双极方式包括产生由电子和孔组成的载体等离子体。JBS整流器中的PIN二极管部分帮助安全地应付浪涌电流情形，而不超过装置的热极限。实现此目标会对JBS阳极表面处的p型掺杂发射极区域3施加额外的不同要求。可用较狭窄的p型掺杂发射极区域3来实现控制肖特基接触处的表面电场，以提高击穿电压，而超过几微米的分离则将损害击穿电压。应付浪涌电流情形的要求需要p型掺杂发射极区域3的强烈的双极发射极动作。满足此要求最简单的办法是宽且高度p型掺杂的发射极区域3。不幸的是，这种宽发射极区域3会减小肖特基接触可用的阳极区域，并且因而导致通态电阻较高。
在图5至10中显示不同的JBS整流器的电流电压特性。被称为“传统漂移层”的曲线是上面论述的普通JBS整流器的正向电流电压特性，其中在p型发射极区域3中有不同的掺杂浓度，以及在发射极区域3中有不同的宽度。在图5中，发射极区域的宽度为6 µm，并且发射极区域的掺杂浓度为2×1018 cm-3。在图6中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1018 cm-3。在图7中，发射极区域的宽度为6 µm，并且发射极区域中的掺杂浓度为2×1019 cm-3。在图8中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1019 cm-3。在图9中，发射极区域的宽度为6 µm，并且发射极区域中的掺杂浓度为2×1020 cm-3。在图10中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1020 cm-3。
如可从图5至10中看到的那样，所有普通JBS整流器显示在低正向电流下具有正差异(differential)电阻的区域，其中电流主要传送通过肖特基势垒二极管部分(单极传导模式)。在较高的正向电流下，电流主要传送通过PIN二极管部分(双极传导模式)。在从单极传导模式到双极传导模式的过渡中，电流电压特性展现具有负差异电阻的区域。对于狭窄的短接式p发射极，例如对于发射极短接式绝缘门双极晶体管(IGBT)，这个过渡被称为在装置开启期间的骤回崩溃(snap back)现象。
为了提高JBS整流器在浪涌电流状况下的寿命和稳固性，无骤回崩溃现象或骤回崩溃现象最小，以及在正向偏压下从单极传导模式过渡到双极传导模式尽可能低将是优选的。
发明内容
考虑到以上，本发明的目标是提供一种应付浪涌电流的能力得到提高的JBS整流器。特别地，本发明的目标是提供没有骤回崩溃现象或骤回崩溃现象最小且在正向偏压下具有从单极到双极传导模式的过渡的JBS整流器。
该目标由根据权利要求1的JBS整流器实现。在从属权利要求中详细说明本发明的另外的发展。
在根据权利要求1的结势垒肖特基整流器中，使用具有第一和第二漂移层区段的漂移层，其中，第一漂移层区段的峰值净掺杂浓度为第二漂移层区段的最小净掺杂浓度的至多1/2，以及其中，第一漂移层区段与发射极区域中的每一个接触，使得在较低的正向偏压下从单极传导模式过渡到双极传导模式，因为静电力降低，这本来会损害电子在正向偏压状况下传送向发射极区域。同时，两个区段漂移层可最大程度地减少JBS整流器中的骤回崩溃现象。
在示例性实施例中，第一漂移层区段与金属接触层形成肖特基接触，并且使第一金属接触层与第二漂移层区段分开。在这个示例性实施例中，针对给定的反向偏压，漂移层和发射极区域之间的pn结的耗尽区的宽度在肖特基接触附近的区域中增大。因此，肖特基接触可有效地受到保护免受高电场峰值的影响。这允许减少泄漏电流。
在示例性实施例中，第一金属接触层延伸到形成于发射极区域中的每一个中的凹槽或孔中。在这个示例性实施例中，发射极特性得到改进。
在根据权利要求1的装置中，发射极区域中的每一个都包括第一发射极区段和第二发射极区段，其中，第二发射极区域的峰值净掺杂浓度为第一发射极区段的峰值净掺杂浓度的至少两倍。由于这种构造，可改进闭塞特性，而不损害通态特性。特别地，击穿电压可提高且泄漏电流可减少。可在其中各个发射极区域中的第一发射极区段的侧向侧被第二发射极区段覆盖的构造中获得最佳闭塞特性能。在各个发射极区域中，第二发射极区段与第一金属接触层可被形成于第二发射极区段上的氧化物层分开，以改进发射极边缘区域处的发射极喷射效率。
在根据权利要求1的装置中，在各个发射极区域中，第二发射极区段延伸到第二漂移层区段，而第一发射极区段与第二漂移层区段则被第一漂移层区段分开。由于权利要求1的构造，肖特基接触特别有效地受到保护免受高电场峰值的影响。
附图说明
将参照附图在下面详细说明本发明的详细实施例，其中：
图1显示普通结势垒肖特基(JBS)整流器的局部横截面图；
图2显示根据第一比较示例的JBS整流器的局部横截面图；
图3显示根据第二比较示例的JBS整流器的局部横截面图；
图4显示根据第三比较示例的JBS整流器的局部横截面图；
图5显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为6 µm，并且发射极区域中的掺杂浓度为2×1018 cm-3；
图6显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1018 cm-3；
图7显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为6 µm，并且发射极区域中的掺杂浓度为2×1019 cm-3；
图8显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1019 cm-3；
图9显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为6 µm，并且发射极区域中的掺杂浓度为2×1020 cm-3；
图10显示根据第一比较示例的JBS整流器、根据第二比较示例的JBS整流器和图1中显示的普通JBS整流器的电流电压特性，其中，发射极区域的宽度为14 µm，并且发射极区域中的掺杂浓度为2×1020 cm-3；
图11显示根据第四比较示例的JBS整流器的局部横截面图；
图12显示根据第五比较示例的JBS整流器的局部横截面图；
图13显示根据本发明的实施例的JBS整流器的局部横截面图；
图14显示根据第六比较示例的JBS整流器的局部横截面图；
图15显示根据第七比较示例的JBS整流器的局部横截面图；以及
图16显示根据第八比较示例的JBS整流器的局部横截面图。
图中使用的参考符号和它们的含义在部件列表中有概述。大体上，相似元件在说明书中具有相同参考符号。所描述的实施例的意思是示例，而且不应限制本发明的范围。
部件列表
1衬底层
2漂移层
3发射极区域
4第一主侧
5第一金属接触层
6第二金属接触层
7第二主侧
22A第一漂移层区段
22B第二漂移层区段
32A第一漂移层区段
32B第二漂移层区段
42A第一漂移层区段
42B第二漂移层区段
112A第一漂移层区段
112B第二漂移层区段
113发射极区域
113A第一发射极区段
113B第二发射极区段
122A第一漂移层区段
122B第二漂移层区段
123发射极区域
123A第一发射极区段
123B第二发射极区段
128氧化物层
132A第一漂移层区段
132B第二漂移层区段
133发射极区域
133A第一发射极区段
133B第二发射极区段
142A第一漂移层区段
142B第二漂移层区段
143发射极区域
143A第一发射极区段
143B第二发射极区段
152A第一漂移层区段
152B第二漂移层区段
153发射极区域
159凹槽
162A第一漂移层区段
162B第二漂移层区段
163发射极区域
163A第一发射极区段
163B第二发射极区段
169凹槽。
具体实施方式
在下面描述第一至第八比较示例和本发明的实施例。比较示例本身不落在权利要求的范围内，而是起较好地理解本发明的作用。
在图2中显示根据第一比较示例的JBS整流器。它包括由高度掺杂的n型碳化硅制成的衬底层1。低度掺杂的n型碳化硅层是装置的漂移层，它形成于衬底层1上。漂移层包括第一漂移层区段22A和第二漂移层区段22B。衬底层的净掺杂浓度高于漂移层的净掺杂浓度，以允许在衬底层上形成欧姆接触。漂移层的净掺杂浓度示例性地范围为1.0×1012 cm-3至1.0×1017 cm-3，示例性地范围为1.0×1013 cm-3至1.0×1016 cm-3，或者示例性地范围为1.0×1014 cm-3至1.0×1016 cm-3。第一漂移层区段22A中的峰值净掺杂浓度nmax(1)示例性地为1×1016 cm-3或更低，示例性地为5×1015 cm-3或更低，或者示例性地为1×1015 cm-3或更低。
峰值净掺杂浓度nmax(1)，即，第一漂移层区段22A的最大掺杂浓度为第二漂移层区段22B的最小净掺杂浓度nmin(2)的至多1/2，示例性地至多1/3，示例性地至多1/4。示例性地，在第二漂移层区段22B中的掺杂浓度是基本恒定的。在与平均掺杂浓度有高达10%的变化的情况下，仍然认为掺杂分布是恒定的。在第一漂移层区段22A和第二漂移层区段22B之间的边界处，净掺杂浓度具有阶梯状分布，以从度第一漂移层区段22A中的净掺杂浓度增大到第二漂移层区段22B中的净掺杂浓。如果净掺杂浓度在连接第一漂移层区段22A和第二漂移层区段22B的薄过渡区域中，从第一漂移层区段22A中的净掺杂浓度增大到第二漂移层区段22B中的净掺杂浓度，则认为净掺杂浓度的分布是阶梯状的，其中陡峭梯度dn/dx为至少20×nmax(1)/µm，示例性地为至少40×nmax(1)/µm。
在漂移层22A、22B的表面附近，在JBS整流器的与衬底层1相反的第一主侧4上形成多个p型发射极区域3。各个p型发射极区域3形成为条带。在此说明书中，条带应理解为层，它在一个方向(它们的纵向方向)上比在其它方向上具有更长的延伸，因为它具有两个长边，两个长边典型地布置成彼此平行。在图2中可看到垂直于彼此相邻的三个条带形发射极区域3的纵向轴线的横截面。仅部分地显示在图2的最右边的发射极区域3。条带形发射极区域布置成使得它们的纵向轴线彼此平行。各个条带形发射极区域3在平行于第一主侧且垂直于发射极区域3的纵向轴线的侧向方向上的宽度示例性地范围为0.1 µm至100 µm，示例性地范围为0.1 µm至20 µm，或者示例性地范围为0.1 µm至10 µm。相邻发射极区域3之间的距离示例性地范围为1 µm至50 µm，示例性地范围为1 µm至20 µm，或者示例性地范围为1 µm至10 µm。示例性地，p型发射极区域3的峰值净掺杂浓度的范围为1×1016 cm-3至11021 cm-3，示例性地范围为1×1017 cm-3至5×1020 cm-3，或者示例性地范围为5×1017 cm-3至1×1020 cm-3。
JBS整流器的第一主侧4是装置的阳极侧，它被第一金属接触层5覆盖，第一金属接触层5在第一金属接触层5接触n型漂移层22A、22B的地方形成肖特基势垒，并且第一金属接触层5在第一金属接触层5接触p型发射极区域3的地方与p型发射极区域3形成欧姆接触。第二漂移层22B区段可在用作衬底层1的高度掺杂的n型SiC衬底晶片上在外延生长。
在第一比较示例中，发射极区域3被第一漂移层区段22A包围，使得除了与第一金属接触层5接触的侧部之外，发射极区域3的所有侧部都被第一漂移层区段22A覆盖。换句话说，第二漂移层区段22B与发射极区域3被第一漂移层区段22A分开。对于各个发射极区域3，第一漂移层区段22A包括与相应的发射极区域接触的层区段，以在第一漂移层区段22A和相应的发射极区域3之间形成pn结，其中，这个层区段在垂直于第一漂移层区段22A和相应的发射极区域3之间的界面的方向上的厚度为至少0.1 µm。这表示各个发射极区域3由成层的第一漂移层区段22A覆盖，该层的厚度为至少0.1 µm，示例性地至少为0.2 µm或者示例性地至少为0.5 µm。
在从JBS整流器的第一主侧4到与第一主侧4相反的第二主侧7的方向上的漂移层厚度示例性地范围为5 µm至500 µm，示例性地范围为5 µm至100 µm，或者示例性地范围为5µm至40 µm。发射极区域3的深度(发射极区域3从与第一金属接触层5的界面沿从第一主侧4朝向第二主侧7的方向延伸该深度)示例性地范围为0.1 µm至20 µm，示例性地范围为0.1 µm至3 µm，或者示例性地范围为0.1 µm至1 µm。
在所有比较示例和本发明的实施例中，发射极区域3的深度小于漂移层22A、22B的厚度。这表示发射极区域与衬底层1始终至少被第二漂移层区段22B分开。
在JBS整流器的与第一主侧4相反的第二主侧7上，第二金属接触层6形成于衬底层1上，以与衬底层1形成欧姆接触。
在图3中显示根据第二比较示例的JBS整流器。鉴于与第一比较示例有许多相似性，仅在下面描述与第一比较示例的区别。虽然在上面描述的第一比较示例中，第一漂移层区段22A的包围发射极区段3的部分彼此不相连，但第二比较示例中的第一漂移层区段32A形成连续层，连续使第二漂移层区段32B与第一金属接触层5分开。这表示在第二比较示例中，仅在第一漂移层区段32A和第一金属接触层5之间形成肖特基接触，而不是在第二漂移层区段32B和第一金属接触层5之间形成。在这个第二比较示例中，对于给定反向偏压，在漂移层和发射极区域之间的pn结的耗尽区的宽度在肖特基接触附近的区域中增加，因为此区域中的净掺杂浓度较低。因此，肖特基接触可较有效地受到保护免受高电场峰值的影响。这允许减少泄漏电流。
在图5至10中显示处于正向偏压状况的根据第一和第二比较示例的不同的JBS整流器以及上面描述的普通JBS整流器的电流电压特性。在这些图中，用语“传统的漂移层”与上面关于图1描述的普通JBS整流器有关，它具有漂移层，其净掺杂浓度是恒定的。用语“受补偿p发射极”与根据第一比较示例的JBS整流器有关，而用语“二区段漂移层”则与根据第二比较示例的JBS整流器有关。在图5和6中显示具有峰值净掺杂浓度为2×1018 cm-3的发射极区域3的JBS整流器的电流电压特性。在图7和8中显示具有2×1019 cm-3的峰值净掺杂浓度的JBS整流器的电流电压特性，并且在图9和10中显示具有2×1020 cm-3的峰值净掺杂浓度的JBS整流器的电流电压特性。图5、7和9显示具有宽度为6 µm的发射极区域的JBS整流器的电流电压特性，并且图6、8和10显示具有宽度为14 µm的发射极区域的JBS整流器的电流电压特性。
如可从图5至10中看到的那样，电流电压特性显示在从单极传导模式过渡到双极传导模式时的差异电阻的变化。特别地，在图5至10中被称为“传统的漂移层”的普通JBS整流器展现了从单极传导模式过渡到双极传导模式时具有负差异电阻的显著骤回崩溃现象。根据第一比较示例的被称为“受补偿p发射极”的JBS整流器和根据第二比较示例的被称为“二区段漂移层”的JBS整流器不显示具有负差异电阻的骤回崩溃现象，或者至少显示比普通JBS整流器弱得多的骤回崩溃现象。此外，可观察到从单极传导模式过渡到双极传导模式时的正向偏压对于根据第一和第二比较示例的JBS整流器来说比普通JBS整流器更低。因此，根据第一和第二比较示例的JBS整流器更有能力应付浪涌电流情形，因为浪涌电流运行期间的功率损失对于普通JBS整流器来说最高，这在图5至10中是显而易见的。进一步观察到较高度掺杂的p区域(图9和10)易于产生比具有较弱的p发射极(图5和6)的JBS整流器更强烈的骤回崩溃特性。关于JBS整流器在浪涌电流状况下的耐久性，提供最小的电流骤回崩溃或没有电流骤回崩溃，以及允许在正向偏压尽可能低的情况下过渡到双极传导模式的那些几何构造将是优选的。根据第一和第二比较示例的JBS整流器可达到此目标，适度地对发射极区域进行弱掺杂。
在图4中显示根据第三比较示例的JBS整流器。鉴于与第一比较示例有许多相似性，还是仅在下面描述与第一比较示例的区别。与第一比较示例相反，第一漂移层区段42A仅直接接触且覆盖与JBS整流器的第一主侧4相反的发射极区域3的下侧。发射极区域的侧向侧直接接触第二漂移层区域42B且被它覆盖。在此说明书中，用语“侧向”指的是侧向方向(平行于第一主侧4的方向)上的点。
在图11中显示根据第四比较示例的JBS整流器。鉴于与第二比较示例有许多相似性，仅在下面描述与第二比较示例的区别。根据第四比较示例的JBS整流器与根据第二比较示例的JBS整流器的不同在于，各个p型发射极区域113包括第一发射极区段113A和第二发射极区段113B，其中，第二发射极区域113B的峰值净掺杂浓度为第一发射极区段113A的峰值净掺杂浓度的至少两倍。确定第一发射极区段113A和第二发射极区段113B之间的边界，因为在边界处的净掺杂浓度在第一发射极区段113A的峰值净掺杂浓度和第二发射极区段113B的峰值净掺杂浓度之间的中间。第二发射极区段的峰值净掺杂浓度示例性地范围为1×1017 cm-3至1×1021 cm-3，示例性地范围为1×1018 cm-3至1×1021 cm-3，或者示例性地范围为1×1019 cm-3至1×1021 cm-3。第二发射极区段113B在垂直于条带形发射极区域113的纵向轴线的侧向方向上的宽度示例性地范围为0.1 µm至10 µm，示例性地范围为0.1 µm至3 µm，或者示例性地范围为0.1 µm至1 µm。
在第四比较示例中，在各个发射极区域113中的第一发射极区段113A的侧向侧被第二发射极区段113B覆盖。示例性地，第二发射极区段113B与第一发射极区段113A延伸相同的深度。示例性地，所有发射极区段113的第一发射极区段113A和第二发射极区段113B也都延伸相同的深度。第二发射极区段113的深度示例性地范围为0.1 µm至20 µm，示例性地范围为0.1 µm至3 µm，或者示例性地范围为0.1 µm至1 µm。第一漂移层区段112A接触第一发射极区段113A和第二发射极区段113B两者，而第二漂移层区段112B与发射极区域113则被第一漂移层区段112A分开。关于根据第四比较示例的JBS整流器，闭塞特性可得到改进，而不损害通态特性，包括浪涌电流方式。特别地，击穿电压可提高，并且泄漏电流可减少。
在图12中显示根据第五比较示例的JBS整流器。鉴于与第四比较示例有许多相似性，仅在下面描述与第四比较示例的区别。第五比较示例与第四比较示例的区别仅在于，第二发射极区段123B被氧化物层128覆盖，以使得第二发射极区段123B与第一金属接触层5被氧化物层128分开。第一发射极区段123A未被氧化物层128覆盖，并且接触第一金属接触层5。第五比较示例的其余特征与第四比较示例相同。特别地，图12中的第一漂移层区段122A对应于图11中的第一漂移层区段112A，并且图12中的第二漂移层区段122B对应于图11中的第二漂移层区段112B。
在图13中显示本发明的JBS整流器的实施例。鉴于与第四比较示例有许多相似性，仅在下面描述与第四比较示例的区别。根据实施例的JBS整流器与根据第四比较示例的JBS整流器的不同仅在于，发射极区域133的第二发射极区段133B延伸到第二漂移层区段132B，而第一发射极区段133A与第二漂移层区段132B则被第一漂移层区段132A分开。在这个实施例中，在反向偏压状况下，肖特基接触特别有效地得到保护免受高电场峰值的影响。
在图14中显示根据第六比较示例的JBS整流器。鉴于与本发明的实施例有许多相似性，仅在下面描述与图13中显示的实施例的区别。在根据第六比较示例的JBS整流器中，仅各个发射极区域143的第二发射极区段143B接触第一金属接触层，而第一发射极区段143A则从第二发射极区段143B的下侧延伸到第二漂移层区段142B，该下侧是第二发射极区段143B的朝向第二主侧7的侧部。第二发射极区段143B与第二漂移层区段142B被第一漂移层区段142A分开。这个比较示例可获得较低的通态电阻，因为发射极区域143所需的面积较小。
在图15中显示根据第七比较示例的JBS整流器。鉴于与第二比较示例有许多相似性，仅在下面描述与第二比较示例的区别。根据第七比较示例的JBS整流器与根据第二比较示例的JBS整流器的不同在于，在根据第七比较示例的JBS整流器中，在各个发射极区域153中沿着条带形发射极区域153的纵向轴线形成凹槽159。第一金属接触层5延伸到形成于发射极区域153中的这些凹槽159中。第七比较示例的其余特征与第二比较示例相同。特别地，图15中的第一漂移层区段152A对应于图3中的第一漂移层区段32A，并且图15中的第二漂移层区段152B对应于图3中的第二漂移层区段32B。在这个比较示例中，发射极特性可得到改进。
在图16中显示根据第八比较示例的JBS整流器。鉴于与第六比较示例有许多相似性，仅在下面描述与第六比较示例的区别。根据第八比较示例的JBS整流器与根据第六比较示例的JBS整流器的不同在于，在根据第八比较示例的JBS整流器中，在各个发射极区域163中沿着条带形发射极区域163的纵向轴线形成凹槽169。在各个发射极区域163中，凹槽169从第一主侧4延伸通过第一发射极区段163A到达第二发射极区段163B。第一金属接触层5延伸到形成为接触第一发射极区段163A和第二发射极区段163B的这些凹槽169中。第八比较示例的其余特征与第六比较示例相同。特别地，图16中的第一漂移层区段162A对应于图14中的第一漂移层区段142A，并且图16中的第二漂移层区段162B对应于图14中的第二漂移层区段142B。如上面描述的第七比较示例中一样，在第八比较示例中，发射极特性与第六比较示例相比可得到改进。
对本领域技术人员显而易见的将是，修改上面描述的实施例是可行的，而不偏离由所附权利要求限定的本发明的思想。
在上面描述的实施例和比较示例中，描述了用第一漂移层区段覆盖发射极区域的特定表面。但是，发射极区域的表面(除了与第一金属接触层形成接触的表面)的其它部分可由第一漂移层区段覆盖。示例性地，各个发射极区域表面(除了与第一金属接触层形成接触的表面)的至少50%的表面区域由较低度掺杂的第一漂移层区段覆盖。
在上面描述的实施例和比较示例中，第一和第二漂移层区段之间的阶梯状边界由陡峭梯度的净掺杂浓度限定。在示例性实施例中，第一漂移层区段22A和第二漂移层区段22B由外延形成，并且从第一漂移层区段22A的峰值净掺杂浓度的阶梯状过渡是由生产状况的突然改变实现的过渡。
在上面描述的实施例和比较示例中，衬底层、漂移层和发射极区域全部都由碳化硅形成。但在这个示例性实施例中，这些层也可由其它半导体材料形成，诸如硅。
在上面描述的实施例和比较示例中，将发射极区域描述成平行布置的条带形区域。但是发射极区域也可具有其它形状，以及形成其它型式，诸如布置成二维蜂巢型式的六边形发射极区域或布置成任何其它二维型式的任何其它岛状。发射极区域还可连接相连，以及布置成网格型式。
以特定导电性类型来详细说明了以上实施例和比较示例。可转换上面描述的实施例中的半导体层的导电性类型，使得被描述成p型层的所有层将是n型层，并且被描述成n型层的所有层将是p型层。
应当注意，用语“包括”不排除其它元件或步骤，而且不定冠词“一”或“该”不排除复数。关于不同的实施例所描述的元件也可组合起来。

Claims (13)

1.一种结势垒肖特基整流器，包括：
衬底层(1)，其具有第一导电性类型；
漂移层(132A，132B)，其具有所述第一导电性类型，其中所述漂移层(132A，132B)在所述衬底层(1)上且比所述衬底层(1)具有更低峰值净掺杂浓度；
多个发射极区域(133)，其在所述漂移层(132A，132B)中临近所述结势垒肖特基整流器的第一主侧(4)，各个发射极区域(133)具有不同于所述第一导电性类型的第二导电性类型；
第一金属接触层(5)，其与所述漂移层(132A，132B)形成肖特基接触，并且在所述结势垒肖特基整流器的所述第一主侧(4)上与所述发射极区域(133)中的各个形成欧姆接触；以及
第二金属接触层(6)，其在所述结势垒肖特基整流器的与所述第一主侧(4)相反的第二主侧(7)上与所述衬底层(1)形成欧姆接触，
其中所述漂移层(132A，132B)包括第一漂移层区段(132A)和第二漂移层区段(132B)，其中所述第一漂移层区段(132A)的峰值净掺杂浓度为第二漂移层区段(132B)的最小净掺杂浓度的至多1/2，以及
对于各个发射极区域(133)，所述第一漂移层区段(132A)包括层区段，其接触相应的发射极区域，以在所述第一漂移层区段和相应的发射极区域(133)之间形成pn结，其中这个层区段在垂直于所述第一漂移层区段(132A)和相应的发射极区域(133)之间的界面的方向上的厚度为至少0.1 µm，
其特征在于
所述发射极区域(133)中的各个包括第一发射极区段(133A)和第二发射极区段(133B)，其中所述第二发射极区域(133B)的峰值净掺杂浓度为所述第一发射极区段(133A)的峰值净掺杂浓度的至少两倍，以及
在各个发射极区域(133)中，所述第二发射极区段(133B)延伸到所述第二漂移层区段(132B)，而所述第一发射极区段(133A)通过所述第一漂移层区段(132A)与所述第二漂移层区段(132B)分开；
其中，所述第一漂移层区段(132A)与所述第一金属接触层(5)形成所述肖特基接触且分开所述第一金属接触层(5)与所述第二漂移层区段(132B)；并且
其中，在各个发射极区域(133)中的所述第一发射极区段(133A)的侧向侧被所述第二发射极区段(133B)覆盖。
2.根据权利要求1所述的结势垒肖特基整流器，其特征在于，所述漂移层(132A，132B)中的净掺杂浓度为1×1017 cm-3或更少。
3.根据权利要求2所述的结势垒肖特基整流器，其特征在于，所述漂移层(132A，132B)中的净掺杂浓度为5×1016 cm-3或更少。
4.根据权利要求3所述的结势垒肖特基整流器，其特征在于，所述漂移层(132A，132B)中的净掺杂浓度为1×1016 cm-3或更少。
5.根据权利要求1所述的结势垒肖特基整流器，其特征在于，所述净掺杂浓度在连接所述第一漂移层区段(132A)和所述第二漂移层区段(132B)的薄过渡区域中，从所述第一漂移层区段(132A)中的净掺杂浓度提高到所述第二漂移层区段(132B)中的净掺杂浓度，具有至少20×nmax(1)/ µm的陡峭梯度，其中nmax(1)是所述第一漂移层区段(132A)中的峰值掺杂浓度。
6.根据权利要求5所述的结势垒肖特基整流器，其特征在于，所述陡峭梯度为至少40×nmax(1)/ µm。
7.根据权利要求1所述的结势垒肖特基整流器，其特征在于，所述漂移层(132A，132B)离与所述第一金属接触层(5)的界面在从所述第一主侧(4)朝向所述结势垒肖特基整流器的所述第二主侧(7)的方向上的深度的范围介于5 µm和500 µm之间。
8.根据权利要求7所述的结势垒肖特基整流器，其特征在于，所述深度的范围介于5 µm和100 µm之间。
9.根据权利要求8所述的结势垒肖特基整流器，其特征在于，所述深度的范围介于5 µm和40 µm之间。
10.根据权利要求1所述的结势垒肖特基整流器，其特征在于，所述第一漂移层区段(132A)中的峰值净掺杂浓度为1×1016 cm-3或更低。
11.根据权利要求10所述的结势垒肖特基整流器，其特征在于，所述第一漂移层区段(132A)中的峰值净掺杂浓度为5×1015 cm-3或更低。
12.根据权利要求11所述的结势垒肖特基整流器，其特征在于，所述第一漂移层区段(132A)中的峰值净掺杂浓度为1×1015 cm-3或更低。
13.根据权利要求1所述的结势垒肖特基整流器，其特征在于，所述第一漂移层区段(132A)和所述第二漂移层区段(132B)中的净掺杂浓度是基本恒定的，并且在所述第一漂移层区段(132A)和所述第二漂移层区段(132B)之间的边界处的掺杂浓度分布为阶梯状。
CN201510983013.XA 2014-12-24 2015-12-24 结势垒肖特基整流器 Active CN105742339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14200282.3A EP3038162B1 (en) 2014-12-24 2014-12-24 Junction barrier Schottky rectifier
EP14200282.3 2014-12-24

Publications (2)

Publication Number Publication Date
CN105742339A CN105742339A (zh) 2016-07-06
CN105742339B true CN105742339B (zh) 2020-06-30

Family

ID=52232014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510983013.XA Active CN105742339B (zh) 2014-12-24 2015-12-24 结势垒肖特基整流器

Country Status (5)

Country Link
US (1) US9659927B2 (zh)
EP (1) EP3038162B1 (zh)
JP (1) JP6739166B2 (zh)
KR (1) KR102372117B1 (zh)
CN (1) CN105742339B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490017B2 (ja) 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
CN106783964A (zh) * 2017-01-24 2017-05-31 深圳基本半导体有限公司 一种宽禁带半导体器件及其制作方法
CN107591455B (zh) * 2017-09-05 2020-02-18 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN107887450B (zh) * 2017-12-15 2024-07-09 泰科天润半导体科技（北京）有限公司 一种提高峰值电流的肖特基二极管的结构及制备方法
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN109192789B (zh) * 2018-08-29 2023-07-14 无锡新洁能股份有限公司 高浪涌电流能力碳化硅二极管及其制作方法
CN108899372A (zh) * 2018-08-29 2018-11-27 无锡新洁能股份有限公司 一种高浪涌电流能力碳化硅二极管及其制作方法
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
CN111799336B (zh) * 2020-07-27 2021-09-24 西安电子科技大学 一种SiC MPS二极管器件及其制备方法
CN112242449B (zh) * 2020-10-19 2023-04-18 重庆邮电大学 一种基于SiC衬底沟槽型MPS二极管元胞结构
CN114300529A (zh) * 2021-12-31 2022-04-08 清纯半导体(上海)有限公司 一种半导体结构及其制备方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件
CN116344592B (zh) * 2023-05-29 2023-08-08 通威微电子有限公司 一种二极管器件及其制作方法
CN116487445B (zh) * 2023-06-19 2023-09-29 西安电子科技大学 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN117747675A (zh) * 2024-02-20 2024-03-22 北京怀柔实验室 肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186134A (ja) * 2004-12-28 2006-07-13 Nippon Inter Electronics Corp 半導体装置
CN102263139A (zh) * 2011-05-24 2011-11-30 哈尔滨工程大学 一种改进的混合整流二极管结构
JP2014060460A (ja) * 2013-12-27 2014-04-03 Hitachi Ltd 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3099557B2 (ja) * 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JP4160752B2 (ja) * 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6462393B2 (en) * 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR100598348B1 (ko) * 2004-12-24 2006-07-06 매그나칩 반도체 유한회사 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2011233614A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5757103B2 (ja) * 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186134A (ja) * 2004-12-28 2006-07-13 Nippon Inter Electronics Corp 半導体装置
CN102263139A (zh) * 2011-05-24 2011-11-30 哈尔滨工程大学 一种改进的混合整流二极管结构
JP2014060460A (ja) * 2013-12-27 2014-04-03 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP6739166B2 (ja) 2020-08-12
EP3038162A1 (en) 2016-06-29
CN105742339A (zh) 2016-07-06
KR20160078268A (ko) 2016-07-04
US9659927B2 (en) 2017-05-23
US20160190126A1 (en) 2016-06-30
EP3038162B1 (en) 2019-09-04
JP2016122842A (ja) 2016-07-07
KR102372117B1 (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
CN105742339B (zh) 结势垒肖特基整流器
JP5607720B2 (ja) 半導体装置
CN103633150B (zh) 具有电流浪涌能力的结势垒肖特基二极管
JP5971414B2 (ja) 半導体装置
US9595618B2 (en) Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US10164126B2 (en) Junction barrier schottky diode with enhanced surge current capability
CN103443907B (zh) 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法
US9768248B2 (en) Semiconductor device having diode characteristic
KR101668215B1 (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
US20160027866A1 (en) Semiconductor device
US9748230B2 (en) Semiconductor apparatus having a trench Schottky barrier Schottky diode
EP3154091A1 (en) Reverse-conducting semiconductor device
JP2012227429A (ja) 半導体装置
JP7388027B2 (ja) 炭化珪素半導体装置
JP6597826B2 (ja) 半導体装置
CN116918071A (zh) 带具有变化厚度基极区的栅极换流晶闸管单元
KR101477358B1 (ko) 반도체 소자 및 그 제조 방법
US11749758B1 (en) Silicon carbide junction barrier schottky diode with wave-shaped regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180518

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Applicant before: ABB TECHNOLOGY Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200514

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240111

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right