[go: up one dir, main page]

CN111799336B - 一种SiC MPS二极管器件及其制备方法 - Google Patents

一种SiC MPS二极管器件及其制备方法 Download PDF

Info

Publication number
CN111799336B
CN111799336B CN202010734370.3A CN202010734370A CN111799336B CN 111799336 B CN111799336 B CN 111799336B CN 202010734370 A CN202010734370 A CN 202010734370A CN 111799336 B CN111799336 B CN 111799336B
Authority
CN
China
Prior art keywords
forming
implantation region
trench structure
diode device
mps diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010734370.3A
Other languages
English (en)
Other versions
CN111799336A (zh
Inventor
何艳静
刘延聪
胡彦飞
袁昊
汤晓燕
宋庆文
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010734370.3A priority Critical patent/CN111799336B/zh
Publication of CN111799336A publication Critical patent/CN111799336A/zh
Application granted granted Critical
Publication of CN111799336B publication Critical patent/CN111799336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SiC MPS二极管器件及其制备方法，属于微电子技术领域，包括自下而上依次设置的阴极、N+衬底、N‑外延层、P+注入区和阳极，其特征在于，两个所述P+注入区之间设置有沟槽结构，在沟槽结构两侧与P+注入区之间分别设有N+注入区，且所述N+注入区将P+注入区包围在内，形成阱结构；本发明SiC MPS二极管器件设有沟槽结构，集成了沟槽结构的SiC MPS二极管器件可以促使PiN结构与肖特基结构体内电势在器件正向导通时更加均匀，接近PiN体内电势分布情况，有效抑制器件出现压降急速返回的现象，在沟槽型SiC MPS二极管的基础上，在原有的PiN二极管上多进行一次N+注入，目的是提高PiN晶体管注入效率，提高器件的浪涌能力。

Description

一种SiC MPS二极管器件及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种SiC MPS二极管器件及其制备方法。
背景技术
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。Si基电力电子器件由于材料本身的限制已无法满足系统应用的要求。碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远好于Si 材料。
SiC功率系统中，一个好的整流器需要小开启电压、大导通电流、低漏电流，高击穿电压以及高开关速度，而同时具有这些特点是我们追求的最理想目标。MPS(Merged PiN/Schottky)便是一种结合了PiN和SBD优点的器件，该结构的正向特性类似于SBD，具有小开启电压、大导通电流、快开关速度；而反向特性则更像PiN二极管，具有低漏电流、高击穿电压。采用MPS结构可使我们灵活地选择势垒低的金属作为肖特基接触而不用担心反向漏电流会增加。此外，SiC材料的优良性能与MPS结构的优势相结合能发挥更大的优势，也成为当今功率整流器件发展的趋势。
SiC MPS二极管器件存在的问题：目前的SiC MPS二极管，在开启时会出现正向电流回跳现象，称为“snapback”，同时双极退化会导致器件正向功能退化。
发明内容
为了解决上述问题，本发明提供一种SiC MPS二极管器件及其制备方法，进行N+注入的沟槽型SiC MPS二极管器件，可以有效抑制正向电流回跳现象的产生，增加器件的注入效率。
本发明的第一个目的是提供一种SiC MPS二极管器件，包括自下而上依次设置的阴极、N+衬底、N-外延层、P+注入区和阳极，两个所述P+注入区之间设置有沟槽结构，所述沟槽结构上淀积有肖特基金属，所述沟槽结构的深度小于所述P+注入区的深度，所述P+注入区表面为欧姆接触界面；
所述沟槽结构与所述P+注入区之间分别设有N+注入区，所述N+注入区将对应位置的所述P+注入区包围在内，形成阱结构，所述N+注入区的边缘位于沟槽结构上，但不被肖特基金属覆盖。
优选地，所述沟槽结构的宽度为1～2μm，深度为0.5～0.8μm。
优选地，所述P+注入区的深度为0.8～2μm，沟槽结构的边缘与P+注入区间距为0.2～0.8μm。
优选地，所述N+注入区的注入浓度高于所述N-外延层浓度。
优选地，所述N+注入区深度为3～4μm。
优选地，所述肖特基金属为Ti或者Ni。
本发明的第二个目的是提供上述SiC MPS二极管器件的制备方法，包括以下步骤：
S1、在N+衬底上通过外延生长形成N-外延层，通常将形成N-外延层的整体结构称为外延片；
S2、在N-外延层上制备SiO2掩模层，用光刻刻蚀工艺形成掩模图形，通过N离子注入手段形成N+注入区；
S3、清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，通过Al离子注入手段形成P+注入区；
S4、清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，再通过ICP刻蚀的方法形成沟槽结构；
S5、在N-外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，通过氧化方法去除碳膜；
S6、淀积SiO2形成隔离介质，光刻刻蚀开出P+注入区欧姆接触区域，在外延片正面和背面淀积欧姆接触金属，在Ar气氛围下实施快速热退火工艺，形成欧姆接触；
S7、外延片背面进行保护，在正面沟槽结构刻蚀形成肖特基接触窗口，淀积肖特基金属，通过光刻刻蚀工艺形成电极图形，并通过低温快速热退火工艺在肖特基区域形成肖特基接触；
S8、在外延片正面、背面通过淀积金属工艺形成厚电极。
本发明与现有技术相比具有如下有益效果:
与传统的SiC MPS二极管器件相比，本发明SiC MPS二极管器件设有沟槽结构，集成了沟槽结构的SiC MPS二极管器件可以促使PiN结构与肖特基结构体内电势在器件正向导通时更加均匀，接近PiN体内电势分布情况，有效抑制器件出现压降急速返回的现象，在沟槽型SiC MPS二极管的基础上，在原有的PiN二极管上多进行一次N+注入，目的是提高PiN晶体管注入效率，提高器件的浪涌能力。
附图说明
图1为实施例1制得的SiC MPS二极管器件结构剖面示意图；
图2为实施例2制得的SiC MPS二极管器件结构剖面示意图；
图3是实施例1制得的SiC MPS二极管器件正向特性曲线；
附图标记说明：
其中，1、阳极；2、P+注入区；3、N+注入区；4、N-外延层；5、N+衬底；6、阴极；7、沟槽结构。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案能予以实施，下面结合具体实施例和附图对本发明作进一步说明，但所举实施例不作为对本发明的限定。下述检测方法，如没有特殊说明，均为常规方法；所述的材料，如没有特殊说明，均为常规材料，且可在市场购买得到。
本发明提供了一种SiC MPS二极管器件，包括自下而上依次设置的阴极6、 N+衬底5、N-外延层4、P+注入区2和阳极1，两个所述P+注入区2之间设置有沟槽结构7，所述沟槽结构7上淀积有肖特基金属，所述沟槽结构7的深度小于所述P+注入区2的深度，所述P+注入区2表面为欧姆接触界面；所述沟槽结构7与所述P+注入区2之间分别设有N+注入区3，所述N+注入区3将对应位置的所述P+注入区2包围在内，形成阱结构，所述N+注入区3的边缘位于沟槽结构7上，但不被肖特基金属覆盖。
本发明SiC MPS二极管器件设有沟槽结构，集成了沟槽结构的SiC MPS 二极管器件可以促使PiN结构与肖特基结构体内电势在器件正向导通时更加均匀，接近PiN体内电势分布情况，有效抑制器件出现压降急速返回的现象，在沟槽型SiC MPS二极管的基础上，在原有的PiN二极管上多进行一次N+注入，目的是提高PiN晶体管注入效率，提高器件的浪涌能力。
上述SiC MPS二极管器件的制备方法，包括以下步骤：
S1：在N+衬底5上通过外延生长形成N-外延层4；通常将形成N-外延层的整体结构称为外延片；
S2：在N-外延层4上制备SiO2掩模层，用光刻刻蚀工艺形成掩模图形，通过N离子注入手段形成N+注入区3；
S3：清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，通过Al离子注入手段形成P+注入区2；
S4：清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，再通过ICP刻蚀的方法形成沟槽结构7；
S5：在外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，通过氧化方法去除碳膜；
S6：淀积SiO2形成隔离介质，光刻刻蚀开出P+注入区2欧姆接触区域，在外延片正面和背面淀积欧姆接触金属，在Ar气氛围下实施快速热退火工艺，形成欧姆接触；
S7：背面进行保护，在正面沟槽结构7处刻蚀形成肖特基接触窗口，淀积肖特基金属，通过光刻刻蚀工艺形成电极图形，并通过低温快速热退火工艺在肖特基区域形成肖特基接触；
S8：正面、背面通过淀积金属工艺形成厚电极。
下面通过下述实施例来具体说明本发明SiC MPS二极管器件及其制备方法。
实施例1
图1为本发明一种进行了N+注入的沟槽型SiCMPS二极管器件结构剖面示意图，下面结合图1详细说明本发明的装置；
一种进行了N+注入的沟槽型的SiC MPS二极管器件结构：包括N+衬底5，由掺杂浓度为5×1018atom/cm3的SiC材料构成，厚度350μm，轻掺杂N-外延层 4位于N+ 衬底 5之上；阴极6位于衬底之下；N-外延层4表面设有沟槽结构7； P+注入区2位于沟槽结构7周围的N-外延层4表面；N+注入区3位于P+注入区2周围，阳极覆盖整个P+注入区2表面和沟槽结构7的表面。
其工艺制作步骤如下：
第1步，在N+衬底5上通过外延生长形成N-外延层4，N-外延层浓度6×1015 atom/cm3，厚度10μm；常将形成N-外延层的整体结构称为外延片；
第2步，在N-外延层4上淀积形成SiO2掩模层，掩模厚度2μm，通过光刻刻蚀工艺形成掩模图形，再通过N离子注入手段形成N+注入区3结构，N+ 注入区表面浓度1×1016atom/cm3，N+注入区深度为4μm；
第3步，清洗掩模层，在表面通过淀积工艺新的掩模层，用光刻刻蚀工艺形成掩模图形；通过Al离子注入手段形成P+注入区2结构，P+注入区表面浓度1×1019atom/cm3，深度为1μm，且沟槽结构边缘与P+注入区间距为0.5μm；
第4步，清洗掩模层，在表面通过淀积工艺新的掩模层，用光刻刻蚀工艺形成掩模图形；再通过ICP刻蚀的方法形成沟槽结构7结构，沟槽结构宽度 2μm，深度0.8μm；
第5步，利用C膜溅射机在外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，退火温度1650℃，退火时间45min；并通过氧化方法去除碳膜；
第6步，淀积SiO2形成隔离介质，光刻刻蚀开出P+区欧姆接触区域，在外延片正面和背面淀积欧姆接触金属镍，在Ar气氛围下实施快速热退火工艺，形成欧姆接触；
第7步，背面进行保护，在正面沟槽结构7处刻蚀形成肖特基接触窗口，淀积肖特基金属Ni，通过光刻刻蚀工艺形成电极图形，并通过低温快速热退火工艺在肖特基区域形成肖特基接触，退火温度700℃，退火时间2min，N+注入区3的边缘位于沟槽结构7上，但不被肖特基金属覆盖；
第8步，正面通过淀积Al金属形成阳极，背面通过淀积Ti/Ni/Ag金属形成背电极。
实施例2
图2为本发明一种进行了N+注入的沟槽型SiC MPS二极管器件结构剖面示意图，下面结合图2详细说明本发明的装置；
一种进行了N+注入的沟槽型SiC MPS二极管器件结构：包括N+衬底5，由掺杂浓度为5×1018atom/cm3的SiC材料构成，厚度350μm；轻掺杂N-外延层 4位于N+ 衬底 5之上；阴极6位于衬底之下；N-外延层4表面设有沟槽结构7； P+注入区2位于沟槽结构7周围的N-外延层4表面；N+注入区3位于P+注入区2周围，阳极覆盖整个P+注入区2表面和沟槽结构7的表面。
其工艺制作步骤如下：
第1步，在N+衬底5上通过外延生长形成N-外延层4，N-外延层浓度6×1015 atom/cm3，厚度10μm；常将形成N-外延层的整体结构称为外延片；
第2步，在N-外延层4上淀积形成SiO2掩模层，掩模厚度2μm。通过光刻刻蚀工艺形成掩模图形。再通过N离子注入手段形成N+注入区3结构，N+ 注入区表面浓度5×1016atom/cm3；N+注入区深度为4μm；
第3步，清洗掩模层，在表面通过淀积工艺新的掩模层，用光刻刻蚀工艺形成掩模图形；通过Al离子注入手段形成P+注入区2结构，P+注入区表面浓度1×1019atom/cm3；深度为1μm，且沟槽结构边缘与P+注入区间距为0.5μm；
第4步，清洗掩模层，在表面通过淀积工艺新的掩模层，用光刻刻蚀工艺形成掩模图形；再通过ICP刻蚀的方法形成沟槽结构7，沟槽结构宽度1μm，深度0.5μm；
第5步，利用C膜溅射机在外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，退火温度1650℃，退火时间45min；并通过氧化方法去除碳膜；
第6步，淀积SiO2形成隔离介质，光刻刻蚀开出P+区欧姆接触区域。在外延片正面和背面淀积欧姆接触金属Ni，在Ar气氛围下实施快速热退火工艺，形成欧姆接触；
第7步，背面进行保护，在正面沟槽结构处刻蚀形成肖特基接触窗口，淀积肖特基金属Ti，通过光刻刻蚀工艺形成电极图形，并通过低温快速热退火工艺在肖特基区域形成肖特基接触，退火温度700℃，退火时间2min，N+注入区3的边缘位于沟槽结构7上，但不被肖特基金属覆盖；
第8步，正面通过淀积Al金属形成阳极，背面通过淀积Ti/Ni/Ag金属形成背电极。
上述实施例1和实施例2制得的SiCMPS二极管器件近似，下面仅以实施例1为例，检测其性能，图3是器件的正向特性曲线，由图3可得，进行N+ 注入的沟槽型SiC MPS二极管器件，与传统的正常MPS二极管器件的正向特性对比图，由于MPS二极管的双极效应，在正向开启过程中，会出现电流回跳现象，如图中Snapback point为其出现回跳的点，在对器件集成沟槽结构以及N+注入后，有效的抑制了器件的双极效应，且根据欧姆定律，其导通电阻有效降低了。因此，与传统的SiC MPS二极管器件相比，本发明SiC MPS二极管器件设有沟槽结构，集成了沟槽结构的SiC MPS二极管器件可以促使PiN 结构与肖特基结构体内电势在器件正向导通时更加均匀，接近PiN体内电势分布情况，有效抑制器件出现压降急速返回的现象，在沟槽型SiC MPS二极管的基础上，在原有的PiN二极管上多进行一次N+注入，目的是提高PiN晶体管注入效率，提高器件的浪涌能力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内也意图包含这些改动和变型在内。

Claims (7)

1.一种SiC MPS二极管器件，包括自下而上依次设置的阴极(6)、N+衬底(5)、N-外延层(4)、P+注入区(2)和阳极(1)，其特征在于：
两个所述P+注入区(2)之间设置有沟槽结构(7)，所述沟槽结构(7)上淀积有肖特基金属，所述沟槽结构(7)的深度小于所述P+注入区(2)的深度，所述P+注入区(2)表面为欧姆接触界面；
所述沟槽结构(7)与所述P+注入区(2)之间分别设有N+注入区(3)，所述N+注入区(3)将对应位置的所述P+注入区(2)包围在内，形成阱结构，所述N+注入区(3)的边缘位于沟槽结构(7)上，但位于沟槽结构上的所述N+注入区(3)的边缘不被肖特基金属覆盖。
2.根据权利要求1所述的SiC MPS二极管器件，其特征在于，所述沟槽结构(7)的宽度为1～2μm，深度为0.5～0.8μm。
3.根据权利要求2所述的SiC MPS二极管器件，其特征在于，所述P+注入区(2)的深度为0.8～2μm，沟槽结构(7)的边缘与P+注入区(2)间距为0.2～0.8μm。
4.根据权利要求1所述的SiC MPS二极管器件，其特征在于，所述N+注入区(3)的注入浓度高于所述N-外延层(4)浓度。
5.根据权利要求1所述的SiC MPS二极管器件，其特征在于，所述N+注入区(3)深度为3～4μm。
6.根据权利要求1所述的SiC MPS二极管器件，其特征在于，所述肖特基金属为Ti或者Ni。
7.根据权利要求1所述的SiC MPS二极管器件的制备方法，其特征在于，包括以下步骤：
S1、在N+衬底(5)上通过外延生长形成N-外延层(4)；将形成N-外延层的整体结构称为外延片；
S2、在N-外延层(4)上制备SiO2掩模层，用光刻刻蚀工艺形成掩模图形，通过N离子注入手段形成N+注入区(3)；
S3、清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，通过Al离子注入手段形成P+注入区(2)；
S4、清洗掉注入掩模层，在表面形成新的掩模层，用光刻刻蚀工艺形成掩模图形，再通过ICP刻蚀的方法形成沟槽结构(7)；
S5、在N-外延层(4)表面进行碳膜保护，通过高温退火对注入离子进行激活，通过氧化方法去除碳膜；
S6、淀积SiO2形成隔离介质，光刻刻蚀开出P+注入区(2)欧姆接触区域，在外延片正面和背面淀积欧姆接触金属，在Ar气氛围下实施快速热退火工艺，形成欧姆接触；
S7、外延片背面进行保护，在正面沟槽结构(7)刻蚀形成肖特基接触窗口，淀积肖特基金属，通过光刻刻蚀工艺形成电极图形，并通过低温快速热退火工艺在肖特基区域形成肖特基接触；
S8、在外延片正面、背面通过淀积金属工艺形成厚电极。
CN202010734370.3A 2020-07-27 2020-07-27 一种SiC MPS二极管器件及其制备方法 Active CN111799336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010734370.3A CN111799336B (zh) 2020-07-27 2020-07-27 一种SiC MPS二极管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010734370.3A CN111799336B (zh) 2020-07-27 2020-07-27 一种SiC MPS二极管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111799336A CN111799336A (zh) 2020-10-20
CN111799336B true CN111799336B (zh) 2021-09-24

Family

ID=72827411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010734370.3A Active CN111799336B (zh) 2020-07-27 2020-07-27 一种SiC MPS二极管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111799336B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118281081B (zh) * 2024-06-03 2024-08-06 深圳平创半导体有限公司 一种mps二极管元胞结构、版图结构以及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP5030434B2 (ja) * 2006-02-16 2012-09-19 新電元工業株式会社 炭化珪素半導体装置
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
DE102015204137A1 (de) * 2015-03-09 2016-09-15 Robert Bosch Gmbh Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode
CN106783851B (zh) * 2017-01-19 2023-12-29 江苏紫峰知识产权服务有限公司 集成肖特基二极管的SiCJFET器件及其制作方法
CN106876485B (zh) * 2017-03-06 2020-11-10 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN109860273B (zh) * 2018-12-29 2024-04-02 厦门芯光润泽科技有限公司 Mps二极管器件及其制备方法
CN109888024B (zh) * 2018-12-29 2024-04-02 厦门芯光润泽科技有限公司 Mps二极管器件及其制备方法
CN109801958B (zh) * 2019-01-21 2020-09-15 厦门市三安集成电路有限公司 一种碳化硅沟槽肖特基二极管器件及其制备方法

Also Published As

Publication number Publication date
CN111799336A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
CN111403486B (zh) 一种沟槽型mosfet结构及其制作方法
CN109860273B (zh) Mps二极管器件及其制备方法
CN106876485A (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN109742148B (zh) 碳化硅umosfet器件及其制备方法
CN112038393B (zh) 一种碳化硅功率二极管器件及其制备方法
JP2011114028A (ja) ＳｉＣ半導体装置とその製造方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN106684157A (zh) 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN109888024B (zh) Mps二极管器件及其制备方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
CN111799336B (zh) 一种SiC MPS二极管器件及其制备方法
CN111081758A (zh) 降低导通电阻的SiC MPS结构及制备方法
CN112838126B (zh) 带屏蔽区的非对称碳化硅umosfet器件及制备方法
CN111799338B (zh) 一种沟槽型SiC JBS二极管器件及其制备方法
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
CN111900208A (zh) 一种集成新型刻蚀工艺jbs的碳化硅umosfet器件及其制备方法
CN114566550B (zh) 一种垂直氮化镓肖特基二极管及其制备方法
CN209766431U (zh) Mps二极管器件
CN111799337A (zh) 一种SiC JBS二极管器件及其制备方法
CN209766432U (zh) Mps二极管器件
CN113471301B (zh) 一种沟槽肖特基二极管及其制备方法
CN114171607A (zh) 碳化硅结势垒肖特基二极管
CN114335148A (zh) 一种纵向结构氮化镓功率晶体管的制备方法
CN207868205U (zh) 一种碳化硅二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant