CN116487445B - 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 - Google Patents
一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 Download PDFInfo
- Publication number
- CN116487445B CN116487445B CN202310722849.9A CN202310722849A CN116487445B CN 116487445 B CN116487445 B CN 116487445B CN 202310722849 A CN202310722849 A CN 202310722849A CN 116487445 B CN116487445 B CN 116487445B
- Authority
- CN
- China
- Prior art keywords
- region
- doped
- terminal
- ion implantation
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 10
- 239000007924 injection Substances 0.000 abstract description 10
- 230000002441 reversible effect Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种用N‑区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N‑区以及位于N‑区上的终端区氧化物层和肖特基接触阳极；N‑区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域；有源区P+掺杂区域和终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；N‑区的掺杂浓度小于N型外延区的掺杂浓度。本发明还提供一种用N‑区包围P+渐变环的碳化硅功率器件的制备方法。本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域，并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N‑区，可以有效降低器件表面注入结处的峰值电场，从而提高反向大电流的雪崩应力。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种用N-区包围P+渐变环的碳化硅功率器件及其制备方法。
背景技术
4H-SiC（4表示一个晶胞沿着（001）方向的碳硅双原子层数为四层，H表示六方晶系Hexagonal）功率二极管一般由有源区和终端区构成。有源区的作用是，既可以承担正向导通时的大部分正向电流，又在施加反向电压时承担高的阻断电压。终端区的作用是，当施加反向电压时，耗尽层会由于终端区而向外和向下扩展，缓解有源区边缘处的电场拥挤，从而达到提高器件反向击穿电压的目的。常见的终端结构有：场限环终端、场板终端、结终端扩展等。
目前，在4H-SiC功率二极管的应用环境中，不可避免会经历瞬态的反向大电流。4H-SiC功率二极管一般由有源区和终端区构成，导致在器件结构设计中要综合考虑有源区结构、外延层结构、终端区结构及离子注入剂量等各个因素对器件性能的影响，设计相对复杂。而且，在传统4H-SiC场限环终端功率器件的有源区和终端区域中形成多个P+掺杂区域，沿外延层顶部向外依次排列，通过离子注入同时实现器件有源区与终端区的P+掺杂，当器件施加瞬态反向电流应力时，体内任何位置的高电场都有可能影响电流的流动，易提前发生雪崩击穿。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种用N-区包围P+渐变环的碳化硅功率器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例第一方面提供一种用N-区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N-区，以及位于所述N-区上的终端区氧化物层和肖特基接触阳极；
所述N-区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域；
所述有源区P+掺杂区域和所述终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；
所述N-区的掺杂浓度小于所述N型外延区的掺杂浓度。
在本发明的一个实施例中，所述有源区P+掺杂区域和所述终端区P+掺杂区域的掺杂浓度由中心至边缘由1e21cm-3至7e15cm-3逐渐减小。
在本发明的一个实施例中，多个所述有源区P+掺杂区域之间的间距为1.5-6μm；
所述终端区P+掺杂区域的内侧的首个终端区P+掺杂区域与相邻的第二个终端区P+掺杂区域之间的间距为1-3μm，由第三个终端区P+掺杂区域至最外侧的终端区P+掺杂区域的两两之间的间距依次增加0.2μm。
在本发明的一个实施例中，所述终端区氧化物层由最外侧的终端区P+掺杂区域的位置延伸至最内侧的终端区P+掺杂区域的位置处。
在本发明的一个实施例中，所述肖特基接触阳极由所述有源区P+掺杂区域延伸至覆盖部分所述终端区氧化物层。
本发明实施例第二方面提供一种用N-区包围P+渐变环的碳化硅功率器件的制备方法，应用于制备本发明实施例第一方面提供的碳化硅功率器件，包括以下步骤：
步骤一，在N+衬底层上外延生长N型外延区；
步骤二，在所述N型外延区上外延生长N-区；其中，所述N-区的掺杂浓度小于所述N型外延区的掺杂浓度；
步骤三，在所述N-区的表面淀积SiO2掩蔽膜，然后刻蚀所述SiO2掩蔽膜形成离子注入窗口；
步骤四，在所述离子注入窗口上进行多次第一离子注入操作，形成多个有源掺杂区域和多个终端掺杂区域；
步骤五，在所述离子注入窗口上进行多次第二离子注入操作，以形成多个有源区P+掺杂区域和多个终端区P+掺杂区域；其中，每次第二离子注入的能量依次增大，以使所述有源区P+掺杂区域和所述终端区P+掺杂区域的掺杂离子浓度均呈高斯分布；
步骤六，在步骤五制备的产品的上表面淀积二氧化硅层，然后去除所述SiO2掩蔽膜和所述二氧化硅层；
步骤七，对所述N+衬底层的下表面进行氧化，形成预设厚度的氧化层，并在步骤六制备的产品的上表面淀积二氧化硅钝化层，在所述上表面的二氧化硅钝化层上涂抹光刻胶，然后去除所述N+衬底层的下表面的氧化层，之后去除所述光刻胶；
步骤八，在所述N+衬底层的下表面溅射金属，然后退火以形成欧姆接触阴极；
步骤九，在所述二氧化硅钝化层上覆盖光刻胶并进行刻蚀，形成终端区氧化物层和肖特基接触窗口；
步骤十，在步骤九制备的产品的表面淀积金属，刻蚀所述肖特基接触窗口以外的金属，形成肖特基接触阳极。
在本发明的一个实施例中，所述步骤一的具体步骤为：
在N+衬底层上通过化学气相沉积法外延生长N型外延区；
所述步骤二的具体步骤为：
在所述N型外延区上通过化学气相沉积法外延生长N-区。
在本发明的一个实施例中，所述N型外延区的掺杂浓度为5e15cm-3-1e17cm-3。
在本发明的一个实施例中，所述第二离子注入操作的离子注入能量为250keV -800keV；
所述有源区P+掺杂区域和所述终端区P+掺杂区域的掺杂浓度由中心至边缘由1e21cm-3至7e15cm-3逐渐减小。
本发明的有益效果：
本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域，并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N-区，可以有效降低器件表面注入结处的峰值电场，从而提高反向大电流的雪崩应力。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的一种用N-区包围P+渐变环的碳化硅功率器件的二分之一元胞的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
如图1所示，本发明实施例第一方面提供一种用N-区包围P+渐变环的碳化硅功率器件，包括：由下至上依次设置的欧姆接触阴极1、N+衬底层2、N型外延区3、N-区4，以及位于N-区4上的终端区氧化物层6和肖特基接触阳极7；
N-区4内具有多个有源区P+掺杂区域8和多个终端区P+掺杂区域5；有源区P+掺杂区域8和终端区P+掺杂区域5的掺杂离子浓度均呈由中心至边缘浓度逐渐减小的高斯分布；N-区4的掺杂浓度小于N型外延区3的掺杂浓度。P+为P型重掺杂，N+为N型重掺杂，N-为N型轻掺杂。
可选地，N+衬底层2的掺杂浓度为5×1018cm-3，N型外延区3的掺杂浓度为5e15cm-3~1e17cm-3。
本实施例中，由于注入离子在SiC中扩散率较低，注入离子产生浓度梯度，所以形成的PN突变结处会出现峰值电场，通过有源区P+掺杂区域8和终端区P+掺杂区域5的掺杂离子浓度均呈高斯分布以形成浓度梯度较小的浓度渐变，且形成包围终端区域和有源区域掺杂浓度小于N型外延区3的掺杂浓度的N-区4，减小了浓度梯度，从而降低了峰值电场，进而提高了雪崩耐量。
其中，有源区P+掺杂区域8和终端区P+掺杂区域5均采用多次高能低剂量的离子注入，进一步减小了浓度梯度。
进一步地，每个有源区P+掺杂区域8和每个终端区P+掺杂区域5的掺杂浓度由中心至边缘由1e21cm-3至7e15cm-3逐渐减小。
进一步地，多个有源区P+掺杂区域8之间的间距为1.5-6μm；
终端区P+掺杂区域5的内侧的首个终端区P+掺杂区域与相邻的第二个终端区P+掺杂区域之间的间距为1-3μm，由第三个终端区P+掺杂区域5至最外侧的终端区P+掺杂区域5的两两之间的间距依次增加0.2μm。
进一步地，终端区氧化物层6由最外侧的终端区P+掺杂区域5的位置延伸至最内侧的终端区P+掺杂区域5的位置处。
进一步地，肖特基接触阳极7由有源区P+掺杂区域8延伸至覆盖部分终端区氧化物层6。
实施例二
本发明实施例第二方面提供一种用N-区包围P+渐变环的碳化硅功率器件的制备方法，应用于制备实施例一中的碳化硅功率器件，包括以下步骤：
步骤一，在N+衬底层2上外延生长N型外延区3。
具体地，在N+衬底层2上通过化学气相沉积法外延生长N型外延区3，生长温度为1600℃-1900℃，N型外延区的掺杂浓度为5e15cm-3-1e17cm-3。可选地，N+衬底层2的掺杂浓度为5×1018cm-3。
优选地，N+衬底层2为N+型碳化硅衬底，厚度为300μm-700 μm。碳化硅衬底的生产技术成熟、器件质量较好，碳化硅的热导率较高，稳定性很好，能够运用在高温生长过程中，而且，碳化硅具有优良的物理化学性能，能够实现具有高性能的高功率电力电子器件。
步骤二，在N型外延区3上外延生长N-区4。
具体地，在N型外延区3上通过化学气相沉积法外延生长N-区4，生长温度为1600℃-1900℃。N-区4的掺杂浓度小于N型外延区3的掺杂浓度。
步骤三，在N-区4的表面淀积SiO2掩蔽膜，然后刻蚀SiO2掩蔽膜形成离子注入窗口；离子注入窗口包括矩形和环形窗口，分别对应有源区和终端区的形状。
步骤四，在离子注入窗上进行多次第一离子注入操作，形成多个有源掺杂区域和多个终端掺杂区域；
优选地，第一离子注入操作形成突变结，注入次数为四次，具体为：
第一次：注入能量为40keV，注入剂量为5.0e14cm-3；第二次：注入能量为120keV，注入剂量为6.5e14cm-3；第三次：注入能量为240keV，注入剂量为1.0e15cm-3；第四次：注入能量为390keV，注入剂量为1.2e15cm-3。
步骤五，在离子注入窗口上进行多次第二离子注入操作，以形成多个有源区P+掺杂区域8和多个终端区P+掺杂区域5；其中，每次第二离子注入的能量依次增大，以使有源区P+掺杂区域8和终端区P+掺杂区域5均形成掺杂浓度梯度较低的缓变结。
具体地，注入离子为Al离子，且进行多次高能低剂量的第二离子注入操作。第二离子注入操作的离子注入能量为250keV -800keV。有源区P+掺杂区域8和终端区P+掺杂区域5的掺杂浓度由中心至边缘由1e21cm-3至7e15cm-3逐渐减小。
优选地，进行两次第二离子注入操作，第一次第二离子注入的注入能量为450keV，注入剂量为1.2e14cm-3，第二次第二离子注入的注入能量为500keV，注入剂量为4e14cm-3，注入完成后，有源区P+掺杂区域8和终端区P+掺杂区域5的掺杂浓度由中心至边缘由1e21cm-3至7e15cm-3逐渐减小。
步骤六，注入完成后在上表面淀积二氧化硅层，然后去除SiO2掩蔽膜和二氧化硅层；优选地，二氧化硅层厚度为100nm。
步骤七，对N+衬底层2的下表面进行氧化，形成预设厚度的氧化层（氧化层的厚度小于未氧化的N+衬底层2的厚度），在步骤六制备的产品的上表面淀积二氧化硅钝化层，在上表面的二氧化硅钝化层上涂抹光刻胶，然后去除N+衬底层2的下表面的氧化层，之后去除光刻胶。
步骤八，在N+衬底层2的下表面溅射金属Ni，然后快速退火以形成欧姆接触阴极1。
步骤九，在二氧化硅钝化层上覆盖光刻胶并进行刻蚀，形成终端区氧化物层6和肖特基接触窗口，去除光刻胶并进行清洗；终端区氧化物层6由最外侧的终端区P+掺杂区域5的位置延伸至最内侧的终端区P+掺杂区域5的位置处。肖特基接触窗口由有源区P+掺杂区域8延伸至覆盖部分终端区氧化物层6。
步骤十，在步骤九制备的产品的表面淀积金属Ni，刻蚀肖特基接触窗口以外的金属，形成肖特基接触阳极7。肖特基接触阳极7由有源区P+掺杂区域8延伸至覆盖部分终端区氧化物层6。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种用N-区包围P+渐变环的碳化硅功率器件，其特征在于，包括：由下至上依次设置的欧姆接触阴极(1)、N+衬底层(2)、N型外延区(3)、N-区(4)，以及位于所述N-区(4)上的终端区氧化物层(6)和肖特基接触阳极(7)；
所述N-区(4)内具有多个有源区P+掺杂区域(8)和多个终端区P+掺杂区域(5)；
所述有源区P+掺杂区域(8)和所述终端区P+掺杂区域(5)的掺杂离子浓度均呈高斯分布，以形成掺杂浓度梯度较低的缓变结；
其中离子注入时，在离子注入窗口上进行多次第一离子注入操作，形成多个有源掺杂区域和多个终端掺杂区域；然后，在离子注入窗口上进行多次第二离子注入操作，以形成多个有源区P+掺杂区域(8)和多个终端区P+掺杂区域(5)；其中，每次第二离子注入操作的能量依次增大，所述第二离子注入操作采用高能低剂量的离子注入；
所述N-区(4)的掺杂浓度小于所述N型外延区(3)的掺杂浓度，所述N型外延区(3)的掺杂浓度为5e15 cm-3-1e17 cm-3。
2. 根据权利要求1所述的一种用N-区包围P+渐变环的碳化硅功率器件，其特征在于，所述有源区P+掺杂区域(8)和所述终端区P+掺杂区域(5)的掺杂浓度由中心至边缘由1e21cm-3至7e15 cm-3逐渐减小。
3.根据权利要求1所述的一种用N-区包围P+渐变环的碳化硅功率器件，其特征在于，多个所述有源区P+掺杂区域(8)之间的间距为1.5-6μm；
所述终端区P+掺杂区域(5)的内侧的首个终端区P+掺杂区域(5)与相邻的第二个终端区P+掺杂区域(5)之间的间距为1-3μm，由第三个终端区P+掺杂区域(5) 至最外侧的终端区P+掺杂区域(5) 的两两之间的间距依次增加0.2μm。
4.根据权利要求1所述的一种用N-区包围P+渐变环的碳化硅功率器件，其特征在于，所述终端区氧化物层(6)由最外侧的终端区P+掺杂区域(5)的位置延伸至最内侧的终端区P+掺杂区域(5)的位置处。
5.根据权利要求1所述的一种用N-区包围P+渐变环的碳化硅功率器件，其特征在于，所述肖特基接触阳极(7)由所述有源区P+掺杂区域(8)延伸至覆盖部分所述终端区氧化物层(6)。
6.一种用N-区包围P+渐变环的碳化硅功率器件的制备方法，其特征在于，应用于制备如权利要求1-5任一项所述的碳化硅功率器件，包括以下步骤：
步骤一，在N+衬底层(2)上外延生长N型外延区(3)；所述N型外延区(3)的掺杂浓度为5e15 cm-3-1e17 cm-3；
步骤二，在所述N型外延区(3)上外延生长N-区(4)；其中，所述N-区(4)的掺杂浓度小于所述N型外延区(3)的掺杂浓度；
步骤三，在所述N-区(4)的表面淀积SiO2掩蔽膜，然后刻蚀所述SiO2掩蔽膜形成离子注入窗口；
步骤四，在所述离子注入窗口上进行多次第一离子注入操作，形成多个有源掺杂区域和多个终端掺杂区域；
步骤五，在所述离子注入窗口上进行多次第二离子注入操作，以形成多个有源区P+掺杂区域(8)和多个终端区P+掺杂区域(5)；其中，每次第二离子注入操作的能量依次增大，以使所述有源区P+掺杂区域(8)和所述终端区P+掺杂区域(5)的掺杂离子浓度均呈高斯分布，以形成掺杂浓度梯度较低的缓变结；所述第二离子注入操作采用高能低剂量的离子注入；
步骤六，在步骤五制备的产品的上表面淀积二氧化硅层，然后去除所述SiO2掩蔽膜和所述二氧化硅层；
步骤七，对所述N+衬底层(2)的下表面进行氧化，形成预设厚度的氧化层，并在步骤六制备的产品的上表面淀积二氧化硅钝化层，在所述上表面的二氧化硅钝化层上涂抹光刻胶，然后去除所述N+衬底层(2)的下表面的氧化层，之后去除所述光刻胶；
步骤八，在所述N+衬底层(2)的下表面溅射金属，然后退火以形成欧姆接触阴极(1)；
步骤九，在所述二氧化硅钝化层上覆盖光刻胶并进行刻蚀，形成终端区氧化物层(6)和肖特基接触窗口；
步骤十，在步骤九制备的产品的表面淀积金属，刻蚀所述肖特基接触窗口以外的金属，形成肖特基接触阳极(7)。
7.根据权利要求6所述的一种用N-区包围P+渐变环的碳化硅功率器件的制备方法，其特征在于，所述步骤一的具体步骤为：
在N+衬底层(2)上通过化学气相沉积法外延生长N型外延区(3)；
所述步骤二的具体步骤为：
在所述N型外延区(3)上通过化学气相沉积法外延生长N-区(4)。
8. 根据权利要求6所述的一种用N-区包围P+渐变环的碳化硅功率器件的制备方法，其特征在于，所述第二离子注入操作的离子注入能量为250 keV -800 keV；
所述有源区P+掺杂区域(8)和所述终端区P+掺杂区域(5)的掺杂浓度由中心至边缘由1e21 cm-3至7e15 cm-3逐渐减小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310722849.9A CN116487445B (zh) | 2023-06-19 | 2023-06-19 | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310722849.9A CN116487445B (zh) | 2023-06-19 | 2023-06-19 | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487445A CN116487445A (zh) | 2023-07-25 |
| CN116487445B true CN116487445B (zh) | 2023-09-29 |
Family
ID=87214147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310722849.9A Active CN116487445B (zh) | 2023-06-19 | 2023-06-19 | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487445B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117219679B (zh) * | 2023-08-30 | 2024-05-07 | 海信家电集团股份有限公司 | 肖特基二极管 |
| CN118367011A (zh) * | 2024-06-14 | 2024-07-19 | 深圳云潼微电子科技有限公司 | 一种快恢复二极管及其制备方法 |
| CN119562577A (zh) * | 2025-01-27 | 2025-03-04 | 北京怀柔实验室 | 半导体器件的终端结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| US8164154B1 (en) * | 2010-12-17 | 2012-04-24 | Aram Tanielian | Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN114784119A (zh) * | 2022-04-29 | 2022-07-22 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种4H-SiC JBS二极管正面金属化的管芯及其制造方法 |
| CN115440794A (zh) * | 2022-08-30 | 2022-12-06 | 西安电子科技大学 | 一种碳化硅功率器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3038162B1 (en) * | 2014-12-24 | 2019-09-04 | ABB Schweiz AG | Junction barrier Schottky rectifier |
-
2023
- 2023-06-19 CN CN202310722849.9A patent/CN116487445B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| US8164154B1 (en) * | 2010-12-17 | 2012-04-24 | Aram Tanielian | Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN114784119A (zh) * | 2022-04-29 | 2022-07-22 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种4H-SiC JBS二极管正面金属化的管芯及其制造方法 |
| CN115440794A (zh) * | 2022-08-30 | 2022-12-06 | 西安电子科技大学 | 一种碳化硅功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487445A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116487445B (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN108346688A (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN110931571A (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| JP2018137425A (ja) | パターニングされたエミッタを有する多接合太陽電池及び該太陽電池の製造方法 | |
| CN211017091U (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN115241051A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN211828777U (zh) | 一种碳化硅功率二极管 | |
| CN114864704B (zh) | 具有终端保护装置的碳化硅jbs及其制备方法 | |
| CN206742247U (zh) | 半导体器件 | |
| CN216698373U (zh) | 一种肖特基二极管 | |
| CN112768506B (zh) | 一种沟槽终端结构及其制备方法 | |
| CN104201213A (zh) | 一种结势垒肖特基二极管 | |
| CN107123691A (zh) | 一种混合结沟槽型的肖特基势垒二极管 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| CN106024627A (zh) | 具有低关态损耗的SiC基超结IGBT的制作方法 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| CN114005867A (zh) | 高电子迁移率异质结结构及制备方法、二极管、晶体管 | |
| CN116504816B (zh) | 一种横向结构的超级结二极管及制备方法 | |
| CN115602735B (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |