[go: up one dir, main page]

CN115241051A - 一种碳化硅功率器件及其制备方法 - Google Patents

一种碳化硅功率器件及其制备方法 Download PDF

Info

Publication number
CN115241051A
CN115241051A CN202210898364.0A CN202210898364A CN115241051A CN 115241051 A CN115241051 A CN 115241051A CN 202210898364 A CN202210898364 A CN 202210898364A CN 115241051 A CN115241051 A CN 115241051A
Authority
CN
China
Prior art keywords
gate
epitaxial layer
layer
metal
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210898364.0A
Other languages
English (en)
Inventor
刘馥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Mecos Semiconductor Technology Co ltd
Original Assignee
Xi'an Mecos Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Mecos Semiconductor Technology Co ltd filed Critical Xi'an Mecos Semiconductor Technology Co ltd
Priority to CN202210898364.0A priority Critical patent/CN115241051A/zh
Publication of CN115241051A publication Critical patent/CN115241051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种碳化硅功率器件及其制备方法，碳化硅功率器件包括层叠设置的衬底、N‑外延层、P外延层、介质层以及钝化层。所述P外延层设置有P+区以及至少两个N+区。P外延层设置有部分延伸至所述N‑外延层的栅沟槽，栅沟槽的内壁、底面设置有栅氧化层，所述栅沟槽内的所述栅氧化层的内表面淀积有多晶硅和目标金属，通过栅极金属与多晶硅和目标金属连接，并引出栅极。本申请通过在栅沟槽内采用多晶硅和金属两种材质，在保证静态特性不变的情况下，极大的降低栅极体电阻和栅极串联电阻，即减小了碳化硅功率器件的输入电阻，从而提高碳化硅功率器件的最高工作频率。

Description

一种碳化硅功率器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种碳化硅功率器件及其制备方法。
背景技术
目前在电力电子应用领域，尤其是在轨道交通、新能源汽车、光伏发电等领域，对于功率器件的要求越来越高，不仅要求有更低的系统功耗，更稳定的高温工作性能，还对模块和系统的小型化提出了更为严苛的要求，而碳化硅功率器件集众优点于一身，因此非常适合应用在有大功率需求的领域。
但现有的沟槽栅结构的碳化硅功率器件，受限于输入电阻无法进一步减小，导致碳化硅功率器件的最高工作频率无法进一步提升，因此难以满足市场的需求。
发明内容
本发明所要解决的技术问题是：提供一种碳化硅功率器件及其制备方法，以解决现有碳化硅功率器件无法继续提升自身的最高工作频率的问题。
为了解决上述技术问题，本发明采用的技术方案为：
一种碳化硅功率器件的制备方法，包括步骤：
提供衬底，在所述衬底的上表面形成N-外延层；
在所述N-外延层的上表面形成P外延层；
在所述P外延层中形成部分延伸至所述N-外延层的至少两个栅沟槽；
在所述P外延层的表面以及所述栅沟槽的内壁、底面形成栅氧化层；
在所述栅沟槽内的所述栅氧化层的内表面淀积多晶硅和目标金属；
在所述P外延层中形成围绕所述栅沟槽的N+区，以及在两个所述N+区之间形成P+区；
在所述栅氧化层的外表面形成介质层，并在所述介质层上对应所述栅沟槽的位置形成栅极接触孔以及对应所述P+区的位置形成源极接触孔；
在所述栅极接触孔中形成连接所述多晶硅和所述目标金属的栅极金属，以及在所述源极接触孔中形成连接所述P+区的源极金属，其中，所述栅极金属和所述源极金属部分外露于所述介质层；
在所述介质层上表面形成钝化层，并在所述钝化层中对应所述栅极金属的位置形成栅极窗口，以及对应所述源极金属的位置形成源极窗口；
在所述衬底的下表面形成漏极金属。
进一步的，所述在所述N-外延层的上表面形成P外延层之前的步骤包括：
在所述衬底的上表面通过第一次氧化层生长、第一次光刻、第一次离子注入形成若干个N型埋层。
进一步的，所述在所述N-外延层的上表面形成P外延层之前的步骤还包括：
在所述衬底的上表面通过第二次氧化生长、第二次光刻、第二次离子注入形成若干个P型埋层。
进一步的，所述目标金属为钛、钨中的至少一种金属。
进一步的，所述第一次离子注入的元素为氮元素，注入剂量为1E15～1E16cm-2，注入温度为400～500℃。
进一步的，所述第二次离子注入的元素为铝元素，注入剂量为1E15～1E16cm-2，注入温度为500～650℃。
进一步的，所述在所述N-外延层的上表面形成P外延层的步骤包括：
在所述N-外延层表面上进行P型外延生长，生长过程中掺杂气体形式的掺质。
一种碳化硅功率器件，包括：
衬底，所述衬底的下表面设置有漏极金属；
N-外延层，所述N-外延层设置于所述衬底的上表面；
P外延层，所述P外延层设置于所述N-外延层的上表面，所述P外延层设置有P+区以及至少两个N+区；
栅沟槽，所述栅沟槽设置于所述P外延层的所述N+区，并部分延伸至所述N-外延层；
栅氧化层，所述栅氧化层设置于所述P外延层的上表面以及所述栅沟槽的内壁、底面，所述栅沟槽内的所述栅氧化层的内表面淀积有多晶硅和目标金属；
介质层，所述介质层设置于所述栅氧化层的上表面，所述介质层对应所述栅沟槽的位置设置有栅极接触孔，以及对应所述P+区的位置设置有源极接触孔；
栅极金属，所述栅极金属设置于所述栅极接触孔内并部分外露于所述介质层外部，所述栅极金属分别与所述多晶硅以及所述目标金属连接；
源极金属，所述源极金属设置于所述源极接触孔内并部分外露于所述介质层外部，所述源极金属与所述P+区连接；以及
钝化层，所述钝化层设置于所述介质层的上表面，并收容位于所述介质层外部的部分所述栅极金属和部分所述源极金属，所述钝化层对应所述栅极金属的位置设置有栅极窗口以及对应所述源极金属的位置设置有源极窗口。
进一步的，所述衬底的上表面设置有若干个N型埋层，所述N型埋层与所述N-外延层连接。
进一步的，所述衬底的上表面还设置有若干个P型埋层，所述P型埋层与所述N-外延层连接。
本发明的有益效果在于：通过在栅沟槽内采用多晶硅和金属两种材质，在保证静态特性不变的情况下，极大的降低栅极体电阻和栅极串联电阻，即减小了碳化硅功率器件的输入电阻，从而提高碳化硅功率器件的最高工作频率。通过在N+衬底与N-外延之间增加N型埋层降低了器件的导通电阻。通过在N+衬底与N-外延之间增加P型埋层，使源漏二极管具有更软和更快的反向恢复特性，有利于进一步提升整个器件的工作频率。
附图说明
图1为本发明实施例的碳化硅功率器件的结构示意图；
图2为本发明实施例一的碳化硅功率器件的制备方法的第一流程框图；
图3为本发明实施例一的碳化硅功率器件的制备方法的第二流程框图；
图4为本发明实施例一的碳化硅功率器件的制备方法的第三流程框图；
图5为本发明实施例一的碳化硅功率器件的制备方法的第四流程框图；
图6为本发明实施例一的碳化硅功率器件的制备方法的第五流程框图；
图7为本发明实施例的碳化硅功率器件在制备方法中的第一结构示意图；
图8为本发明实施例的碳化硅功率器件在制备方法中的第二结构示意图；
图9为本发明实施例的碳化硅功率器件在制备方法中的第三结构示意图；
图10为本发明实施例的碳化硅功率器件在制备方法中的第四结构示意图；
图11为本发明实施例的碳化硅功率器件在制备方法中的第五结构示意图；
图12为本发明实施例的碳化硅功率器件在制备方法中的第六结构示意图；
图13为本发明实施例的碳化硅功率器件在制备方法中的第七结构示意图；
图14为本发明实施例的碳化硅功率器件在制备方法中的第八结构示意图；
图15为本发明实施例的碳化硅功率器件在制备方法中的第九结构示意图；
图16为本发明实施例的碳化硅功率器件在制备方法中的第十结构示意图；
图17为本发明实施例的碳化硅功率器件在制备方法中的第十一结构示意图；
图18为本发明实施例的碳化硅功率器件的漏源两端施加反向电压时的电场分布图。
标号说明：
100、衬底；110、N型埋层；120、P型埋层；130、漏极金属；200、N-外延层；300、栅沟槽；310、栅氧化层；320、多晶硅；330、目标金属；400、P外延层；410、N+区；420、P+区；500、介质层；510、栅极接触孔；520、源极接触孔；530、栅极金属；540、源极金属；600、钝化层；610、源极窗口；620、栅极窗口。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
实施例一
请参照图1至图18，本发明的实施例一为：
一种碳化硅功率器件的制备方法，包括步骤：
请参照图2、图7以及图9，S1、提供衬底100，在所述衬底100的上表面形成N-外延层200。
本步骤中，衬底100采用N+SiC衬底，N+SiC的杂质浓度至少为1E18cm-3，掺杂元素为氮元素。可以理解的，选择高浓度衬底100有利于降低衬底100材料形成的串联电阻，降低整个器件的导通电阻。
其中，N-外延层200的掺杂浓度和厚度根据功率器件的具体耐压大小进行调整，示例性地，N-外延层200生长过程中掺杂氮元素，掺杂浓度为5E14～1E16cm-3，外延层厚度为5～15μm，可实现耐受600V～1200V及以上的击穿电压。
请参照图2和图10，S2、在所述N-外延层200的上表面形成P外延层400。
本实施例中，P型外延层厚度为3～8μm，P型外延层的生长全过程掺入铝离子，掺杂浓度为1E17～5E18cm-3。
请参照图2和图10，S3、在所述P外延层400中形成部分延伸至所述N-外延层200的至少两个栅沟槽300。
请参照图3，本步骤包括：
S31、通过氧化生长形成一层较厚的二氧化硅层；
S32、通过光刻胶作为掩膜，定义出栅沟槽300窗口；
S33、去除所述栅沟槽300窗口处的所述二氧化硅；
S34、对所述栅沟槽300窗口区域的碳化硅进行干法刻蚀；
S35、去除表面的所述光刻胶，并通过氢氟酸去除二氧化硅。
S36、采用配方为盐酸、氨水、双氧水以及纯水等清洗剂对半成品碳化硅功率器件进行清洗。
其中，所述栅沟槽300的深度大于P型外延层的厚度，栅沟槽300的宽度为1.2～2μm。
请参照图2和图11，S4、在所述P外延层400的表面以及所述栅沟槽300的内壁、底面形成栅氧化层310。
请参照图4，本步骤具体包括：
S41、在炉管内进行第一次干法氧化生长，形成牺牲氧化层；
S42、通过湿法腐蚀将所述牺牲氧化层剥除；
S43、进行第二次干法氧化生长，形成栅氧化层310。
可选的，栅氧化层310的厚度为
Figure BDA0003769939010000061
S5、在所述栅沟槽300内的所述栅氧化层310的内表面淀积多晶硅320和目标金属330。
本步骤中，淀积完成后通过化学或机械的研磨方式将表面多余的多晶硅320和目标金属330去除。本实施例中，所述多晶硅320采用N+型多晶硅320，所述目标金属330为钛、钨等中的至少一种金属。
可以理解的，本实施例通过在栅沟槽300内采用多晶硅320和目标金属330两种材质，在保证静态特性不变的情况下，极大的降低栅极体电阻和栅极串联电阻，即减小了碳化硅功率器件的输入电阻，从而提高碳化硅功率器件的最高工作频率。示例性地，可以先进行多晶硅320的淀积，再进行目标金属330的淀积，从而在栅沟槽300内形成从内到外依次为目标金属330、多晶硅320、栅氧化层330的三层结构。
请参照图2、图13以及图14，S6、在所述P外延层400中形成围绕所述栅沟槽300的N+区410，以及在两个所述N+区410之间形成P+区420。
本步骤中，N+区410的深度为0.8～1.5μm，P+区420的深度为1～1.8μm。
请参照图2和图15，S7、在所述栅氧化层310的外表面形成介质层500，并在所述介质层500上对应所述栅沟槽300的位置形成栅极接触孔510以及对应所述P+区420的位置形成源极接触孔520。
可选的，可以采用淀积工艺沉积的二氧化硅形成介质层500，也可以是二氧化硅和硼磷玻璃组成的复合膜质形成介质层500，示例性地，介质层500的总厚度为0.5～1um。可选的，栅极接触孔510和源极接触孔520可以通过光刻、刻蚀形成。
请参照图2和图16，S8、在所述栅极接触孔510中形成连接所述多晶硅320和所述目标金属330的栅极金属530，以及在所述源极接触孔520中形成连接所述P+区420的源极金属540，其中，所述栅极金属530和所述源极金属540部分外露于所述介质层500。本实施例中，刻蚀源极接触孔520后，P+区420的深度为0.2～0.8μm。
可选的，栅极金属530和源极金属540采用金属淀积、光刻、刻蚀形成。
请参照图2和图17，S9、在所述介质层500上表面形成钝化层600，并在所述钝化层600中对应所述栅极金属530的位置形成栅极窗口610，以及对应所述源极金属540的位置形成源极窗口620。
可选的，钝化层600为多层复合膜质，为二氧化硅和氮化硅，示例性地，钝化层600的总厚度为0.7～1.2um。其中，对钝化层600进行光刻、刻蚀形成栅极窗口610和源极窗口620，便于引出栅极金属530和源极金属540。本实施例中，对栅极金属530和源极金属540的表面进行贴膜保护。
请参照图1和图2，S10、在所述衬底100的下表面形成漏极金属130。
本实施例中，从所述衬底100的下表面对衬底100进行减薄并覆盖漏极金属130，其中，减薄厚的碳化硅功率器件的总厚度小于200μm。可以理解的，本实施例通过减小衬底100的厚度，有利于降低衬底100的串联电阻。漏极金属130可以通过钛、镍、银等其中一种金属形成，也可以是其中多种金属形成对应的复合膜质，有利于形成良好的欧姆接触，进一步降低导通电阻。
请参照图5、图7和图8，可选的，步骤S2之前的步骤包括：
S21、在所述衬底100的上表面通过第一次氧化层生长、第一次光刻、第一次离子注入形成若干个N型埋层110(NBL)。
本步骤中，N型埋层110形成后，将衬底100上表面氧化层去除，示例性地，采用湿法腐蚀的方法去除氧化层，腐蚀液采用氢氟酸或缓冲氧化物腐蚀液。所述第一次离子注入的元素为氮元素，注入剂量为1E15～1E16cm-2，注入温度为400～500℃。
S22、在所述衬底100的上表面通过第二次氧化生长、第二次光刻、第二次离子注入形成若干个P型埋层120(PBL)。
本步骤中，P型埋层120形成后,进行高温退火，以使N型埋层110和P型埋层120具有一定深度，退火完成后再次去除衬底100上表面的氧化层，示例性地，采用湿法腐蚀的方法去除氧化层，腐蚀液采用氢氟酸或缓冲氧化物腐蚀液。高温退火温度为1600～1800℃，高温退火时间60～120分钟。所述第二次离子注入的元素为铝元素，注入剂量为1E15～1E16cm-2，注入温度为500～650℃。本实施例中，若干个N型埋层110和若干个P型埋层120交替排列于衬底100的上表面。
可以理解的，本实施例在N+衬底100和N-外延层200之间增加N型埋层110，进一步提高了N+衬底100与N-外延层200界面的杂质浓度，N型埋层110相当于一个加强的电场终止区，当碳化硅功率器件的漏源两端施加反方向电压时，其电场分布如图18所示，具有N型埋层110的电场分布通过实线表示，无N型埋层110的电场分布通过虚线表示。可见，相同的反向击穿电压下，具有N型埋层110的功率器件，其N-外延层200的厚度会更薄，有利于降低导通电阻，从而提高碳化硅功率器件的电流能力。
另外，本实施例通过在N+衬底100与N-外延层200之间增加P型埋层120，当碳化硅功率器件体内寄生的源漏二极管从正向导通转变为截止状态时，即P+、P外延、N外延、N+衬底100组成的二极管从正向导通到截止状态转变时，存储在P外延与N-外延结内的非平衡少子需要释放，由于P型埋层120的存在，其释放过程中电子会被P型埋层120复合，从而使该源漏二极管具有更软和更快的反向恢复特性，有利于进一步提升整个器件的工作频率。
请参照图6，具体的，步骤S6具体包括：
S61、通过第三次氧化层生长、第三次光刻、第三次离子注入在所述P外延层400的上表面形成N+区410。
其中，所述第三次离子注入的元素为氮元素，注入剂量1E15～1E16cm-2，注入温度400～500℃。本步骤完成后，去除P外延层400的上表面的氧化层。
S62、通过第四次氧化层生长、第四次光刻、第四次离子注入在所述P外延层400的上表面形成P+区420。
其中，所述第四次离子注入的元素为铝元素，注入剂量1E15～1E16cm-2，注入温度500～650℃。形成P+区420后，将半成品碳化硅功率器件在氩气氛围中高温退火，激活注入杂质，并使N+区410和P+区420具有一定深度。本实施例中，高温退火温度为1700℃，退火时间30～60分钟。
可选的，步骤S2包括：在所述N-外延层200表面上进行P型外延生长，生长过程中掺杂气体形式的掺质。可以理解的，本实施例中只需通过控制P外延层400生长时的掺质气体的流量，就可以精确控制沟道浓度，彻底避免传统制备方法中对沟道(PW)进行长时间的高温推进过程，有利于提高碳化硅功率器件的电学参数的鲁棒性。示例性地，所述掺质为三甲基铝。
可以理解的，本实施例的碳化硅功率器件的制备过程中，栅沟槽300采用N+多晶硅320和目标金属330两种材质，N+多晶硅320与栅氧化层310具有较佳的功函数，因此其静态特性维持不变；而通过进一步增加目标金属330栅极，可以极大的降低栅极体电阻和栅极串联电阻，即减小了成品碳化硅功率器件的输入电阻，因此碳化硅功率器件的最高工作频率得以进一步提升。
本实施例还在N+衬底100与N-外延层200之间设置N型埋层110，提升N+衬底100与N-外延层200之间的杂质浓度，有利于减少N-外延层200的厚度，从而降低成品碳化硅功率器件的电阻，提高碳化硅功率器件的电流能力。另外，N+衬底100与N-外延层200之间还设置有P型埋层120，使得成品碳化硅功率器件内寄生的源漏二极管具有更软和更快的反向恢复特性，从而提高整个成品碳化硅功率器件的工作频率。
本实施例在P外延层400形成过程中，掺入气体掺质，通过控制掺质气体的流量精确控制沟道的浓度，相较于传统的制备方法，减少了对沟道进行长时间的高温推进过程，有利于提高碳化硅功率器件的电学参数的鲁棒性。
实施例二
请参照图1，本实施例公开一种碳化硅功率器件，所述碳化硅功率器件采用实施例一的制备方法制成。
所述碳化硅功率器件包括：衬底100，所述衬底100的下表面设置有漏极金属130。N-外延层200，所述N-外延层200设置于所述衬底100的上表面。P外延层400，所述P外延层400设置于所述N-外延层200的上表面，所述P外延层400设置有P+区420以及至少两个N+区410。栅沟槽300，所述栅沟槽300设置于所述P外延层400的所述N+区410，并部分延伸至所述N-外延层200。栅氧化层310，所述栅氧化层310设置于所述P外延层400的上表面以及所述栅沟槽300的内壁、底面，所述栅沟槽300内的所述栅氧化层310的内表面淀积有多晶硅320和目标金属330。介质层500，所述介质层500设置于所述栅氧化层310的上表面，所述介质层500对应所述栅沟槽300的位置设置有栅极接触孔510，以及对应所述P+区420的位置设置有源极接触孔520。栅极金属530，所述栅极金属530设置于所述栅极接触孔510内并部分外露于所述介质层500外部，所述栅极金属530分别与所述多晶硅320以及所述目标金属330连接。源极金属540，所述源极金属540设置于所述源极接触孔520内并部分外露于所述介质层500外部，所述源极金属540与所述P+区420连接。钝化层600，所述钝化层600设置于所述介质层500的上表面，并收容位于所述介质层500外部的部分所述栅极金属530和部分所述源极金属540，所述钝化层600对应所述栅极金属530的位置设置有栅极窗口610以及对应所述源极金属540的位置设置有源极窗口620。
其中，衬底100采用N+SiC衬底100，所述多晶硅320采用N+型多晶硅320，所述目标金属330为钛、钨等中的至少一种金属。栅氧化层310厚度为
Figure BDA0003769939010000101
N-外延层200的厚度为5～15μm，P外延层400的厚度为3～8μm，栅沟槽300的宽度为1.2～2μm。漏极金属130可以通过钛、镍、银等其中一种金属形成，也可以是其中多种金属形成对应的复合膜质。
本实施例中的所述碳化硅功率器件的结构原理为：通过在栅沟槽300内采用N+多晶硅320和目标金属330两种材质，在保证静态特性不变的情况下，极大的降低栅极体电阻和栅极串联电阻。可以理解的，相当于减小了碳化硅功率器件的输入电阻，从而提高碳化硅功率器件的最高工作频率。
可选的，所述衬底100的上表面设置有若干个N型埋层110，所述N型埋层110与所述N-外延层200连接。本实施例中，N型埋层110的厚度为1.2～2.5μm。
可以理解的，本实施例在N+衬底100和N-外延层200之间增加N型埋层110，在相同的反向击穿电压下，具有N型埋层110的功率器件，其N-外延层200的厚度会更薄，有利于降低导通电阻，从而提高碳化硅功率器件的电流能力。
可选的，所述衬底100的上表面还设置有若干个P型埋层120，所述P型埋层120与所述N-外延层200连接。本实施例中，P型埋层120的厚度为1.2～2.5μm。
可以理解的，本实施例通过在N+衬底100与N-外延层200之间增加P型埋层120，使得碳化硅功率器件的源漏二极管具有更软和更快的反向恢复特性，有利于进一步提升整个器件的工作频率。
综上所述，本发明提供的一种碳化硅功率器件及其制备方法，通过在栅沟槽内采用多晶硅和金属两种材质，在保证静态特性不变的情况下，极大的降低栅极体电阻和栅极串联电阻，即减小了碳化硅功率器件的输入电阻，从而提高碳化硅功率器件的最高工作频率。
进一步的，通过在N+衬底和N-外延层之间增加N型埋层，在相同的反向击穿电压下，具有N型埋层的功率器件，其N-外延层的厚度会更薄，有利于降低导通电阻，从而提高碳化硅功率器件的电流能力。
除此之外，通过在N+衬底与N-外延层之间增加P型埋层，使得碳化硅功率器件的源漏二极管具有更软和更快的反向恢复特性，有利于进一步提升整个器件的工作频率。
碳化硅功率器件的制备方法中，在P型外延层生长时掺杂气体形式的掺质，只需通过控制P外延层生长时的掺质气体的流量，就可以精确控制沟道浓度，彻底避免传统制备方法中对沟道进行长时间的高温推进过程，有利于提高碳化硅功率器件的电学参数的鲁棒性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围。

Claims (10)

1.一种碳化硅功率器件的制备方法，其特征在于，包括步骤：
提供衬底，在所述衬底的上表面形成N-外延层；
在所述N-外延层的上表面形成P外延层；
在所述P外延层中形成部分延伸至所述N-外延层的至少两个栅沟槽；
在所述P外延层的表面以及所述栅沟槽的内壁、底面形成栅氧化层；
在所述栅沟槽内的所述栅氧化层的内表面淀积多晶硅和目标金属；
在所述P外延层中形成围绕所述栅沟槽的N+区，以及在两个所述N+区之间形成P+区；
在所述栅氧化层的外表面形成介质层，并在所述介质层上对应所述栅沟槽的位置形成栅极接触孔以及对应所述P+区的位置形成源极接触孔；
在所述栅极接触孔中形成连接所述多晶硅和所述目标金属的栅极金属，以及在所述源极接触孔中形成连接所述P+区的源极金属，其中，所述栅极金属和所述源极金属部分外露于所述介质层；
在所述介质层上表面形成钝化层，并在所述钝化层中对应所述栅极金属的位置形成栅极窗口，以及对应所述源极金属的位置形成源极窗口；
在所述衬底的下表面形成漏极金属。
2.根据权利要求1所述的碳化硅功率器件的制备方法，其特征在于，所述在所述N-外延层的上表面形成P外延层之前的步骤包括：
在所述衬底的上表面通过第一次氧化层生长、第一次光刻、第一次离子注入形成若干个N型埋层。
3.根据权利要求2所述的碳化硅功率器件的制备方法，其特征在于，所述在所述N-外延层的上表面形成P外延层之前的步骤还包括：
在所述衬底的上表面通过第二次氧化生长、第二次光刻、第二次离子注入形成若干个P型埋层。
4.根据权利要求1所述的碳化硅功率器件的制备方法，其特征在于，所述目标金属为钛、钨中的至少一种金属。
5.根据权利要求2所述的碳化硅功率器件的制备方法，其特征在于，所述第一次离子注入的元素为氮元素，注入剂量为1E15～1E16cm-2，注入温度为400～500℃。
6.根据权利要求3所述的碳化硅功率器件的制备方法，其特征在于，所述第二次离子注入的元素为铝元素，注入剂量为1E15～1E16cm-2，注入温度为500～650℃。
7.根据权利要求1所述的碳化硅功率器件的制备方法，其特征在于，所述在所述N-外延层的上表面形成P外延层的步骤包括：
在所述N-外延层表面上进行P型外延生长，生长过程中掺杂气体形式的掺质。
8.一种碳化硅功率器件，其特征在于，包括：
衬底，所述衬底的下表面设置有漏极金属；
N-外延层，所述N-外延层设置于所述衬底的上表面；
P外延层，所述P外延层设置于所述N-外延层的上表面，所述P外延层设置有P+区以及至少两个N+区；
栅沟槽，所述栅沟槽设置于所述P外延层的所述N+区，并部分延伸至所述N-外延层；
栅氧化层，所述栅氧化层设置于所述P外延层的上表面以及所述栅沟槽的内壁、底面，所述栅沟槽内的所述栅氧化层的内表面淀积有多晶硅和目标金属；
介质层，所述介质层设置于所述栅氧化层的上表面，所述介质层对应所述栅沟槽的位置设置有栅极接触孔，以及对应所述P+区的位置设置有源极接触孔；
栅极金属，所述栅极金属设置于所述栅极接触孔内并部分外露于所述介质层外部，所述栅极金属分别与所述多晶硅以及所述目标金属连接；
源极金属，所述源极金属设置于所述源极接触孔内并部分外露于所述介质层外部，所述源极金属与所述P+区连接；以及
钝化层，所述钝化层设置于所述介质层的上表面，并收容位于所述介质层外部的部分所述栅极金属和部分所述源极金属，所述钝化层对应所述栅极金属的位置设置有栅极窗口以及对应所述源极金属的位置设置有源极窗口。
9.根据权利要求8所述的碳化硅功率器件，其特征在于，所述衬底的上表面设置有若干个N型埋层，所述N型埋层与所述N-外延层连接。
10.根据权利要求9所述的碳化硅功率器件，其特征在于，所述衬底的上表面还设置有若干个P型埋层，所述P型埋层与所述N-外延层连接。
CN202210898364.0A 2022-07-28 2022-07-28 一种碳化硅功率器件及其制备方法 Pending CN115241051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210898364.0A CN115241051A (zh) 2022-07-28 2022-07-28 一种碳化硅功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210898364.0A CN115241051A (zh) 2022-07-28 2022-07-28 一种碳化硅功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115241051A true CN115241051A (zh) 2022-10-25

Family

ID=83677780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210898364.0A Pending CN115241051A (zh) 2022-07-28 2022-07-28 一种碳化硅功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115241051A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497598A (zh) * 2023-12-08 2024-02-02 芯联集成电路制造股份有限公司 一种碳化硅平面mos器件及其制备方法
CN119108279A (zh) * 2024-11-06 2024-12-10 深圳市创飞芯源半导体有限公司 半导体器件的制造方法及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062967A (ko) * 1999-12-21 2001-07-09 오길록 고속 전력 트랜지스터 및 그 제조방법
JP2006351743A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd Ｍｏｓゲート型炭化珪素半導体装置およびその製造方法
KR20130142009A (ko) * 2012-06-18 2013-12-27 한국전기연구원 낮은 게이트 저항을 갖는 ＳｉＣ ＵＭＯＳＦＥＴ 제조방법
CN109065540A (zh) * 2018-08-06 2018-12-21 中国科学院半导体研究所 一种集成SBD的SiC UMOSFET的结构及制备方法
CN111312709A (zh) * 2020-03-31 2020-06-19 上海维安半导体有限公司 一种大功率瞬态电压抑制器及其制造方法
DE102019201454A1 (de) * 2019-02-05 2020-08-06 Robert Bosch Gmbh Halbleiter-Bauelement, Leistungsschalter, Steuergerät
CN112466753A (zh) * 2020-10-23 2021-03-09 上海维安半导体有限公司 一种结型场效应晶体管器件的制备方法
CN113782609A (zh) * 2021-09-09 2021-12-10 东南大学 一种衬底电荷耦合的1200v体硅ldmos及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062967A (ko) * 1999-12-21 2001-07-09 오길록 고속 전력 트랜지스터 및 그 제조방법
JP2006351743A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd Ｍｏｓゲート型炭化珪素半導体装置およびその製造方法
KR20130142009A (ko) * 2012-06-18 2013-12-27 한국전기연구원 낮은 게이트 저항을 갖는 ＳｉＣ ＵＭＯＳＦＥＴ 제조방법
CN109065540A (zh) * 2018-08-06 2018-12-21 中国科学院半导体研究所 一种集成SBD的SiC UMOSFET的结构及制备方法
DE102019201454A1 (de) * 2019-02-05 2020-08-06 Robert Bosch Gmbh Halbleiter-Bauelement, Leistungsschalter, Steuergerät
CN111312709A (zh) * 2020-03-31 2020-06-19 上海维安半导体有限公司 一种大功率瞬态电压抑制器及其制造方法
CN112466753A (zh) * 2020-10-23 2021-03-09 上海维安半导体有限公司 一种结型场效应晶体管器件的制备方法
CN113782609A (zh) * 2021-09-09 2021-12-10 东南大学 一种衬底电荷耦合的1200v体硅ldmos及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497598A (zh) * 2023-12-08 2024-02-02 芯联集成电路制造股份有限公司 一种碳化硅平面mos器件及其制备方法
CN119108279A (zh) * 2024-11-06 2024-12-10 深圳市创飞芯源半导体有限公司 半导体器件的制造方法及半导体器件

Similar Documents

Publication Publication Date Title
CN107331616B (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN104241348B (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN114420761B (zh) 一种耐高压碳化硅器件及其制备方法
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
JP2012160485A (ja) 半導体装置とその製造方法
CN114899239B (zh) 一种碳化硅mosfet及其制备方法
CN117894846B (zh) 低功耗平面栅型碳化硅mosfet功率器件及其制造方法
CN116387362A (zh) 一种集成HJD的SiC UMOSFET器件及其制备方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN110473914A (zh) 一种SiC-MOS器件的制备方法
WO2023071284A1 (zh) 沟槽栅半导体器件及其制造方法
CN116454137A (zh) 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法
CN112086507A (zh) 一种SiC MOSFET器件元胞及其制造方法
CN111755521A (zh) 一种集成tjbs的碳化硅umosfet器件
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
CN112951905A (zh) 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法
CN117410325A (zh) 一种平面型碳化硅igbt器件及其制作方法、电子设备
CN209418507U (zh) 一种常关型SiC基DMOSFET器件
CN106024627A (zh) 具有低关态损耗的SiC基超结IGBT的制作方法
CN113345954A (zh) 一种全超结mosfet器件结构及其制造方法
CN111755519A (zh) 一种集成sbd的碳化硅umosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination