[go: up one dir, main page]

CN112086507A - 一种SiC MOSFET器件元胞及其制造方法 - Google Patents

一种SiC MOSFET器件元胞及其制造方法 Download PDF

Info

Publication number
CN112086507A
CN112086507A CN202011138568.1A CN202011138568A CN112086507A CN 112086507 A CN112086507 A CN 112086507A CN 202011138568 A CN202011138568 A CN 202011138568A CN 112086507 A CN112086507 A CN 112086507A
Authority
CN
China
Prior art keywords
type
layer
metal
regions
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011138568.1A
Other languages
English (en)
Inventor
易波
伍争
魏文静
张千
向勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011138568.1A priority Critical patent/CN112086507A/zh
Publication of CN112086507A publication Critical patent/CN112086507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SiC MOSFET器件元胞及其制造方法，针对槽栅SiC MOSFET槽栅底部的电场屏蔽区接地效果不佳从而限制芯片面积，增大动态损耗以及体二极管导通压降大，反向恢复电荷大的缺点，提出一种直接接地的埋层电场屏蔽区技术方案。该发明更有效地对槽栅氧化层形成电场保护，并且通过集成低漏电的反并联肖特基二极管实现低反向导通压降。

Description

一种SiC MOSFET器件元胞及其制造方法
技术领域
本发明属于功率半导体技术领域，涉及高压半导体器件，具体涉及一种SiCMOSFET器件元胞及其制造方法。
背景技术
SiC器件作为三代半导体器件，其固有的物理性质使其非常适合高频、高功率等应用。其临界击穿电场约3e6 V/cm,从而导致耐压时槽栅氧化层电场过高，栅氧可靠性严重不足。所以，在SiC MOSFET器件元胞设计中，必须考虑对沟道氧化层的电场保护，避免栅氧化层长期暴露于强电场下出现可靠性问题。目前，最常见有效的方法是在槽栅底部设置一个接地的P型电场屏蔽区。通常，该电场屏蔽区通过结终端接地，从元胞区到终端区的距离随着芯片电流增大而增加，由此带来的长距离的P型电场屏蔽区的分布电阻增加，从而导致接地效果变差，最终将导致MOSFET动态电阻增加，动态损耗增加。所以，该方案将限制单芯片电流大小。
此外，碳化硅材料大的禁带宽度决定了其制作的MOSFET自身集成的反并联PN结续流二极管固有导通压降约为3V，其导通损耗过高。所以，在同一芯片内集成低导通压降的反并联肖特基二极管Schottky Barrier Diode：SBD成为SiC MOSFET器件元胞的一个重要发展方向。通常，SBD需要设置额外的P型电场屏蔽区来保护肖特基结以防止势垒降低导致泄漏电流急剧增大。额外的电场保护占用沟道面积，使得沟道密度降低、器件电阻增大。
发明内容
针对现有技术中的上述不足，本发明提供的一种SiC MOSFET器件元胞及其制造方法。本发明在实现最大的沟道密度情况下，同时集成了低导通压降的、低泄漏电流的反并联肖特基二极管，并且对栅氧化层以及肖特基结形成了非常好的电场保护。
为了达到上述发明目的，本发明采用的技术方案为：一种SiC MOSFET器件元胞，包括：半导体第一主表面和半导体第二主表面、设置于第一主表面和第二主表面之间的N-耐压层、N型缓冲层、重掺杂N型衬底、两个P型电场屏蔽层、N型层、N型外延层、栅氧化层、多晶硅栅、金属栅电极、两个P型体区、两个N+源极区、两个肖特基金属区、设置于第一主表面上的两个源极金属和设置于第二主表面的漏极金属；
所述重掺杂N型衬底与第二主表面固定连接；所述N型缓冲层位于重掺杂N型衬底的上表面；所述耐压层位于N型缓冲层的上表面；所述两个P型电场屏蔽区分别位于耐压层的部分上表面；所述N型层位于所述两个P型电场屏蔽区之间；所述N型外延层设置于所述P型电场屏蔽区和所述N型层上表面；从第一主表面到半导体内的N型外延层内设置有一个槽，用于制作槽栅；所述槽不与所述P型电场屏蔽层以及N型层接触；所述槽由槽壁栅氧化层和槽内填充重掺杂多晶硅栅构成；所述槽的两侧槽壁外的半导体内各分别设置了一个P型体区；所述两个P型体区位于N型外延层上表面并且与槽壁接触；所述两个P型体区上表面和第一主表面之间分别设置有两个N+源极区；所述两个N+源极区与槽壁接触，且每一个N+源极区上均覆盖了一个源极金属；所述多晶硅栅上覆盖有金属栅电极；每一个所述肖特基金属区均与一个源极金属接触；
所述两个肖特基金属区分别位于所述槽两侧并且从第一主表面贯穿进入半导体体内，其深入半导体的距离大于槽底距第一主表面的距离，并且各自与槽两侧的一个N+源极区、一个P型体区、N型外延层、N型层和一个P型电场屏蔽层分别接触；所述每一个肖特基金属区和N型外延层接触的界面形成N型肖特基接触，即肖特基结界面；
所述两个P型电场屏蔽区分别位于槽中心的垂直于第一主表面的中心线两侧，并且各自从槽两侧的肖特基结界面向槽的中心方向延伸w的距离，其掺杂浓度在1×1018cm-3以上，其中，距离w>0.5um；
所述N型区和N型外延层的掺杂浓度均大于N-耐压层掺杂浓度。
所述源极金属和肖特基金属区可以是单一金属材料也可以是多层金属；所述源极金属和肖特基金属区可以是一样的金属材料。
一种SiC MOSFET器件元胞的制造方法，包括如下步骤：
A1、在N-耐压层表面离子注入相互接触的N型层和两个P型电场屏蔽区，在N-耐压层上外延生长N型外延层和两个P型体区；
A2、在步骤A1的半导体第一主表面进行注入离子、刻蚀，高温退火、栅氧生长以及多晶硅淀积，得到初步的MOS管；
A3、对于初步的MOS管，如果两个肖特基金属区和两个源极金属为相同材料，则淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属和金属栅电极；如果二者材料不相同，则淀积肖特基金属区域后刻蚀掉两个肖特基金属区所在槽以外的金属，再淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属和金属栅电极；
A4、对步骤A3得到的MOS管的表面采用CVD生长钝化层，在第二主表面采用金属进行淀积，得到漏极金属；
A5、对步骤A4得到的MOS管进行退火处理，得到欧姆接触，完成对SiC MOSFET器件元胞的制造。
进一步地，所述步骤A2包括以下分步骤：
A21、首先光刻出两个N+源极区的窗口，采用离子注入形成N型重掺杂，得到两个N+源极区；
A22、对步骤A21得到的MOS管覆盖保护性碳膜，再采用1600℃～1800℃高温对其进行退火处理激活杂质，去除碳膜；
A23、将去除碳膜的MOS管的淀积金属Ni或者介质层作为硬掩膜层，光刻出槽以及两个肖特基金属区的位置；采用ICP或RIE刻蚀掉两个肖特基金属区以及槽位置的硬掩膜层，继续采用ICP或RIE刻蚀，将两个肖特基金属区位置和槽的位置的半导体刻蚀到槽所需深度；
A24、保留A23中的硬掩膜层，涂光刻胶，曝光出两个肖特基金属区所在位置；利用A23中的硬掩膜层自对准继续刻蚀，直至两个肖特基金属区深度达到各自下方的两个P型电场屏蔽区内；去除光刻胶和掩膜层；
A25、采用热氧化或CVD淀积，在刻蚀出的槽的槽壁和槽底上生长一层栅氧化层；淀积多晶硅栅、光刻后刻蚀掉槽以外区域的多晶硅，得到初步的MOS管。
本发明的有益效果为：
1、槽所在的槽栅的底部没有直接设置P型电场屏蔽区，避免传统结构中需要额外工艺步骤将槽栅下的电场屏蔽区接地(即接源极)；本发明通过两侧的P型电场屏蔽区向槽栅所在方向延伸来进行电场保护；而两侧的P型电场屏蔽区则通过深入半导体的肖特基金属区形成接地的电气连接
2、肖特基金属区在深入半导体连接电场屏蔽区时，同时与电场屏蔽区上方的N型外延层形成肖特基接触，由于P型电场屏蔽区延伸出肖特基界面的距离w>0.5um，其将对肖特基结形成非常强的电场保护，其漏电将非常小；采用肖特基二极管代替体二极管反向导电，可以极大地降低反向导通压降和反向恢复电荷。
3、槽栅下的N型区的宽度可以通过调节两个P型电场屏蔽区的距离灵活调节，距离越近，对槽氧化层和肖特基结的电场保护越强；并且P型电场屏蔽区边沿的电场集中效应越小，击穿电压越高；同时可以通过调节N型区以及N型外延层的浓度来降低这两个区域引入的JFET电阻，从而获得最小的比导通电阻。
附图说明
图1为实施例1的SiC MOSFET器件元胞二维元胞示意图；
图2为针对实施例1的SiC MOSFET器件元胞的制造方法的流程图；
图3为相同元胞尺寸下，罗姆公司的传统doubletrenchMOSFET和实施例1在一种设计参数下的氧化层电场分布对比；
其中，1、耐压层；2、N型缓冲层；3、重掺杂N型衬底；4、漏极金属；5、P型电场屏蔽区；6、肖特基金属区；7、N型区；8、N型外延层；9、栅极金属；10、N+源极区；11、P型体区；12、重掺杂多晶硅；13、栅氧化层；14、源极金属。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
在本发明的描述中，需要理解的是，术语“中心”、“厚度”、“上”、“下”、“水平”、“顶”、“底”、“内”、“外”、“径向”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明的技术特征的数量。因此，限定由“第一”、“第二”、“第三”的特征可以明示或隐含地包括一个或者更多个该特征。
实施例1，如图1所示为本发明一种实施例：一种SiC MOSFET器件元胞，包括：半导体第一主表面(图1半导体的正面)和半导体第二主表面(图1半导体的背面)、设置于第一主表面和第二主表面之间的N-耐压层1、N型缓冲层2、重掺杂N型衬底3、两个P型电场屏蔽层5、N型层7、N型外延层8、栅氧化层13、多晶硅栅12、金属栅电极9、两个P型体区11、两个N+源极区10、两个肖特基金属区6、设置于第一主表面上的两个源极金属14和设置于第二主表面的漏极金属4；
所述重掺杂N型衬底3与第二主表面固定连接；所述N型缓冲层2位于重掺杂N型衬底3的上表面；所述耐压层1位于N型缓冲层2的上表面；所述两个P型电场屏蔽区5分别位于耐压层1的部分上表面；所述N型层7位于所述两个P型电场屏蔽区5之间；所述N型外延层8设置于所述P型电场屏蔽区5和所述N型层7上表面；从第一主表面到半导体内的N型外延层8内设置有一个槽，所述槽不与所述P型电场屏蔽层5以及N型层7接触；所述槽由槽壁栅氧化层13和槽内填充重掺杂多晶硅栅12构成；所述槽的两侧槽壁外的半导体内各分别设置了一个P型体区11；所述两个P型体区11位于N型外延层8上表面并且与槽壁接触；所述两个P型体区11上表面和第一主表面之间分别设置有两个N+源极区10；所述两个N+源极区10与槽壁接触，且每一个N+源极区10上均覆盖了一个源极金属14；所述多晶硅栅12上覆盖有金属栅电极9；每一个所述肖特基金属区6均与一个源极金属14接触；
所述两个肖特基金属区6分别位于所述槽两侧并且从第一主表面贯穿进入半导体体内，其深入半导体的距离大于槽底距第一主表面的距离，并且各自与槽两侧的一个N+源极区10、一个P型体区11、N型外延层8、N型层7和一个P型电场屏蔽层5分别接触；所述每一个肖特基金属区6和N型外延层8接触的界面形成N型肖特基接触，即肖特基结界面；
所述两个P型电场屏蔽区5分别位于槽中心的垂直于第一主表面的中心线两侧，并且各自从槽两侧的肖特基结界面向槽的中心方向延伸w的距离，其掺杂浓度在1×1018cm-3以上，其中，距离w>0.5um；
所述N型区7和N型外延层8的掺杂浓度均大于N-耐压层1掺杂浓度。
所述源极金属14和肖特基金属区6可以是单一金属材料也可以是多层金属；所述源极金属14和肖特基金属区6可以是一样的金属材料。
如图2所示，一种SiC MOSFET器件元胞的制造方法，包括如下步骤：
A1、在N-耐压层1表面离子注入相互接触的N型层7和两个P型电场屏蔽区5，在N-耐压层1上外延生长N型外延层8和两个P型体区11；
A2、在步骤A1的半导体第一主表面进行注入离子、刻蚀，高温退火、栅氧生长以及多晶硅淀积，得到初步的MOS管；
A3、对于初步的MOS管，如果两个肖特基金属区6和两个源极金属14为相同材料，则淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属14和金属栅电极9；如果二者材料不相同，则淀积肖特基金属区域后刻蚀掉两个肖特基金属区6所在槽以外的金属，再淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属14和金属栅电极9；
A4、对步骤A3得到的MOS管的表面采用CVD生长钝化层，在第二主表面采用金属进行淀积，得到漏极金属4；
A5、对步骤A4得到的MOS管进行退火处理，得到欧姆接触，完成对SiC MOSFET器件元胞的制造。
所述步骤A2包括以下分步骤：
A21、首先光刻出两个N+源极区10的窗口，采用离子注入形成N型重掺杂，得到两个N+源极区10；
A22、对步骤A21得到的MOS管覆盖保护性碳膜，再采用1600℃～1800℃高温对其进行退火处理激活杂质，去除碳膜；
A23、将去除碳膜的MOS管的淀积金属Ni或者介质层作为硬掩膜层，光刻出槽以及两个肖特基金属区6的位置；采用ICP或RIE刻蚀掉两个肖特基金属区6以及槽位置的硬掩膜层，继续采用ICP或RIE刻蚀，将两个肖特基金属区6位置和槽的位置的半导体刻蚀到槽所需深度；
A24、保留A23中的硬掩膜层，涂光刻胶，曝光出两个肖特基金属区6所在位置；利用A23中的硬掩膜层自对准继续刻蚀，直至两个肖特基金属区6深度达到各自下方的两个P型电场屏蔽区5内；去除光刻胶和掩膜层；
A25、采用热氧化或CVD淀积，在刻蚀出的槽的槽壁和槽底上生长一层栅氧化层13；淀积多晶硅栅12、光刻后刻蚀掉槽以外区域的多晶硅，得到初步的MOS管。
根据实施例1，图3对比了传统结构和本发明的电场分布，其中传统结构为罗姆公司doubletrenchMOSFET，传统结构和本发明具有相同的耐压区1，相同的元胞宽度2.4um。耐压区1掺杂1e16 cm-3，长度7.5um，沟道迁移率均设置为30cm2/Vs，沟道长度0.5um，P型体区11掺杂2e17 cm-3，栅氧化层13厚度50nm。N型区7和N型外延层8掺杂均为1.2e17 cm-3，P型电场屏蔽区5延伸距离w＝0.55um。仿真结果为：传统结构击穿电压BV＝1156V，比导通电阻Ron,sp＝1.27mΩ·cm2，本发明BV＝1218V，比导通电阻Ron,sp＝1.25mΩ·cm2。在几乎相同的比导通电阻下，本发明的击穿电压提高了5.3％。更重要的是，本发明集成了导通压降约1.5V的肖特基二极管，而传统结构的反向导通压降约3V，降低了约50％，反向恢复电荷也将由于肖特基单极性导电而极大地降低。同时，从图3可以看出，本发明的栅氧化层13的最大电场Eox_max比传统结构降低了45.9％，并且低于可靠性要求的临界电场3MV/cm，证明本发明可以有更高的栅压可靠性。

Claims (3)

1.一种SiC MOSFET器件元胞，其特征在于，包括：半导体第一主表面和半导体第二主表面、设置于第一主表面和第二主表面之间的N-耐压层(1)、N型缓冲层(2)、重掺杂N型衬底(3)、两个P型电场屏蔽层(5)、N型层(7)、N型外延层(8)、栅氧化层(13)、多晶硅栅(12)、金属栅电极(9)、两个P型体区(11)、两个N+源极区(10)、两个肖特基金属区(6)、设置于第一主表面上的两个源极金属(14)和设置于第二主表面的漏极金属(4)；
所述重掺杂N型衬底(3)与第二主表面固定连接；所述N型缓冲层(2)位于重掺杂N型衬底(3)的上表面；所述耐压层(1)位于N型缓冲层(2)的上表面；所述两个P型电场屏蔽区(5)分别位于耐压层(1)的部分上表面；所述N型层(7)位于所述两个P型电场屏蔽区(5)之间；所述N型外延层(8)设置于所述P型电场屏蔽区(5)和所述N型层(7)上表面；从第一主表面到半导体内的N型外延层(8)内设置有一个槽，用于制作槽栅；所述槽不与所述P型电场屏蔽层(5)以及N型层(7)接触；所述槽由槽壁栅氧化层(13)和槽内填充重掺杂多晶硅栅(12)构成；所述槽的两侧槽壁外的半导体内各分别设置了一个P型体区(11)；所述两个P型体区(11)位于N型外延层(8)上表面并且与槽壁接触；所述两个P型体区(11)上表面和第一主表面之间分别设置有两个N+源极区(10)；所述两个N+源极区(10)与槽壁接触，且每一个N+源极区(10)上均覆盖了一个源极金属(14)；所述多晶硅栅(12)上覆盖有金属栅电极(9)；每一个所述肖特基金属区(6)均与一个源极金属(14)接触；
所述两个肖特基金属区(6)分别位于所述槽两侧并且从第一主表面贯穿进入半导体体内，其深入半导体的距离大于槽底距第一主表面的距离，并且各自与槽两侧的一个N+源极区(10)、一个P型体区(11)、N型外延层(8)、N型层(7)和一个P型电场屏蔽层(5)分别接触；所述每一个肖特基金属区(6)和N型外延层(8)接触的界面形成N型肖特基接触，即肖特基结界面；
所述两个P型电场屏蔽区(5)分别位于槽中心的垂直于第一主表面的中心线两侧，并且各自从槽两侧的肖特基结界面向槽的中心方向延伸w的距离，其掺杂浓度在1×1018cm-3以上，其中，距离w>0.5um；
所述N型区(7)和N型外延层(8)的掺杂浓度均大于N-耐压层(1)掺杂浓度。
2.一种SiC MOSFET器件元胞的制造方法，其特征在于，包括如下步骤：
A1、在N-耐压层(1)表面离子注入相互接触的N型层(7)和两个P型电场屏蔽区(5)，在N-耐压层(1)上外延生长N型外延层(8)和两个P型体区(11)；
A2、在步骤A1的半导体第一主表面进行注入离子、刻蚀，高温退火、栅氧生长以及多晶硅淀积，得到初步的MOS管；
A3、对于初步的MOS管，如果两个肖特基金属区(6)和两个源极金属(14)为相同材料，则淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属(14)和金属栅电极(9)；如果二者材料不相同，则淀积肖特基金属区域后刻蚀掉两个肖特基金属区(6)所在槽以外的金属，再淀积源极金属区域，再光刻、之后刻蚀源极金属区域得到两个源极金属(14)和金属栅电极(9)；
A4、对步骤A3得到的MOS管的表面采用CVD生长钝化层，在第二主表面采用金属进行淀积，得到漏极金属(4)；
A5、对步骤A4得到的MOS管进行退火处理，得到欧姆接触，完成对SiC MOSFET器件元胞的制造。
3.根据权利要求2所述的SiC MOSFET器件元胞的制造方法，其特征在于，所述步骤A2包括以下分步骤：
A21、首先光刻出两个N+源极区(10)的窗口，采用离子注入形成N型重掺杂，得到两个N+源极区(10)；
A22、对步骤A21得到的MOS管覆盖保护性碳膜，再采用1600℃～1800℃高温对其进行退火处理激活杂质，去除碳膜；
A23、将去除碳膜的MOS管的淀积金属Ni或者介质层作为硬掩膜层，光刻出槽以及两个肖特基金属区(6)的位置；采用ICP或RIE刻蚀掉两个肖特基金属区(6)以及槽位置的硬掩膜层，继续采用ICP或RIE刻蚀，将两个肖特基金属区(6)位置和槽的位置的半导体刻蚀到槽所需深度；
A24、保留A23中的硬掩膜层，涂光刻胶，曝光出两个肖特基金属区(6)所在位置；利用A23中的硬掩膜层自对准继续刻蚀，直至两个肖特基金属区(6)深度达到各自下方的两个P型电场屏蔽区(5)内；去除光刻胶和掩膜层；
A25、采用热氧化或CVD淀积，在刻蚀出的槽的槽壁和槽底上生长一层栅氧化层(13)；淀积多晶硅栅(12)、光刻后刻蚀掉槽以外区域的多晶硅，得到初步的MOS管。
CN202011138568.1A 2020-10-22 2020-10-22 一种SiC MOSFET器件元胞及其制造方法 Pending CN112086507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011138568.1A CN112086507A (zh) 2020-10-22 2020-10-22 一种SiC MOSFET器件元胞及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011138568.1A CN112086507A (zh) 2020-10-22 2020-10-22 一种SiC MOSFET器件元胞及其制造方法

Publications (1)

Publication Number Publication Date
CN112086507A true CN112086507A (zh) 2020-12-15

Family

ID=73731047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011138568.1A Pending CN112086507A (zh) 2020-10-22 2020-10-22 一种SiC MOSFET器件元胞及其制造方法

Country Status (1)

Country Link
CN (1) CN112086507A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098626A1 (zh) * 2021-12-03 2023-06-08 华润微电子（重庆）有限公司 一种超结mosfet器件
CN116435335A (zh) * 2023-03-22 2023-07-14 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场屏蔽保护结构及制备方法
CN119208385A (zh) * 2024-11-26 2024-12-27 安徽长飞先进半导体股份有限公司 半导体器件及制备方法、功率模块、功率转换电路和车辆

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489649A (zh) * 2014-09-18 2016-04-13 万国半导体股份有限公司 在沟槽式功率器件中改善终端区低击穿电压的方法
CN106098561A (zh) * 2016-07-25 2016-11-09 吉林华微电子股份有限公司 一种mosfet器件的制造方法及其器件
CN106298866A (zh) * 2015-05-19 2017-01-04 北大方正集团有限公司 超结mosfet器件及其制造方法
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107293491A (zh) * 2016-04-12 2017-10-24 北大方正集团有限公司 Vdmos器件的制作方法
CN107895741A (zh) * 2016-10-04 2018-04-10 安世有限公司 改善的具有沟槽栅的金属氧化物半导体
US20180182884A1 (en) * 2016-12-22 2018-06-28 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN108807504A (zh) * 2018-08-28 2018-11-13 电子科技大学 碳化硅mosfet器件及其制造方法
US20180358463A1 (en) * 2017-06-09 2018-12-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
CN110148580A (zh) * 2019-05-15 2019-08-20 上海集成电路研发中心有限公司 一种双深度浅沟道隔离槽及其制备方法
CN110190128A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN110212020A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489649A (zh) * 2014-09-18 2016-04-13 万国半导体股份有限公司 在沟槽式功率器件中改善终端区低击穿电压的方法
CN106298866A (zh) * 2015-05-19 2017-01-04 北大方正集团有限公司 超结mosfet器件及其制造方法
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN107293491A (zh) * 2016-04-12 2017-10-24 北大方正集团有限公司 Vdmos器件的制作方法
CN106098561A (zh) * 2016-07-25 2016-11-09 吉林华微电子股份有限公司 一种mosfet器件的制造方法及其器件
CN107895741A (zh) * 2016-10-04 2018-04-10 安世有限公司 改善的具有沟槽栅的金属氧化物半导体
US20180182884A1 (en) * 2016-12-22 2018-06-28 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US20180358463A1 (en) * 2017-06-09 2018-12-13 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
CN108807504A (zh) * 2018-08-28 2018-11-13 电子科技大学 碳化硅mosfet器件及其制造方法
CN110148580A (zh) * 2019-05-15 2019-08-20 上海集成电路研发中心有限公司 一种双深度浅沟道隔离槽及其制备方法
CN110190128A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN110212020A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098626A1 (zh) * 2021-12-03 2023-06-08 华润微电子（重庆）有限公司 一种超结mosfet器件
CN116435335A (zh) * 2023-03-22 2023-07-14 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场屏蔽保护结构及制备方法
CN116435335B (zh) * 2023-03-22 2024-03-22 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场屏蔽保护结构及制备方法
CN119208385A (zh) * 2024-11-26 2024-12-27 安徽长飞先进半导体股份有限公司 半导体器件及制备方法、功率模块、功率转换电路和车辆

Similar Documents

Publication Publication Date Title
US10211333B2 (en) Scalable SGT structure with improved FOM
JP3202021B2 (ja) パンチスルー電界効果トランジスタ
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US7834376B2 (en) Power semiconductor switch
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN111164762B (zh) 肖特基二极管与mosfet的集成
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN112201697B (zh) 肖特基二极管以及制备该肖特基二极管的方法
CN112086507A (zh) 一种SiC MOSFET器件元胞及其制造方法
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
WO2024227330A1 (zh) 非对称碳化硅槽栅mosfet及其制造方法
CN112259598A (zh) 一种沟槽型mosfet器件及其制备方法
CN106057798A (zh) 一种集成沟槽肖特基的mosfet
JP3998454B2 (ja) 電力用半導体装置
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN118825078B (zh) 积累型沟道碳化硅mos器件及其制备方法、芯片
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
TW202335308A (zh) 寬能隙半導體元件與其製造方法
CN113517331A (zh) 一种具有浮岛耦合垂直场板保护的SiC基槽栅MOSFET结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201215

RJ01 Rejection of invention patent application after publication