CN108899372A - 一种高浪涌电流能力碳化硅二极管及其制作方法 - Google Patents

Abstract

本发明属于半导体器件的制造技术领域，涉及一种高浪涌电流能力碳化硅二极管及其制作方法，包括N型碳化硅衬底及N型碳化硅外延层，在碳化硅外延层内的上部设有若干个P型阱区，在P型阱区下方或下表面设有N型高阻区，在P型阱区内设有多个沟槽，位于边缘的沟槽与碳化硅外延层邻接，且沟槽从半导体基板的上表面穿过P型阱区延伸到N型高阻区内或依次穿过P型阱区、N型高阻区延伸到N型碳化硅外延层内；本发明通过设置N型高阻区，并在P型阱区内设有多个沟槽，使得器件在正常导通工作状态下，大幅增加了器件的浪涌电流能力。

Description

一种高浪涌电流能力碳化硅二极管及其制作方法

技术领域

本发明涉及一种二极管及制造方法，尤其是一种高浪涌电流能力碳化硅二极管及其制作方法，属于半导体器件的制造技术领域。

背景技术

功率器件及其模块为实现多种形式电能之间转换提供了有效的途径，在国防建设、交通运输、工业生产、医疗卫生等领域得到了广泛应用。自上世纪50年代第一款功率器件应用以来，每一代功率器件的推出，都使得能源更为高效地转换和使用。

传统功率器件及模块由硅基功率器件主导，主要以晶闸管、功率PIN器件、功率双极结型器件、功率MOSFET以及绝缘栅场效应晶体管等器件为主，在全功率范围内均得到了广泛的应用，以其悠久历史、十分成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，随着功率半导体技术发展的日渐成熟，硅基功率器件其特性已逐渐逼近其理论极限。研究人员在硅基功率器件狭窄的优化空间中努力寻求更佳参数的同时，也注意到了SiC、GaN等第三代宽带隙半导体材料在大功率、高频率、耐高温、抗辐射等领域中优异的材料特性。

碳化硅(SiC)材料凭借其优良的性能成为了国际上功率半导体器件的研究热点。碳化硅(SiC)相比传统的硅材料具有禁带宽度大、击穿场强高、热导率高等优势。禁带宽度大使碳化硅的本征载流子浓度低，从而减小了器件的反向电流；高的击穿场强可以大大提高功率器件的反向击穿电压，并且可以降低器件导通时的电阻；高热导率可以大大提高器件可以工作的最高工作温度；并且在众多高功率应用场合，比如：高速铁路、混合动力汽车、智能高压直流输电等领域，碳化硅基器件均被赋予了很高的期望。同时，碳化硅功率器件能够有效降低功率损耗，故此被誉为带动“新能源革命”的“绿色能源”器件。

目前，碳化硅功率器件注意包括二极管和MOSFET。对于碳化硅二极管，击穿电压、正向导通压降和结电容电荷是其最主要电学参数，浪涌电流能力是其最重要的可靠性参数。目前碳化硅二极管往往采用结势垒肖特基二极管（JBS），如图1所示为典型的碳化硅JBS结构，在器件正常导通工作状态下（小电流），仅仅有肖特基接触区域导通，P型阱区不参与导电，因此P型阱区面积越大，在相同面积条件下器件的导通压降越大，导通损耗越大。在大电流条件下（浪涌电流来临时），PN结导通，向器件的漂移区注入少子空穴，从而提高器件的浪涌电流能力，因此P型阱区面积越大，器件的浪涌电流能力越强。然而，由于碳化硅的PN结二极管开启电压较高，浪涌电流来临时很难有效的保证PN结有效开启，即使PN结开启，也常常存在器件正向导通压降过高，导致芯片温度上升较快，极易失效，从而导致碳化硅功率浪涌电流能力较差。另一方面，如果大幅增加JBS二极管P型阱区的面积，可以有效的提高器件的浪涌电流能力，但导致器件的正向导通损耗较大，在系统中应用时对电能的转换效率有不利的影响。

故而，亟需一种正向导通压降较小、浪涌电流大的碳化硅JBS器件，以克服现有技术所存在的不足。

发明内容

本发明的目的是克服现有技术中存在的不足，提出了一种高浪涌电流能力碳化硅二极管及其制作方法，通过在P型阱区下方或下表面增加了一个N型高阻区，并在P型阱区间设有若干个间隔分立的沟槽，使得器件在正常导通工作状态下，大幅增加了器件的浪涌电流能力。

为实现以上技术目的，本发明的技术方案是：一种高浪涌电流能力碳化硅二极管，包括半导体基板，所述半导体基板包括N型衬底及位于N型碳化硅衬底上的N型碳化硅外延层，在所述N型碳化硅外延层内的上部设有若干个P型阱区，其特征在于，在所述P型阱区下方或下表面设有N型高阻区，在P型阱区内设有多个沟槽，位于P型阱区边缘的沟槽与N型碳化硅外延层邻接，且沟槽从半导体基板的上表面穿过P型阱区延伸到N型高阻区内或依次穿过P型阱区、N型高阻区延伸到N型碳化硅外延层内，所述沟槽内填充有绝缘介质层。

进一步地，在所述半导体基板的上表面设有阳极金属，所述阳极金属与所述N型外延层肖特基接触，与P型阱区欧姆接触；在所述半导体基板的下表面设有阴极金属，所述阴极金属与N型碳化硅衬底欧姆接触。

进一步地，所述沟槽内设有导电多晶硅及包裹导电多晶硅的绝缘介质层，所述导电多晶硅与阳极金属电连接。

进一步地，所述N型高阻区的电阻率大于N型碳化硅外延层的电阻率。

进一步地，在相邻的P型阱区间设有N型阱区，所述N型阱区与沟槽邻接，所述N型阱区的电阻率小于N型高阻区的电阻率，所述N型阱区的电阻率等于N型碳化硅外延层的电阻率或小于N型碳化硅外延层的电阻率。

为了进一步实现以上技术目的，本发明还提出一种高浪涌电流能力碳化硅二极管的制造方法，其特征在于，包括以下步骤：

第一步：选取N型碳化硅衬底，采用外延工艺，在N型碳化硅衬底的上表面生长N型碳化硅外延层；

第二步：在第一光刻胶的遮挡下，选择性高能量注入P型杂质，再选择性低能量注入P型杂质，然后进行高温退火，分别形成N型高阻区、P型阱区；

第三步；在第二光刻胶的遮挡下，对N型碳化硅外延层进行刻蚀，得到位于P型阱区内的多个沟槽；

第四步：在N型碳化硅外延层表面及沟槽内生长绝缘氧化层，所述绝缘氧化层填满沟槽；

第五步：对绝缘氧化层进行刻蚀，去除N型碳化硅外延层表面的绝缘氧化层，在沟槽内形成绝缘介质层；

第六步：对N型碳化硅衬底下表面进行背面减薄，然后淀积金属层形成阴极金属，在N型碳化硅外延层上表面通过淀积金属形成阳极金属，最终制备得到碳化硅功率二极管器件。

进一步地，所述步骤二中的N型高阻区还可以通过外延工艺得到，具体为：

在N型碳化硅外延层上表面生长N型高阻层；

在第一光刻胶的遮挡下，在N型高阻层表面选择性低能量注入P型杂质，去除第一光刻胶；

在第三光刻胶的遮挡下，在N型高阻层表面选择性注入N型杂质，去除第三光刻胶；

然后进行高温退火，分别形成P型阱区、位于P型阱区间的N型阱区及位于P型阱区下方的N型高阻区。

进一步地，所述N型阱区和N型碳化硅外延层的电阻率均小于N型高阻区的电阻率，所述N型阱区的电阻率等于N型碳化硅外延层的电阻率或小于N型碳化硅外延层的电阻率。

进一步地，在第四步中的绝缘氧化层不填满沟槽，并在绝缘氧化层上淀积多晶硅，使多晶硅填满沟槽，然后依次去除器件表面的多晶硅和绝缘氧化层，在沟槽内得到导电多晶硅及包裹导电多晶硅的绝缘介质层，所述导电多晶硅与阳极金属电连接。

进一步地，对于N型碳化硅二极管，所述N型为N型导电，所述P型为P型导电；对于P型碳化硅二极管，所述N型为P型导电，所述P型为N型导电。

与传统碳化硅二极管件相比，本发明具有以下优点：

1）本发明通过在P型阱区下方或下表面增加了一个N型高阻区，如图18所示，在小电流条件下，电子电流从阳极肖特基结流入器件内部，流过N型高阻区，然后以约45度角向阴极扩散流出，P型阱区下方的N型高阻区基本不影响电子电流的流动，因此该结构不会影响器件的正向导通压降；如图19所示，在大电流条件下，将有相当一部分电子电流流过P型阱区下方的N型高阻区，在N型高阻区中存在寄生电阻，因此在N型高阻区内会产生横向压降，导致P型阱区中心下方的电势可以明显降低，器件内的PN结可以更有效的打开，实现更高的电流能力，从而使得器件具备较高的浪涌电流能力；

2）本发明通过在P型阱区内设有若干个间隔分立的沟槽，当电子电流流过N型高阻区时，沟槽的设置可以延长电子电流的流通路径，增加了P型阱区下方的横向电阻，从而保证在大电流条件下器件内的PN结更有效的打开，增加器件的浪涌电流能力；

3）通过在沟槽内设置与阳极金属电连接的导电多晶硅，当器件耐压时，导电多晶硅与其相邻的N型碳化硅外延层或N型阱区横向耗尽，产生横向电场，可提高器件耐压能力；

4）本发明在P型阱区间设置N型阱区，当N型阱区的电阻率小于N型外延层的电阻率，且当器件导通时，能明显降低器件的导通电阻。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为现有的碳化硅肖特基二极管的结构示意图。

图2为本发明实施例1碳化硅肖特基二极管的结构示意图。

图3为本发明实施例2碳化硅肖特基二极管的结构示意图。

图4为本发明实施例3碳化硅肖特基二极管的结构示意图。

图5为本发明实施例4带有4个沟槽的碳化硅肖特基二极管的结构剖视图。

图6为本发明实施例5碳化硅肖特基二极管的结构示意图。

图7为本发明实施例2形成N型碳化硅衬底与N型碳化硅外延层的剖视结构示意图。

图8为本发明实施例2形成P型阱区与N型高阻区的剖视结构示意图。

图9为本发明实施例2刻蚀沟槽的剖视结构示意图。

图10为本发明实施例2淀积绝缘氧化层和多晶硅的剖视结构示意图。

图11为本发明实施例2形成导电多晶硅与绝缘介质层的剖视结构示意图。

图12为本发明实施例4形成N型衬底、N型外延层和N型高阻区的剖视结构示意图。

图13为本发明实施例4形成P型阱区的剖视结构示意图。

图14为本发明实施例4形成N型阱区的剖视结构示意图。

图15为本发明实施例4刻蚀沟槽的剖视结构示意图。

图16为本发明实施例4淀积绝缘氧化层和多晶硅的剖视结构示意图。

图17为本发明实施例4形成导电多晶硅与绝缘介质层的剖视结构示意图。

图18为本发明在小电流条件下的电子电流路径图。

图19为本发明在大电流条件下的N高阻区内的寄生电阻示意图。

附图标记说明：1、阴极金属；2、N型碳化硅衬底； 3、N型碳化硅外延层；4、N型高阻区；5、沟槽；6、P型阱区；7、N型阱区；8、阳极金属；9、N型高阻层；10、绝缘介质层；11、导电多晶硅。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

实施例1：如图2所示，提供一种高浪涌电流能力碳化硅二极管，在器件的截面方向上，自下而上依次设置阴极金属1、N型碳化硅衬底2、N型碳化硅外延层3及阳极金属8，在所述N型碳化硅外延层3内设置若干个P型阱区6，所述阳极金属8与所述N型外延层3肖特基接触，与P型阱区6欧姆接触；

在所述P型阱区6的下方或下表面设有N型高阻区4，N型高阻区4的宽度与P型阱区6的宽度相同，所述N型高阻区4的电阻率比N型碳化硅外延层3高；在P型阱区6两侧分别设有沟槽5，所述沟槽5与N型碳化硅外延层3邻接，且沟槽5内填充有绝缘介质层10，所述沟槽5的沟槽底部穿过所述N型高阻区4延伸至N型外延层3内。

实施例2：如图3所示，提供一种高浪涌电流能力碳化硅二极管，在器件的截面方向上，自下而上依次设置阴极金属1、N型碳化硅衬底2、N型碳化硅外延层3及阳极金属8，在所述N型碳化硅外延层3内设置若干个P型阱区6，所述阳极金属8与所述N型外延层3肖特基接触，与P型阱区6欧姆接触；

在所述P型阱区6的下方或下表面设有N型高阻区4，N型高阻区4的宽度与P型阱区6的宽度相同，所述N型高阻区4的电阻率比N型碳化硅外延层3高；在P型阱区6两侧设有沟槽5，所述沟槽5与N型碳化硅外延层3邻接，所述沟槽5的沟槽底部穿过所述N型高阻区4延伸至N型外延层3内；所述沟槽5的侧壁及底部设有绝缘介质层10，所述绝缘介质层10包裹着导电多晶硅11，所述导电多晶硅11与阳极金属8电连接。

实施例3：如图4所示，提供一种高浪涌电流能力碳化硅二极管，在器件的截面方向上，自下而上依次设置阴极金属1、N型碳化硅衬底2、N型碳化硅外延层3及阳极金属8，在所述N型碳化硅外延层3内设置若干个P型阱区6，所述阳极金属8与所述N型外延层3肖特基接触，与P型阱区6欧姆接触；

在所述P型阱区6的下方或下表面设有N型高阻区4，N型高阻区4的宽度与P型阱区6的宽度相同，所述N型高阻区4的电阻率比N型碳化硅外延层3高；在P型阱区6两侧设有沟槽5，所述沟槽5内填充有绝缘介质层10，所述沟槽5的沟槽底部穿过所述N型高阻区4延伸至N型外延层3内；

在相邻的所述P型阱区6之间设置N型阱区7，所述N型阱区7与沟槽5邻接，且N型阱区7的电阻率小于N型碳化硅外延层3的电阻率。

实施例4：如图5所示，本实施例与实施例1不同的是，所述沟槽5的侧壁及底部设有绝缘介质层10，所述绝缘介质层10包裹着导电多晶硅11，所述导电多晶硅11与阳极金属8电连接；在相邻的所述P型阱区6之间设置N型阱区7，所述N型阱区7与沟槽5邻接，且N型阱区7的电阻率小于N型碳化硅外延层3的电阻率。

实施例5：如图6所示，以一个器件元胞为例，本实施例与实施例4不同的是，不仅在P型阱区6两侧设置沟槽5，在P型阱区6内也均匀设置两个沟槽5，且沟槽5的底部依次穿通P型阱区6、N型高阻区4延伸到N型碳化硅外延层3内；

实施例5说明本发明还可通过增加器件元胞内沟槽5的密度，来进一步的延长电子电流的流通路径，增加了P型阱区6下方的横向电阻，从而保证在大电流条件下器件内的PN结更有效的打开，增加器件的浪涌电流能力，沟槽5的个数可根据实际器件设计电流大小而定。

本发明实施例2中的高浪涌电流能力碳化硅二极管的制作方法，具体制作步骤如下：

如图7所示，第一步：选取N型碳化硅衬底2，采用外延工艺，在N型碳化硅衬底2的上表面生长N型碳化硅外延层3；

如图8所示，第二步：在第一光刻胶的遮挡下，选择性高能量注入P型杂质，用于形成N型高阻区4，再选择性低能量注入P型杂质，用于形成P型阱区6，然后进行高温退火，形成P型阱区6及位于P型阱区6下表面的N型高阻区4，然后去除第一光刻胶；这里第一次注入P型杂质的剂量小于第二次注入P型杂质的剂量，且两次的注入顺序可置换；

本发明实施例2中的N型高阻区4还可以通过外延工艺得到，具体为：

如图12所示，在N型碳化硅外延层3上表面生长N型高阻层9；

如图13所示，在第一光刻胶的遮挡下，在N型高阻层9表面选择性低能量注入P型杂质，去除第一光刻胶；

如图14所示，在第三光刻胶的遮挡下，在N型高阻层9表面注入N型杂质，去除第三光刻胶；

然后进行高温退火，形成P型阱区6及位于P型阱区6下方的N型高阻区4，同时由于N型杂质的注入，使得相邻P型阱区6间的N型高阻层9的电阻率与N型碳化硅外延层3的电阻率相同（即N型阱区7的电阻率等于N型碳化硅外延层3的电阻率）；

本实施例中N型高阻层9的电阻率与N型高阻区4的电阻率相同，N型高阻区4的电阻率大于N型碳化硅外延层3的电阻率；

如图9所示，第三步；在第二光刻胶的遮挡下，对器件表面进行刻蚀，得到沟槽5，所述沟槽5与P型阱区6、N型高阻区4邻接；

本实施例中沟槽5底部穿过N型高阻区4延伸至N型碳化硅外延层3内；

如图10所示，第四步：在器件表面及沟槽5内淀积一层绝缘氧化层，在所述绝缘氧化层上淀积多晶硅，多晶硅填满沟槽5；

如图11所示，第五步：依次刻蚀多晶硅、绝缘氧化层，去除器件表面的绝缘氧化层和多晶硅，在沟槽5内形成导电多晶硅11及包裹导电多晶硅11的绝缘介质层10；

如图3所示，第六步：对器件背部进行减薄，并在器件下表面淀积金属层形成阴极金属1，所述阴极金属1与N型碳化硅衬底2欧姆接触，在器件上表面淀积金属形成阳极金属8，所述阳极金属8与N型碳化硅外延层3肖特基接触，与P型阱区6欧姆接触，并与导电多晶硅11电连接，最终制备获得碳化硅功率二极管器件。

本发明实施例4中的高浪涌电流能力碳化硅二极管的制作方法，具体制作步骤如下：

如图12所示，第一步：选取一N型碳化硅衬底2，采用外延工艺，在N型碳化硅衬底2的上表面生长N型碳化硅外延层3，在N型碳化硅外延层3的上表面生长的到N型高阻层9；

如图13所示，第二步：在第一光刻胶的遮挡下，在N型高阻层9表面选择性注入P型杂质，这一步骤是为了形成P型阱区6，去除第一光刻胶；

如图14所示，第三步：在第三光刻胶的遮挡下，在N型高阻层9表面注入N型杂质，这一步骤是为了形成N型阱区7，去除第三光刻胶；

然后进行高温退火，形成P型阱区6、位于P型阱区6下表面的N型高阻区4及位于P型阱区6间的N型阱区7；

本实施例中N型高阻区4的电阻率与N型高阻层9的电阻率相同，N型阱区7的电阻率小于N型碳化硅外延层3的电阻率，N型碳化硅外延层3的电阻率小于N型高阻区4的电阻率；

如图15所示，第四步；在第二光刻胶的遮挡下，对器件上表面进行刻蚀，得到沟槽5，所述沟槽5位于P型阱区6两侧；

本实施例中沟槽5底部穿过N型高阻区4延伸至N型碳化硅外延层3内；

如图16所示，第五步：在器件表面及沟槽5内淀积一层绝缘氧化层，在所述绝缘氧化层上淀积多晶硅，多晶硅填满沟槽5；

如图17所示，第六步：依次刻蚀多晶硅、绝缘氧化层，去除器件表面的绝缘氧化层和多晶硅，在沟槽5内形成导电多晶硅11及包裹导电多晶硅11的绝缘介质层10；

如图5所示，第七步：对器件背部进行减薄，并在器件下表面淀积金属层形成阴极金属1，所述阴极金属1与N型碳化硅衬底2欧姆接触，在器件上表面淀积金属形成阳极金属8，所述阳极金属8与N型阱区7肖特基接触，与P型阱区6欧姆接触，并与导电多晶硅11电连接，最终制备获得碳化硅功率二极管器件。

当本发明器件耐压时，P型阱区6能够分散器件的表面电场，提高器件耐压；在器件导通瞬间，电流会先从肖特基接触的位置经过，同时有电流流过N型高阻区4，这使得P型阱区6与N型高阻区4组成的PN结的压差增加，当压差达到3V时，PN结开启并向N型碳化硅外延层3注入空穴，此时器件彻底地正向导通。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (9)

1.一种高浪涌电流能力碳化硅二极管，包括半导体基板，所述半导体基板包括N型碳化硅衬底及位于N型碳化硅衬底上的N型碳化硅外延层，在所述N型碳化硅外延层内的上部设有若干个P型阱区，其特征在于，在所述P型阱区下方或下表面设有N型高阻区，在P型阱区内设有多个沟槽，位于P型阱区边缘的沟槽与N型碳化硅外延层邻接，且沟槽从半导体基板的上表面穿过P型阱区延伸到N型高阻区内或依次穿过P型阱区、N型高阻区延伸到N型碳化硅外延层内，所述沟槽内填充有绝缘介质层。

2.根据权利要求1所述的一种高浪涌电流能力碳化硅二极管，其特征在于：在所述半导体基板的上表面设有阳极金属，所述阳极金属与所述N型外延层肖特基接触，与P型阱区欧姆接触；在所述半导体基板的下表面设有阴极金属，所述阴极金属与N型碳化硅衬底欧姆接触。

3.根据权利要求2所述的一种高浪涌电流能力碳化硅二极管，其特征在于：所述沟槽内设有导电多晶硅及包裹导电多晶硅的绝缘介质层，所述导电多晶硅与阳极金属电连接。

4.根据权利要求1所述的一种高浪涌电流能力碳化硅二极管，其特征在于：所述N型高阻区的电阻率大于N型碳化硅外延层的电阻率。

5.根据权利要求1所述的一种高浪涌电流能力碳化硅二极管，其特征在于：在相邻的P型阱区间设有N型阱区，所述N型阱区与沟槽邻接，所述N型阱区的电阻率小于N型高阻区的电阻率，所述N型阱区的电阻率等于N型碳化硅外延层的电阻率或小于N型碳化硅外延层的电阻率。

6.一种高浪涌电流能力碳化硅二极管的制造方法，其特征在于，包括以下步骤：

第一步：选取N型碳化硅衬底，采用外延工艺，在N型碳化硅衬底的上表面生长N型碳化硅外延层；

第二步：在第一光刻胶的遮挡下，选择性高能量注入P型杂质，再选择性低能量注入P型杂质，然后进行高温退火，分别形成N型高阻区、P型阱区；

第三步；在第二光刻胶的遮挡下，对N型碳化硅外延层进行刻蚀，得到位于P型阱区内的多个沟槽；

第四步：在N型碳化硅外延层表面及沟槽内生长绝缘氧化层，所述绝缘氧化层填满沟槽；

第五步：对绝缘氧化层进行刻蚀，去除N型碳化硅外延层表面的绝缘氧化层，在沟槽内形成绝缘介质层；

第六步：对N型碳化硅衬底下表面进行背面减薄，然后淀积金属层形成阴极金属，在N型碳化硅外延层上表面通过淀积金属形成阳极金属，最终制备得到碳化硅功率二极管器件。

7.根据权利要求6所述的一种高浪涌电流能力碳化硅二极管的制造方法，其特征在于：所述步骤二中的N型高阻区还可以通过外延工艺得到，具体为：

在N型碳化硅外延层上表面生长N型高阻层；

在第一光刻胶的遮挡下，在N型高阻层表面选择性低能量注入P型杂质，去除第一光刻胶；

在第三光刻胶的遮挡下，在N型高阻层表面选择性注入N型杂质，去除第三光刻胶；

然后进行高温退火，分别形成P型阱区、位于P型阱区间的N型阱区及位于P型阱区下方的N型高阻区。

8.根据权利要求7所述的一种高浪涌电流能力碳化硅二极管的制造方法，其特征在于：所述N型阱区和N型碳化硅外延层的电阻率均小于N型高阻区的电阻率，所述N型阱区的电阻率等于N型碳化硅外延层的电阻率或小于N型碳化硅外延层的电阻率。

9.根据权利要求6所述的一种高浪涌电流能力碳化硅二极管的制造方法，其特征在于：在第四步中的绝缘氧化层不填满沟槽，并在绝缘氧化层上淀积多晶硅，使多晶硅填满沟槽，然后依次去除器件表面的多晶硅和绝缘氧化层，在沟槽内得到导电多晶硅及包裹导电多晶硅的绝缘介质层，所述导电多晶硅与阳极金属电连接。