CN114937689B - 一种平面型SiC IGBT及其制作方法 - Google Patents
一种平面型SiC IGBT及其制作方法 Download PDFInfo
- Publication number
- CN114937689B CN114937689B CN202210631154.5A CN202210631154A CN114937689B CN 114937689 B CN114937689 B CN 114937689B CN 202210631154 A CN202210631154 A CN 202210631154A CN 114937689 B CN114937689 B CN 114937689B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- type
- axis direction
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000009826 distribution Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 62
- 230000008569 process Effects 0.000 claims description 47
- 238000000206 photolithography Methods 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 24
- 229910003465 moissanite Inorganic materials 0.000 claims description 14
- 238000003892 spreading Methods 0.000 claims description 14
- 230000007480 spreading Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 210000004027 cell Anatomy 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 210000003850 cellular structure Anatomy 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率半导体器件技术领域，涉及一种平面型SiC IGBT及其制作方法。本发明可以在几乎不影响SiC IGBT性能的同时，提高其短路性能，并降低栅电极与漏电极间电容Cgd，减小器件的开关损耗，满足实际使用中的需求。通过在JFET区域y方向引入间隔的P型掺杂区，其与P型基区相连，减小器件的沟道密度，降低饱和电流，从而有效减小碳化硅IGBT短路时的功率密度，改善其短路特性。通过在JFET区域y方向引入的间隔的P型掺杂区，减小栅极与漏极之间的电容，改善器件的开关速度，减小器件的开关损耗。同时，该结构可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，提高器件的氧化层可靠性。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种平面型SiC IGBT及其制作方法。
背景技术
在清洁可再生能源所占比例越来越大的今天，全社会对能源转换效率有了更高的期待，对能源控制核心的功率半导体器件的性能提出了更高的要求。传统的功率半导体器件主要是硅基器件，器件类型包括晶闸管、肖特基势垒二极管(JBS)、功率双极结型晶体管(BJT)、功率绝缘栅型场效应晶体管(MOSFET)以及功率绝缘栅双极晶体管(IGBT)。目前，硅基功率半导体器件已经占据了功率半导体器件的主导市场。但是，传统的硅基功率器件在性能上已经趋近于硅材料的理论极限，很难再通过结构设计和优化使器件性能得到大幅度的提升。
基于SiC功率半导体器件和SiC半导体技术的发展，更加高效的电能应用需求得到进一步满足。作为第三代半导体材料的典型代表，SiC具有非常出色的物理、化学和电学性能，相较于硅材料具有更大的禁带宽度、更高的电子饱和速度、更高的热导率以及10倍于硅材料的临界击穿电场。这些优异的材料特性使得SiC功率半导体器件在降低电力系统功耗、提高效率等方面具有极大的优势。此外，SiC材料也是目前晶体生长技术和器件制造技术最为成熟的宽禁带半导体材料之一，有助于实现SiC功率器件的工业化生产，提高SiC功率器件的市场占有率。
作为核心基础器件之一，IGBT器件在电网装置中得到了大规模的应用，然而由于硅基材料的局限，商业化硅基IGBT的最大耐压只有6500V，单个器件难以满足电网高压应用的要求，因此应用在电网中必须进行大量串联，这提高了电力电子装置的复杂性和系统控制的难度同时降低了系统的可靠性。电网要实现从传统的电力系统向灵活可控的电力电子化的电力系统转变，硅基器件是难以担当此重任的。如果采用万伏千安级的SiC器件，可使换流器体积重量减小一半以上。SiC IGBT结合了SiC材料和IGBT器件的优点，不仅具有SiC材料临界击穿电场高、击穿电压高、耐高温、工作频率高等优点，且具备IGBT器件导通电流密度大，导通压降低、开关损耗小、驱动简单等优点，是应用于固态变压器、高压脉冲电源、高压逆变器、柔性交流/直流输电系统、高压直流输电系统、静止无功补偿器等高压(>10kV)、大功率领域的理想功率开关器件。图1为传统平面栅SiC IGBT元胞结构示意图，目前，SiC IGBT需要对一些关键参数进行优化，如减小栅电极与漏电极间电荷Qgd以及栅电极与漏电极间电容Cgd，改善器件的开关特性。
高压SiC IGBT在电力系统的实际应用中，当外部负载发生故障、栅极驱动信号出现异常或者某个IGBT或二极管突然失效，均可能引起IGBT短路。由于IGBT在短路状态下需要同时承受高压和大电流，并且需要维持一定的时间，因此如果器件发生短路而不能及时有效地控制，将会进一步损坏散热器、电极母线、与之近邻的IGBT及栅极驱动等，将会造成系统故障率的增加，给工程运行带来潜在的可靠性问题。因此，需要提出一种能有效加固SiC IGBT短路特性的方法。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种平面型SiCIGBT及其制作方法。本发明可以在几乎不影响SiC IGBT性能的同时，提高其短路性能，降低栅电极与漏电极间电容Cgd，减小器件的开关损耗，满足实际使用中的需求。通过在JFET区域y方向引入间隔的P型掺杂区，其与P型基区相连，减小器件的沟道密度，降低饱和电流，从而有效减小碳化硅IGBT短路时的功率密度，改善其短路特性。在JFET区域y方向引入的间隔的P型掺杂区还可以减小栅极与漏极之间的电容，改善器件的开关速度，减小器件的开关损耗。同时，该结构可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，提高器件的氧化层可靠性。
为解决上述技术问题，本发明实施例提供一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属1、P+衬底2、N型电流扩展层3、N-漂移区4、栅结构、介质层10以及发射极金属11；沿X轴方向，所述N-漂移区4的顶层两侧分别具有P型基区5，所述P型基区5的顶层一侧具有侧面相互接触的N+区6和P+区7，所述P+区7靠近所述N-漂移区4的侧面设置；所述P型基区5之间的N-漂移区4的顶层中具有P型掺杂区12，所述P型掺杂区12的侧面与所述P型基区5的侧面接触；沿Y轴方向，P型掺杂区12间隔设置在所述N-漂移区4的顶层；
沿Z轴方向，所述N+区6的第一部分、所述P型基区5、所述N-漂移区4和所述P型掺杂区12上具有栅结构，所述N+区6的第二部分和所述P+区7上具有发射极金属11，所述栅结构和所述发射极金属11之间具有介质层10。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，间隔分布的所述P型掺杂区12的两个侧面分别间隔性地与两侧的所述P型基区5的两个侧面相接触。
进一步的，沿Y轴方向，所述N-漂移区4的顶层中还具有条形的P型掺杂区12，将间隔分布的P型掺杂区12连接。
进一步的，所述P型掺杂区12的结深与所述P型基区5的结深相同；和/或，所述P+区7的结深与所述P型基区5的结深相同。
为解决上述技术问题，本发明实施例提供一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属1、P+衬底2、N型电流扩展层3、N-漂移区4、栅结构、介质层10以及发射极金属11；沿X轴方向，所述N-漂移区4的顶层两侧分别具有P型基区5，所述P型基区5的顶层一侧具有P+区7，所述P+区7靠近所述N-漂移区4的侧面设置；所述P型基区5之间的N-漂移区4的顶层中具有P型掺杂区12，所述P型掺杂区12的侧面与所述P型基区5的侧面接触，所述P型基区5的结深与所述P+区7的结深相同；沿Y轴方向，P型掺杂区12间隔设置在所述N-漂移区4的顶层，所述P+区7的顶层中具有N+区6，使所述P+区7的顶层中具有交替分布的P+区7和N+区6；
沿Z轴方向，所述P+区7的第一部分、所述P型基区5、所述N-漂移区4和所述P型掺杂区12上具有栅结构，所述P+区7的第二部分上具有发射极金属11，所述栅结构和所述发射极金属11之间具有介质层10。
进一步的，所述栅结构包括由下至上依次层叠设置的氧化层8和栅电极9。
进一步的，器件所用的半导体材料还可以为SiC、Si、Ge、GaN和金刚石中的任意一种或多种。
进一步的，所述栅电极9为金属栅电极或多晶硅栅电极。
进一步的，所述发射极金属11和所述背部集电极金属1采用钛、镍、钨、银、铜、金、铝和氮化钛中的一种或前述多种金属构成的多层组合。
为解决上述技术问题，本发明实施例提供一种上述的平面型SiC IGBT的制作方法，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底2；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展层3和N-漂移区4；
步骤3：采用光刻和多次离子注入工艺形成P型基区5；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区12；
步骤5：通过光刻和多次离子注入工艺形成N+区6；
步骤6：通过光刻和多次离子注入工艺形成P+区7；
步骤7：通过氧化工艺形成栅氧化层8，并在栅氧化层8上淀积一层多晶作为栅电极9；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，并淀积一层介质层10覆盖在多晶上；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属11；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属1。
为解决上述技术问题，本发明实施例提供一种上述的平面型SiC IGBT的制作方法，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底2；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展层3和N-漂移区4；
步骤3：采用光刻和多次离子注入工艺形成P型基区5；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区12；
步骤5：通过光刻和多次离子注入工艺形成N+区6；
步骤6：通过光刻和多次离子注入工艺形成P+区7，沿Y轴方向，所述P+区7的顶层具有交替分布的所述N+区6和所述P+区7；
步骤7：通过氧化工艺形成栅氧化层8，并在栅氧化层8上淀积一层多晶作为栅电极9；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，并淀积一层介质层10覆盖在多晶上；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属11；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属1。
可选地，P型掺杂区12与P型基区5采用同一工艺步骤得到。
本发明的工作原理是：通过在JFET区域y方向引入间隔的P型掺杂区，其与P型基区相连，减小器件的沟道密度，降低饱和电流，从而有效减小碳化硅IGBT短路时的功率密度，改善其短路特性。当栅电压大于阈值电压，器件处于开启状态时，器件沟道处于反型状态，集电极接高电位、发射极接低电位时，发射极的电子电流经过沟道流向JFET区并在N-漂移区中扩展开来。在JFET区域y方向引入的间隔的P型掺杂区可以减小栅极与漏极之间的电容，改善器件的开关速度，减小器件的开关损耗。同时，JFET区内P型区的引入可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，从而提高器件的氧化层可靠性。
本发明的有益效果体现在几乎不影响SiC IGBT性能的同时，提高其短路性能，并降低栅电极与漏电极间电容Cgd，减小器件的开关损耗，满足实际使用中的需求。该结构与传统SiC IGBT制造工艺高度兼容，通过在JFET区域y方向引入间隔的P型掺杂区，其与P型基区相连，减小器件的沟道密度，降低饱和电流，从而有效减小碳化硅IGBT短路时的功率密度，改善其短路特性。在JFET区域y方向引入的间隔的P型掺杂区可以减小栅极与漏极之间的电容，改善器件的开关速度，减小器件的开关损耗。同时，该结构可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，提高器件的氧化层可靠性。
附图说明
图1为传统平面栅SiC MOSFET的元胞结构示意图；
图2为本发明第一实施例的一种平面型SiC IGBT的元胞结构示意图；
图3为本发明第一实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图4为本发明第二实施例的一种平面型SiC IGBT的元胞结构示意图；
图5为本发明第二实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图6为本发明第三实施例的一种平面型SiC IGBT的元胞结构示意图；
图7为本发明第三实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图8为本发明第四实施例的一种平面型SiC IGBT的元胞结构示意图；
图9为本发明第四实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图10为本发明第五实施例的一种平面型SiC IGBT的元胞结构示意图；
图11为本发明第五实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图12为本发明第六实施例的一种平面型SiC IGBT的元胞结构示意图；
图13为本发明第六实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图14为本发明第七实施例的一种平面型SiC IGBT的元胞结构示意图；
图15为本发明第七实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图16为本发明第八实施例的一种平面型SiC IGBT的元胞结构示意图；
图17为本发明第八实施例的一种平面型SiC IGBT的元胞结构沿AA’方向的横截面示意图；
图18-图27为本发明第九实施例的一种平面型SiC IGBT的制作方法的工艺流程示意图。
附图中，各标号所代表的部件列表如下：
1、背部集电极金属，2、P+衬底，3、N型电流扩展层，4、N-漂移区，5、P型基区，6、N+区，7、P+区，8、氧化层，9、栅电极，10、介质层，11、发射极金属，12、P型掺杂区。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2-3所示，本发明第一实施例提供的一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属1、P+衬底2、N型电流扩展层3、N-漂移区4、栅结构、介质层10以及发射极金属11；沿X轴方向，所述N-漂移区4的顶层两侧分别具有P型基区5，所述P型基区5的顶层一侧具有侧面相互接触的N+区6和P+区7，所述P+区7靠近所述N-漂移区4的侧面设置；所述P型基区5之间的N-漂移区4的顶层中具有P型掺杂区12，所述P型掺杂区12的侧面与所述P型基区5的侧面接触；沿Y轴方向，P型掺杂区12间隔设置在所述N-漂移区4的顶层；
沿Z轴方向，所述N+区6的第一部分、所述P型基区5、所述N-漂移区4和所述P型掺杂区12上具有栅结构，所述N+区6的第二部分和所述P+区7上具有发射极金属11，所述栅结构和所述发射极金属11之间具有介质层10。
上述实施例中，器件所用的半导体材料选用SiC。此外，器件所用的半导体材料也可为SiC、Si、Ge、GaN、金刚石和氧化镓中的任意一种或多种。
如图4-5所示，本发明第二实施例提供的一种平面型SiC IGBT，是在第一实施例的基础上，使所述P型掺杂区12的结深与所述P型基区5的结深相同。
如图6-7所示，本发明第三实施例提供的一种平面型SiC IGBT，是在第一实施例的基础上，使间隔分布的所述P型掺杂区12的两个侧面分别间隔性地与两侧的所述P型基区5的两个侧面相接触。
上述实施例中，所述P型掺杂区12仅有一侧与所述P型基区5相连，与所述N-漂移区4一侧的所述P型基区5侧面相连的所述P型掺杂区12和与所述N-漂移区4另一侧的所述P型基区5侧面相连的所述P型掺杂区12间隔分布，该结构使器件工作时，由电流引起的发热更均匀，可靠性更好。同时，在相同沟道密度的条件下，引入的P型区面积更大，这对JFET区电场的调节有积极作用。
如图8-9所示，本发明第四实施例提供的一种平面型SiC IGBT，是在第三实施例的基础上，使所述P型掺杂区12的结深与所述P型基区5的结深相同。
如图10-11所示，本发明第五实施例提供的一种平面型SiC IGBT，是在第三实施例的基础上，沿Y轴方向，使所述N-漂移区4的顶层中还具有条形的P型掺杂区12，将间隔分布的P型掺杂区12连接。
上述实施例中，在y方向JFET区中部增加条形P型掺杂区12，将间隔分布的P型掺杂区12连接为一个整体，JFET区中部增加的P型区可以进一步降低氧化层内部的电场，提高器件的可靠性。
如图12-13所示，本发明第六实施例提供的一种平面型SiC IGBT，是在第五实施例的基础上，使所述P型掺杂区12的结深与所述P型基区5的结深相同。
如图14-15所示，本发明第七实施例提供的一种平面型SiC IGBT，是在第一实施例的基础上，使所述P型掺杂区12和所述P+区7的结深与所述P型基区5的结深相同。
上述实施例中，P+区7结深与P型基区5的结深相同，减小了寄生电阻，从而提高器件的抗闩锁能力，提高短路性能。
如图16-17所示，本发明第八实施例提供的一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属1、P+衬底2、N型电流扩展层3、N-漂移区4、栅结构、介质层10以及发射极金属11；沿X轴方向，所述N-漂移区4的顶层两侧分别具有P型基区5，所述P型基区5的顶层一侧具有P+区7，所述P+区7靠近所述N-漂移区4的侧面设置；所述P型基区5之间的N-漂移区4的顶层中具有P型掺杂区12，所述P型掺杂区12的侧面与所述P型基区5的侧面接触，所述P型基区5的结深与所述P+区7的结深相同；沿Y轴方向，P型掺杂区12间隔设置在所述N-漂移区4的顶层，所述P+区7的顶层中具有N+区6，使所述P+区7的顶层中具有交替分布的P+区7和N+区6；
沿Z轴方向，所述P+区7的第一部分、所述P型基区5、所述N-漂移区4和所述P型掺杂区12上具有栅结构，所述P+区7的第二部分上具有发射极金属11，所述栅结构和所述发射极金属11之间具有介质层10。
上述实施例使器件的y轴方向上，N+区6和P+区7交替分布。由于电子电流无法从P+区7流向发射极，该结构相当于减小了器件的沟道密度，从而降低碳化硅IGBT的饱和电流，减小碳化硅IGBT短路时的功率密度，改善碳化硅IGBT的短路特性。
可选地，所述栅结构包括由下至上依次层叠设置的氧化层8和栅电极9。
可选地，器件所用的半导体材料还可以为SiC、Si、Ge、GaN和金刚石中的任意一种或多种。
可选地，所述栅电极9为金属栅电极或多晶硅栅电极。
可选地，所述发射极金属11和所述背部集电极金属1采用钛、镍、钨、银、铜、金、铝和氮化钛中的一种或前述多种金属构成的多层组合。
如图18-27所示，本发明第九实施例提供一种平面型SiC IGBT的制作方法，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底2；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展(Current Spreading，CS)层3和N-漂移区4，如图18所示；
步骤3：采用光刻和多次离子注入工艺形成P型基区5，如图19所示；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区12，如图20所示；
步骤5：通过光刻和多次离子注入工艺形成N+区6，如图21所示；
步骤6：通过光刻和多次离子注入工艺形成P+区7，如图22所示；
步骤7：通过氧化工艺形成栅氧化层8，并在栅氧化层8上淀积一层多晶作为栅电极9，如图23所示；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，如图24所示，并淀积一层介质层10覆盖在多晶上，如图25所示；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属11，如图26所示；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属1，如图27所示。
如图16-17所示，本发明第十实施例提供一种平面型SiC IGBT的制作方法，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底2；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展层3和N-漂移区4；
步骤3：采用光刻和多次离子注入工艺形成P型基区5；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区12；
步骤5：通过光刻和多次离子注入工艺形成N+区6；
步骤6：通过光刻和多次离子注入工艺形成P+区7，沿Y轴方向，所述P+区7的顶层具有交替分布的所述N+区6和所述P+区7；
步骤7：通过氧化工艺形成栅氧化层8，并在栅氧化层8上淀积一层多晶作为栅电极9；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，并淀积一层介质层10覆盖在多晶上；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属11；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属1。
可选地，P型掺杂区12与P型基区5采用同一工艺步骤得到。
上述实施例中，P型掺杂区12与P型基区5采用同一工艺步骤得到，与传统SiC IGBT工艺步骤相比，仅需修改P型基区5的掩膜，在不增加工艺步骤的同时，实现提高短路性能，降低栅电极与漏电极间电容Cgd的目的。
本发明可以在几乎不影响SiC IGBT性能的同时，提高其短路性能，并降低栅电极与漏电极间电容Cgd，减小器件的开关损耗，满足实际使用中的需求。通过在JFET区域y方向引入间隔的P型掺杂区，其与P型基区相连，减小器件的沟道密度，降低饱和电流，从而有效减小碳化硅IGBT短路时的功率密度，改善其短路特性。通过在JFET区域y方向引入的间隔的P型掺杂区，减小栅极与漏极之间的电容，改善器件的开关速度，减小器件的开关损耗。同时，该结构可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，提高器件的氧化层可靠性。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属(1)、P+衬底(2)、N型电流扩展层(3)、N-漂移区(4)、栅结构、介质层(10)以及发射极金属(11)；沿X轴方向，所述N-漂移区(4)的顶层两侧分别具有P型基区(5)，所述P型基区(5)的顶层一侧具有侧面相互接触的N+区(6)和P+区(7)，所述P+区(7)靠近所述N-漂移区(4)的侧面设置；所述P型基区(5)之间的N-漂移区(4)的顶层中具有P型掺杂区(12)，所述P型掺杂区(12)的侧面与所述P型基区(5)的侧面接触；沿Y轴方向，P型掺杂区(12)间隔设置在所述N-漂移区(4)的顶层；
沿Z轴方向，所述N+区(6)的第一部分、所述P型基区(5)、所述N-漂移区(4)和所述P型掺杂区(12)上具有栅结构，所述N+区(6)的第二部分和所述P+区(7)上具有发射极金属(11)，所述栅结构和所述发射极金属(11)之间具有介质层(10)。
2.根据权利要求1所述的一种平面型SiC IGBT，其特征在于，间隔分布的所述P型掺杂区(12)的两个侧面分别间隔性地与两侧的所述P型基区(5)的两个侧面相接触。
3.根据权利要求2所述的一种平面型SiC IGBT，其特征在于，沿Y轴方向，所述N-漂移区(4)的顶层中还具有条形的P型掺杂区(12)，将间隔分布的P型掺杂区(12)连接。
4.根据权利要求1-3任一项所述的一种平面型SiC IGBT，其特征在于，所述P型掺杂区(12)的结深与所述P型基区(5)的结深相同；和/或，所述P+区(7)的结深与所述P型基区(5)的结深相同。
5.一种平面型SiC IGBT，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向，其特征在于，其元胞结构包括：沿Z轴方向，从下至上依次层叠设置的背部集电极金属(1)、P+衬底(2)、N型电流扩展层(3)、N-漂移区(4)、栅结构、介质层(10)以及发射极金属(11)；沿X轴方向，所述N-漂移区(4)的顶层两侧分别具有P型基区(5)，所述P型基区(5)的顶层一侧具有P+区(7)，所述P+区(7)靠近所述N-漂移区(4)的侧面设置；所述P型基区(5)之间的N-漂移区(4)的顶层中具有P型掺杂区(12)，所述P型掺杂区(12)的侧面与所述P型基区(5)的侧面接触，所述P型基区(5)的结深与所述P+区(7)的结深相同；沿Y轴方向，P型掺杂区(12)间隔设置在所述N-漂移区(4)的顶层，所述P+区(7)的顶层中具有N+区(6)，使所述P+区(7)的顶层中具有交替分布的P+区(7)和N+区(6)；
沿Z轴方向，所述P+区(7)的第一部分、所述P型基区(5)、所述N-漂移区(4)和所述P型掺杂区(12)上具有栅结构，所述P+区(7)的第二部分上具有发射极金属(11)，所述栅结构和所述发射极金属(11)之间具有介质层(10)。
6.根据权利要求1或权利要求5所述的一种平面型SiC IGBT，其特征在于，所述栅结构包括由下至上依次层叠设置的氧化层(8)和栅电极(9)。
7.根据权利要求1或权利要求5所述的一种平面型SiC IGBT，其特征在于，器件所用的半导体材料还可以为SiC、Si、Ge、GaN和金刚石中的任意一种或多种。
8.一种权利要求1-4，6-7任一项所述的一种平面型SiC IGBT的制作方法，其特征在于，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底(2)；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展层(3)和N-漂移区(4)；
步骤3：采用光刻和多次离子注入工艺形成P型基区(5)；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区(12)；
步骤5：通过光刻和多次离子注入工艺形成N+区(6)；
步骤6：通过光刻和多次离子注入工艺形成P+区(7)；
步骤7：通过氧化工艺形成栅氧化层(8)，并在栅氧化层(8)上淀积一层多晶作为栅电极(9)；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，并淀积一层介质层(10)覆盖在多晶上；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属(11)；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属(1)。
9.一种权利要求5-7任一项所述的一种平面型SiC IGBT的制作方法，其特征在于，包括以下步骤：
步骤1：选取P型重掺杂单晶碳化硅片作为器件的P+衬底(2)；
步骤2：采用外延工艺，在P型重掺杂单晶碳化硅片上依次形成N型电流扩展层(3)和N-漂移区(4)；
步骤3：采用光刻和多次离子注入工艺形成P型基区(5)；
步骤4：通过光刻和多次离子注入工艺形成P型掺杂区(12)；
步骤5：通过光刻和多次离子注入工艺形成N+区(6)；
步骤6：通过光刻和多次离子注入工艺形成P+区(7)，沿Y轴方向，所述P+区(7)的顶层具有交替分布的所述N+区6和所述P+区(7)；
步骤7：通过氧化工艺形成栅氧化层(8)，并在栅氧化层(8)上淀积一层多晶作为栅电极(9)；
步骤8：通过刻蚀工艺将部分多晶和栅氧化层刻蚀掉，形成栅结构，并淀积一层介质层(10)覆盖在多晶上；
步骤9：通过光刻工艺在器件正面开出发射极金属孔，并溅射一层金属作为发射极金属(11)；
步骤10：翻转器件，在背面溅射一层金属作为集电极金属(1)。
10.根据权利要求1所述的一种平面型SiC IGBT的制作方法，其特征在于，P型掺杂区(12)与P型基区(5)采用同一工艺步骤得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210631154.5A CN114937689B (zh) | 2022-06-06 | 2022-06-06 | 一种平面型SiC IGBT及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210631154.5A CN114937689B (zh) | 2022-06-06 | 2022-06-06 | 一种平面型SiC IGBT及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114937689A CN114937689A (zh) | 2022-08-23 |
| CN114937689B true CN114937689B (zh) | 2023-04-28 |
Family
ID=82866365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210631154.5A Active CN114937689B (zh) | 2022-06-06 | 2022-06-06 | 一种平面型SiC IGBT及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114937689B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115188814B (zh) * | 2022-09-06 | 2023-01-20 | 深圳平创半导体有限公司 | 一种rc-jgbt器件及其制作方法 |
| CN117747667A (zh) * | 2023-12-28 | 2024-03-22 | 南京第三代半导体技术创新中心有限公司 | 集成场板结构的平面栅型碳化硅mosfet功率器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022125A (zh) * | 2006-01-16 | 2007-08-22 | 英飞凌科技奥地利股份公司 | 具有减小的且可调的导通电阻的补偿元件 |
| CN103794477A (zh) * | 2012-10-30 | 2014-05-14 | 通用电气公司 | 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法 |
| CN105870189A (zh) * | 2016-04-21 | 2016-08-17 | 西安电子科技大学 | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 |
| CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
| CN107170816A (zh) * | 2017-05-11 | 2017-09-15 | 电子科技大学 | 一种横向绝缘栅双极型晶体管 |
| CN110473917A (zh) * | 2019-08-22 | 2019-11-19 | 电子科技大学 | 一种横向igbt及其制作方法 |
| CN113838917A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 |
-
2022
- 2022-06-06 CN CN202210631154.5A patent/CN114937689B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022125A (zh) * | 2006-01-16 | 2007-08-22 | 英飞凌科技奥地利股份公司 | 具有减小的且可调的导通电阻的补偿元件 |
| CN103794477A (zh) * | 2012-10-30 | 2014-05-14 | 通用电气公司 | 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法 |
| CN105870189A (zh) * | 2016-04-21 | 2016-08-17 | 西安电子科技大学 | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 |
| CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
| CN107170816A (zh) * | 2017-05-11 | 2017-09-15 | 电子科技大学 | 一种横向绝缘栅双极型晶体管 |
| CN110473917A (zh) * | 2019-08-22 | 2019-11-19 | 电子科技大学 | 一种横向igbt及其制作方法 |
| CN113838917A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114937689A (zh) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101309674B1 (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN111697077B (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN109119463B (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN107256864A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| JP6241958B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN107248533A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
| CN114937689B (zh) | 一种平面型SiC IGBT及其制作方法 | |
| CN114784108B (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN109742135B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
| CN116895699A (zh) | 一种具有异质结的共源共栅沟槽mosfet及制备方法 | |
| CN113725280A (zh) | 一种低开启电压的超结rb-igbt器件 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN114784107B (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN114784109B (zh) | 一种平面栅SiC MOSFET及其制作方法 | |
| CN109037356A (zh) | 一种高耐压的碳化硅肖特基二极管及其制造方法 | |
| CN109192780B (zh) | 一种横向mosfet器件及其制备方法 | |
| CN114937690B (zh) | 一种平面型碳化硅绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |