CN116344592B - 一种二极管器件及其制作方法 - Google Patents
一种二极管器件及其制作方法 Download PDFInfo
- Publication number
- CN116344592B CN116344592B CN202310610680.8A CN202310610680A CN116344592B CN 116344592 B CN116344592 B CN 116344592B CN 202310610680 A CN202310610680 A CN 202310610680A CN 116344592 B CN116344592 B CN 116344592B
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- doped
- ion implantation
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 28
- 230000000694 effects Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种二极管器件及其制作方法，涉及半导体技术领域。该二极管器件包括：第一类型外延片；位于第一类型外延片表面的终端区与有源区；其中，有源区包括至少一个第二类型掺杂区，第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，第一掺杂区、第二掺杂区以及第三掺杂区的掺杂浓度不同，第一掺杂区的深度最大且第二掺杂区、第三掺杂区位于第一掺杂区的侧边；位于终端区表面的钝化保护层；位于有源区表面的第一金属层以及位于外延片远离有源区一面的第二金属层。本申请提供的二极管器件及其制作方法具有器件可靠性更高的优点。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种二极管器件及其制作方法。
背景技术
相较于硅材料等前两代半导体材料，碳化硅材料具有禁带宽度更大，在击穿电场强度、饱和电子漂移速率、热导率以及抗辐射等关键参数方面有显著优势。基于这些优良特性，碳化硅衬底在使用极限性能上优于硅衬底，可以满足高温、高压、高频、大功率等条件下的应用需求。因此，碳化硅材料制备的功率器件可广泛应用于新能源汽车、光伏、5G 通信等领域，是半导体材料领域中具备广阔前景的材料之一。
然而，碳化硅器件的高开关速度和高dV/dt、di/dt可能会导致EMI电磁干扰、振荡振铃、电流过冲、串扰效应增加，并对电机等负载产生负面影响。
综上，现有技术中存在碳化硅器件在高开关速度和高dV/dt、di/dt工况下，对负载可能产生负面影响的问题。
发明内容
本申请的目的在于提供一种二极管器件及其制作方法，以解决现有技术中存在的碳化硅器件在高开关速度和高dV/dt、di/dt工况下，对负载可能产生负面影响的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供了一种二极管器件，所述二极管器件包括：
第一类型外延片；
位于所述第一类型外延片表面的终端区与有源区；其中，所述有源区包括至少一个第二类型掺杂区，所述第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区的掺杂浓度不同，所述第一掺杂区的深度最大且所述第二掺杂区、第三掺杂区位于所述第一掺杂区的侧边；
位于所述终端区表面的钝化保护层；
位于所述有源区表面的第一金属层以及位于所述外延片远离所述有源区一面的第二金属层。
可选地，所述二极管器件还包括欧姆接触层，所述欧姆接触层位于所述有源区与所述第一金属层之间。
可选地，第一掺杂区、所述第二掺杂区以及所述第三掺杂区呈阶梯型排布，所述第一掺杂区与所述第二掺杂区的表面位于同一平面，且所述第三掺杂区位于所述第二掺杂区之下。
可选地，所述第二掺杂区、所述第一掺杂区以及所述第三掺杂区的掺杂浓度依次降低。
可选地，所述第一掺杂区与所述第二掺杂区为重掺杂区，所述第三掺杂区为轻掺杂区。
可选地，所述外延片上还设置有凹槽，所述第一掺杂区位于所述凹槽的底部与侧部，所述第一金属层延伸至所述凹槽内。
可选地，所述二极管器件还包括第四掺杂区，所述第四掺杂区位于所述第一掺杂区的底边，且所述第四掺杂区的掺杂浓度与所述第一掺杂区的掺杂浓度不同。另一方面，本申请实施例还提供了一种二极管器件制作方法，所述方法包括：
提供第一类型外延片；
基于所述第一类型外延片定义终端区与有源区；其中，所述有源区包括至少一个第二类型掺杂区，所述第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区的掺杂浓度不同，所述第一掺杂区的深度最大且所述第二掺杂区、第三掺杂区位于所述第一掺杂区的侧边；
基于所述终端区表面制作钝化保护层；
基于所述有源区表面制作第一金属层；
基于所述外延片远离所述有源区一面制作第二金属层。
可选地，基于所述第一类型外延片定义终端区与有源区的步骤包括：
在设定的第三掺杂区位置进行第一离子注入；
在设定的第二掺杂区位置进行第二离子注入；所述第二离子注入的浓度大于所述第一离子注入的浓度；
在设定的第一掺杂区位置进行第三离子注入；
在设定的终端区位置进行第四离子注入；
对所述终端区与所述有源区进行退火处理。
可选地，基于所述第一类型外延片定义终端区与有源区的步骤包括：
在设定的第三掺杂区位置进行第一离子注入；
在设定的第二掺杂区位置进行第二离子注入；所述第二离子注入的浓度大于所述第一离子注入的浓度；
在设定的第一掺杂区位置进行刻蚀，并形成凹槽；
基于所述凹槽的底部与侧部进行第三离子注入，以形成第一掺杂区；
在设定的终端区位置进行第四离子注入；
对所述终端区与所述有源区进行退火处理。
相对于现有技术，本申请具有以下有益效果：
本申请实施例提供了一种二极管器件及其制作方法，该二极管器件包括：第一类型外延片；位于第一类型外延片表面的终端区与有源区；其中，有源区包括至少一个第二类型掺杂区，第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，第一掺杂区、第二掺杂区以及第三掺杂区的掺杂浓度不同，第一掺杂区的深度最大且第二掺杂区、第三掺杂区位于第一掺杂区的侧边；位于终端区表面的钝化保护层；位于有源区表面的第一金属层以及位于外延片远离有源区一面的第二金属层。由于本申请提供的有源区中，包括三种不同浓度的掺杂区，因此在不同工况下，三个掺杂区之间可以进行综合调制，进而灵活调节二极管器件的掩蔽效果，使得器件的抗电磁干扰、振荡、浪涌、过冲能力更佳，短路耐受能力更强，器件可靠性高。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的二极管器件的第一种剖面示意图。
图2为本申请实施例提供的二极管器件的第二种剖面示意图。
图3为本申请实施例提供的二极管器件的第三种剖面示意图。
图4为本申请实施例提供的二极管器件制作方法的示例性流程图。
图5为本申请实施例提供的S1041对应的剖面示意图。
图6为本申请实施例提供的S1042对应的剖面示意图。
图7为本申请实施例提供的S1043对应的剖面示意图。
图8为本申请实施例提供的S1044对应的剖面示意图。
图9为本申请实施例提供的沉积钝化保护层后对应的剖面示意图。
图10为本申请实施例提供的S106对应的剖面示意图。
图11为本申请实施例提供制作欧姆接触层后对应的剖面示意图。
图12为本申请实施例提供的S108对应的剖面示意图。
图中：
101-衬底；102-外延层；103-第三掺杂区；104-第二掺杂区；105-第一掺杂区；106-终端区；107-钝化保护层；108-欧姆接触层；109-第一金属层；110-第二金属层；111-第四掺杂区。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，目前常规的二极管器件在处于高开关速度和高dV/dt、di/dt的工况时，器件的可靠性较差，可能导致EMI电磁干扰、振荡振铃、电流过冲、串扰效应增加，并对负载产生负面影响。
有鉴于此，为了解决上述问题，本申请提供了一种二极管器件，通过在有源区设置多个掺杂浓度不同的掺杂区，可以在不同工况下实现综合调制作用，达到灵活调节掩蔽效果，使得抗电磁干扰、振荡、浪涌、过冲能力更佳，短路耐受能力更强，器件可靠性高。
下面对本申请提供的二极管器件进行示例性说明：
作为一种可选的实现方式，请参阅图1，该二极管器件包括：
第一类型外延片；位于第一类型外延片表面的终端区106与有源区；其中，有源区包括至少一个第二类型掺杂区，第二类型掺杂区至少包括第一掺杂区105、第二掺杂区104以及第三掺杂区103，第一掺杂区105、第二掺杂区104以及第三掺杂区103的掺杂浓度不同，第一掺杂区105的深度最大且第二掺杂区104、第三掺杂区103位于第一掺杂区105的侧边；位于终端区106表面的钝化保护层107；位于有源区表面的第一金属层109以及位于外延片远离有源区一面的第二金属层110。
由于设置了不同掺杂浓度的第一掺杂区105、第二掺杂区104以及第三掺杂区103，因此在应用于不同工况下时，三个区域之间可以实现综合调制，进而可实现灵活掩蔽效果。
其中，外延片包括衬底101与外延层102，衬底101与外延层102的材料均选用SiC。并且，本申请中第一类型与第二类型的分别为N型与P型，当第一类型N型时，第二类型为P型；当第一类型P型时，第二类型为N型。
示例性地，本申请提供的外延片为N型外延片，其包括N++掺杂的衬底101与N-掺杂的外延层102。在此基础上，第一掺杂区105、第二掺杂区104以及第三掺杂区103均采用P型掺杂。
需要说明的是，本申请中提供的器件采用JBS(Junction barrier Schottky，结势垒肖特基二极管)结构，并且，在器件内部引入至少一个第二类型掺杂区，且第二类型掺杂区按照一定的间距规则排列，该SiCJBS结构同时集合了SBD和PiN二极管的优点，该结构能够有效屏蔽肖特基表面电场，具有正向压降低，反向漏电小，提高了击穿电压的优点。当然地，本申请提供的器件也可以采用其它结构，例如还可以采用MPS（Merge-PiN-Schottky）二极管结构，在此不做限定。
如图1中所示，第二类型掺杂区包括四个，且四个第二类型掺杂区等间距排布，同时，终端区位于边缘的两个第二类型掺杂区的两侧。当然地，实际应用中，第二类型掺杂区的数量可能更多，例如还可以设置为5个或者10个等，在此不做限定。
并且，作为一种实现方式，二极管器件还包括欧姆接触层108，欧姆接触层108位于有源区与所述第一金属层109之间。其中，第一掺杂区105与第二掺杂区104直接与欧姆接触层108接触，一般地，欧姆接触层108的材料采用镍。
本申请并不对第一掺杂区105、第二掺杂区104以及第三掺杂区103的掺杂浓度进行限定，例如，第一掺杂区105的浓度可以最大，或者第二掺杂区104的浓度可以最大，但为了实现良好的欧姆接触，在本申请一种示例中，第二掺杂区104、第一掺杂区105以及第三掺杂区103的掺杂浓度依次降低。并且，为了实现良好的欧姆接触效果，第一掺杂区105与第二掺杂区104为重掺杂区，第三掺杂区103为轻掺杂区。其中，针对碳化硅器件而言，重掺杂区的掺杂浓度大于1016/cm³，轻掺杂区的掺杂浓度小于1016/cm³。
通过该设置方式，既可以保证良好的欧姆接触性能，同时可以保证第一掺杂区105与第二掺杂区104的掺杂浓度较大，第三掺杂区103的掺杂浓度较小，使得三个掺杂区之间的掺杂浓度存在明显差异，进而可以实现更好的调制作用。
并且，本申请所述的第二掺杂区104、第三掺杂区103位于第一掺杂区105的侧边，指第二掺杂区104、第三掺杂区103均与第一掺杂区105直接接触，并且，第一掺杂区105、第二掺杂区104以及第三掺杂区103呈阶梯型排布，第一掺杂区105与第二掺杂区104的表面位于同一平面，且第三掺杂区103位于第二掺杂区104之下。
即本申请中，第一掺杂区105的宽度与深度最大，第三掺杂区103的宽度小于第二掺杂区104的宽度，使得整个器件的电场分布更加平缓，可实现灵活调制，器件的可靠性更强。可以理解地，本申请提供的三个掺杂区中，第一掺杂区105为P掺杂，第二掺杂区104为P+掺杂，第三掺杂区103为P-掺杂，当然地，在一些实施例中，掺杂区的数量可以更多，例如，在第一掺杂区105的侧边上，分布数量更多的掺杂区，如从上至下分别为P+区、P-区、P+区以及P-区四个掺杂区，四个掺杂区仍阶梯型排布，且位于最上方的P+区的宽度最大。通过更多层的阶梯型排布方式，可以使得器件的电场分布更加平缓，且能够实现灵活调制效果。
其中，终端区106能够调节器件的耗尽区形状，提升器件耐压，本申请并不对终端区106的掺杂浓度进行限定，例如，终端区106的掺杂浓度可以小于第一掺杂区105的掺杂浓度，也可以大于第一掺杂区105的掺杂浓度。并且，第一金属层109作二极管器件的阳极，其材料可以选用铝材料，第二金属层110作为二极管器件的阴极。
在一种实现方式中，请参阅图2，二极管器件还包括第四掺杂区，第四掺杂区位于第一掺杂区的底边，且第四掺杂区的掺杂浓度与第一掺杂区的掺杂浓度不同。通过设置第四掺杂区，可以使得灵活调制的效果更好，因此器件的可靠性更强。
需要说明的是，一方面，本申请所述的第四掺杂区一般作为器件的埋层。另一方面，本申请并不对第四掺杂区的掺杂浓度进行限定，只需与第一掺杂区的掺杂浓度不同即可，例如，第四掺杂区的掺杂浓度可以等于第二掺杂区或第三掺杂区的掺杂浓度，或者，第四掺杂区的掺杂浓度也可以与第一掺杂区、第二掺杂区以及第四掺杂区的掺杂浓度均不相等。
作为本申请另一种可能的实现方式，请参阅图3，外延片上还设置有凹槽，第一掺杂区105位于凹槽的底部与侧部，第一金属层109延伸至凹槽内。通过设置凹槽的结构，可以使得第一掺杂区105的离子注入可以更深，且离子注入更加容易，同时，通过设置凹槽，使得在该器件中，第二掺杂区104与第三掺杂区103作为平面P区，而第一掺杂区105作为沟槽P区，进一步提升了综合调制作用，使得抗电磁干扰、振荡、浪涌、过冲能力更佳，短路耐受能力更强，器件可靠性更高。
当然地，在本实现方式中，也可以设置第四掺杂区111，第四掺杂区111位于第一掺杂区的底部，进而通过多个不同掺杂浓度的掺杂区，实现灵活调制效果，在此不做赘述。
基于上述实现方式，本申请实施例还提供了一种二极管器件制作方法，请参阅图4，该方法包括：
S102，提供第一类型外延片。
S104，基于第一类型外延片定义终端区106与有源区；其中，有源区包括至少一个第二类型掺杂区，第二类型掺杂区至少包括第一掺杂区105、第二掺杂区104以及第三掺杂区103，第一掺杂区105、第二掺杂区104以及第三掺杂区103的掺杂浓度不同，第一掺杂区105的深度最大且第二掺杂区104、第三掺杂区103位于第一掺杂区105的侧边。
S106，基于终端区106表面制作钝化保护层107。
S108，基于有源区表面制作第一金属层109。
S110，基于外延片远离有源区一面制作第二金属层110。
作为一种实现方式，S104包括：
S1041，在设定的第三掺杂区103位置进行第一离子注入。
S1042，在设定的第二掺杂区104位置进行第二离子注入；第二离子注入的浓度大于第一离子注入的浓度。
S1043，在设定的第一掺杂区105位置进行第三离子注入。
S1044，在设定的终端区106位置进行第四离子注入。
S1045，对终端区106与有源区进行退火处理。
由于第二掺杂区104与第三掺杂区103为浅区，第一掺杂区105为深区，因此本申请中，先执行浅区离子注入的工艺，再执行深区离子注入的工艺。其中，请参阅图5，首先在外延片上进行第一离子注入，在第一离子注入时，其位置为指定位置，且需要预留第一掺杂区105的位置。
接着，请参阅图6，继续在设定的第二掺杂区104位置进行第二离子注入，且第二离子注入的浓度大于第一离子注入的浓度。并且，第一离子注入的深度较深，宽度较窄，第二离子注入的深度较浅，但宽度更宽，进而形成了阶梯型排布的第二掺杂区104与第三掺杂区103。
请参阅图7，继续在设定的第一掺杂区105位置进行第三离子注入，形成第一掺杂区105，其中，第一掺杂区105的深度较深，且宽度也较宽。
请参阅图8，继续在设定的终端区106位置进行第四离子注入，第四离子注入的离子浓度不做限定。并且，形成的终端区106位于边缘的两个第二类型掺杂区的两侧。之后对终端区106与有源区进行高温退火处理，形成图示的第一掺杂区105、第二掺杂区104、第三掺杂区103以及终端区106。
之后，请参阅图9，基于所述终端区106表面制作钝化保护层107，例如，在有源区与终端区106的表面沉积一层氧化硅作为保护层，并且对钝化保护层107进行刻蚀，并露出有源区，如图10所示。
请参阅图11，为了实现良好的欧姆接触，需要在第一掺杂区105与第二掺杂区104的表面制作欧姆接触层108，之后进行第一金属层109沉积，形成阳极金属，如图12所示，最后在外延片的背面乘积第二金属层110，形成阴极电极，其结构如图1所示。
并且，在一种实现方式中，该二极管器件还包括第四掺杂区，第四掺杂区位于第一掺杂区的底边，且第四掺杂区的掺杂浓度与第一掺杂区的掺杂浓度不同。通过设置第四掺杂区，可以使得灵活调制的效果更好，因此器件的可靠性更强。当需要制作第四掺杂区时，则需要制作埋层。在此基础上，S102的步骤包括：
S1021，提供一衬底。
S1022，基于该衬底制作第一外延层。
S1023，基于第一外延层制作第四掺杂区。
S1024，沿第一外延层的表面继续制作第二外延层。
即当需要制作第四掺杂区时，则需要沉积两次外延层，以在第一掺杂区的底面实现第四掺杂区的离子注入，形成埋层。当不采用埋层时，则直接进行一次外延，并执行定义终端区与有源区的流程。作为本申请另一种实现方式， S104包括：
S1041，在设定的第三掺杂区103位置进行第一离子注入。
S1042，在设定的第二掺杂区104位置进行第二离子注入；第二离子注入的浓度大于第一离子注入的浓度。
S1046，在设定的第一掺杂区105位置进行刻蚀，并形成凹槽。
S1047，基于凹槽的底部与侧部进行第三离子注入，以形成第一掺杂区105。
S1044，在设定的终端区106位置进行第四离子注入。
S1045，对终端区106与有源区进行退火处理。
其中，可以理解地，与上一实施方式不同的是，本实施例方式先刻蚀凹槽，再进行第三离子注入。一方面，由于第一掺杂区105为深区，若直接进行掺杂，则掺杂时间较长，难度较大，通过先刻蚀凹槽再进行掺杂的方式，能够缩短掺杂时间，且保证了第一掺杂区105为深区。另一方面，形成了平面与沟槽两种掺杂区，在进行综合调制时，调制效果更好，器件可靠性更高。
综上所述，本申请提供了一种二极管器件及其制作方法，该二极管器件包括：第一类型外延片；位于第一类型外延片表面的终端区106与有源区；其中，有源区包括至少一个第二类型掺杂区，第二类型掺杂区至少包括第一掺杂区105、第二掺杂区104以及第三掺杂区103，第一掺杂区105、第二掺杂区104以及第三掺杂区103的掺杂浓度不同，第一掺杂区105的深度最大且第二掺杂区104、第三掺杂区103位于第一掺杂区105的侧边；位于终端区106表面的钝化保护层107；位于有源区表面的第一金属层109以及位于外延片远离有源区一面的第二金属层110。由于本申请提供的有源区中，包括三种不同浓度的掺杂区，因此在不同工况下，三个掺杂区之间可以进行综合调制，进而灵活调节二极管器件的掩蔽效果，使得器件的抗电磁干扰、振荡、浪涌、过冲能力更佳，短路耐受能力更强，器件可靠性高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种二极管器件，其特征在于，所述二极管器件包括：
第一类型外延片；
位于所述第一类型外延片表面的终端区与有源区；其中，所述有源区包括至少一个第二类型掺杂区，所述第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区的掺杂浓度不同，所述第一掺杂区的深度最大且所述第二掺杂区、第三掺杂区位于所述第一掺杂区的侧边；
位于所述终端区表面的钝化保护层；
位于所述有源区表面的第一金属层以及位于所述外延片远离所述有源区一面的第二金属层。
2.如权利要求1所述的二极管器件，其特征在于，所述二极管器件还包括欧姆接触层，所述欧姆接触层位于所述有源区与所述第一金属层之间。
3.如权利要求1所述的二极管器件，其特征在于，第一掺杂区、所述第二掺杂区以及所述第三掺杂区呈阶梯型排布，所述第一掺杂区与所述第二掺杂区的表面位于同一平面，且所述第三掺杂区位于所述第二掺杂区之下。
4.如权利要求1所述的二极管器件，其特征在于，所述第二掺杂区、所述第一掺杂区以及所述第三掺杂区的掺杂浓度依次降低。
5.如权利要求4所述的二极管器件，其特征在于，所述第一掺杂区与所述第二掺杂区为重掺杂区，所述第三掺杂区为轻掺杂区。
6.如权利要求1所述的二极管器件，其特征在于，所述外延片上还设置有凹槽，所述第一掺杂区位于所述凹槽的底部与侧部，所述第一金属层延伸至所述凹槽内。
7.如权利要求1所述的二极管器件，其特征在于，所述二极管器件还包括第四掺杂区，所述第四掺杂区位于所述第一掺杂区的底边，且所述第四掺杂区的掺杂浓度与所述第一掺杂区的掺杂浓度不同。
8.一种二极管器件制作方法，其特征在于，所述方法包括：
提供第一类型外延片；
基于所述第一类型外延片定义终端区与有源区；其中，所述有源区包括至少一个第二类型掺杂区，所述第二类型掺杂区至少包括第一掺杂区、第二掺杂区以及第三掺杂区，所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区的掺杂浓度不同，所述第一掺杂区的深度最大且所述第二掺杂区、第三掺杂区位于所述第一掺杂区的侧边；
基于所述终端区表面制作钝化保护层；
基于所述有源区表面制作第一金属层；
基于所述外延片远离所述有源区一面制作第二金属层。
9.如权利要求8所述的二极管器件制作方法，其特征在于，基于所述第一类型外延片定义终端区与有源区的步骤包括：
在设定的第三掺杂区位置进行第一离子注入；
在设定的第二掺杂区位置进行第二离子注入；所述第二离子注入的浓度大于所述第一离子注入的浓度；
在设定的第一掺杂区位置进行第三离子注入；
在设定的终端区位置进行第四离子注入；
对所述终端区与所述有源区进行退火处理。
10.如权利要求8所述的二极管器件制作方法，其特征在于，基于所述第一类型外延片定义终端区与有源区的步骤包括：
在设定的第三掺杂区位置进行第一离子注入；
在设定的第二掺杂区位置进行第二离子注入；所述第二离子注入的浓度大于所述第一离子注入的浓度；
在设定的第一掺杂区位置进行刻蚀，并形成凹槽；
基于所述凹槽的底部与侧部进行第三离子注入，以形成第一掺杂区；
在设定的终端区位置进行第四离子注入；
对所述终端区与所述有源区进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310610680.8A CN116344592B (zh) | 2023-05-29 | 2023-05-29 | 一种二极管器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310610680.8A CN116344592B (zh) | 2023-05-29 | 2023-05-29 | 一种二极管器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116344592A CN116344592A (zh) | 2023-06-27 |
| CN116344592B true CN116344592B (zh) | 2023-08-08 |
Family
ID=86893358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310610680.8A Active CN116344592B (zh) | 2023-05-29 | 2023-05-29 | 一种二极管器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116344592B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116722032B (zh) * | 2023-08-11 | 2023-11-03 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
| CN117059672B (zh) * | 2023-10-11 | 2024-01-23 | 通威微电子有限公司 | 一种集成sbd的半导体器件及其制作方法 |
| CN117747675A (zh) * | 2024-02-20 | 2024-03-22 | 北京怀柔实验室 | 肖特基二极管及其制备方法 |
| CN119451140B (zh) * | 2025-01-08 | 2025-03-14 | 通威微电子有限公司 | 一种mps二极管及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3038162A1 (en) * | 2014-12-24 | 2016-06-29 | ABB Technology AG | Junction barrier Schottky rectifier |
| EP3886180A1 (en) * | 2020-03-24 | 2021-09-29 | Kabushiki Kaisha Toshiba | Mps semiconductor device |
| CN114220843A (zh) * | 2021-12-15 | 2022-03-22 | 株洲中车时代半导体有限公司 | 功率半导体器件 |
| EP4141961A1 (en) * | 2021-08-25 | 2023-03-01 | Nexperia B.V. | Wide band-gap mps diode and method of manufacturing the same |
| CN116110943A (zh) * | 2023-04-11 | 2023-05-12 | 通威微电子有限公司 | 一种耐压器件及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8124981B2 (en) * | 2008-06-10 | 2012-02-28 | Fairchild Semiconductor Corporation | Rugged semiconductor device architecture |
| DE102013019851B4 (de) * | 2013-11-26 | 2015-10-22 | Infineon Technologies Ag | Schottky-Diode mit reduzierter Flussspannung |
| JP6287377B2 (ja) * | 2014-03-11 | 2018-03-07 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| US20190035899A1 (en) * | 2017-07-28 | 2019-01-31 | Sanken Electric Co., Ltd. | Semiconductor Device and Method for Manufacturing the Semiconductor Device |
| US20200321478A1 (en) * | 2019-04-05 | 2020-10-08 | AZ Power, Inc | Trench junction barrier schottky diode with voltage reducing layer and manufacturing method thereof |
-
2023
- 2023-05-29 CN CN202310610680.8A patent/CN116344592B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3038162A1 (en) * | 2014-12-24 | 2016-06-29 | ABB Technology AG | Junction barrier Schottky rectifier |
| EP3886180A1 (en) * | 2020-03-24 | 2021-09-29 | Kabushiki Kaisha Toshiba | Mps semiconductor device |
| EP4141961A1 (en) * | 2021-08-25 | 2023-03-01 | Nexperia B.V. | Wide band-gap mps diode and method of manufacturing the same |
| CN114220843A (zh) * | 2021-12-15 | 2022-03-22 | 株洲中车时代半导体有限公司 | 功率半导体器件 |
| CN116110943A (zh) * | 2023-04-11 | 2023-05-12 | 通威微电子有限公司 | 一种耐压器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116344592A (zh) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116344592B (zh) | 一种二极管器件及其制作方法 | |
| US5967795A (en) | SiC semiconductor device comprising a pn junction with a voltage absorbing edge | |
| JP2001284604A (ja) | 半導体装置 | |
| JP2008034572A (ja) | 半導体装置とその製造方法 | |
| JP2000512075A (ja) | ショットキー障壁整流器およびその製造方法 | |
| CN107482050A (zh) | 一种功率器件的终端结构及其制造方法 | |
| CN112201697A (zh) | 肖特基二极管以及制备该肖特基二极管的方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| WO2022011983A1 (zh) | 碳化硅结势垒肖特基半导体器件及其制造方法 | |
| TW202103329A (zh) | 半導體器件及其製造方法 | |
| CN105226104A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN115485859A (zh) | 具有增强紧固性的碳化硅结势垒肖特基二极管 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| CN116544268A (zh) | 一种半导体器件结构及其制作方法 | |
| CN113161408B (zh) | 高压SiC肖特基二极管的结终端结构及其制备方法 | |
| CN213242561U (zh) | 一种沟槽型肖特基二极管器件 | |
| CN213242560U (zh) | 肖特基二极管 | |
| WO2019053204A1 (en) | POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY | |
| CN113555448A (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN221805539U (zh) | 一种碳化硅二极管沟槽终端结构 | |
| US11769841B2 (en) | Junction barrier Schottky diode device and method for fabricating the same | |
| US20250081544A1 (en) | Wide-band-gap diode and manufacturing method thereof | |
| CN217405436U (zh) | 结势垒肖特基器件和结势垒肖特基装置 | |
| CN118969858B (zh) | 功率二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |