JP2009059814A - Manufacturing method of multilayer printed board - Google Patents
Manufacturing method of multilayer printed board Download PDFInfo
- Publication number
- JP2009059814A JP2009059814A JP2007224596A JP2007224596A JP2009059814A JP 2009059814 A JP2009059814 A JP 2009059814A JP 2007224596 A JP2007224596 A JP 2007224596A JP 2007224596 A JP2007224596 A JP 2007224596A JP 2009059814 A JP2009059814 A JP 2009059814A
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- circuit pattern
- via hole
- multilayer printed
- sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、絶縁性基材に形成されたビアホールに設けた導電性物質により複数の回路パターン層の層間接続を行なう多層プリント基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer printed circuit board in which a plurality of circuit pattern layers are connected with each other by a conductive material provided in a via hole formed in an insulating base material.
従来の多層プリント基板の製造方法として、樹脂フィルムに形成されたビアホール内に、金属粒子と有機溶剤とにバインダーとなる樹脂成分を添加した導電ペーストを充填し、このビアホール内に充填された導電ペーストにより、複数の回路パターン層の層間接続を行なう製造方法が知られている(例えば、特許文献1参照)。 As a conventional multilayer printed circuit board manufacturing method, a conductive paste in which a resin component as a binder is added to metal particles and an organic solvent is filled in a via hole formed in a resin film, and the conductive paste is filled in the via hole. Thus, a manufacturing method for performing interlayer connection of a plurality of circuit pattern layers is known (see, for example, Patent Document 1).
このような製造方法においては、導電ペーストをビアホールに充填するときに、導電ペーストをビアホール以外の樹脂フィルムの表面に付着させないために、ビアホールの導電ペースト充填入口側となる樹脂フィルムの表面に保護フィルムを貼着し、ビアホール内に導電ペーストを充填して有機溶剤を乾燥した後、樹脂フィルムから保護フィルムを剥離する。
しかしながら上記従来技術では、保護フィルムを剥離する時に、導電ペーストの崩壊や導電ペーストの樹脂フィルム上への落下が起こり、通電性能低下や短絡不良の不具合が生じる。例えば、層間接続部分の通電性等の信頼性を向上するために金属含有率が極めて高い導電ペーストを採用した場合には、この問題は顕著となる。 However, in the above prior art, when the protective film is peeled off, the conductive paste is collapsed or the conductive paste is dropped onto the resin film, resulting in problems such as deterioration of energization performance and short circuit failure. For example, this problem becomes significant when a conductive paste having a very high metal content is employed in order to improve the reliability such as the conductivity of the interlayer connection portion.
本発明は上記点に鑑みてなされたものであり、その目的は、導電ペーストの充填不足による通電不良や導電ペーストこぼれによる短絡不良を解消できる多層プリント基板の製造方法を提供することにある。 The present invention has been made in view of the above points, and an object of the present invention is to provide a method for manufacturing a multilayer printed circuit board which can eliminate a current-carrying failure due to insufficient filling of the conductive paste and a short-circuit failure due to spilling of the conductive paste.
本発明は上記目的を達成するため以下の技術的手段を採用する。多層プリント基板の製造方法に係る第1の発明は、絶縁性基材(1)の表面に回路パターン(3)を形成する回路パターン形成工程と、絶縁性基材(1)に回路パターン(3)と反対側の表面から穴あけして回路パターン(3)に達するビアホール(4)を複数個形成するビアホール形成工程と、各ビアホール(4)に、導電性粒子の集合体を焼結により固結させて形成した焼結体(5)を1個ずつ配置する焼結体配置工程と、焼結体配置工程において配置された焼結体(5)のそれぞれをビアホール(4)内に固定する焼結体固定工程と、焼結体固定工程で得られたプリント基板(40)を積層して多層に配置された回路パターン(3)を焼結体(5)を介して電気的に層間接続する基板接続工程と、を備えることを特徴とする。 The present invention employs the following technical means to achieve the above object. A first invention relating to a method for manufacturing a multilayer printed circuit board includes a circuit pattern forming step of forming a circuit pattern (3) on the surface of an insulating base (1), and a circuit pattern (3 on the insulating base (1). ) And a via hole forming step of forming a plurality of via holes (4) reaching the circuit pattern (3) by drilling from the surface opposite to the surface, and consolidating the aggregate of conductive particles in each via hole (4) by sintering The sintered body arranging step of arranging the sintered bodies (5) formed one by one, and the sintering for fixing each of the sintered bodies (5) arranged in the sintered body arranging step in the via hole (4) The printed circuit board (40) obtained in the bonded body fixing step and the sintered body fixing step is laminated to electrically connect the circuit patterns (3) arranged in multiple layers via the sintered body (5). And a substrate connecting step.
この発明によれば、導電ペーストをビアホールに充填することなくプリント基板の電気的な層間接続を可能にしたので、導電ペースト充填のために必要となる保護フィルムが不要になり製造工程を簡単化できるとともに、従来の保護フィルムを剥がす時に起こり得る導電ペーストの抜けやこぼれを防止することができる。したがって、導電ペーストの充填不足による通電不良や導電ペーストこぼれによる短絡不良を解消し、プリント基板接続の信頼性が高い多層プリント基板の製造方法を提供することができる。また、保護フィルムを不要にできることにより製造工程を簡単化し、低コストかつ高品質である多層プリント基板の製造方法を提供できる。 According to the present invention, since the electrical interlayer connection of the printed circuit board can be performed without filling the conductive paste into the via hole, the protective film necessary for filling the conductive paste is not necessary, and the manufacturing process can be simplified. At the same time, it is possible to prevent the conductive paste from coming off or spilling, which may occur when the conventional protective film is peeled off. Accordingly, it is possible to provide a method for manufacturing a multilayer printed board with high reliability in connection with the printed board, which eliminates the failure of energization due to insufficient filling of the conductive paste and the short-circuit failure caused by spilling of the conductive paste. In addition, since the protective film can be eliminated, the manufacturing process can be simplified, and a method for manufacturing a multilayer printed circuit board having low cost and high quality can be provided.
また、第2の発明は、絶縁性基材(1)の表面に回路パターン(3A)を形成する回路パターン形成工程と、絶縁性基材(1)に回路パターン(3A)と反対側の表面から穴あけして回路パターン(3A)に達するビアホール(4)を複数個形成するビアホール形成工程と、導電性粒子の集合体を焼結によって固結することでビアホール(4)内から外部に突出しない大きさに形成した焼結体(5A)を各ビアホール(4)内に1個ずつ配置する焼結体配置工程と、焼結体配置工程において作成された回路パターンフィルム(30A)を積層し加熱しながらプレスすることにより、隣接する回路パターンフィルム(30A)における回路パターン(3A)と焼結体(5A)とをビアホール(4)内で接触させて多層に配置された回路パターン(3A)を電気的に層間接続する基板接続工程と、を備えることを特徴とする。 Moreover, 2nd invention is a circuit pattern formation process which forms a circuit pattern (3A) in the surface of an insulating base material (1), and the surface on the opposite side to a circuit pattern (3A) in an insulating base material (1). A via hole forming step for forming a plurality of via holes (4) reaching the circuit pattern (3A) by drilling from the inside, and by consolidating the aggregate of conductive particles by sintering, the via hole (4) does not protrude to the outside The sintered body (5A) formed in the size is placed in each via hole (4) one by one, and the circuit pattern film (30A) created in the sintered body placement process is laminated and heated. The circuit pattern (3A) and the sintered body (5A) in the adjacent circuit pattern film (30A) are brought into contact with each other in the via hole (4) by pressing while the circuit pattern is arranged in multiple layers. 3A) and the substrate connection step of electrically interconnecting the, characterized in that it comprises a.
この発明によれば、上記第1の発明による作用効果を有するとともに、さらにビアホールから外部に突出しない大きさに形成した焼結体を各ビアホールに1個ずつ配置することにより、焼結体をビアホール内に固定する工程と多層プリント基板を電気的に層間接続する工程とを同時に行うことができるので、製造工程をさらに簡単化して、より高い生産性を備えた多層プリント基板の製造方法を提供することができる。 According to this invention, the sintered body having the function and effect of the first invention and having a size that does not protrude to the outside from the via hole is disposed in each via hole. Since the step of fixing inside and the step of electrically connecting the multilayer printed circuit boards can be performed at the same time, the manufacturing process is further simplified, and a method for manufacturing a multilayer printed circuit board with higher productivity is provided. be able to.
上記導電性粒子は銀粒子と錫粒子を含んでいることが好ましく、さらに導電性粒子に対する錫粒子の含有比率は、20〜80重量%の範囲であることが好ましい。この発明によれば、銀粒子と錫粒子の含有により、酸化性が比較的低く、焼結処理を行いやすい導電性粒子を提供することができる。 The conductive particles preferably contain silver particles and tin particles, and the content ratio of the tin particles to the conductive particles is preferably in the range of 20 to 80% by weight. According to this invention, the inclusion of silver particles and tin particles can provide conductive particles that are relatively low in oxidizability and that can be easily sintered.
さらに導電性粒子に対する錫粒子の含有比率を20〜80重量%の範囲としたことにより、焼結体の接合界面における合金層を適切な状態に確保でき、通電性と接合性のバランスがよく信頼性の高い焼結体を提供することができる。 Furthermore, by setting the content ratio of the tin particles to the conductive particles in the range of 20 to 80% by weight, the alloy layer at the bonded interface of the sintered body can be ensured in an appropriate state, and the balance between the conductivity and the bondability is reliable. A highly sintered body can be provided.
また上記焼結体(5、5A)は、銀粉末と錫粉末を含有する導電性粒子を溶剤と混ぜ合わせて製造したペースト(70)を、メタルマスク(80)を用いて所定形状に成形してから高温加熱することにより焼結処理し、さらに炭化物を処理する洗浄を施すことによって製造されることが好ましい。 In addition, the sintered body (5, 5A) is obtained by forming a paste (70) produced by mixing conductive particles containing silver powder and tin powder with a solvent into a predetermined shape using a metal mask (80). Then, it is preferably manufactured by performing a sintering treatment by heating at a high temperature and further performing a washing treatment for carbide.
この発明によれば、メタルマスクを用いてペーストの型取りを行って焼結体を製造することにより、回路パターンとの通電性および接合性の観点から、適切な形状および大きさの焼結体を量産することができる。 According to the present invention, a sintered body having an appropriate shape and size can be obtained from the viewpoint of electrical conductivity and bonding with a circuit pattern by producing a sintered body by molding a paste using a metal mask. Can be mass-produced.
なお、上記各手段に付した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係の一例を示す。 In addition, the code | symbol in the parenthesis attached | subjected to each said means shows an example of a correspondence with the specific means of embodiment description later mentioned.
(第1実施形態)
多層プリント基板の製造方法の一例である第1実施形態について図1〜図4を用いて説明する。図1(a)〜(e)は第1実施形態における多層プリント基板の製造工程の概略を示す工程別断面図である。
(First embodiment)
1st Embodiment which is an example of the manufacturing method of a multilayer printed circuit board is described using FIGS. 1-4. FIGS. 1A to 1E are cross-sectional views showing the outline of the manufacturing process of the multilayer printed board in the first embodiment.
まず、図1(a)に示すように、絶縁性基材である樹脂フィルム1の片側表面に導体である金属層2を貼着して形成されたフィルムを用意する。樹脂フィルム1は、例えば、ポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ25〜75μmの熱可塑性樹脂フィルムである。金属層2は例えば厚さ18μmの銅箔により形成されている。
First, as shown to Fig.1 (a), the film formed by affixing the
次に、導体により構成される回路パターンを樹脂フィルム1の表面に形成する回路パターン形成工程を実施する。回路パターン形成工程は、エッチング、印刷、蒸着、めっき等により行うことができるが、本実施形態では図1(b)に示すように、図1(a)のフィルムに対して金属層2側からエッチングによりパターン形成して片面に第1の回路パターンフィルム10を作成するエッチング工程により行う。
Next, the circuit pattern formation process which forms the circuit pattern comprised with a conductor on the surface of the
次に、図1(c)に示すように、金属層2が設けられていない樹脂フィルム1側から炭酸ガスレーザを照射することにより、樹脂フィルム1に回路パターン2を底面とする有底のビアホール4を複数個形成し、第2の回路パターンフィルム20を作成する(ビアホール形成工程)。各ビアホール4の開口径は、後述の焼結体配置工程で配置される1個の焼結体5がビアホール内に収まるような大きさである。つまり、ビアホール4の開口寸法が球体状、円柱体状、直方体状もしくは立方体状に形成されている焼結体5の最大径となる部分よりも大きいということである。
Next, as shown in FIG.1 (c), the bottomed via-
ビアホール4の底面となる回路パターン3の部位は、後述の基板接続工程における多層の回路パターン3の層間接続時に電極となる部位である。ビアホール4の形成においては、炭酸ガスレーザの出力と照射時間等を適切に調整することにより、回路パターン3に穴を開けないようにしている。
The part of the
また、ビアホール4の形成には、炭酸ガスレーザ以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等によるビアホール形成方法も可能であるが、レーザビームによる穴あけ加工では微細な径で穴あけでき、回路パターン3に過度の損傷を与えないようにすることができる。
In addition to the carbon dioxide laser, an excimer laser or the like can be used for forming the
次に、図1(d)に示すように、予め焼結処理により導電性粒子の集合体から生成した焼結体5を各ビアホール4に1個ずつ配置し、第3の回路パターンフィルム30を作成する(焼結体配置工程)。この工程で配置された状態の焼結体5は、ビアホール4の開口縁部の表面と同じ高さ、あるいはわずかに突出していることが好ましく、またビアホール4内においてビアホール4の内面と焼結体5の外面との間には、隙間が形成されていることが好ましい。これは、後の焼結体固定工程において焼結体5を変形させた場合に上記隙間を埋めるように焼結体5の変形量を逃がすことができるからである。
Next, as shown in FIG. 1 (d), one
焼結体5は、予め、数種の導電性物質の粉末の集合体を加圧条件下で所定の形状や所定の大きさに成形し、融点以下の温度で加熱して粉体粒子間に結合力を生じさせて固体化(固結)して作成する。ビアホール4内に配置された各焼結体5は後述の基板接続工程において多層プリント基板の層間を電気的に接続する層間接続部材6となる。
The sintered
本実施形態では上記導電性粒子は銀(Ag)粒子と錫(Sn)粒子とからなる。そして、導電性粒子全体に対する錫粒子の含有率は20〜80重量%の範囲であり、さらに好ましくは30〜50重量%の範囲である。これは、上記錫粒子の含有率が20重量%未満であったり80重量%を超える値であったりすると、焼結体の接合界面における合金層が薄くなるため通電性と接合性のバランスが好ましくなく高い信頼性が得られないからである。そして、上記錫粒子の含有率が30〜50重量%の範囲である場合には、錫粒子と銀粒子との焼結物として、通電性と接合性のバランスがより優れたものになる。 In the present embodiment, the conductive particles are composed of silver (Ag) particles and tin (Sn) particles. And the content rate of the tin particle with respect to the whole electroconductive particle is the range of 20-80 weight%, More preferably, it is the range of 30-50 weight%. This is because when the content of the tin particles is less than 20% by weight or more than 80% by weight, the alloy layer at the joining interface of the sintered body becomes thin, so that the balance between the electrical conductivity and the joining property is preferable. This is because high reliability cannot be obtained. And when the content rate of the said tin particle is the range of 30 to 50 weight%, as a sintered compact of a tin particle and a silver particle, the balance of electroconductivity and bondability will be more excellent.
焼結体5を球体状に形成する場合の処理工程は、上記錫粒子と銀粒子との混合物を高温で溶融し、これを回転するディスク上に所定の粒子径となるように噴霧して遠心力によって分散させて成形するものである。そしてこのように成形された球体を所定温度まで冷却すると、Ag3SnとAg・Sn固溶体とで構成される球体状の焼結体(ボール状の焼結体)を製造することができる。
When the
本実施形態の焼結体5の1個の大きさは、その最も寸法の大きい部位の長さ(焼結体が球体状のときは直径の長さ)が樹脂フィルム1(絶縁性基材1)の厚さtに対してt〜1.4tの範囲であるものを使用することができ、さらにはt〜1.3tの範囲であるものを使用することが好ましい。このような大きさの焼結体5を使用することにより、錫粒子と銀粒子との焼結物として適切な通電性および接合性が得られるからである。例えば、厚さ75μmの樹脂フィルム1、厚さ18μmの銅箔(回路パターン)に対して、球体状の焼結体5は直径90μmのものを目指しており、実際には製造上のばらつきにより上記範囲を満たすものを使用する。
One size of the
図2(a)および(b)は多層プリント基板の製造工程における焼結体配置工程の手順を示した概略図である。この焼結体配置工程は、図2(a)に示すようにメタルマスク63を用いた焼結体設定装置によって行われる。
FIGS. 2A and 2B are schematic views showing the procedure of the sintered body arranging step in the manufacturing process of the multilayer printed board. This sintered body arranging step is performed by a sintered body setting device using a
この焼結体設定装置は、所定位置および所定形状の貫通孔64を複数個備えたメタルマスク63と、回転部6および回転部6から垂下するカーテン部62を備えた回転移動体60とによって焼結体5を1個ずつ各ビアホール4に導くものである。複数個の貫通孔64は、焼結体5が落下可能な大きさで形成されており、第2の回路パターンフィルム20に形成されたすべてのビアホール4に対応するようにメタルマスク63に設けられている。
This sintered body setting apparatus is baked by a
まず、すべてのビアホール4が貫通孔64に対応するようにメタルマスク63に対して第2の回路パターンフィルム20を設置する。そして、メタルマスク63の表面上にビアホール4の個数よりも多い個数の焼結体5を置き、回転部6を回転させながら貫通孔64に向かって移動させるように焼結体設定装置を作動させると、回転部6が移動するにつれて焼結体5が回転移動するカーテン部62によって順次貫通孔64に導かれるようになる。貫通孔64に案内された焼結体5は貫通孔64から1個ずつ落下してビアホール4に納まることとなり、各ビアホール4に焼結体5が1個ずつ配置された第3の回路パターンフィルム30が完成する(以上、図2(a)および(b)参照)。
First, the second
また、メタルマスクを使用せず回路パターンフィルム20上でビアホール4に焼結体5を配置し、フィルム上に残存した余分な焼結体5をスキージにより回収することにより焼結体設定をすることもできる。
Further, the
次に、図1(e)に示すように、焼結体5をビアホール4内で変形させて層間接続部材6を形成してビアホール4内に固定し、第4の回路パターンフィルム40を作成する(焼結体固定工程)。
Next, as shown in FIG. 1 (e), the
焼結体固定工程において焼結体5を固定する方法としては、焼結体5を加圧することにより焼結体5を変形させて固定する方法、焼結体5とビアホール4の内面との間に溶剤を塗布することにより表面張力を利用して固定する方法、超音波振動をかけることにより銀粒子の表面から錫粒子の拡散を起こさせて固定する方法、所定温度に加熱することにより銀粒子の表面から錫粒子を溶融させて固定する方法等がある。なお、ここでいう固定とは外力を受けても動かないような強固な固定力だけでなく、後の基板接続工程を首尾よく行える程度の固定力であることも含んでいる。
As a method of fixing the
また、層間接続部材6は、例えば、ロール部材50を一方側から他方側へ徐々に回転移動させながら、第3の回路パターンフィルム30の表面に圧縮荷重をかけるロールプレス加工を施すことによって焼結体5をビアホール4の内面形状に沿うように変形させることで形成することもできる(図3参照)。
Further, the
次に、多層に配置された複数の回路パターンフィルムの回路パターン3を電気的に層間接続する基板接続工程を説明する。この基板接続工程では、まず、複数枚の第4の回路パターンフィルム40(本実施形態では2枚)と、最上面に位置する第1の回路パターンフィルム10とを積層する。そして、下方側の2枚の第4の回路パターンフィルム40と上方側の第1の回路パターンフィルム10の両方とも、回路パターン3が設けられた側の面を下側にして積層し、隣接する回路パターンフィルムそれぞれの回路パターン3と層間接続部材6とを対向させた状態で、これら多層プリント基板の上下両面を真空加熱プレス機により加熱しながら加圧する。例えば、250〜350℃の雰囲気温度下で1〜10MPaの圧力で10〜20分間加圧する。
Next, a substrate connecting process for electrically connecting the
この基板接続工程により、複数枚の第4の回路パターンフィルム40および第1の回路パターンフィルム10の相互が熱融着して一体化するとともに、ビアホール4内の層間接続部材6を介して隣接する回路パターンフィルムの回路パターン3間が電気的に層間接続された多層プリント基板100が得られることになる(図4参照)。図4は本実施形態の多層プリント基板の製造工程において多層に配置された複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。
By this substrate connection step, the plurality of fourth
この状態でビアホール4内の層間接続部材6は、一定の力で加圧されているため、ビアホール4の底部を構成している回路パターン3の面に圧接されている。この圧接状態により、層間接続部材6中のSn成分と回路パターン3を構成する銅箔のCu成分とが相互に固相拡散し、層間接続部材6と回路パターン3との界面に固相拡散層を形成するので、多層に並べられた回路パターンを電気的に接続することができる。
In this state, the
以上のように本実施形態の多層プリント基板100の製造方法は、樹脂フィルム1の表面に形成された薄い金属層2にエッチングを施すことにより回路パターン3を形成するエッチング工程と、樹脂フィルム1に回路パターン3と反対側の表面から穴あけして回路パターン3に達するビアホール4を複数個形成するビアホール形成工程と、各ビアホール4に、導電性粒子の焼結により固結させて形成した焼結体5を1個ずつ配置する焼結体配置工程と、焼結体配置工程において配置された焼結体5のそれぞれをビアホール4の底部をなす回路パターン3に密着させるように固定する焼結体固定工程と、焼結体固定工程で作成した第4の回路パターンフィルム40を積層して、焼結体5を介して多層に配置された回路パターン3を電気的に層間接続する基板接続工程と、を備えている。
As described above, the manufacturing method of the multilayer printed
この製造方法によれば、所定の大きさに形成された1個の焼結体5をビアホール4内に配置することにより、導電性物質をビアホール4内に安定した姿勢で固定することができ、通電性に支障をきたすような導電性物質のビアホール4内での欠損および崩壊やビアホール4からのこぼれを解消することができる。したがって、導電ペーストを用いることなくプリント基板の電気的な層間接続を可能にできるので、導電ペースト充填のために必要となる保護フィルムが不要になり製造工程を簡単化できるとともに、従来問題となっていた、保護フィルムを剥がす時に起こり得る導電ペーストの抜けやこぼれを防止することができる。
According to this manufacturing method, by disposing one
(第2実施形態)
第2実施形態では多層プリント基板の製造工程の他の例を説明する。本実施形態で説明する多層プリント基板100Aの製造工程は、第1実施形態で説明した製造工程に対して、焼結体固定工程がなく、ビアホール形成工程、焼結体配置工程および基板接続工程が異なった内容となっている。その他の工程については第1実施形態で説明した工程と同様であり、その説明は省略する。
(Second Embodiment)
2nd Embodiment demonstrates the other example of the manufacturing process of a multilayer printed circuit board. The manufacturing process of the multilayer printed
多層プリント基板100Aの製造工程におけるビアホール形成工程では、ビアホール4の開口の直径を、後の基板接続工程の層間接続において隣接することになる回路パターンフィルムの回路パターン3Aがビアホール4内に入り込むことができる大きさに形成するものである。
In the via hole forming step in the manufacturing process of the multilayer printed
次に、焼結体配置工程では、第1実施形態と同様の構成要素を備える導電性粒子を焼結処理によってビアホール4内から外部に突出しない大きさに成形した焼結体5Aを使用するものであり、このように形成した焼結体5Aを各ビアホール4内に1個ずつ配置して第3の回路パターンフィルム30Aを作成する工程である。
Next, in the sintered body arrangement step, a
つまり、ビアホール4内に配置された状態の焼結体5Aの頂面の高さは、ビアホール4の開口縁部の表面よりも所定距離分下方に位置することになる。そしてこの所定距離分は、後の基板接続工程において接触することになる回路パターン3Aの厚さと同等もしくはこれよりも小さくなるように設定されている。焼結体5Aは大きさこそ異なるが同様の形状であり、第1実施形態の焼結体5と同様な方法で製造するものとする。
That is, the height of the top surface of the
そして、焼結体配置工程に続いて図5に示す基板接続工程を行う。本実施形態の多層プリント基板100Aの製造工程において、図5(a)は複数の回路パターンフィルムを多層となるように配置した状態を示す概略的断面図であり、図5(b)は多層に配置した複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。
And the board | substrate connection process shown in FIG. 5 is performed following a sintered compact arrangement | positioning process. In the manufacturing process of the multilayer printed
この基板接続工程では、まず、複数枚の第3の回路パターンフィルム30A、30B(本実施形態では3枚)と、最上面に位置する第1の回路パターンフィルム10Aとを積層する。そして、下方側の3枚の第3の回路パターンフィルム30A、30Bと上方側の第1の回路パターンフィルム10Aをともに回路パターン3Aが設けられた側の面を下側にして積層し、隣接する回路パターンフィルムそれぞれの回路パターン3Aが下方のビアホール4内に入り込むようにすべての回路パターンフィルムを重ね合わせる。
In this substrate connecting step, first, a plurality of third
このとき、回路パターンフィルム30Aの回路パターン3Aは下方で重ね合わされる回路パターンフィルムに形成されたビアホール4内で焼結体5Aに接触した状態にある。そして、これら多層プリント基板の上下両面を真空加熱プレス機により加熱しながら加圧する。例えば、250〜350℃の雰囲気温度下で1〜10MPaの圧力で10〜20分間加圧する。
At this time, the
この基板接続工程により、複数枚の第3の回路パターンフィルム30Aおよび第1の回路パターンフィルム10Aの相互が熱融着して一体化するとともに、ビアホール4内の焼結体5Aを介して隣接する回路パターンフィルムの回路パターン3、3A間が電気的に層間接続された多層プリント基板100Aが得られることになる(以上、図5(a)、(b)参照)。
By this substrate connection step, the plurality of third
この状態でビアホール4内の焼結体5Aは、一定の力で加圧されているため、ビアホール4の底部を構成している回路パターン3、3Aの面に圧接されている。この圧接状態により、焼結体5A中のSn成分と回路パターン3、3Aを構成する銅箔のCu成分とが相互に固相拡散し、焼結体5Aと回路パターン3、3Aとの界面に固相拡散層を形成するので、多層に並べられた回路パターンを電気的に接続することができる。
In this state, the
以上のように本実施形態の多層プリント基板100Aの製造方法は、絶縁フィルム1の表面に形成された薄い金属層2にエッチングを施すことにより回路パターン3Aを形成するエッチング工程と、絶縁フィルム1に回路パターン3Aと反対側の表面から穴あけして回路パターン3Aに達するビアホール4を複数個形成するビアホール形成工程と、導電性粒子の集合体を焼結によって固結することでビアホール4から外部に突出しない大きさに形成した焼結体5Aを各ビアホール4に1個ずつ配置する焼結体配置工程と、焼結体配置工程において作成された回路パターンフィルム30Aを積層し、隣接する回路パターンフィルム30Aについて回路パターン3Aをビアホール4内で焼結体5Aに接触させた状態で加熱プレスすることにより、多層に配置された回路パターン3Aを電気的に層間接続する基板接続工程と、を備えるものである。
As described above, the manufacturing method of the multilayer printed
この製造方法によれば、第1実施形態の製造方法と同様の作用効果に加え、焼結体5Aをビアホール4内に固定する工程と多層のプリント基板を電気的に層間接続する工程とを同時に行うことができるので、製造工程をさらに簡単化してさらに生産性を向上させることができる。
According to this manufacturing method, in addition to the same effects as those of the manufacturing method of the first embodiment, the step of fixing the
(第3実施形態)
第3実施形態では焼結体の製造方法の一例について図6にしたがって説明する。本実施形態で説明する方法によって製造される焼結体は、本発明に係る多層プリント基板の製造方法に適用することができる。図6(a)〜(d)は本実施形態における焼結体の製造工程を示す工程別概略図である。
(Third embodiment)
In 3rd Embodiment, an example of the manufacturing method of a sintered compact is demonstrated according to FIG. The sintered body manufactured by the method described in the present embodiment can be applied to the method for manufacturing a multilayer printed board according to the present invention. 6 (a) to 6 (d) are schematic views by process showing the manufacturing process of the sintered body in the present embodiment.
焼結処理される前の導電性粒子の集合体は、分散剤としてのAg(銀)粉末とSn(錫)粉末とに溶剤を加えて混練することによってペースト状にして作成される。例えば、銀粉末は平均粒径1μm、比表面積1.2m2/gの銀粒子からなり、錫粉末は平均粒径5μm、比表面積0.5m2/gの錫粒子からなり、溶剤としてはテルピネオールを使用する。分散剤等の樹脂成分は金属粒子全体の形状を保持するバインダー成分としても機能する。また、導電性粒子全体に対する錫粒子の含有率は第1実施形態と同様にすることが好ましいが、本実施形態では銀粒子と錫粒子の含有率の比を65:35とする。 The aggregate of conductive particles before the sintering treatment is made into a paste by adding a solvent to Ag (silver) powder and Sn (tin) powder as a dispersant and kneading them. For example, silver powder is composed of silver particles having an average particle diameter of 1 μm and specific surface area of 1.2 m 2 / g, tin powder is composed of tin particles having an average particle diameter of 5 μm and specific surface area of 0.5 m 2 / g, and the solvent is terpineol. Is used. A resin component such as a dispersant also functions as a binder component that maintains the shape of the entire metal particle. Moreover, it is preferable to make the content rate of the tin particle with respect to the whole electroconductive particle the same as 1st Embodiment, However In this embodiment, the ratio of the content rate of a silver particle and a tin particle shall be 65:35.
このように生産された導電性粒子の集合体(導電ペースト70)は所定形状の貫通孔81(例えば、貫通孔の深さ50μm、内径φ100μm)が複数個形成されたメタルマスク80を用いたペースト印刷により当該所定形状に成形される。具体的には、上記構成比率を満たす錫粒子71、銀粒子73および溶剤72からなる所定量の導電ペースト70を、離型性を有する基板82(例えばフッ素樹脂基板)に載置したメタルマスク80の表面に置き、刷毛83等によってメタルマスク80の全体に行き渡らせると、導電ペースト70はメタルマスク80の貫通孔81に印刷充填される(図6(a)参照)。
The aggregate of conductive particles (conductive paste 70) produced in this way is a paste using a
そして、メタルマスク80を基板82から鉛直上方に持ち上げると、基板82上には貫通孔81の内面形状に等しい側面形状と、メタルマスク80の厚さとほぼ同等の高さ寸法とを有する円盤形状に成形された導電ペースト70が複数個残ることになる(図6(b)参照)。
When the
続いて、図6(c)に示すように、この円盤形状に成形された導電ペースト70を雰囲気温度260℃で高温加熱して焼結処理を実施すると、安定した姿勢の焼結体74が得られる。この高温加熱は、一般的なリフロー炉、ベーパーリフロー炉、雰囲気焼成炉、ボックス炉等により行うことができる。また加熱雰囲気は、錫成分の酸化防止のため還元雰囲気であることが好ましい。
Subsequently, as shown in FIG. 6 (c), when the
この焼結処理において導電ペースト70は、溶剤であるテルピネオールが蒸発乾燥し、錫粒子と銀粒子とが混合された状態にある。上記加熱温度によって融点が232℃である錫粒子は融解し、銀粒子の外周を覆うように付着するようになる。そして、この状態で加熱を継続すると、融解した錫は銀粒子の表面から拡散を始め、錫と銀との焼結体が生成される。
In this sintering process, the
次に、図6(d)に示すように、複数個の焼結体74を容器に入れて洗浄液83で洗浄して、焼結体74に対して炭化物を除去する洗浄処理を施す。そして洗浄処理された焼結体74を乾燥すると焼結体配置工程に使用できる焼結体5、5Aが得られる。
Next, as shown in FIG. 6 (d), a plurality of
以上のように、銀粉末と錫粉末を含有する導電性粒子を溶剤と混ぜ合わせて製造した導電性ペースト70を、メタルマスク80を用いて所定形状に成形してから高温加熱することにより焼結処理し、さらに炭化物を処理する洗浄を施すことによって焼結体5、5Aを製造する。
As described above, the
この焼結体の製造方法によれば、メタルマスク80を用いてペーストの型取りを行って焼結体を製造するので、層間接続される回路パターンとの通電性および接合性の観点から、信頼性の高い焼結体5、5Aを量産することができる。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。 例えば、上記実施形態では、樹脂フィルム2としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる樹脂フィルムを用いたが、これに限定するものではなく、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)もしくはポリエーテルイミド(PEI)を使用することもできる。
According to this method of manufacturing a sintered body, since the sintered body is manufactured by performing paste molding using the
(Other embodiments)
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, in the above embodiment, a resin film composed of 65 to 35% by weight of polyetheretherketone resin and 35 to 65% by weight of polyetherimide resin is used as the
また、上記実施形態では、多層プリント基板100、100Aは3層または4層のプリント基板であるが、多層の回路パターン層を構成するものであれば、その層数が上記層数に限定されるものではない。
In the above-described embodiment, the multilayer printed
1…樹脂フィルム(絶縁性基材)
2…金属層(導体)
3、3A…回路パターン
4…ビアホール
5、5A…焼結体
30A…第3の回路パターンフィルム
40…第4の回路パターンフィルム(プリント基板)
70…ペースト
80…メタルマスク
1 ... Resin film (insulating substrate)
2 ... Metal layer (conductor)
3, 3A ...
70 ...
Claims (5)
前記絶縁性基材(1)に前記回路パターン(3)と反対側の表面から穴あけして前記回路パターン(3)に達するビアホール(4)を複数個形成するビアホール形成工程と、
前記各ビアホール(4)に、導電性粒子の集合体を焼結により固結させて形成した焼結体(5)を1個ずつ配置する焼結体配置工程と、
前記焼結体配置工程において配置された前記焼結体(5)のそれぞれを前記ビアホール(4)内に固定する焼結体固定工程と、
前記焼結体固定工程で得られたプリント基板(40)を積層して多層に配置された前記回路パターン(3)を前記焼結体(5)を介して電気的に層間接続する基板接続工程と、
を備えることを特徴とする多層プリント基板の製造方法。 A circuit pattern forming step of forming a circuit pattern (3) on the surface of the insulating substrate (1);
A via hole forming step of forming a plurality of via holes (4) reaching the circuit pattern (3) by drilling the insulating base material (1) from the surface opposite to the circuit pattern (3);
In each via hole (4), a sintered body disposing step of disposing one sintered body (5) formed by consolidating an aggregate of conductive particles by sintering;
A sintered body fixing step of fixing each of the sintered bodies (5) arranged in the sintered body arrangement step in the via hole (4);
A substrate connecting step of electrically connecting the circuit patterns (3) arranged in multiple layers by stacking the printed circuit boards (40) obtained in the sintered body fixing step via the sintered body (5) When,
A method for producing a multilayer printed circuit board, comprising:
前記絶縁性基材(1)に前記回路パターン(3A)と反対側の表面から穴あけして前記回路パターン(3A)に達するビアホール(4)を複数個形成するビアホール形成工程と、
導電性粒子の集合体を焼結によって固結することで前記ビアホール(4)内から外部に突出しない大きさに形成した焼結体(5A)を前記各ビアホール(4)内に1個ずつ配置する焼結体配置工程と、
前記焼結体配置工程において作成された回路パターンフィルム(30A)を積層し加熱しながらプレスすることにより、隣接する前記回路パターンフィルム(30A)における前記回路パターン(3A)と前記焼結体(5A)とを前記ビアホール(4)内で接触させて多層に配置された前記回路パターン(3A)を電気的に層間接続する基板接続工程と、
を備えることを特徴とする多層プリント基板の製造方法。 A circuit pattern forming step of forming a circuit pattern (3A) on the surface of the insulating substrate (1);
A via hole forming step of forming a plurality of via holes (4) reaching the circuit pattern (3A) by drilling the insulating base material (1) from the surface opposite to the circuit pattern (3A);
One sintered body (5A) formed in a size not protruding outside from the via hole (4) by consolidating an aggregate of conductive particles by sintering is disposed one by one in each via hole (4). A sintered body arranging step,
The circuit pattern film (30A) prepared in the sintered body arrangement step is laminated and pressed while being heated, whereby the circuit pattern (3A) and the sintered body (5A) in the adjacent circuit pattern film (30A). ) In the via hole (4) to electrically connect the circuit patterns (3A) arranged in multiple layers,
A method for producing a multilayer printed circuit board, comprising:
さらに炭化物を処理する洗浄を施すことによって製造されることを特徴とする請求項1から4のいずれか一項に記載の多層プリント基板の製造方法。 The sintered body (5, 5A) is formed by molding a paste (70) produced by mixing the conductive particles containing silver powder and tin powder with a solvent into a predetermined shape using a metal mask (80). And then sintering by heating at high temperature,
Furthermore, it manufactures by giving the washing | cleaning which processes a carbide | carbonized_material, The manufacturing method of the multilayer printed circuit board as described in any one of Claim 1 to 4 characterized by the above-mentioned.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224596A JP2009059814A (en) | 2007-08-30 | 2007-08-30 | Manufacturing method of multilayer printed board |
TW097130661A TW200930197A (en) | 2007-08-30 | 2008-08-12 | Method of manufacturing multilayer printed circuit board |
KR1020080081655A KR20090023130A (en) | 2007-08-30 | 2008-08-21 | Manufacturing method of multilayer printed circuit board |
US12/230,219 US20090057265A1 (en) | 2007-08-30 | 2008-08-26 | Method of manufacturing multilayer printed circuit board |
DE102008045003A DE102008045003A1 (en) | 2007-08-30 | 2008-08-29 | Method for producing a multilayer printed circuit board |
CNA2008102142887A CN101378634A (en) | 2007-08-30 | 2008-08-29 | Method of manufacturing multilayer printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224596A JP2009059814A (en) | 2007-08-30 | 2007-08-30 | Manufacturing method of multilayer printed board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009059814A true JP2009059814A (en) | 2009-03-19 |
Family
ID=40299369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224596A Pending JP2009059814A (en) | 2007-08-30 | 2007-08-30 | Manufacturing method of multilayer printed board |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090057265A1 (en) |
JP (1) | JP2009059814A (en) |
KR (1) | KR20090023130A (en) |
CN (1) | CN101378634A (en) |
DE (1) | DE102008045003A1 (en) |
TW (1) | TW200930197A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018727A (en) * | 2009-07-08 | 2011-01-27 | Fujikura Ltd | Circuit wiring board, and method of manufacturing the same |
JP2011018728A (en) * | 2009-07-08 | 2011-01-27 | Fujikura Ltd | Laminated wiring board, and method of manufacturing the same |
CN103796418A (en) * | 2012-10-31 | 2014-05-14 | 重庆方正高密电子有限公司 | Circuit board and manufacturing method thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102405692A (en) * | 2009-04-02 | 2012-04-04 | 松下电器产业株式会社 | Circuit substrate control method and circuit substrate |
JP2013123031A (en) * | 2011-11-07 | 2013-06-20 | Denso Corp | Conductive material and semiconductor device |
KR101639411B1 (en) * | 2012-12-31 | 2016-07-14 | 주식회사 아모그린텍 | Flexible printed circuit board |
DE102013208387A1 (en) * | 2013-05-07 | 2014-11-13 | Robert Bosch Gmbh | Silver composite sintered pastes for low temperature sintered joints |
KR101882576B1 (en) | 2016-06-02 | 2018-07-27 | 한양대학교 산학협력단 | Light sintering device having protecting damage to substrate |
CN114446168B (en) * | 2022-01-24 | 2024-02-09 | Tcl华星光电技术有限公司 | Manufacturing method of array substrate and array substrate |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3057924B2 (en) * | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | Double-sided printed circuit board and method of manufacturing the same |
US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
WO2001005204A1 (en) * | 1999-07-12 | 2001-01-18 | Ibiden Co., Ltd. | Method of manufacturing printed-circuit board |
JP2001024323A (en) | 1999-07-12 | 2001-01-26 | Ibiden Co Ltd | Method for filling conductive paste and manufacture of single sided circuit board for multilayer printed wiring board |
JP3473601B2 (en) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | Printed circuit board and method of manufacturing the same |
JP2003133366A (en) * | 2001-10-25 | 2003-05-09 | Texas Instr Japan Ltd | Semiconductor device and manufacturing method therefor |
-
2007
- 2007-08-30 JP JP2007224596A patent/JP2009059814A/en active Pending
-
2008
- 2008-08-12 TW TW097130661A patent/TW200930197A/en unknown
- 2008-08-21 KR KR1020080081655A patent/KR20090023130A/en not_active Application Discontinuation
- 2008-08-26 US US12/230,219 patent/US20090057265A1/en not_active Abandoned
- 2008-08-29 DE DE102008045003A patent/DE102008045003A1/en not_active Withdrawn
- 2008-08-29 CN CNA2008102142887A patent/CN101378634A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018727A (en) * | 2009-07-08 | 2011-01-27 | Fujikura Ltd | Circuit wiring board, and method of manufacturing the same |
JP2011018728A (en) * | 2009-07-08 | 2011-01-27 | Fujikura Ltd | Laminated wiring board, and method of manufacturing the same |
CN103796418A (en) * | 2012-10-31 | 2014-05-14 | 重庆方正高密电子有限公司 | Circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20090057265A1 (en) | 2009-03-05 |
CN101378634A (en) | 2009-03-04 |
TW200930197A (en) | 2009-07-01 |
DE102008045003A1 (en) | 2009-03-05 |
KR20090023130A (en) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009059814A (en) | Manufacturing method of multilayer printed board | |
US7642468B2 (en) | Multilayer wiring board and fabricating method of the same | |
JP3840921B2 (en) | Printed circuit board and manufacturing method thereof | |
US6641898B2 (en) | Printed wiring board and method of manufacturing a printed wiring board | |
KR100488412B1 (en) | Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device | |
JP3867593B2 (en) | Printed circuit board manufacturing method and printed circuit board formed by the manufacturing method | |
JP2007324550A (en) | Multilayer substrate | |
JP2008034589A (en) | Multilayer printed wiring board and manufacturing method thereof | |
US8217276B2 (en) | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board | |
CN1361656A (en) | Printing circuit board and method for producing printing circuit board | |
JP2004127970A (en) | Method for producing elemental board of multilayer board and method for producing multilayer board using that elemental board | |
JP2003086944A (en) | Method for manufacturing multilayer interconnection circuit substrate | |
JP2000312063A (en) | Wiring board and method of manufacturing the same | |
KR102141681B1 (en) | Manufacturing method of multilayer substrate | |
JP4325523B2 (en) | WIRING BOARD, ELECTRONIC DEVICE USING THE SAME, AND MANUFACTURING METHOD THEREOF | |
JP6058321B2 (en) | Wiring board manufacturing method | |
JP2013191620A (en) | Component built-in substrate manufacturing method and component built-in substrate | |
JP2012151359A (en) | Capacitor built-in wiring board, method of manufacturing capacitor built-in wiring board, and capacitor | |
JP2006093439A (en) | Multilayer substrate and its production method | |
JP2005251949A (en) | Wiring board and method for manufacturing the same | |
JP2005340279A (en) | Multilayer wiring board and its manufacturing method | |
JP2004172533A (en) | Printed-board manufacturing method, and printed board formed by same method | |
JP5526818B2 (en) | Printed wiring board | |
JP2002261444A (en) | Laminated wiring board and its manufacturing method | |
JP5304740B2 (en) | Method for filling conductive material and method for manufacturing multilayer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |