[go: up one dir, main page]

JP2009059814A - 多層プリント基板の製造方法 - Google Patents

多層プリント基板の製造方法 Download PDF

Info

Publication number
JP2009059814A
JP2009059814A JP2007224596A JP2007224596A JP2009059814A JP 2009059814 A JP2009059814 A JP 2009059814A JP 2007224596 A JP2007224596 A JP 2007224596A JP 2007224596 A JP2007224596 A JP 2007224596A JP 2009059814 A JP2009059814 A JP 2009059814A
Authority
JP
Japan
Prior art keywords
sintered body
circuit pattern
via hole
multilayer printed
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007224596A
Other languages
English (en)
Inventor
Yoshihiko Shiraishi
芳彦 白石
Koji Kondo
宏司 近藤
Yoshitaro Yazaki
芳太郎 矢崎
Atsusuke Sakaida
敦資 坂井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007224596A priority Critical patent/JP2009059814A/ja
Priority to TW097130661A priority patent/TW200930197A/zh
Priority to KR1020080081655A priority patent/KR20090023130A/ko
Priority to US12/230,219 priority patent/US20090057265A1/en
Priority to CNA2008102142887A priority patent/CN101378634A/zh
Priority to DE102008045003A priority patent/DE102008045003A1/de
Publication of JP2009059814A publication Critical patent/JP2009059814A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】導電ペーストの充填不足による通電不良や導電ペーストこぼれによる短絡不良を解消でき、低コストかつ高品質の多層プリント基板の製造方法を提供する。
【解決手段】第1実施形態の多層プリント基板の製造方法は、樹脂フィルム1の表面に形成された薄い金属層2にエッチングを施すことにより回路パターン3を形成するエッチング工程と、樹脂フィルム1に回路パターン3と反対側の表面から穴あけして回路パターン3に達するビアホール4を複数個形成するビアホール形成工程と、各ビアホール4に、焼結体5を1個ずつ配置する焼結体配置工程と、焼結体配置工程で配置された各焼結体5をビアホール4の底部をなす回路パターン3に密着させて固定する焼結体固定工程と、焼結体固定工程で作成した第4の回路パターンフィルム40を積層して、焼結体5を介して多層に配置された回路パターン3を電気的に層間接続する基板接続工程と、を備えている。
【選択図】図1

Description

本発明は、絶縁性基材に形成されたビアホールに設けた導電性物質により複数の回路パターン層の層間接続を行なう多層プリント基板の製造方法に関する。
従来の多層プリント基板の製造方法として、樹脂フィルムに形成されたビアホール内に、金属粒子と有機溶剤とにバインダーとなる樹脂成分を添加した導電ペーストを充填し、このビアホール内に充填された導電ペーストにより、複数の回路パターン層の層間接続を行なう製造方法が知られている(例えば、特許文献1参照)。
このような製造方法においては、導電ペーストをビアホールに充填するときに、導電ペーストをビアホール以外の樹脂フィルムの表面に付着させないために、ビアホールの導電ペースト充填入口側となる樹脂フィルムの表面に保護フィルムを貼着し、ビアホール内に導電ペーストを充填して有機溶剤を乾燥した後、樹脂フィルムから保護フィルムを剥離する。
特開2001−24323号公報
しかしながら上記従来技術では、保護フィルムを剥離する時に、導電ペーストの崩壊や導電ペーストの樹脂フィルム上への落下が起こり、通電性能低下や短絡不良の不具合が生じる。例えば、層間接続部分の通電性等の信頼性を向上するために金属含有率が極めて高い導電ペーストを採用した場合には、この問題は顕著となる。
本発明は上記点に鑑みてなされたものであり、その目的は、導電ペーストの充填不足による通電不良や導電ペーストこぼれによる短絡不良を解消できる多層プリント基板の製造方法を提供することにある。
本発明は上記目的を達成するため以下の技術的手段を採用する。多層プリント基板の製造方法に係る第1の発明は、絶縁性基材(1)の表面に回路パターン(3)を形成する回路パターン形成工程と、絶縁性基材(1)に回路パターン(3)と反対側の表面から穴あけして回路パターン(3)に達するビアホール(4)を複数個形成するビアホール形成工程と、各ビアホール(4)に、導電性粒子の集合体を焼結により固結させて形成した焼結体(5)を1個ずつ配置する焼結体配置工程と、焼結体配置工程において配置された焼結体(5)のそれぞれをビアホール(4)内に固定する焼結体固定工程と、焼結体固定工程で得られたプリント基板(40)を積層して多層に配置された回路パターン(3)を焼結体(5)を介して電気的に層間接続する基板接続工程と、を備えることを特徴とする。
この発明によれば、導電ペーストをビアホールに充填することなくプリント基板の電気的な層間接続を可能にしたので、導電ペースト充填のために必要となる保護フィルムが不要になり製造工程を簡単化できるとともに、従来の保護フィルムを剥がす時に起こり得る導電ペーストの抜けやこぼれを防止することができる。したがって、導電ペーストの充填不足による通電不良や導電ペーストこぼれによる短絡不良を解消し、プリント基板接続の信頼性が高い多層プリント基板の製造方法を提供することができる。また、保護フィルムを不要にできることにより製造工程を簡単化し、低コストかつ高品質である多層プリント基板の製造方法を提供できる。
また、第2の発明は、絶縁性基材(1)の表面に回路パターン(3A)を形成する回路パターン形成工程と、絶縁性基材(1)に回路パターン(3A)と反対側の表面から穴あけして回路パターン(3A)に達するビアホール(4)を複数個形成するビアホール形成工程と、導電性粒子の集合体を焼結によって固結することでビアホール(4)内から外部に突出しない大きさに形成した焼結体(5A)を各ビアホール(4)内に1個ずつ配置する焼結体配置工程と、焼結体配置工程において作成された回路パターンフィルム(30A)を積層し加熱しながらプレスすることにより、隣接する回路パターンフィルム(30A)における回路パターン(3A)と焼結体(5A)とをビアホール(4)内で接触させて多層に配置された回路パターン(3A)を電気的に層間接続する基板接続工程と、を備えることを特徴とする。
この発明によれば、上記第1の発明による作用効果を有するとともに、さらにビアホールから外部に突出しない大きさに形成した焼結体を各ビアホールに1個ずつ配置することにより、焼結体をビアホール内に固定する工程と多層プリント基板を電気的に層間接続する工程とを同時に行うことができるので、製造工程をさらに簡単化して、より高い生産性を備えた多層プリント基板の製造方法を提供することができる。
上記導電性粒子は銀粒子と錫粒子を含んでいることが好ましく、さらに導電性粒子に対する錫粒子の含有比率は、20〜80重量%の範囲であることが好ましい。この発明によれば、銀粒子と錫粒子の含有により、酸化性が比較的低く、焼結処理を行いやすい導電性粒子を提供することができる。
さらに導電性粒子に対する錫粒子の含有比率を20〜80重量%の範囲としたことにより、焼結体の接合界面における合金層を適切な状態に確保でき、通電性と接合性のバランスがよく信頼性の高い焼結体を提供することができる。
また上記焼結体(5、5A)は、銀粉末と錫粉末を含有する導電性粒子を溶剤と混ぜ合わせて製造したペースト(70)を、メタルマスク(80)を用いて所定形状に成形してから高温加熱することにより焼結処理し、さらに炭化物を処理する洗浄を施すことによって製造されることが好ましい。
この発明によれば、メタルマスクを用いてペーストの型取りを行って焼結体を製造することにより、回路パターンとの通電性および接合性の観点から、適切な形状および大きさの焼結体を量産することができる。
なお、上記各手段に付した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係の一例を示す。
(第1実施形態)
多層プリント基板の製造方法の一例である第1実施形態について図1〜図4を用いて説明する。図1(a)〜(e)は第1実施形態における多層プリント基板の製造工程の概略を示す工程別断面図である。
まず、図1(a)に示すように、絶縁性基材である樹脂フィルム1の片側表面に導体である金属層2を貼着して形成されたフィルムを用意する。樹脂フィルム1は、例えば、ポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ25〜75μmの熱可塑性樹脂フィルムである。金属層2は例えば厚さ18μmの銅箔により形成されている。
次に、導体により構成される回路パターンを樹脂フィルム1の表面に形成する回路パターン形成工程を実施する。回路パターン形成工程は、エッチング、印刷、蒸着、めっき等により行うことができるが、本実施形態では図1(b)に示すように、図1(a)のフィルムに対して金属層2側からエッチングによりパターン形成して片面に第1の回路パターンフィルム10を作成するエッチング工程により行う。
次に、図1(c)に示すように、金属層2が設けられていない樹脂フィルム1側から炭酸ガスレーザを照射することにより、樹脂フィルム1に回路パターン2を底面とする有底のビアホール4を複数個形成し、第2の回路パターンフィルム20を作成する(ビアホール形成工程)。各ビアホール4の開口径は、後述の焼結体配置工程で配置される1個の焼結体5がビアホール内に収まるような大きさである。つまり、ビアホール4の開口寸法が球体状、円柱体状、直方体状もしくは立方体状に形成されている焼結体5の最大径となる部分よりも大きいということである。
ビアホール4の底面となる回路パターン3の部位は、後述の基板接続工程における多層の回路パターン3の層間接続時に電極となる部位である。ビアホール4の形成においては、炭酸ガスレーザの出力と照射時間等を適切に調整することにより、回路パターン3に穴を開けないようにしている。
また、ビアホール4の形成には、炭酸ガスレーザ以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等によるビアホール形成方法も可能であるが、レーザビームによる穴あけ加工では微細な径で穴あけでき、回路パターン3に過度の損傷を与えないようにすることができる。
次に、図1(d)に示すように、予め焼結処理により導電性粒子の集合体から生成した焼結体5を各ビアホール4に1個ずつ配置し、第3の回路パターンフィルム30を作成する(焼結体配置工程)。この工程で配置された状態の焼結体5は、ビアホール4の開口縁部の表面と同じ高さ、あるいはわずかに突出していることが好ましく、またビアホール4内においてビアホール4の内面と焼結体5の外面との間には、隙間が形成されていることが好ましい。これは、後の焼結体固定工程において焼結体5を変形させた場合に上記隙間を埋めるように焼結体5の変形量を逃がすことができるからである。
焼結体5は、予め、数種の導電性物質の粉末の集合体を加圧条件下で所定の形状や所定の大きさに成形し、融点以下の温度で加熱して粉体粒子間に結合力を生じさせて固体化(固結)して作成する。ビアホール4内に配置された各焼結体5は後述の基板接続工程において多層プリント基板の層間を電気的に接続する層間接続部材6となる。
本実施形態では上記導電性粒子は銀(Ag)粒子と錫(Sn)粒子とからなる。そして、導電性粒子全体に対する錫粒子の含有率は20〜80重量%の範囲であり、さらに好ましくは30〜50重量%の範囲である。これは、上記錫粒子の含有率が20重量%未満であったり80重量%を超える値であったりすると、焼結体の接合界面における合金層が薄くなるため通電性と接合性のバランスが好ましくなく高い信頼性が得られないからである。そして、上記錫粒子の含有率が30〜50重量%の範囲である場合には、錫粒子と銀粒子との焼結物として、通電性と接合性のバランスがより優れたものになる。
焼結体5を球体状に形成する場合の処理工程は、上記錫粒子と銀粒子との混合物を高温で溶融し、これを回転するディスク上に所定の粒子径となるように噴霧して遠心力によって分散させて成形するものである。そしてこのように成形された球体を所定温度まで冷却すると、AgSnとAg・Sn固溶体とで構成される球体状の焼結体(ボール状の焼結体)を製造することができる。
本実施形態の焼結体5の1個の大きさは、その最も寸法の大きい部位の長さ(焼結体が球体状のときは直径の長さ)が樹脂フィルム1(絶縁性基材1)の厚さtに対してt〜1.4tの範囲であるものを使用することができ、さらにはt〜1.3tの範囲であるものを使用することが好ましい。このような大きさの焼結体5を使用することにより、錫粒子と銀粒子との焼結物として適切な通電性および接合性が得られるからである。例えば、厚さ75μmの樹脂フィルム1、厚さ18μmの銅箔(回路パターン)に対して、球体状の焼結体5は直径90μmのものを目指しており、実際には製造上のばらつきにより上記範囲を満たすものを使用する。
図2(a)および(b)は多層プリント基板の製造工程における焼結体配置工程の手順を示した概略図である。この焼結体配置工程は、図2(a)に示すようにメタルマスク63を用いた焼結体設定装置によって行われる。
この焼結体設定装置は、所定位置および所定形状の貫通孔64を複数個備えたメタルマスク63と、回転部6および回転部6から垂下するカーテン部62を備えた回転移動体60とによって焼結体5を1個ずつ各ビアホール4に導くものである。複数個の貫通孔64は、焼結体5が落下可能な大きさで形成されており、第2の回路パターンフィルム20に形成されたすべてのビアホール4に対応するようにメタルマスク63に設けられている。
まず、すべてのビアホール4が貫通孔64に対応するようにメタルマスク63に対して第2の回路パターンフィルム20を設置する。そして、メタルマスク63の表面上にビアホール4の個数よりも多い個数の焼結体5を置き、回転部6を回転させながら貫通孔64に向かって移動させるように焼結体設定装置を作動させると、回転部6が移動するにつれて焼結体5が回転移動するカーテン部62によって順次貫通孔64に導かれるようになる。貫通孔64に案内された焼結体5は貫通孔64から1個ずつ落下してビアホール4に納まることとなり、各ビアホール4に焼結体5が1個ずつ配置された第3の回路パターンフィルム30が完成する(以上、図2(a)および(b)参照)。
また、メタルマスクを使用せず回路パターンフィルム20上でビアホール4に焼結体5を配置し、フィルム上に残存した余分な焼結体5をスキージにより回収することにより焼結体設定をすることもできる。
次に、図1(e)に示すように、焼結体5をビアホール4内で変形させて層間接続部材6を形成してビアホール4内に固定し、第4の回路パターンフィルム40を作成する(焼結体固定工程)。
焼結体固定工程において焼結体5を固定する方法としては、焼結体5を加圧することにより焼結体5を変形させて固定する方法、焼結体5とビアホール4の内面との間に溶剤を塗布することにより表面張力を利用して固定する方法、超音波振動をかけることにより銀粒子の表面から錫粒子の拡散を起こさせて固定する方法、所定温度に加熱することにより銀粒子の表面から錫粒子を溶融させて固定する方法等がある。なお、ここでいう固定とは外力を受けても動かないような強固な固定力だけでなく、後の基板接続工程を首尾よく行える程度の固定力であることも含んでいる。
また、層間接続部材6は、例えば、ロール部材50を一方側から他方側へ徐々に回転移動させながら、第3の回路パターンフィルム30の表面に圧縮荷重をかけるロールプレス加工を施すことによって焼結体5をビアホール4の内面形状に沿うように変形させることで形成することもできる(図3参照)。
次に、多層に配置された複数の回路パターンフィルムの回路パターン3を電気的に層間接続する基板接続工程を説明する。この基板接続工程では、まず、複数枚の第4の回路パターンフィルム40(本実施形態では2枚)と、最上面に位置する第1の回路パターンフィルム10とを積層する。そして、下方側の2枚の第4の回路パターンフィルム40と上方側の第1の回路パターンフィルム10の両方とも、回路パターン3が設けられた側の面を下側にして積層し、隣接する回路パターンフィルムそれぞれの回路パターン3と層間接続部材6とを対向させた状態で、これら多層プリント基板の上下両面を真空加熱プレス機により加熱しながら加圧する。例えば、250〜350℃の雰囲気温度下で1〜10MPaの圧力で10〜20分間加圧する。
この基板接続工程により、複数枚の第4の回路パターンフィルム40および第1の回路パターンフィルム10の相互が熱融着して一体化するとともに、ビアホール4内の層間接続部材6を介して隣接する回路パターンフィルムの回路パターン3間が電気的に層間接続された多層プリント基板100が得られることになる(図4参照)。図4は本実施形態の多層プリント基板の製造工程において多層に配置された複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。
この状態でビアホール4内の層間接続部材6は、一定の力で加圧されているため、ビアホール4の底部を構成している回路パターン3の面に圧接されている。この圧接状態により、層間接続部材6中のSn成分と回路パターン3を構成する銅箔のCu成分とが相互に固相拡散し、層間接続部材6と回路パターン3との界面に固相拡散層を形成するので、多層に並べられた回路パターンを電気的に接続することができる。
以上のように本実施形態の多層プリント基板100の製造方法は、樹脂フィルム1の表面に形成された薄い金属層2にエッチングを施すことにより回路パターン3を形成するエッチング工程と、樹脂フィルム1に回路パターン3と反対側の表面から穴あけして回路パターン3に達するビアホール4を複数個形成するビアホール形成工程と、各ビアホール4に、導電性粒子の焼結により固結させて形成した焼結体5を1個ずつ配置する焼結体配置工程と、焼結体配置工程において配置された焼結体5のそれぞれをビアホール4の底部をなす回路パターン3に密着させるように固定する焼結体固定工程と、焼結体固定工程で作成した第4の回路パターンフィルム40を積層して、焼結体5を介して多層に配置された回路パターン3を電気的に層間接続する基板接続工程と、を備えている。
この製造方法によれば、所定の大きさに形成された1個の焼結体5をビアホール4内に配置することにより、導電性物質をビアホール4内に安定した姿勢で固定することができ、通電性に支障をきたすような導電性物質のビアホール4内での欠損および崩壊やビアホール4からのこぼれを解消することができる。したがって、導電ペーストを用いることなくプリント基板の電気的な層間接続を可能にできるので、導電ペースト充填のために必要となる保護フィルムが不要になり製造工程を簡単化できるとともに、従来問題となっていた、保護フィルムを剥がす時に起こり得る導電ペーストの抜けやこぼれを防止することができる。
(第2実施形態)
第2実施形態では多層プリント基板の製造工程の他の例を説明する。本実施形態で説明する多層プリント基板100Aの製造工程は、第1実施形態で説明した製造工程に対して、焼結体固定工程がなく、ビアホール形成工程、焼結体配置工程および基板接続工程が異なった内容となっている。その他の工程については第1実施形態で説明した工程と同様であり、その説明は省略する。
多層プリント基板100Aの製造工程におけるビアホール形成工程では、ビアホール4の開口の直径を、後の基板接続工程の層間接続において隣接することになる回路パターンフィルムの回路パターン3Aがビアホール4内に入り込むことができる大きさに形成するものである。
次に、焼結体配置工程では、第1実施形態と同様の構成要素を備える導電性粒子を焼結処理によってビアホール4内から外部に突出しない大きさに成形した焼結体5Aを使用するものであり、このように形成した焼結体5Aを各ビアホール4内に1個ずつ配置して第3の回路パターンフィルム30Aを作成する工程である。
つまり、ビアホール4内に配置された状態の焼結体5Aの頂面の高さは、ビアホール4の開口縁部の表面よりも所定距離分下方に位置することになる。そしてこの所定距離分は、後の基板接続工程において接触することになる回路パターン3Aの厚さと同等もしくはこれよりも小さくなるように設定されている。焼結体5Aは大きさこそ異なるが同様の形状であり、第1実施形態の焼結体5と同様な方法で製造するものとする。
そして、焼結体配置工程に続いて図5に示す基板接続工程を行う。本実施形態の多層プリント基板100Aの製造工程において、図5(a)は複数の回路パターンフィルムを多層となるように配置した状態を示す概略的断面図であり、図5(b)は多層に配置した複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。
この基板接続工程では、まず、複数枚の第3の回路パターンフィルム30A、30B(本実施形態では3枚)と、最上面に位置する第1の回路パターンフィルム10Aとを積層する。そして、下方側の3枚の第3の回路パターンフィルム30A、30Bと上方側の第1の回路パターンフィルム10Aをともに回路パターン3Aが設けられた側の面を下側にして積層し、隣接する回路パターンフィルムそれぞれの回路パターン3Aが下方のビアホール4内に入り込むようにすべての回路パターンフィルムを重ね合わせる。
このとき、回路パターンフィルム30Aの回路パターン3Aは下方で重ね合わされる回路パターンフィルムに形成されたビアホール4内で焼結体5Aに接触した状態にある。そして、これら多層プリント基板の上下両面を真空加熱プレス機により加熱しながら加圧する。例えば、250〜350℃の雰囲気温度下で1〜10MPaの圧力で10〜20分間加圧する。
この基板接続工程により、複数枚の第3の回路パターンフィルム30Aおよび第1の回路パターンフィルム10Aの相互が熱融着して一体化するとともに、ビアホール4内の焼結体5Aを介して隣接する回路パターンフィルムの回路パターン3、3A間が電気的に層間接続された多層プリント基板100Aが得られることになる(以上、図5(a)、(b)参照)。
この状態でビアホール4内の焼結体5Aは、一定の力で加圧されているため、ビアホール4の底部を構成している回路パターン3、3Aの面に圧接されている。この圧接状態により、焼結体5A中のSn成分と回路パターン3、3Aを構成する銅箔のCu成分とが相互に固相拡散し、焼結体5Aと回路パターン3、3Aとの界面に固相拡散層を形成するので、多層に並べられた回路パターンを電気的に接続することができる。
以上のように本実施形態の多層プリント基板100Aの製造方法は、絶縁フィルム1の表面に形成された薄い金属層2にエッチングを施すことにより回路パターン3Aを形成するエッチング工程と、絶縁フィルム1に回路パターン3Aと反対側の表面から穴あけして回路パターン3Aに達するビアホール4を複数個形成するビアホール形成工程と、導電性粒子の集合体を焼結によって固結することでビアホール4から外部に突出しない大きさに形成した焼結体5Aを各ビアホール4に1個ずつ配置する焼結体配置工程と、焼結体配置工程において作成された回路パターンフィルム30Aを積層し、隣接する回路パターンフィルム30Aについて回路パターン3Aをビアホール4内で焼結体5Aに接触させた状態で加熱プレスすることにより、多層に配置された回路パターン3Aを電気的に層間接続する基板接続工程と、を備えるものである。
この製造方法によれば、第1実施形態の製造方法と同様の作用効果に加え、焼結体5Aをビアホール4内に固定する工程と多層のプリント基板を電気的に層間接続する工程とを同時に行うことができるので、製造工程をさらに簡単化してさらに生産性を向上させることができる。
(第3実施形態)
第3実施形態では焼結体の製造方法の一例について図6にしたがって説明する。本実施形態で説明する方法によって製造される焼結体は、本発明に係る多層プリント基板の製造方法に適用することができる。図6(a)〜(d)は本実施形態における焼結体の製造工程を示す工程別概略図である。
焼結処理される前の導電性粒子の集合体は、分散剤としてのAg(銀)粉末とSn(錫)粉末とに溶剤を加えて混練することによってペースト状にして作成される。例えば、銀粉末は平均粒径1μm、比表面積1.2m/gの銀粒子からなり、錫粉末は平均粒径5μm、比表面積0.5m/gの錫粒子からなり、溶剤としてはテルピネオールを使用する。分散剤等の樹脂成分は金属粒子全体の形状を保持するバインダー成分としても機能する。また、導電性粒子全体に対する錫粒子の含有率は第1実施形態と同様にすることが好ましいが、本実施形態では銀粒子と錫粒子の含有率の比を65:35とする。
このように生産された導電性粒子の集合体(導電ペースト70)は所定形状の貫通孔81(例えば、貫通孔の深さ50μm、内径φ100μm)が複数個形成されたメタルマスク80を用いたペースト印刷により当該所定形状に成形される。具体的には、上記構成比率を満たす錫粒子71、銀粒子73および溶剤72からなる所定量の導電ペースト70を、離型性を有する基板82(例えばフッ素樹脂基板)に載置したメタルマスク80の表面に置き、刷毛83等によってメタルマスク80の全体に行き渡らせると、導電ペースト70はメタルマスク80の貫通孔81に印刷充填される(図6(a)参照)。
そして、メタルマスク80を基板82から鉛直上方に持ち上げると、基板82上には貫通孔81の内面形状に等しい側面形状と、メタルマスク80の厚さとほぼ同等の高さ寸法とを有する円盤形状に成形された導電ペースト70が複数個残ることになる(図6(b)参照)。
続いて、図6(c)に示すように、この円盤形状に成形された導電ペースト70を雰囲気温度260℃で高温加熱して焼結処理を実施すると、安定した姿勢の焼結体74が得られる。この高温加熱は、一般的なリフロー炉、ベーパーリフロー炉、雰囲気焼成炉、ボックス炉等により行うことができる。また加熱雰囲気は、錫成分の酸化防止のため還元雰囲気であることが好ましい。
この焼結処理において導電ペースト70は、溶剤であるテルピネオールが蒸発乾燥し、錫粒子と銀粒子とが混合された状態にある。上記加熱温度によって融点が232℃である錫粒子は融解し、銀粒子の外周を覆うように付着するようになる。そして、この状態で加熱を継続すると、融解した錫は銀粒子の表面から拡散を始め、錫と銀との焼結体が生成される。
次に、図6(d)に示すように、複数個の焼結体74を容器に入れて洗浄液83で洗浄して、焼結体74に対して炭化物を除去する洗浄処理を施す。そして洗浄処理された焼結体74を乾燥すると焼結体配置工程に使用できる焼結体5、5Aが得られる。
以上のように、銀粉末と錫粉末を含有する導電性粒子を溶剤と混ぜ合わせて製造した導電性ペースト70を、メタルマスク80を用いて所定形状に成形してから高温加熱することにより焼結処理し、さらに炭化物を処理する洗浄を施すことによって焼結体5、5Aを製造する。
この焼結体の製造方法によれば、メタルマスク80を用いてペーストの型取りを行って焼結体を製造するので、層間接続される回路パターンとの通電性および接合性の観点から、信頼性の高い焼結体5、5Aを量産することができる。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。 例えば、上記実施形態では、樹脂フィルム2としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる樹脂フィルムを用いたが、これに限定するものではなく、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)もしくはポリエーテルイミド(PEI)を使用することもできる。
また、上記実施形態では、多層プリント基板100、100Aは3層または4層のプリント基板であるが、多層の回路パターン層を構成するものであれば、その層数が上記層数に限定されるものではない。
(a)〜(e)は第1実施形態における多層プリント基板の製造工程の概略を示す工程別断面図である。 (a)および(b)は多層プリント基板の製造工程における焼結体配置工程の手順を示した概略図である。 ビアホールに配置された焼結体をローラで加圧する様子を示した概略図である。 第1実施形態の多層プリント基板の製造工程において、多層に配置された複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。 第2実施形態の多層プリント基板の製造工程において、(a)は複数の回路パターンフィルムを多層となるように配置した状態を示す概略的断面図であり、(b)は多層に配置した複数の回路パターンフィルムを電気的に層間接続した状態を示す概略的断面図である。 (a)〜(d)は第3実施形態における焼結体の製造工程を示す工程別概略図である。
符号の説明
1…樹脂フィルム(絶縁性基材)
2…金属層(導体)
3、3A…回路パターン
4…ビアホール
5、5A…焼結体
30A…第3の回路パターンフィルム
40…第4の回路パターンフィルム(プリント基板)
70…ペースト
80…メタルマスク

Claims (5)

  1. 絶縁性基材(1)の表面に回路パターン(3)を形成する回路パターン形成工程と、
    前記絶縁性基材(1)に前記回路パターン(3)と反対側の表面から穴あけして前記回路パターン(3)に達するビアホール(4)を複数個形成するビアホール形成工程と、
    前記各ビアホール(4)に、導電性粒子の集合体を焼結により固結させて形成した焼結体(5)を1個ずつ配置する焼結体配置工程と、
    前記焼結体配置工程において配置された前記焼結体(5)のそれぞれを前記ビアホール(4)内に固定する焼結体固定工程と、
    前記焼結体固定工程で得られたプリント基板(40)を積層して多層に配置された前記回路パターン(3)を前記焼結体(5)を介して電気的に層間接続する基板接続工程と、
    を備えることを特徴とする多層プリント基板の製造方法。
  2. 絶縁性基材(1)の表面に回路パターン(3A)を形成する回路パターン形成工程と、
    前記絶縁性基材(1)に前記回路パターン(3A)と反対側の表面から穴あけして前記回路パターン(3A)に達するビアホール(4)を複数個形成するビアホール形成工程と、
    導電性粒子の集合体を焼結によって固結することで前記ビアホール(4)内から外部に突出しない大きさに形成した焼結体(5A)を前記各ビアホール(4)内に1個ずつ配置する焼結体配置工程と、
    前記焼結体配置工程において作成された回路パターンフィルム(30A)を積層し加熱しながらプレスすることにより、隣接する前記回路パターンフィルム(30A)における前記回路パターン(3A)と前記焼結体(5A)とを前記ビアホール(4)内で接触させて多層に配置された前記回路パターン(3A)を電気的に層間接続する基板接続工程と、
    を備えることを特徴とする多層プリント基板の製造方法。
  3. 前記導電性粒子は銀粒子と錫粒子を含んでいることを特徴とする請求項1または2に記載の多層プリント基板の製造方法。
  4. 前記導電性粒子に対する前記錫粒子の含有比率は、20〜80重量%の範囲であることを特徴とする請求項3に記載の多層プリント基板の製造方法。
  5. 前記焼結体(5、5A)は、銀粉末と錫粉末を含有する前記導電性粒子を溶剤と混ぜ合わせて製造したペースト(70)を、メタルマスク(80)を用いて所定形状に成形してから高温加熱することにより焼結処理し、
    さらに炭化物を処理する洗浄を施すことによって製造されることを特徴とする請求項1から4のいずれか一項に記載の多層プリント基板の製造方法。
JP2007224596A 2007-08-30 2007-08-30 多層プリント基板の製造方法 Pending JP2009059814A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007224596A JP2009059814A (ja) 2007-08-30 2007-08-30 多層プリント基板の製造方法
TW097130661A TW200930197A (en) 2007-08-30 2008-08-12 Method of manufacturing multilayer printed circuit board
KR1020080081655A KR20090023130A (ko) 2007-08-30 2008-08-21 다층 인쇄회로기판의 제조방법
US12/230,219 US20090057265A1 (en) 2007-08-30 2008-08-26 Method of manufacturing multilayer printed circuit board
CNA2008102142887A CN101378634A (zh) 2007-08-30 2008-08-29 多层印刷电路板的制造方法
DE102008045003A DE102008045003A1 (de) 2007-08-30 2008-08-29 Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007224596A JP2009059814A (ja) 2007-08-30 2007-08-30 多層プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009059814A true JP2009059814A (ja) 2009-03-19

Family

ID=40299369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007224596A Pending JP2009059814A (ja) 2007-08-30 2007-08-30 多層プリント基板の製造方法

Country Status (6)

Country Link
US (1) US20090057265A1 (ja)
JP (1) JP2009059814A (ja)
KR (1) KR20090023130A (ja)
CN (1) CN101378634A (ja)
DE (1) DE102008045003A1 (ja)
TW (1) TW200930197A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018727A (ja) * 2009-07-08 2011-01-27 Fujikura Ltd 回路配線基板及びその製造方法
JP2011018728A (ja) * 2009-07-08 2011-01-27 Fujikura Ltd 積層配線基板及びその製造方法
CN103796418A (zh) * 2012-10-31 2014-05-14 重庆方正高密电子有限公司 一种电路板及电路板的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010113448A1 (ja) * 2009-04-02 2012-10-04 パナソニック株式会社 回路基板の製造方法および回路基板
JP2013123031A (ja) * 2011-11-07 2013-06-20 Denso Corp 導電性材料および半導体装置
CN104885576B (zh) * 2012-12-31 2017-12-05 阿莫绿色技术有限公司 柔性印刷电路基板及其制造方法
DE102013208387A1 (de) * 2013-05-07 2014-11-13 Robert Bosch Gmbh Silber-Komposit-Sinterpasten für Niedertemperatur Sinterverbindungen
KR101882576B1 (ko) 2016-06-02 2018-07-27 한양대학교 산학협력단 기판 손상 방지 장치를 구비하는 광 소결 장치
CN114446168B (zh) * 2022-01-24 2024-02-09 Tcl华星光电技术有限公司 阵列基板的制作方法以及阵列基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JP2001024323A (ja) 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
WO2001005204A1 (fr) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Procede de fabrication d'une carte de circuits imprimes
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2003133366A (ja) * 2001-10-25 2003-05-09 Texas Instr Japan Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018727A (ja) * 2009-07-08 2011-01-27 Fujikura Ltd 回路配線基板及びその製造方法
JP2011018728A (ja) * 2009-07-08 2011-01-27 Fujikura Ltd 積層配線基板及びその製造方法
CN103796418A (zh) * 2012-10-31 2014-05-14 重庆方正高密电子有限公司 一种电路板及电路板的制作方法

Also Published As

Publication number Publication date
CN101378634A (zh) 2009-03-04
TW200930197A (en) 2009-07-01
KR20090023130A (ko) 2009-03-04
US20090057265A1 (en) 2009-03-05
DE102008045003A1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2009059814A (ja) 多層プリント基板の製造方法
JP3969192B2 (ja) 多層配線基板の製造方法
US7642468B2 (en) Multilayer wiring board and fabricating method of the same
TW556454B (en) Printed circuit board and its manufacturing method
US6641898B2 (en) Printed wiring board and method of manufacturing a printed wiring board
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2007324550A (ja) 多層基板
JP2008034589A (ja) 多層プリント配線板及びその製造方法
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
CN1361656A (zh) 印刷线路板和制造印刷线路板的方法
KR102141681B1 (ko) 다층 기판의 제조 방법
JP2003086944A (ja) 多層配線回路基板の製造方法
JP2000312063A (ja) 配線基板及びその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2006093439A (ja) 多層基板及びその製造方法
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP2012151359A (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ
JP4325523B2 (ja) 配線基板とそれを用いた電子機器およびその製造方法
JP2005251949A (ja) 配線基板及びその製造方法
JP2005340279A (ja) 多層配線板およびその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP5526818B2 (ja) プリント配線板
JP5304740B2 (ja) 導電材料の充填方法、および多層基板の製造方法
JP2000151097A (ja) プリント配線基板の製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222