JP2000312063A - Wiring board and method of manufacturing the same - Google Patents
Wiring board and method of manufacturing the sameInfo
- Publication number
- JP2000312063A JP2000312063A JP12133799A JP12133799A JP2000312063A JP 2000312063 A JP2000312063 A JP 2000312063A JP 12133799 A JP12133799 A JP 12133799A JP 12133799 A JP12133799 A JP 12133799A JP 2000312063 A JP2000312063 A JP 2000312063A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- wiring circuit
- via hole
- wiring
- circuit layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 83
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000843 powder Substances 0.000 claims abstract description 14
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 229920001187 thermosetting polymer Polymers 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000003365 glass fiber Substances 0.000 description 8
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 239000011256 inorganic filler Substances 0.000 description 6
- 229910003475 inorganic filler Inorganic materials 0.000 description 6
- 239000002759 woven fabric Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 5
- 229920001955 polyphenylene ether Polymers 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- KBPLFHHGFOOTCA-UHFFFAOYSA-N 1-Octanol Chemical compound CCCCCCCCO KBPLFHHGFOOTCA-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- -1 fluororesin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】レーザー光を用いてビアホール導体を形成した
場合においても入射側表面と出射側表面とで、配線パタ
ーンの設計を変更する必要がなく、精度の高いビアホー
ル導体を具備する配線基板とその製造方法を提供する。
【解決手段】少なくとも有機樹脂を含有する絶縁材料か
らなる絶縁基板と、絶縁基板の表面および/または内部
に形成された複数の配線回路層とを具備し、配線回路層
のうち異なる層間に形成された少なくとも2つの配線回
路層3a,3bが、ビアホール内に金属粉末を充填して
なるビアホール導体4aによって接続されてなる配線基
板において、ビアホール導体4aを縦断面形状が上底お
よび下底を有する略台形形状からなる複数のブロックB
1〜B4の積層体によって形成するとともに、2つの配
線回路層3a、3bをビアホール導体4aにおける略台
形形状の同一底側と接続する。
(57) [Problem] To provide a high-precision via-hole conductor even when a via-hole conductor is formed by using a laser beam, without having to change the design of a wiring pattern between an incident side surface and an exit side surface. And a method of manufacturing the same. An insulating substrate made of an insulating material containing at least an organic resin, and a plurality of wiring circuit layers formed on a surface and / or inside of the insulating substrate are formed between different ones of the wiring circuit layers. In a wiring board in which at least two wiring circuit layers 3a and 3b are connected by a via-hole conductor 4a in which a via hole is filled with metal powder, the via-hole conductor 4a has a vertical cross-sectional shape having an upper bottom and a lower bottom. Multiple blocks B with trapezoidal shape
The wiring circuit layers 3a and 3b are connected to the same trapezoidal bottom side of the via-hole conductor 4a.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、半導体素
子収納用パッケージなどに適用される配線基板及びその
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board applied to, for example, a package for accommodating a semiconductor device, and a method of manufacturing the same.
【0002】[0002]
【従来技術】近年、携帯情報端末の発達やコンピュータ
ーを持ち込んで操作するいわゆるモバイルコンピューテ
ィングの普及によって、小型、薄型且つ高精細の配線基
板が求められる傾向にある。2. Description of the Related Art In recent years, with the development of portable information terminals and the spread of so-called mobile computing in which a computer is brought in and operated, a small, thin, and high-definition wiring board tends to be required.
【0003】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用されている配線基板とし
て、高密度の配線が可能であるセラミック基板が多用さ
れている。このセラミック配線基板は、アルミナなどの
絶縁基板と、その表面に形成されたWやMo等の高融点
金属からなる配線導体とから構成されるもので、この絶
縁基板の一部に凹部に半導体素子が収納され、蓋体によ
って凹部を気密に封止されるものである。Conventionally, as a wiring substrate, for example, a ceramic substrate capable of high-density wiring has been widely used as a wiring substrate used for a package for housing a semiconductor element. This ceramic wiring board is composed of an insulating substrate such as alumina and a wiring conductor made of a high melting point metal such as W or Mo formed on the surface thereof. Is housed, and the recess is hermetically sealed by the lid.
【0004】ところが、このようなセラミック配線基板
の絶縁基板を構成するセラミックスは、硬くて脆い性質
を有することから、製造工程又は搬送工程において、セ
ラミックスの欠けや割れ等が発生しやすく、半導体素子
の封止の気密性が損なわれることがあるために歩留まり
が低い等の問題があった。また、高温での焼成により焼
成収縮が生じるために、得られる基板に反り等の変形や
寸法のばらつき等が発生しやすいという問題があった。However, since the ceramics constituting the insulating substrate of such a ceramic wiring board has a hard and brittle property, chipping or cracking of the ceramics is liable to occur in a manufacturing process or a transporting process. There are problems such as a low yield because the airtightness of the sealing may be impaired. Further, since firing shrinkage is caused by firing at a high temperature, there is a problem that deformation such as warpage, dimensional variation, and the like are likely to occur in the obtained substrate.
【0005】そこで、最近では、銅箔を接着した有機樹
脂を含む絶縁基板表面にエッチング法により微細な回路
を形成し、しかる後にこの基板を積層して多層化したプ
リント基板や、銅などの金属粉末を含むペーストを絶縁
層に印刷して配線層を形成した後、これを積層し、ある
いは積層後に、所望位置にマイクロドリルやパンチング
等によりビアホールを形成し、そのビア壁内にメッキ法
により金属を付着させて配線層を接続して多層化したプ
リント配線基板が提案されている。[0005] Therefore, recently, a fine circuit is formed by etching on the surface of an insulating substrate containing an organic resin to which a copper foil is adhered, and thereafter, this substrate is laminated to form a multilayer printed circuit board or a metal such as copper. A paste containing powder is printed on an insulating layer to form a wiring layer, and then laminated, or after lamination, a via hole is formed at a desired position by a microdrill, punching, or the like, and a metal is formed in the via wall by plating. There has been proposed a printed wiring board having a multilayer structure by attaching wiring layers and connecting wiring layers.
【0006】このようなプリント基板の強度を高めるた
めに有機樹脂に対して球状あるいは繊維状の無機材料を
分散させた絶縁基板も提案されている。また、配線基板
を小型化するために、ビアホール導体の径を小径化する
こと、ビアホール導体を任意位置に配置できること、配
線の微細化、多層化が求められている。In order to increase the strength of such a printed board, an insulating board in which a spherical or fibrous inorganic material is dispersed in an organic resin has been proposed. Further, in order to reduce the size of the wiring board, it is required to reduce the diameter of the via-hole conductor, to be able to arrange the via-hole conductor at an arbitrary position, to miniaturize the wiring, and to increase the number of layers.
【0007】このようなプリント基板の多層化、配線の
微細化の要求に対応して、最近では、各絶縁層に対して
マイクロドリルやパンチングを用いてビアホールを形成
し、そのビアホール内に低抵抗金属粉末を含む導体ペー
ストを充填してビアホール導体を形成した後、導体層を
形成し、絶縁層を積層して多層配線化した配線基板が試
作されている。この構造によれば、ビアホール導体を任
意の場所に形成できることから回路の微細化に適してお
り、さらに微細配線化が可能な基板が求められている。In response to such demands for multilayer printed circuit boards and fine wiring, recently, a via hole has been formed in each insulating layer using a microdrill or punching, and a low resistance has been formed in the via hole. After a via paste is formed by filling a conductive paste containing a metal powder, a conductive layer is formed, and an insulating layer is laminated to form a multilayer wiring board. According to this structure, a via hole conductor can be formed at an arbitrary position, so that it is suitable for miniaturization of a circuit, and a substrate capable of finer wiring is required.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、マイク
ロドリルやパンチングを用いてビアホールを開ける方法
では、ドリル径あるいはパンチ径は最小0.15mm程
度であり、さらに要求される微細加工には適していなか
った。特に、有機樹脂に対して繊維状の無機材料を分散
させた絶縁シートに対してマイクロドリルやパンチング
を用いて孔を開ける場合、ビアホールの径が小さくなる
と穴あけ加工中にドリル又はパンチング用ピンが繊維間
に入り込み折れてしまうという問題があった。However, in the method of forming a via hole using a microdrill or punching, the diameter of the drill or the punch is at least about 0.15 mm, which is not suitable for the required fine processing. . In particular, when drilling holes using microdrilling or punching on an insulating sheet in which a fibrous inorganic material is dispersed in an organic resin, if the diameter of the via hole becomes smaller, the drill or punching pin may be used during drilling. There was a problem that it could break in and break.
【0009】また、レーザー光の照射によりビアホール
を形成する方法では、レーザー光の光径を制御すること
によりその径を任意に調整できる点で微細なホールの形
成には非常に有利である。The method of forming a via hole by irradiating a laser beam is very advantageous for forming a fine hole in that the diameter of the via hole can be arbitrarily adjusted by controlling the beam diameter of the laser beam.
【0010】ところが、図4に示すように、レーザー光
を照射する場合、レーザー光をf−θレンズ等で集光さ
せて照射するために、ビアホール導体10の形状は絶縁
層11のレーザー光の入射側10aのホール径が大きく
出射側10bのホール径が小さく縦断面形状が略台形形
状となる。従って、絶縁層11の両面におけるビアホー
ル径に大きな差が生じることになる。However, as shown in FIG. 4, when irradiating a laser beam, the via hole conductor 10 has a shape of the laser beam of the insulating layer 11 because the laser beam is condensed and irradiated by an f-θ lens or the like. The hole diameter on the entrance side 10a is large and the hole diameter on the exit side 10b is small, and the vertical cross-sectional shape is substantially trapezoidal. Therefore, a large difference occurs in the via hole diameter on both surfaces of the insulating layer 11.
【0011】そのために、径の小さいホール出射側10
bでは、ホール間隔を小さくできるものの、入射側10
aのホール径が出射側10bより大きいために、絶縁層
11が厚くなると、出射側10bで近接するビアホール
導体同志が短絡が発生したり、そのビアホール導体10
と接続する配線回路層を電気的に絶縁状態で形成でき
ず、回路パターン間の短絡不良の原因となる問題があっ
た。Therefore, the hole exit side 10 having a small diameter is used.
In b, although the hole interval can be reduced, the incidence side 10
When the insulating layer 11 becomes thicker because the hole diameter of the hole a is larger than the emission side 10b, short-circuiting occurs between adjacent via-hole conductors on the emission side 10b,
However, there is a problem that a wiring circuit layer connected to the circuit pattern cannot be formed in an electrically insulated state, which causes a short circuit failure between circuit patterns.
【0012】これに対して、特開平8−116174号
には、ビアホール導体と接続される配線回路層の1つで
あるランドの直径を、入射側と出射側でそれぞれ調整す
ることが提案されている。しかしながら、この方法で
は、出射側では高密度化が可能であっても、ビアホール
径の大きい入射側では必然的に高密度化できないという
問題があった。On the other hand, Japanese Patent Application Laid-Open No. Hei 8-116174 proposes that the diameter of a land, which is one of the wiring circuit layers connected to the via-hole conductor, be adjusted on the incident side and the output side. I have. However, this method has a problem that even if the density can be increased on the emission side, the density cannot necessarily be increased on the incidence side having a large via hole diameter.
【0013】また、ビアホール導体に接続する配線回路
層は、必然的に絶縁シート表面におけるビアホール径よ
りも大きく設計されるために、配線回路層の配線密度
は、ビアホール径の大きい入射側のビアホール径で定め
られてしまい高密度配線化に限界があった。このような
ビアホール径における問題は、絶縁シートの厚さが厚く
なる程、入射側と出射側のホール径差が大きくなる結
果、顕著なものとなっていた。Further, since the wiring circuit layer connected to the via hole conductor is necessarily designed to be larger than the via hole diameter on the surface of the insulating sheet, the wiring density of the wiring circuit layer depends on the incident side via hole diameter having the larger via hole diameter. And there is a limit to high-density wiring. Such a problem with the via hole diameter has become more remarkable as the thickness of the insulating sheet increases, as the hole diameter difference between the entrance side and the exit side increases.
【0014】このように、レーザー光による照射によっ
て形成されたビアホールを用いる場合、レーザー光の入
射側と出射側でビアホール径が異なるために、絶縁層に
おける入射側表面と出射側表面とで、配線パターンの設
計を変更する必要があり、設計の自由度を妨げるととも
に、設計が非常に面倒となるなどの問題があった。As described above, when a via hole formed by irradiation with a laser beam is used, the diameter of the via hole is different between the incident side and the exit side of the laser beam. It is necessary to change the design of the pattern, which hinders the degree of freedom of the design, and causes problems such as a very troublesome design.
【0015】従って、本発明は、レーザー光を用いてビ
アホール導体を形成した場合においても入射側表面と出
射側表面とで、配線パターンの設計を変更する必要がな
く、精度の高いビアホール導体を具備する配線基板とそ
の製造方法を提供するものである。Therefore, according to the present invention, even when a via hole conductor is formed using laser light, it is not necessary to change the design of the wiring pattern between the incident side surface and the emission side surface, and the via hole conductor is provided with high accuracy. And a method of manufacturing the same.
【0016】[0016]
【課題を解決するための手段】本発明者は、上記課題に
ついて鋭意検討した結果、レーザー光の照射によって形
成された縦断面形状が略台形形状のビアホール内に導体
ペーストが充填されたビアホール導体によって2つの配
線回路層を接続する際、ビアホール導体を縦断面形状が
略台形形状からなる複数のブロックを積層してなり、2
つの配線回路層を前記ビアホール導体における略台形形
状の同一底側と接続することにより、配線回路層とビア
ホール導体との接続部のビアホール径を略同一とするこ
とができる結果、上記目的が達成できることを見いだし
た。Means for Solving the Problems As a result of intensive studies on the above problems, the present inventor has found that a via hole conductor formed by irradiation with laser light and having a substantially trapezoidal vertical cross-sectional shape is filled with a conductive paste in a via hole conductor. When connecting two wiring circuit layers, the via-hole conductor is formed by stacking a plurality of blocks each having a substantially trapezoidal vertical cross-sectional shape.
By connecting the two wiring circuit layers to the same bottom side of the substantially trapezoidal shape of the via hole conductor, the via hole diameter of the connection portion between the wiring circuit layer and the via hole conductor can be made substantially the same, so that the above object can be achieved. Was found.
【0017】即ち、本発明の配線基板は、少なくとも有
機樹脂を含有する絶縁材料からなる絶縁基板と、該絶縁
基板の表面および/または内部に形成された複数の配線
回路層とを具備し、前記配線回路層のうち異なる層間に
形成された少なくとも2つの配線回路層が、ビアホール
内に金属粉末を充填してなるビアホール導体によって接
続されてなる配線基板において、前記ビアホール導体を
縦断面形状が上底および下底を有する略台形形状からな
る複数のブロックの積層体によって形成するとともに、
前記2つの配線回路層が前記ビアホール導体における前
記略台形形状の同一底側と接続されてなることを特徴と
するものである。特に、微細配線化を図る上で、前記2
つの配線回路層が、いずれも前記ビアホール導体におけ
る略台形形状のブロックの上底側と接続されてなること
が望ましい。なお、この略台形形状の上底側はレーザー
光の出射側であることを特徴とする。That is, the wiring board of the present invention comprises an insulating substrate made of an insulating material containing at least an organic resin, and a plurality of wiring circuit layers formed on the surface and / or inside the insulating substrate. In a wiring board in which at least two wiring circuit layers formed between different layers among the wiring circuit layers are connected by a via-hole conductor formed by filling a metal powder in a via-hole, the via-hole conductor has a vertical cross-sectional shape of an upper bottom. And formed by a laminate of a plurality of blocks having a substantially trapezoidal shape having a lower bottom,
The two wiring circuit layers are connected to the same bottom side of the substantially trapezoidal shape in the via hole conductor. In particular, in order to achieve fine wiring, the above-mentioned 2
Preferably, each of the two wiring circuit layers is connected to the upper bottom side of the substantially trapezoidal block in the via-hole conductor. The upper base side of this substantially trapezoidal shape is the emission side of the laser beam.
【0018】また、かかる配線基板は、(a)少なくと
も熱硬化性樹脂を含有する絶縁材料からなる複数の絶縁
シートの表面にそれぞれレーザー光の照射によって、入
射側のビアホール径が出射側のビアホール径よりも小さ
い縦断面形状が上底と下底を有する略台形形状のビアホ
ールを形成した後、該ビアホール内に金属粉末を含む導
体ペーストを充填してビアホール導体を形成する工程
と、(b)前記ビアホール導体が形成された複数の絶縁
シートを積層して、前記ビアホール導体の上底または下
底のいずれか一方が表面および裏面に露出した積層体を
作製する工程と、(c)前記積層体の両面に配線回路層
を形成するか、または前記積層体の一方の表面に配線回
路層を形成した後に同様に配線回路層を形成した他の積
層体と積層する工程と、(d)(c)によって得られた
積層体を加熱して前記熱硬化性樹脂を硬化する工程と、
を具備することを特徴とするものであり、特に、前記
(b)工程において、前記ビアホール導体の上底側が表
面および裏面に露出した積層体を作製することが望まし
い。Further, the wiring board has the following structure: (a) the surface of a plurality of insulating sheets made of an insulating material containing at least a thermosetting resin is irradiated with a laser beam, so that the diameter of the via hole on the incident side becomes larger than the diameter of the via hole on the emitting side. Forming a substantially trapezoidal via hole having an upper bottom and a lower bottom with a smaller vertical cross-sectional shape, and then filling the via hole with a conductive paste containing a metal powder to form a via-hole conductor; A step of laminating a plurality of insulating sheets on which via-hole conductors are formed to produce a laminate in which one of an upper bottom and a lower bottom of the via-hole conductor is exposed on a front surface and a back surface; A step of forming a wiring circuit layer on both surfaces or forming a wiring circuit layer on one surface of the laminate and then laminating it with another laminate having a wiring circuit layer formed in the same manner A step of curing the thermosetting resin by heating the laminate obtained by (d) (c),
In particular, in the step (b), it is desirable to produce a laminate in which the upper bottom side of the via-hole conductor is exposed on the front surface and the back surface.
【0019】[0019]
【発明の実施の形態】以下、本発明を図1の配線基板の
一例を示す概略断面図により説明する。本発明の配線基
板1は、図1に示すように、少なくとも有機樹脂を含有
する複数の絶縁層2a〜2cからなる絶縁基板2からな
り、その絶縁基板2の表面および/または内部には配線
回路層3が被着形成されている。そして、異なる層間に
形成された配線回路層3は、ビアホール導体4によって
電気的に接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to a schematic sectional view showing an example of the wiring board of FIG. As shown in FIG. 1, a wiring board 1 of the present invention includes an insulating board 2 including at least a plurality of insulating layers 2 a to 2 c containing an organic resin, and a wiring circuit is provided on the surface and / or inside of the insulating board 2. Layer 3 is applied. The wiring circuit layers 3 formed between different layers are electrically connected by via-hole conductors 4.
【0020】本発明によれば、上記ビアホール導体4の
うち、少なくとも1つのビアホール導体4aの要部拡大
断面図を図2に示した。この図2(a)によれば、絶縁
層2aの上面および下面に設けられた配線回路層3a、
3bがビアホール導体4aによって電気的に接続されて
いる。そして、このビアホール導体4aによれば、断面
が略台形形状のブロック(以下、単に略台形ブロックと
いう。)が複数個積層された構造からなるものであり、
この図2(a)の形状においては、配線回路層3a、3
b間は2つの略台形ブロックB1、B2によって形成さ
れている。そして、この略台形ブロックB1、B2は、
両者の下底同志が接合され、配線回路層3a、3bはい
ずれも略台形ブロックB1、B2の上底側と接続されて
いる。According to the present invention, FIG. 2 shows an enlarged cross-sectional view of a main part of at least one via-hole conductor 4a among the via-hole conductors 4. According to FIG. 2A, the wiring circuit layers 3a provided on the upper and lower surfaces of the insulating layer 2a,
3b are electrically connected by via-hole conductors 4a. The via-hole conductor 4a has a structure in which a plurality of blocks each having a substantially trapezoidal cross section (hereinafter, simply referred to as substantially trapezoidal blocks) are stacked.
In the shape of FIG. 2A, the wiring circuit layers 3a, 3a
The space between b is formed by two substantially trapezoidal blocks B1 and B2. And these substantially trapezoidal blocks B1 and B2 are:
Both lower bases are joined together, and the wiring circuit layers 3a, 3b are all connected to the upper base side of the substantially trapezoidal blocks B1, B2.
【0021】また、他の形態として図2(b)に示すよ
うに、略台形ブロックB1、B2は、両者の上底同志を
接合すれば、配線回路層3a、3bは、いずれも略台形
ブロックB1、B2の下底側と接続されることになり、
いずれの場合も配線回路層3a、3bは、いずれもビア
ホール導体4aにおける略台形ブロックB1、B2の下
底と接続されることとなり、絶縁層2aの上面と下面と
によるビアホール径をほぼ同一とすることができる。As another form, as shown in FIG. 2B, the substantially trapezoidal blocks B1 and B2 can be connected to each other by connecting the upper and lower bases of the wiring circuit layers 3a and 3b. It will be connected to the lower bottom side of B1 and B2,
In any case, the wiring circuit layers 3a and 3b are all connected to the lower bottoms of the substantially trapezoidal blocks B1 and B2 in the via hole conductor 4a, and the via hole diameters of the upper surface and the lower surface of the insulating layer 2a are substantially the same. be able to.
【0022】このビアホール導体4aは、一般に横断面
が略円形形状を有するものであるから、各略台形ブロッ
クは側面が円錐状のテーパ面によって構成されるもので
ある。特に、配線回路層3a、3bは、略台形ブロック
B1、B2の上底側と接続する、図2(a)の形態とす
ることにより、図2(b)の形態に比較して配線回路層
3a、3bを高密度に配線することができる。Since the via-hole conductor 4a generally has a substantially circular cross section, each substantially trapezoidal block is formed by a tapered surface having a conical side surface. In particular, the wiring circuit layers 3a and 3b are connected to the upper bottom side of the substantially trapezoidal blocks B1 and B2, and are configured as shown in FIG. 2A. 3a and 3b can be wired at high density.
【0023】さらに、他の形態として、配線回路層3
a、3b間の間隔が大きい場合には、ビアホール導体4
aを図2(c)に示すように、3つ以上の略台形ブロッ
クB1〜B5によって接続することにより、配線回路層
3a、3b間の距離が大きくなる場合においても配線回
路層3a,3bは、いずれもビアホール導体4aのホー
ル径の小さい面に形成することができる。Further, as another embodiment, the wiring circuit layer 3
a, 3b, the via-hole conductor 4
As shown in FIG. 2 (c), the wiring circuit layers 3a and 3b can be connected even if the distance between the wiring circuit layers 3a and 3b is increased by connecting three or more substantially trapezoidal blocks B1 to B5 as shown in FIG. Both can be formed on the surface of the via hole conductor 4a having a small hole diameter.
【0024】本発明によれば、かかるビアホール導体4
aの構造によって配線回路層3a、3b間の間隔、言い
換えれば絶縁層2aの厚みがあらゆる間隔であっても、
ビアホール導体のビアホール径を一定にすることができ
る。特に、絶縁層2aの厚みとしては、50μm以上、
更には100μm以上の絶縁層2aに対しても寸法精度
のよいビアホールを形成でき、また、配線回路層3a,
3bのビアホール導体4aとの接続部におけるビアホー
ル径を75μm以下、特に50μm以下の微細なビアホ
ール径のビアホール導体を形成することができる。According to the present invention, such a via-hole conductor 4
According to the structure of a, even if the interval between the wiring circuit layers 3a and 3b, in other words, the thickness of the insulating layer 2a is any interval,
The via hole diameter of the via hole conductor can be made constant. In particular, the thickness of the insulating layer 2a is 50 μm or more,
Furthermore, a via hole with high dimensional accuracy can be formed in the insulating layer 2a having a thickness of 100 μm or more.
A via-hole conductor having a fine via-hole diameter of 75 μm or less, particularly 50 μm or less, can be formed at the connection portion 3b with the via-hole conductor 4a.
【0025】また、1つのビアホール導体4aの両端に
おける配線回路層3a、3bとの接続部のビアホール径
差を5μm以下とすることができ、ビアホールを形成す
る場合においても寸法精度のよいビアホールを形成でき
る。Further, the difference between the diameters of the via holes at the connection with the wiring circuit layers 3a and 3b at both ends of one via hole conductor 4a can be reduced to 5 μm or less, and even when a via hole is formed, a via hole with high dimensional accuracy can be formed. it can.
【0026】(絶縁基板材質)絶縁層2を構成する材料
としては、少なくとも有機樹脂を含有するもので、エポ
キシ系樹脂、トリアジン系樹脂、ポリブタジエン系樹
脂、フェノール系樹脂、フッ素系樹脂、ポリイミド系樹
脂等一般に回路基板に使用される樹脂が用いられるが、
特にPPE(ポリフェニレンエーテル)、BTレジン
(ビスマレイミドトリアジン)、エポキシ樹脂、ポリイ
ミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビ
スマレイミド樹脂が望ましく、とりわけ原料として室温
でワニス状になる熱硬化性樹脂であることが望ましい。(Material of Insulating Substrate) The material constituting the insulating layer 2 contains at least an organic resin, and is an epoxy resin, a triazine resin, a polybutadiene resin, a phenol resin, a fluorine resin, a polyimide resin. For example, resin commonly used for circuit boards is used,
In particular, PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluororesin, phenol resin, and polyamide bismaleimide resin are desirable, and in particular, a thermosetting resin that becomes a varnish at room temperature as a raw material. Is desirable.
【0027】また、上記有機樹脂にガラス繊維を補強材
として含浸させた有機樹脂も好適に用いられる。この
時、ガラス繊維は、織布または不織布として含有される
ことが望ましい。特に、均一なビアホールを形成するた
めに、織布の繊維の一部をほぐし織布の厚さを均一にす
る解繊を施したものが望ましい。また、ガラス繊維は、
絶縁層中に30〜70体積%の割合で含まれることが望
ましい。An organic resin obtained by impregnating the above organic resin with glass fiber as a reinforcing material is also preferably used. At this time, the glass fiber is desirably contained as a woven or nonwoven fabric. In particular, in order to form a uniform via hole, it is desirable that the woven fabric is defibrated so that a part of the fibers of the woven fabric is loosened and the thickness of the woven fabric is made uniform. In addition, glass fiber
It is desirable that the insulating layer be contained in a proportion of 30 to 70% by volume.
【0028】さらに、絶縁層2の強度を高めるために、
上記有機樹脂に無機質フィラーを添加することもでき
る。無機質フィラーとしては、SiO2 、Al2 O3 、
AlN等が好適に用いられ、フィラーの形状は平均粒径
が20μm以下、特に10μm以下、最適には7μm以
下の略球状の粉末が用いられる。また、場合によって
は、高誘電率のフィラーを用いることによって、絶縁層
2の誘電率を高めることも可能である。さらに、有機樹
脂と無機質フィラーの体積比率を85:15〜15:8
5の比率で適宜配合することにより、絶縁層2の熱膨張
係数を調整することができる。Further, in order to increase the strength of the insulating layer 2,
An inorganic filler can be added to the organic resin. As the inorganic filler, SiO 2 , Al 2 O 3 ,
AlN or the like is suitably used, and as the filler, a substantially spherical powder having an average particle diameter of 20 μm or less, particularly 10 μm or less, and optimally 7 μm or less is used. In some cases, the dielectric constant of the insulating layer 2 can be increased by using a filler having a high dielectric constant. Further, the volume ratio of the organic resin to the inorganic filler is set to 85:15 to 15: 8.
By appropriately mixing at a ratio of 5, the thermal expansion coefficient of the insulating layer 2 can be adjusted.
【0029】(配線回路層)一方、配線回路層3は、銅
等の低抵抗金属からなる金属箔や、銅、アルミニウム、
金、銀等の低抵抗金属粉末を含む導体から形成される。
低抵抗化の上では、金属箔から構成されることが望まし
い。(Wiring Circuit Layer) On the other hand, the wiring circuit layer 3 is made of a metal foil made of a low-resistance metal such as copper, copper, aluminum, or the like.
It is formed from a conductor containing a low-resistance metal powder such as gold or silver.
From the viewpoint of lowering the resistance, it is desirable to use a metal foil.
【0030】(ビアホール導体)また、ビアホール導体
4は、例えば、銅、アルミニウム、金、銀等の群から選
ばれる少なくとも1種または2種以上の合金を主体とす
る平均粒径が0.1〜10μmの低抵抗金属粉末を含む
導体から形成される。低抵抗金属としては、特に銅又は
銅を含む合金が望ましい。また、場合によっては、上記
の金属以外に、回路の抵抗調整のためにNi−Cr合金
などの高抵抗の金属を混合、又は合金化してもよい。さ
らに、低抵抗化のために、前記低抵抗金属よりも低融点
の金属、例えば、半田、錫等の低融点金属を導体組成物
中に含んでもよい。また、ビアホール導体中には、上記
の低抵抗金属以外に金属粉末間の結合材として、あるい
は金属粉末の充填性を向上させるために有機系結合剤及
び溶剤が添加される。(Via Hole Conductor) The via hole conductor 4 has, for example, at least one or two or more alloys selected from the group consisting of copper, aluminum, gold, silver and the like, and has an average particle diameter of 0.1 to 0.1. It is formed from a conductor containing a 10 μm low-resistance metal powder. As the low-resistance metal, copper or an alloy containing copper is particularly desirable. In some cases, in addition to the above metals, a high-resistance metal such as a Ni—Cr alloy may be mixed or alloyed for adjusting the resistance of the circuit. Further, in order to reduce the resistance, the conductor composition may include a metal having a lower melting point than the low-resistance metal, for example, a metal having a low melting point such as solder or tin. In addition, in addition to the low-resistance metal, an organic binder and a solvent are added to the via-hole conductor as a binder between metal powders or to improve the filling property of the metal powder.
【0031】(多層基板構造)さらに、多層配線基板と
しての構造としては、絶縁層としてガラス繊維含有絶縁
層を用いることが基板の強度向上の点で望ましいが、そ
の場合には、多層配線基板の内部層としてガラス繊維含
浸有機樹脂からなる絶縁層を配置し、最外層に有機樹
脂、または有機樹脂+無機質フィラーからなる複合材料
からなる絶縁層を配設することが望ましい。(Multilayer Substrate Structure) Further, as a structure as a multilayer wiring substrate, it is desirable to use a glass fiber-containing insulating layer as an insulating layer from the viewpoint of improving the strength of the substrate. It is desirable to arrange an insulating layer made of a glass fiber impregnated organic resin as the inner layer, and to arrange an insulating layer made of an organic resin or a composite material made of an organic resin and an inorganic filler as the outermost layer.
【0032】これは、ガラス繊維含浸有機樹脂自体の吸
水率は0.2%と低いものの、多湿雰囲気で長時間保持
するとガラス繊維と有機樹脂との界面に水分が拡散し、
配線回路層3が酸化されるため、最外層として、水分の
進入を防止できる有機樹脂、または有機樹脂+無機質フ
ィラーからなる複合材料を用いることが望ましい。な
お、この最外層の厚みは、40〜300μm、特に10
0〜200μmであることが望ましい。Although the water absorption of the glass fiber impregnated organic resin itself is as low as 0.2%, when the glass fiber impregnated organic resin is kept in a humid atmosphere for a long time, water diffuses at the interface between the glass fiber and the organic resin.
Since the wiring circuit layer 3 is oxidized, it is desirable to use, as the outermost layer, an organic resin capable of preventing entry of moisture or a composite material including an organic resin and an inorganic filler. The thickness of the outermost layer is 40 to 300 μm, especially 10
Desirably, it is 0 to 200 μm.
【0033】(製造方法)次に、本発明の配線基板を製
造するための具体的な製造方法の一例を図3に基づいて
説明する。例えば、有機樹脂、または有機樹脂に無機フ
ィラーとの複合組成物を混錬機や3本ロールなどの手段
によって充分に混合し、これを圧延法、押し出し法、射
出法、ドクターブレード法などによってシート状に成形
して少なくとも2つの絶縁シート5a、5bを作製する
(図3(a))。また、この絶縁シート5a、5bに対
して、適宜、熱硬化性樹脂を半硬化させる。半硬化に
は、有機樹脂が熱可塑性樹脂の場合には、加熱下で混合
したものを冷却し、熱硬化性樹脂の場合には、完全硬化
するに充分な温度よりも低い温度に加熱すればよい。(Manufacturing Method) Next, an example of a specific manufacturing method for manufacturing the wiring board of the present invention will be described with reference to FIG. For example, an organic resin or a composite composition of an organic resin and an inorganic filler is sufficiently mixed by means of a kneader or a three-roll mill, and this is rolled, extruded, injected, doctor bladed, etc. Then, at least two insulating sheets 5a and 5b are formed in the shape (FIG. 3A). Also, the thermosetting resin is semi-cured on the insulating sheets 5a and 5b as appropriate. For semi-curing, if the organic resin is a thermoplastic resin, cool the mixture mixed under heating, and if it is a thermosetting resin, heat it to a temperature lower than the temperature sufficient for complete curing. Good.
【0034】そして、この絶縁シート5a、5bに対し
てレーザー光により直径0.05〜0.075mm程度
のビアホール6a、6bを形成し、このビアホール6
a、6b内に金属粉末を含有する導体ペーストを充填し
てビアホール導体7a、7bを形成する(図3
(b))。Then, via holes 6a and 6b having a diameter of about 0.05 to 0.075 mm are formed in the insulating sheets 5a and 5b by laser light.
a and 6b are filled with a conductive paste containing a metal powder to form via-hole conductors 7a and 7b (FIG. 3).
(B)).
【0035】ビアホール6a、6bの形成に使用される
レーザーは、炭酸ガスレーザー、YAGレーザーおよび
エキシマレーザー等の公知の方法が使用できるが、特に
充分なエネルギーを有している炭酸ガスレーザーが特に
好適である。このレーザー加工によって、図3(b)に
示すように、必然的に絶縁シート5a、5bには、レー
ザー入射側のビアホール径がレーザー出射側のビアホー
ル径が大きいビアホールが形成される。As a laser used for forming the via holes 6a and 6b, known methods such as a carbon dioxide laser, a YAG laser and an excimer laser can be used, but a carbon dioxide laser having a sufficient energy is particularly preferable. It is. By this laser processing, as shown in FIG. 3B, a via hole having a larger via hole diameter on the laser incident side and a larger via hole diameter on the laser emitting side is inevitably formed in the insulating sheets 5a and 5b.
【0036】導体ペーストは、前述したような低抵抗金
属粉末100重量部に対して、エポキシ、セルロース等
の有機樹脂を0.1〜5重量部、酢酸ブチル、イソプロ
ピルアルコール、オクタノール、テルピネオール、トル
エン、キシレン等の溶剤を4〜10重量部の組成からな
ることが望ましい。所望によっては、ビアホール6a、
6bを充填した後、60〜140℃で加熱処理を行な
い、ペースト中の溶剤および樹脂分を分解、揮散除去す
ることもできる。The conductor paste is prepared by adding 0.1 to 5 parts by weight of an organic resin such as epoxy or cellulose to 100 parts by weight of the low-resistance metal powder as described above, butyl acetate, isopropyl alcohol, octanol, terpineol, toluene, It is desirable that a solvent such as xylene has a composition of 4 to 10 parts by weight. If desired, via holes 6a,
After filling with 6b, a heat treatment may be performed at 60 to 140 ° C. to decompose and volatilize and remove the solvent and resin components in the paste.
【0037】次に、このビアホール導体7a、7bが形
成された絶縁シート5a、5bを積層し、積層体の表面
側および裏面側にビアホール導体7a、7bのレーザー
光出射側またはレーザー光の入射側が露出した積層体A
を作製する。図3(c)では、絶縁シート5a、5bに
おけるそれぞれのビアホール導体7a、7bのレーザー
光入射側面を接着することにより、レーザー光の出射側
を露出することができる。Next, the insulating sheets 5a and 5b on which the via-hole conductors 7a and 7b are formed are laminated, and the laser beam emitting side or the laser beam incident side of the via-hole conductors 7a and 7b is placed on the front and back sides of the laminate. Exposed laminate A
Is prepared. In FIG. 3C, the laser light emitting side can be exposed by bonding the laser light incident side surfaces of the via hole conductors 7a and 7b in the insulating sheets 5a and 5b.
【0038】そして、図3(d)に示すようにこの積層
体Aの両面または一方の表面に配線回路層8を形成す
る。図では両面に配線回路層8a、8bを設けてある。
この時、配線回路層8a、8bは、絶縁シート5a、5
bの各ビアホール導体7a、7bのレーザー光の出射側
に形成されることになる。Then, as shown in FIG. 3D, a wiring circuit layer 8 is formed on both surfaces or one surface of the laminate A. In the figure, wiring circuit layers 8a and 8b are provided on both surfaces.
At this time, the wiring circuit layers 8a and 8b are
The via-hole conductors 7a and 7b of FIG.
【0039】この配線回路層8の形成は、1)銅等の金
属箔を絶縁シートに接着剤で貼りつけた後に、回路パタ
ーンのレジストを形成して酸等によって不要な部分の金
属をエッチング除去する、2)予め打ち抜きした金属箔
を絶縁シートに貼りつける、3)絶縁シートの表面に導
体ペーストをスクリーン印刷法や、フォトレジスト法等
によって回路パターンに塗布した後、乾燥する、4)フ
ィルム、ガラス、金属板上に金属メッキ膜や金属箔を形
成し、これをエッチングにより回路パターンを形成した
後、絶縁シートに加圧しながら回路パターンを転写する
などの公知の方法が採用できる。The wiring circuit layer 8 is formed by: 1) attaching a metal foil such as copper to an insulating sheet with an adhesive, forming a resist of a circuit pattern, and etching away unnecessary metal by an acid or the like. 2) Attach a pre-punched metal foil to an insulating sheet. 3) Apply a conductor paste on the surface of the insulating sheet to a circuit pattern by a screen printing method or a photoresist method, and then dry. 4) Film, A known method such as forming a metal plating film or metal foil on a glass or metal plate, forming a circuit pattern by etching, and then transferring the circuit pattern while applying pressure to an insulating sheet can be employed.
【0040】これによって、積層体Aの上面および下面
に形成された配線回路層8a、8bは、縦断面が略台形
形状の2つのビアホール導体7a、7bによって互いに
電気的に接続されることになる。As a result, the wiring circuit layers 8a and 8b formed on the upper and lower surfaces of the laminate A are electrically connected to each other by the two via-hole conductors 7a and 7b having a substantially trapezoidal longitudinal section. .
【0041】そして、絶縁層の両面に配線回路層が形成
された配線基板を作製する場合には、上記積層体Aを熱
硬化性樹脂が硬化するに十分な温度に加熱することによ
り、単一の配線基板を作製することができる。When a wiring board having a wiring circuit layer formed on both sides of an insulating layer is manufactured, the laminate A is heated to a temperature sufficient to cure the thermosetting resin, thereby forming a single substrate. Can be manufactured.
【0042】また、多層配線基板を作製する場合には、
上記(a)〜(d)を経て作製された積層体A1〜A3
を図3(e)に示すように、複数積層圧着した後、同様
に熱硬化することにより多層配線基板を作製することが
できる。In the case of manufacturing a multilayer wiring board,
Laminates A1 to A3 produced through the above (a) to (d)
As shown in FIG. 3 (e), a multilayer wiring board can be manufactured by pressing and laminating a plurality of layers and then thermosetting similarly.
【0043】なお、積層体Aの形態としては、2層構造
に限られることなく、図3に示すような3層構造、さら
には4層以上の積層体から構成されてもよい。The form of the laminate A is not limited to a two-layer structure, but may be a three-layer structure as shown in FIG. 3, or a laminate of four or more layers.
【0044】このように1層の絶縁層を1層の絶縁層よ
りも厚みの薄い絶縁層にビアホール導体を形成し積層し
た構成にすることにより、形成されるビアホール径及び
ビアホールのテーパを小さくすることができるため、絶
縁層に複数のビアホール導体を形成した場合、隣接する
ビアホール導体同士が接触することのを防止することが
でき、ビアホール導体間の短絡不良を減じることができ
る。また、個々の薄い絶縁層に形成されたビアホールに
導体を充填するために、長いビアホールに一括して導体
を充填する場合に比較して導体材料の充填不良も少なく
なる。これらにより、ビアホール導体の信頼性が向上す
るとともに、ビアホールのピッチを狭くすることがで
き、微細配線が可能となる。As described above, by forming the via-hole conductor on the insulating layer having a thickness smaller than that of the insulating layer, the diameter of the formed via-hole and the taper of the via-hole can be reduced. Therefore, when a plurality of via-hole conductors are formed in the insulating layer, contact between adjacent via-hole conductors can be prevented, and short circuit failure between the via-hole conductors can be reduced. In addition, since the conductors are filled in the via holes formed in the individual thin insulating layers, defective filling of the conductor material is reduced as compared with the case where the conductors are collectively filled in the long via holes. As a result, the reliability of the via-hole conductor is improved, the pitch of the via-holes can be reduced, and fine wiring can be achieved.
【0045】[0045]
【実施例】PPE(ポリフェニレンエーテル)樹脂(熱
膨張率測定によるガラス転移点165〜185℃)を含
むスラリー(溶媒トルエン)をガラス織布に含浸させた
後、乾燥させ、表1に示す厚みのガラス繊維含浸絶縁シ
ートのプリプレグを準備した。なお、各成分の含有量は
PPE樹脂50体積%、ガラスの織布50体積%とし
た。EXAMPLE A glass woven fabric was impregnated with a slurry (solvent toluene) containing a PPE (polyphenylene ether) resin (glass transition point of 165 to 185 ° C. as measured by coefficient of thermal expansion), dried, and dried to a thickness shown in Table 1. A prepreg of a glass fiber-impregnated insulating sheet was prepared. The content of each component was 50% by volume of PPE resin and 50% by volume of glass woven fabric.
【0046】このプリプレグに炭酸ガスレーザーを用
い、表1に示すレーザー照射条件で縦断面形状が略台形
形状のビアホールを形成し、そのホール内に銀をメッキ
した銅粉末を含む銅ペーストを充填してビアホール導体
を形成した。このようにして作製されたビアホール導体
の入射側と出射側のビアホール径を測定し、表1に示し
た。Using a carbon dioxide gas laser as the prepreg, a via hole having a substantially trapezoidal vertical cross section was formed under the laser irradiation conditions shown in Table 1, and a copper paste containing copper powder plated with silver was filled in the hole. To form a via-hole conductor. The diameters of the via holes on the incident side and the exit side of the via hole conductor thus manufactured were measured, and are shown in Table 1.
【0047】そして、この絶縁シートを2〜5枚を図2
に従って、一部の2つの略台形形状の下底同志が接合す
るようにしてビアホールの位置を整合して重ね、120
℃で30分間加圧加熱し半硬化させて絶縁層積層体Aを
作製した。作製した絶縁層積層体Aにおける表面側と裏
面側のビアホール径を測定し、その結果を表1に示し
た。2 to 5 sheets of this insulating sheet are
According to the above, the positions of the via holes are aligned and overlapped so that the lower bottoms of the two substantially trapezoidal shapes are joined to each other.
The film was pressurized and heated at 30 ° C. for 30 minutes to be semi-cured, thereby producing an insulating layer laminate A. The diameters of the via holes on the front side and the back side of the manufactured insulating layer laminate A were measured, and the results are shown in Table 1.
【0048】また、比較として、前記絶縁層積層体Aの
厚さと同一厚さからなる単一プリプレグからなる絶縁層
にレーザー光でビアホールを形成し上記と同様に導体ペ
ーストを充填してビアホール導体を形成し、同様に絶縁
層表面側と裏面側のビアホール径を測定し、結果を表1
に示した。As a comparison, a via hole is formed by laser light in an insulating layer made of a single prepreg having the same thickness as the insulating layer laminate A, and a conductive paste is filled in the same manner as described above to form a via hole conductor. Then, the diameters of via holes on the front side and the back side of the insulating layer were measured in the same manner.
It was shown to.
【0049】[0049]
【表1】 [Table 1]
【0050】表1の結果から明らかなように、従来のよ
うに絶縁層を1層のプリプレグによって形成すると、絶
縁層における表面側と裏面側でビアホール径が大きく異
なるのに対して、本発明に従い絶縁層を複数のプリプレ
グによって形成し、その積層方向を調整することによ
り、絶縁層における表面側と裏面側のビアホール径を同
一とすることができる。As is clear from the results shown in Table 1, when the insulating layer is formed by a single prepreg as in the prior art, the diameter of the via hole greatly differs between the front side and the back side of the insulating layer. By forming the insulating layer with a plurality of prepregs and adjusting the laminating direction, the diameter of the via hole on the front surface side and the diameter of the via hole on the back surface side of the insulating layer can be made equal.
【0051】一方、ポリエチレンテレフタレート(PE
T)樹脂からなる転写シートの表面に厚さ12μm、表
面粗さ0.8μmの銅箔を一面に接着した後、フォトレ
ジスト法によって配線回路層を形成した。なお、作製し
た配線回路層は、線幅が30μm、配線と配線との間隔
が30μmとした。On the other hand, polyethylene terephthalate (PE)
T) A copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to one surface of a transfer sheet made of a resin, and then a wiring circuit layer was formed by a photoresist method. In the manufactured wiring circuit layer, the line width was 30 μm, and the distance between the wirings was 30 μm.
【0052】そして、本発明による積層体Aの両面に、
配線パターンが形成された転写シートを重ね合わせて圧
着し、転写シートのみを剥離して配線回路層を転写し、
配線回路層をプリプレグ表面に埋め込んだ。そして、2
40℃で3時間、20kg/cm2 の荷重をかけた状態
で加熱して完全硬化させて配線基板を作製した。Then, on both sides of the laminate A according to the present invention,
The transfer sheet on which the wiring pattern is formed is overlapped and pressed, and only the transfer sheet is peeled off to transfer the wiring circuit layer,
The wiring circuit layer was embedded in the prepreg surface. And 2
The substrate was heated at 40 ° C. for 3 hours under a load of 20 kg / cm 2 and completely cured to produce a wiring board.
【0053】得られた配線基板について4端子法により
比抵抗を測定した結果、配線回路層間の抵抗はいずれも
2×10-5Ω・cm以下であり、良好な特性を示した。The specific resistance of the obtained wiring board was measured by the four-terminal method. As a result, the resistance between the wiring circuit layers was 2 × 10 −5 Ω · cm or less, showing good characteristics.
【0054】[0054]
【発明の効果】以上詳述した通り、本発明によれば、配
線回路層間を接続するビアホール導体を縦断面形状が上
底および下底を有する略台形形状からなる複数のブロッ
クの積層体によって形成するとともに、2つの配線回路
層をビアホール導体における略台形形状の同一底側と接
続することにより、ビアホール導体によって接続される
2つの配線回路層のビアホール導体との接続部における
ビアホール径をほぼ同一とすることができるために、絶
縁層の表面または裏面とで配線パターンの設計を変更す
る必要がなく、しかも精度の高いビアホール導体を形成
することができる。As described above in detail, according to the present invention, a via-hole conductor for connecting between wiring circuit layers is formed by a laminate of a plurality of blocks each having a substantially trapezoidal vertical cross section having an upper bottom and a lower bottom. In addition, by connecting the two wiring circuit layers to the same bottom of the substantially trapezoidal shape of the via hole conductor, the via hole diameter at the connection portion between the two wiring circuit layers and the via hole conductor connected by the via hole conductor is substantially the same. Therefore, it is not necessary to change the design of the wiring pattern between the front surface and the back surface of the insulating layer, and a highly accurate via-hole conductor can be formed.
【図1】本発明の配線基板の一例を説明するための概略
断面図である。FIG. 1 is a schematic sectional view for explaining an example of a wiring board of the present invention.
【図2】図1の多層配線基板におけるビアホール導体の
要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of a via-hole conductor in the multilayer wiring board of FIG. 1;
【図3】本発明の配線基板の製造方法を説明するための
工程図である。FIG. 3 is a process chart for explaining a method of manufacturing a wiring board according to the present invention.
【図4】従来の配線基板におけるビアホール導体の要部
拡大断面図である。FIG. 4 is an enlarged sectional view of a main part of a via-hole conductor in a conventional wiring board.
1 配線基板 2、2a〜2c 絶縁層 3、3a,3b 配線回路層 4、4a ビアホール導体 B1〜B4 ブロック DESCRIPTION OF SYMBOLS 1 Wiring board 2, 2a-2c Insulating layer 3, 3a, 3b Wiring circuit layer 4, 4a Via hole conductor B1-B4 Block
Claims (5)
らなる絶縁基板と、該絶縁基板の表面および/または内
部に形成された複数の配線回路層とを具備し、前記配線
回路層のうち異なる層間に形成された少なくとも2つの
配線回路層が、ビアホール内に金属粉末を充填してなる
ビアホール導体によって接続されてなる配線基板におい
て、前記ビアホール導体を縦断面形状が上底および下底
を有する略台形形状からなる複数のブロックの積層体に
よって形成するとともに、前記2つの配線回路層が前記
ビアホール導体における前記略台形形状の同一底側と接
続されてなることを特徴とする配線基板。1. An insulating substrate comprising an insulating material containing at least an organic resin, and a plurality of wiring circuit layers formed on the surface and / or inside of the insulating substrate, wherein different ones of the wiring circuit layers are provided. A wiring board formed by connecting at least two wiring circuit layers formed by a via-hole conductor formed by filling a metal powder in a via-hole, wherein the via-hole conductor has a substantially trapezoidal vertical cross-sectional shape having an upper bottom and a lower bottom. A wiring board formed of a laminate of a plurality of blocks each having a shape, wherein the two wiring circuit layers are connected to the same bottom side of the substantially trapezoidal shape in the via-hole conductor.
アホール導体における略台形形状のブロックの上底側と
接続されてなることを特徴とする請求項1記載の配線基
板。2. The wiring board according to claim 1, wherein each of the two wiring circuit layers is connected to an upper bottom side of the substantially trapezoidal block in the via hole conductor.
て形成されてなり、前記略台形形状の上底側がレーザー
光の出射側である請求項2記載の配線基板。3. The wiring board according to claim 2, wherein said via hole is formed by irradiating a laser beam, and an upper bottom side of said substantially trapezoidal shape is a laser beam emission side.
絶縁材料からなる複数の絶縁シートの表面にそれぞれレ
ーザー光の照射によって、入射側のビアホール径が出射
側のビアホール径よりも小さい縦断面形状が上底と下底
を有する略台形形状のビアホールを形成した後、該ビア
ホール内に金属粉末を含む導体ペーストを充填してビア
ホール導体を形成する工程と、(b)前記ビアホール導
体が形成された複数の絶縁シートを積層して、前記ビア
ホール導体の上底または下底のいずれか一方が表面およ
び裏面に露出した積層体を作製する工程と、(c)前記
積層体の両面に配線回路層を形成するか、または前記積
層体の一方の表面に配線回路層を形成した後に同様に配
線回路層を形成した他の積層体と積層する工程と、
(d)(c)によって得られた積層体を加熱して前記熱
硬化性樹脂を硬化する工程と、を具備することを特徴と
する配線基板の製造方法。4. A longitudinal section in which the diameter of the via hole on the incident side is smaller than the diameter of the via hole on the exit side by irradiating laser light onto the surface of a plurality of insulating sheets made of an insulating material containing at least a thermosetting resin. Forming a substantially trapezoidal via hole having an upper bottom and a lower bottom, and then filling the via hole with a conductive paste containing metal powder to form a via hole conductor; and (b) forming the via hole conductor. Forming a laminate in which one of the upper and lower bottoms of the via-hole conductor is exposed on the front and back surfaces, and (c) wiring circuit layers on both surfaces of the laminate. Or forming a wiring circuit layer on one surface of the laminate, and then laminating the same with another laminate having a wiring circuit layer formed thereon,
(D) a step of heating the laminate obtained in (c) to cure the thermosetting resin, the method comprising the steps of:
導体の上底側が表面および裏面に露出した積層体を作製
することを特徴とする請求項4記載の配線基板の製造方
法。5. The method of manufacturing a wiring board according to claim 4, wherein in the step (b), a laminate in which an upper bottom side of the via hole conductor is exposed on a front surface and a back surface is manufactured.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12133799A JP2000312063A (en) | 1999-04-28 | 1999-04-28 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12133799A JP2000312063A (en) | 1999-04-28 | 1999-04-28 | Wiring board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000312063A true JP2000312063A (en) | 2000-11-07 |
Family
ID=14808768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12133799A Pending JP2000312063A (en) | 1999-04-28 | 1999-04-28 | Wiring board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000312063A (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008223A (en) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | Multilayer wiring board and manufacturing method thereof |
JP2008034884A (en) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | Ceramic multilayered substrate, and laminated electronic component using the same |
JP2009060151A (en) * | 2008-12-18 | 2009-03-19 | Ibiden Co Ltd | Production process of laminated wiring board |
JP2010034258A (en) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | Wiring substrate, mounting structure, and production process of wiring substrate |
KR101154720B1 (en) | 2010-12-24 | 2012-06-08 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
CN102752958A (en) * | 2005-10-14 | 2012-10-24 | 揖斐电株式会社 | Multilayered printed circuit board and method for manufacturing the same |
US8320135B2 (en) | 2005-12-16 | 2012-11-27 | Ibiden Co., Ltd. | Multilayer printed circuit board |
JP2015076481A (en) * | 2013-10-08 | 2015-04-20 | 株式会社村田製作所 | Ceramic multilayer substrate |
US9497853B2 (en) | 2010-12-24 | 2016-11-15 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
CN106211370A (en) * | 2016-09-23 | 2016-12-07 | 贵州遵义鑫阳电子科技有限公司 | Electrical heating power regulation switch |
CN108156754A (en) * | 2016-12-05 | 2018-06-12 | 中华精测科技股份有限公司 | Vertical connection interface structure, circuit board with the structure and manufacturing method thereof |
WO2019044274A1 (en) * | 2017-08-30 | 2019-03-07 | 株式会社村田製作所 | Antenna module |
CN111430128A (en) * | 2015-06-24 | 2020-07-17 | 株式会社村田制作所 | Coil component |
-
1999
- 1999-04-28 JP JP12133799A patent/JP2000312063A/en active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008223A (en) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | Multilayer wiring board and manufacturing method thereof |
US8692132B2 (en) | 2005-10-14 | 2014-04-08 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
US9027238B2 (en) | 2005-10-14 | 2015-05-12 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
US8973259B2 (en) | 2005-10-14 | 2015-03-10 | Ibiden Co., Ltd. | Method for manufacturing a multilayered circuit board |
US8912451B2 (en) | 2005-10-14 | 2014-12-16 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
CN102752958A (en) * | 2005-10-14 | 2012-10-24 | 揖斐电株式会社 | Multilayered printed circuit board and method for manufacturing the same |
CN101288350B (en) * | 2005-10-14 | 2012-11-07 | 揖斐电株式会社 | Multilayered printed circuit board and method for manufacturing the same |
US8705248B2 (en) | 2005-12-16 | 2014-04-22 | Ibiden Co., Ltd. | Multilayer printed circuit board |
US8320135B2 (en) | 2005-12-16 | 2012-11-27 | Ibiden Co., Ltd. | Multilayer printed circuit board |
JP2008034884A (en) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | Ceramic multilayered substrate, and laminated electronic component using the same |
JP2010034258A (en) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | Wiring substrate, mounting structure, and production process of wiring substrate |
JP2009060151A (en) * | 2008-12-18 | 2009-03-19 | Ibiden Co Ltd | Production process of laminated wiring board |
US9497853B2 (en) | 2010-12-24 | 2016-11-15 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
KR101154720B1 (en) | 2010-12-24 | 2012-06-08 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
JP2015076481A (en) * | 2013-10-08 | 2015-04-20 | 株式会社村田製作所 | Ceramic multilayer substrate |
US9686872B2 (en) | 2013-10-08 | 2017-06-20 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
CN111430128A (en) * | 2015-06-24 | 2020-07-17 | 株式会社村田制作所 | Coil component |
CN111430128B (en) * | 2015-06-24 | 2023-06-30 | 株式会社村田制作所 | Coil component |
CN106211370A (en) * | 2016-09-23 | 2016-12-07 | 贵州遵义鑫阳电子科技有限公司 | Electrical heating power regulation switch |
CN106211370B (en) * | 2016-09-23 | 2023-02-03 | 贵州遵义鑫阳电子科技有限公司 | Electric heating power regulating switch |
CN108156754A (en) * | 2016-12-05 | 2018-06-12 | 中华精测科技股份有限公司 | Vertical connection interface structure, circuit board with the structure and manufacturing method thereof |
CN108156754B (en) * | 2016-12-05 | 2020-11-20 | 中华精测科技股份有限公司 | Vertical connection interface structure, circuit board with said structure, and manufacturing method thereof |
WO2019044274A1 (en) * | 2017-08-30 | 2019-03-07 | 株式会社村田製作所 | Antenna module |
US11283150B2 (en) | 2017-08-30 | 2022-03-22 | Murata Manufacturing Co., Ltd. | Antenna module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6694613B2 (en) | Method for producing a printed-circuit board having projection electrodes | |
JP3051700B2 (en) | Method of manufacturing multilayer wiring board with built-in element | |
US6710261B2 (en) | Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board | |
US7198996B2 (en) | Component built-in module and method for producing the same | |
JP4392157B2 (en) | WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD | |
EP1250033B1 (en) | Printed circuit board and electronic component | |
JPH11126978A (en) | Multilayer wiring board | |
MXPA02005828A (en) | Manufacturing method for a printed circuit board. | |
US6703565B1 (en) | Printed wiring board | |
US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
US20060210780A1 (en) | Circuit board and production method therefor | |
JP2000312063A (en) | Wiring board and method of manufacturing the same | |
JP3670487B2 (en) | Wiring board manufacturing method | |
KR101824001B1 (en) | Radiating durable printed circuit board and method for manufacturing the same | |
JP2004007006A (en) | Multilayer wiring board | |
JP4582938B2 (en) | Insulating sheet manufacturing method and wiring board manufacturing method | |
JP2002198654A (en) | Wiring board with built-in electric element and method of manufacturing the same | |
JP4683758B2 (en) | Wiring board manufacturing method | |
JP3440174B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP3554171B2 (en) | Circuit board manufacturing method | |
JP4082995B2 (en) | Wiring board manufacturing method | |
JPH10107445A (en) | Multilayer wiring board and method of manufacturing the same | |
JP3112258B2 (en) | Circuit board and its manufacturing method | |
JP3004266B1 (en) | Wiring board and method of manufacturing the same | |
JP3236812B2 (en) | Multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Effective date: 20041108 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20050506 Free format text: JAPANESE INTERMEDIATE CODE: A02 |