JP2005038904A - 積層セラミック電子部品およびその製造方法 - Google Patents

Abstract

【課題】外部電極の強度や信頼性が劣化せず、磁束漏れの少ない積層セラミック電子部品およびその製造方法を提供する。
【解決手段】内層用セラミックグリーンシートを積み重ねて構成したコイル部１５の内部には、３０〜８０％（空孔率）の空孔が形成されている。一方、外層用セラミックグリーンシートを積み重ねて構成した外層部１６ａ，１６ｂの内部には、１０％以下（空孔率）の空孔が形成されている。焼結セラミック積層体２０の左右の端面には、外部電極２１，２２が形成されている。すなわち、外層部１６ａ，１６ｂの最外層の外層用セラミックシートの主面に外部電極２１，２２が形成されている。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は積層セラミック電子部品、特に、積層インダクタや積層コンデンサ、積層ＬＣ複合部品などの積層セラミック電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高周波化が進み、インダクタや、ＬＣ複合部品、ＬＲ複合部品、ＬＣＲ複合部品などは、ＧＨｚ帯域の高周波に対応可能なものが求められるようになっている。
【０００３】
しかし、高周波帯域用のインダクタにおいては、コイルと並列に発生する浮遊容量がそのインピーダンスに大きく影響し、特にＧＨｚ帯では、０．０１ｐＦ〜０．１ｐＦ程度の微小な浮遊容量がインピーダンスに大きな影響を与える。したがって、浮遊容量を小さくして所望の特性を確保しようとすると、磁性体として用いられているフェライトなどの誘電率εを下げることが必要になる。しかし、フェライトの構造的な理由から、フェライト自体の誘電率εを例えば１３〜１４以下にまで下げることは事実上困難である。
【０００４】
そのような状況のもとで誘電率を下げようとすると、磁性体に樹脂やガラスなどの誘電率の低い材料を配合する方法が考えられるが、磁性体に非磁性体である樹脂やガラスなどを配合したコンポジット磁性材料においては、磁性体粒子が樹脂やガラスなどの非磁性体材料によって覆われ、磁路が分断されてしまうため、透磁率が極端に低くなってしまうという問題点がある。
【０００５】
また、近年、電波吸収体などに用いられる誘電率の低いフェライト材料として、空孔率を２０〜７０％とした発泡フェライト焼結体が知られている（例えば、特許文献１参照）。このフェライト焼結体は、空孔を高い割合で含んでいることから誘電率が低く、また、磁路が連続していることから、電磁気特性が不連続に大きく変動することがないという特徴を有している。すなわち、この発砲フェライト焼結体は、空孔率が高くなっても個々のフェライト粒子同士は磁気的に結合されているため、フェライト粉末と絶縁物との混合フェライトの場合に見られるようなフェライト複素透磁率の周波数分散特性の変動は少ないという特徴を有している。
【０００６】
また、空孔を含有させたセラミックを用いた電子部品として、セラミックと、セラミックの内部に形成された内部電極を備え、セラミックに直径１〜３μｍの空孔（ポア）を３〜３０体積％の割合で含有させたセラミック電子部品が提案されている（例えば、特許文献２参照）。
【０００７】
このセラミック電子部品は、セラミックに直径１〜３μｍのポアを３〜３０体積％の割合で含有させるようにしているので、セラミックの誘電率を下げることが可能になり、それだけインピーダンス特性を向上させることが可能になるという特徴を有している。
【０００８】
【特許文献１】
特開昭５５−５２３００号公報
【特許文献２】
特開平１１−６７５７５号公報
【０００９】
【発明が解決しようとする課題】
ところが、フェライトなどのセラミック焼結体に空孔を形成すると、外部電極形成の際、塗布された外部電極ペーストが空孔を通ってセラミック焼結体の内部に拡散し、外部電極の陥没が起こり、外部電極の機械的強度や電気的接続信頼性が劣化するという問題があった。また、セラミック焼結体全体に空孔を形成しているため、セラミック焼結体がフェライトの場合、その透磁率が低くなる。従って、フェライトセラミック焼結体にコイル素子を内蔵している場合、コイル素子によって発生する磁束の漏れが多くなり、大きなインピーダンスを得ることができないという問題もあった。
【００１０】
そこで、本発明の目的は、外部電極の強度や信頼性が劣化せず、磁束漏れの少ない積層セラミック電子部品およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る積層セラミック電子部品は、
（ａ）複数のセラミック層と複数の内部電極とを積み重ねて構成したセラミック積層体と、
（ｂ）セラミック積層体の最外層に配置されているセラミック層の主面に設けられた外部電極とを備え、
（ｃ）複数のセラミック層は空孔を含み、セラミック積層体の少なくとも最外層に配置されているセラミック層の空孔率が、残りのセラミック層の空孔率より小さいこと、
を特徴とする。
【００１２】
より具体的には、セラミック積層体の最外層に配置されているセラミック層の空孔率が１０％以下であることが好ましい。
【００１３】
以上の構成により、最外層に配置されてるセラミック層の空孔が少ないため、外部電極形成の際、塗布された外部電極ペーストが空孔を通って焼結セラミック積層体の内部に拡散しにくくなる。
【００１４】
また、空孔の少ないフェライトセラミック層は透磁率が高いため、フェライトセラミック焼結体にコイル素子を内蔵している場合、コイル素子によって発生する磁束の漏れが少なくなり、低周波において、より大きなインピーダンスが得られる。
【００１５】
また、本発明に係る積層セラミック電子部品の製造方法は、
（ｄ）セラミック原料と結合剤からなる外層用セラミックシートを作成する工程と、
（ｅ）セラミック原料と結合剤と焼失材からなる内層用セラミックシートを作成する工程と、
（ｆ）内層用セラミックシートの表面に内部電極を形成する工程と、
（ｇ）複数の外層用セラミックシートと複数の内層用セラミックシートとを積み重ねてセラミック積層体を形成する工程と、
（ｈ）セラミック積層体の最外層に配置されているセラミックシートの主面に外部電極を形成する工程と、
を備えたことを特徴とする。
【００１６】
以上の方法により、外層用積層セラミックシートの空孔率が内層用セラミックシートの空孔率より小さいセラミック積層体を備えた積層セラミック電子部品を効率良く形成することができる。
【００１７】
【発明の実施の形態】
以下、本発明に係る積層セラミック電子部品およびその製造方法の実施の形態について添付の図面を参照して説明する。本実施形態では、積層セラミック電子部品として、積層インダクタを例にして説明する。
【００１８】
図１に示すように、積層インダクタ１は、コイル用導体パターン５や層間接続用ビアホール６を設けた内層用セラミックグリーンシート１２と、引出し用ビアホール８を設けた外層用セラミックグリーンシート１３などで構成されている。
【００１９】
外層用セラミックグリーンシート１３は、以下のようにして作製される。ニッケル、亜鉛および銅の酸化物原料を混合して８００℃、１時間仮焼した。その後、ボールミルにより粉砕し、乾燥することにより、平均粒径が約２μｍのＮｉ−Ｚｎ−Ｃｕ系フェライト原料（酸化物混合粉末）を得た。
【００２０】
次にこのフェライト原料に、溶媒、結合剤および分散剤を加えて混練し、スラリー状にする。この後、スラリー状のフェライト原料を用いてドクターブレード法などの方法で厚さ４０μｍの外層用セラミックグリーンシート１３を作製した。
【００２１】
一方、内層用セラミックグリーンシート１２は、以下のようにして作製される。ニッケル、亜鉛および銅の酸化物原料を混合して８００℃、１時間仮焼した。その後、ボールミルにより粉砕し、乾燥することにより、平均粒径が約２μｍのＮｉ−Ｚｎ−Ｃｕ系フェライト原料（酸化物混合粉末）を得た。
【００２２】
次に、このフェライト原料に、市販の球状ポリマー、例えば平均粒径が８μｍの架橋ポリスチレンからなる球状の焼失材を添加し、溶媒、結合剤および分散剤を加えて混練し、スラリー状にする。本第１実施形態では、焼失材として、積水化成品工業株式会社（ＳＥＫＩＳＵＩ ＰＬＡＳＴＩＣＳ ＣＯ．，ＬＴＤ．）製の、商品名がテクポリマー（ＴＥＣＨＰＯＬＹＭＥＲ）と称する焼失材を用いた。この後、スラリー状のフェライト原料を用いてドクターブレード法などの方法で厚さ４０μｍの内層用セラミックグリーンシート１２を作製した。焼失材は、後工程の焼成の際に焼失して、その後に空孔を形成することになる。
【００２３】
コイル用導体パターン５は、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなり、スクリーン印刷などの方法により形成される。また、層間接続用ビアホール６や引出し用ビアホール８は、レーザビームなどを用いてビアホールの孔をあけ、この孔にＡｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを充填することによって形成される。
【００２４】
コイル用導体パターン５は層間接続用ビアホール６を介して電気的に直列に接続され、螺旋状コイルＬを形成する。螺旋状コイルＬの両端部は引出し用ビアホール８に電気的に接続される。
【００２５】
各シート１２，１３は積み重ねられて圧着され、図２に示すような直方体形状を有するセラミック積層体２０とされる。そして、これを４００℃で３時間熱処理（脱結合剤処理）を行った後、９２５℃で２時間焼成することにより、焼結セラミック積層体２０を得る。
【００２６】
これにより、内層用セラミックグリーンシート１２を積み重ねて構成したコイル部１５の内部には多数の空孔３２（図３参照）が形成される。空孔３２の平均粒径は５〜２０μｍであり、コイル部１５の空孔の体積含有率（空孔率）は３０〜８０％が好ましい。コイル部１５の空孔率は以下の式で算出される。ただし、空孔（空気）の比重を０ｇ／ｃｍ^３とした。
【００２７】
コイル部１５の空孔率＝｛１−（Ｗ／Ｖ）／Ｇ｝×１００（％）
Ｗ：コイル部１５の内層用セラミックシート（焼成後）１２のみの総重量
Ｖ：コイル部１５の内層用セラミックシート（焼成後）１２のみの体積
Ｇ：フェライト原料の理論密度
【００２８】
空孔率が３０％未満になると、誘電率が高くなり、十分に誘電率を低下させることができないからである。また、空孔率が８０％を超えると、焼成後のコイル部１５の機械的強度が低下し、その後の樹脂含浸加工などが困難になるため好ましくないからである。
【００２９】
一方、外層用セラミックグリーンシート１３を積み重ねて構成した外層部１６ａ，１６ｂの内部にも空孔は形成される。この空孔は、スラリー状のフェライト原料を作製する際に抱き込んだ気泡や結合剤および分散剤の揮発性成分によって生じたものである。ただし、外層部１６ａ，１６ｂに形成される空孔は少なく、その空孔率は１０％以下である。外層部１６ａ，１６ｂのそれぞれの空孔率は以下の式で算出される。
【００３０】
外層部１６ａ（１６ｂ）の空孔率＝｛１−（Ｗ１／Ｖ１）／Ｇ｝×１００（％）
Ｗ１：外層部１６ａ（１６ｂ）の外層用セラミックシート（焼成後）１３の総重量
Ｖ１：外層部１６ａ（１６ｂ）の外層用セラミックシート（焼成後）１３の体積
Ｇ：フェライト原料の理論密度
【００３１】
なお、コイル部１５や外層部１６ａ，１６ｂに形成される空孔は、開空孔（オープンポア）および閉空孔（クローズドポア）を含む。また、本実施形態では、外層部１６ａ，１６ｂをそれぞれ構成する４枚のセラミックグリーンシート全てに外層用セラミックグリーンシート１３を用いている。しかし、空孔率の少ない外層用セラミックグリーンシート１３は、積層体２０の左右の最外層にのみ少なくとも使用されていればよく、外層部１６ａ，１６ｂを構成するセラミックグリーンシート全てに外層用セラミックグリーンシート１３を用いる必要はない。
【００３２】
次に、焼結セラミック積層体２０の左右の端面には、外部電極２１，２２が形成される。すなわち、外層部１６ａ，１６ｂの最外層の外層用セラミックシート１３の主面に外部電極２１，２２が形成されている。外部電極２１，２２の折り返し部は四つの側面にそれぞれ延在している。外部電極２１，２２は、塗布、焼き付けなどの方法により形成される。このとき、焼結セラミック積層体２０の左右の端部に配置されている外層部１６ａ，１６ｂに形成されている空孔が少ないので、塗布された外部電極ペーストが空孔を通って焼結セラミック積層体の内部に拡散しにくくなる。
【００３３】
この結果、外部電極２１，２２の陥没が起きにくく、外部電極２１，２２の機械的強度や電気的接続信頼性が向上する。また、空孔の少ない外層部１６ａ，１６ｂの表面に外部電極ペーストを塗布するので、ペーストに含まれている溶剤成分が焼結セラミック積層体２０の内部へ浸透せず、外部電極２１，２２の形状が安定する。外部電極２１，２２には、引出し用ビアホール８がそれぞれ接続されている。
【００３４】
次に、焼結セラミック積層体２０を、誘電率３．４のエポキシ系樹脂（あるいは、水溶性ガラスでもよい）中に浸漬し、空孔内にエポキシ系樹脂を充填するとともに、焼結セラミック積層体２０の表面にエポキシ系樹脂膜を形成する。この後、１５０〜１８０℃（２時間）でエポキシ系樹脂を硬化させた。なお、前述の外部電極２１，２２の焼き付け温度は８５０℃前後と高温であるため、樹脂含浸の前に外部電極２１，２２を形成しておくことが好ましい。
【００３５】
図３は、焼結セラミック積層体２０のコイル部１５の一部拡大断面図である。焼結セラミック積層体２０の内部には複数の空孔３２が形成されている。空孔３２には、エポキシ系樹脂３３が充填されており、焼結セラミック積層体２０の表面もエポキシ系樹脂３３によって覆われている。この空孔３２のうち、３０〜７０体積％は、樹脂３３で充填されている。すなわち、空孔３２には、その内部全体に樹脂３３が充填されていてもよいが、その内部の一部のみに充填されていてもよく、その場合には、空孔３２内に充填された樹脂３３中にさらに空孔３４が形成される。
【００３６】
次に、樹脂を含浸させた焼結セラミック積層体２０をバレル研磨して、外部電極２１，２２の金属表面をより確実に露出させた後、ニッケルめっきおよびＳｎめっきを行って、外部電極２１，２２の表面にめっき層を形成する。こうして、図４に示すような積層インダクタ１が得られる。
【００３７】
以上の構成からなる積層インダクタ１において、焼結セラミック積層体２０の材料としてフェライトセラミックを用いた場合、空孔の少ないフェライトセラミックからなる外層部１６ａ，１６ｂは透磁率が高い。従って、螺旋状コイルＬによって発生した磁束は、外層部１６ａ，１６ｂ内を通り易くなり、積層インダクタ１の外へ磁束が漏れにくくなる。この結果、低周波において、より大きなインピーダンスを有する積層インダクタ１が得られる。
【００３８】
また、空孔率の小さい外層用セラミックシート１３の方が、従来の空孔率の大きい外層用セラミックシートより安価に製作できるため、積層インダクタ１の製造コストを低減できる。
【００３９】
なお、本発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品としては、積層インダクタの他に、例えば積層インピーダンス素子、積層ＬＣフィルタ、積層コンデンサ、積層トランスなどがある。さらに、セラミック材料には、磁性体セラミック、誘電体セラミック、半導体セラミック、圧電体セラミックなどの各種の機能性セラミックを適用することができる。
【００４０】
また、前記実施形態は個産品の例で説明したが、量産の場合には、複数の積層インダクタを含んだマザー積層ブロックの状態で製造してもよいことは言うまでもない。
【００４１】
また、積層セラミック電子部品を製造する場合、導体パターンやビアホールを設けたセラミックシートを積み重ねた後、一体的に焼成する工法に必ずしも限定されない。セラミックシートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層セラミック電子部品を製造してもよい。すなわち、印刷などの手法によりペースト状のセラミック材料を塗布してセラミック層を形成した後、そのセラミック層の上からペースト状の導電性材料を塗布して導体パターンやビアホールを形成する。さらにペースト状のセラミック材料を上から塗布してセラミック層とする。こうして順に重ね塗りをすることにより、積層構造を有するセラミック電子部品が得られる。
【００４２】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、セラミック積層体の少なくとも最外層に配置されているセラミック層の空孔率を、残りのセラミック層の空孔率より小さくしているので、外部電極形成の際に、塗布された外部電極ペーストが空孔を通って焼結セラミック積層体の内部に拡散しにくくなる。この結果、外部電極の陥没が起きにくく、外部電極の機械的強度や電気的接続信頼性の優れた積層セラミック電子部品を得ることができる。
【００４３】
さらに、空孔の少ないフェライトセラミック層は透磁率が高いため、フェライトセラミック焼結体にコイル素子を内蔵している場合、コイル素子によって発生する磁束の漏れが少なくなり、低周波において、より大きなインピーダンスが得られる。
【図面の簡単な説明】
【図１】本発明に係る積層セラミック電子部品の一実施形態を示す分解斜視図。
【図２】図１に示した積層セラミック電子部品の外観斜視図。
【図３】図２に示した積層セラミック電子部品のセラミック積層体の一部を模式的に示す拡大断面図。
【図４】図２に示した積層セラミック電子部品を模式的に示す断面図。
【符号の説明】
１…積層インダクタ
５…コイル用導体パターン
１２…内層用セラミックグリーンシート
１３…外層用セラミックグリーンシート
１５…コイル部
１６ａ，１６ｂ…外層部
２０…焼結セラミック積層体
２１，２２…外部電極
３２…空孔
Ｌ…螺旋状コイル

Claims (4)

1. 複数のセラミック層と複数の内部電極とを積み重ねて構成したセラミック積層体と、
   前記セラミック積層体の最外層に配置されているセラミック層の主面に設けられた外部電極とを備え、
   前記複数のセラミック層は空孔を含み、前記セラミック積層体の少なくとも最外層に配置されているセラミック層の空孔率が、残りのセラミック層の空孔率より小さいこと、
   を特徴とする積層セラミック電子部品。
2. 前記セラミック積層体の最外層に配置されているセラミック層の空孔率が１０％以下であることを特徴とする請求項１に記載の積層セラミック電子部品。
3. 前記セラミック積層体の積み重ね方向が前記セラミック積層体の実装面と平行であることを特徴とする請求項１または請求項２に記載の積層セラミック電子部品。
4. セラミック原料と結合剤からなる外層用セラミックシートを作成する工程と、
   セラミック原料と結合剤と焼失材からなる内層用セラミックシートを作成する工程と、
   前記内層用セラミックシートの表面に内部電極を形成する工程と、
   複数の前記外層用セラミックシートと複数の前記内層用セラミックシートとを積み重ねてセラミック積層体を形成する工程と、
   前記セラミック積層体の最外層に配置されているセラミックシートの主面に外部電極を形成する工程と、
   を備えたことを特徴とする積層セラミック電子部品の製造方法。

Images