[go: up one dir, main page]

KR20180058634A - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR20180058634A
KR20180058634A KR1020170154819A KR20170154819A KR20180058634A KR 20180058634 A KR20180058634 A KR 20180058634A KR 1020170154819 A KR1020170154819 A KR 1020170154819A KR 20170154819 A KR20170154819 A KR 20170154819A KR 20180058634 A KR20180058634 A KR 20180058634A
Authority
KR
South Korea
Prior art keywords
electrode
layer
disposed
conductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020170154819A
Other languages
English (en)
Inventor
요지 토자와
마사시 시모야수
마코토 요시노
타쿠오 아베
아키히코 오이데
츠토무 오노
신이치 사토
마코토 모리타
신이치 사토
히데카주 사토
마사시 키타자키
나오키 우치다
마사히로 카토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016227877A external-priority patent/JP6740874B2/ja
Priority claimed from JP2017100068A external-priority patent/JP7106817B2/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20180058634A publication Critical patent/KR20180058634A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
    • H01F1/0311—Compounds
    • H01F1/0313—Oxidic compounds
    • H01F1/0315—Ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H01F2017/048—Fixed inductances of the signal type with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0057—Constructional details comprising magnetic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

전자 부품은 소체와 외부 전극과 전기 절연성을 갖는 수지막을 구비하고 있다. 소체는 주면과, 주면과 서로 이웃하는 측면을 갖고 있다. 외부 전극은 주면에 배치되어 있는 제 1 전극부와 측면에 배치되어 있는 제 2 전극부를 갖고 있다. 수지막은 주면 위에 배치되어 있고, 주면과 접하고 있다. 제 1 전극부 및 제 2 전극부는 소체 위에 배치되어 있는 도전성 수지층을 각각 포함하고 있다. 제 1 전극부가 포함하고 있는 도전성 수지층은 수지막 위에 배치되어 있는 동시에, 수지막과 접하고 있다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품에 관한 것이다.
소체와 소체에 배치되어 있는 외부 전극을 구비하고 있는 전자 부품이 알려져 있다(예를 들어, 일본 공개특허공보 특개2014-143387호 참조). 이 전자 부품에서, 외부 전극은 소체의 표면에 배치되어 있는 소결 금속층과 소결 금속층을 덮도록 배치되어 있는 도전성 수지층을 갖고 있다.
본 발명의 하나의 형태 및 다른 형태의 각 목적은 도전성 수지층의 박리가 억제되어 있는 전자 부품을 제공하는 것이다.
본 발명자들의 조사 연구의 결과, 이하의 사항이 판명되었다.
도전성 수지층은 소체와 접하고 있다. 일본 공개특허공보 특개2014-143387호에 기재된 전자 부품에서는, 도전성 수지층이 소결 금속층을 덮도록 배치되어 있으므로, 도전성 수지층의 가장자리는 소체와 접하고 있다. 도전성 수지층은 일반적으로 도전성 재료(예를 들어, 금속 분말)와 수지(예를 들어, 열경화성 수지)를 포함하므로, 도전성 재료를 포함하지 않는 수지에 비해 소체와의 접착 강도가 낮다.
전자 부품이 전자 기기에 실장되어 있는 경우, 전자 기기로부터 전자 부품에 작용하는 외력이 외부 전극에 응력으로서 작용하는 경우가 있다. 외력은 예를 들어, 전자 기기가 기판인 경우, 기판이 휨으로써 전자 부품에 작용한다. 외부 전극에 작용하는 응력은, 외부 전극 중, 특히, 실장면인 주면에 배치되어 있는 부분에 작용하는 경향이 있으므로, 당해 부분에 포함되어 있는 도전성 수지층이 소체로부터 박리할 우려가 있다.
도전성 수지층이 소체로부터 박리한 경우, 전자 부품의 실장 강도가 저하될 우려가 있다. 또한, 소체와 도전성 수지층 사이로부터 수분이 침입하는 등, 전자 부품의 전기적 특성이 열화될 우려가 있다.
본 발명의 하나의 형태에 따른 전자 부품은 소체와 외부 전극과 전기 절연성을 갖는 수지막을 구비하고 있다. 소체는 실장면으로 된 주면과 측면을 갖고 있다. 주면과 측면은 서로 이웃하고 있다. 외부 전극은 주면에 배치되어 있는 제 1 전극부와 측면에 배치되어 있는 제 2 전극부를 갖고 있다. 수지막은 주면 위에 배치되어 있는 동시에, 주면과 접하고 있다. 제 1 전극부 및 제 2 전극부는 소체 위에 배치되어 있는 도전성 수지층을 각각 포함하고 있다. 제 1 전극부가 포함하고 있는 도전성 수지층은, 수지막 위에 배치되어 있는 동시에, 수지막과 접하고 있다.
상기 하나의 형태에서, 제 1 전극부가 포함하고 있는 도전성 수지층은, 소체의 주면과 접하고 있는 수지막과 접하고 있다. 제 1 전극부가 포함하고 있는 도전성 수지층과 소체의 주면 사이에는, 수지막이 개재하고 있다. 수지막은 도전성 수지층과는 달리 도전성 재료를 포함하고 있지 않고, 소체와의 접착 강도가 높다. 도전성 수지층은 수지막과 동일하게 수지를 포함하고 있으므로, 수지막과의 접착 강도가 높다. 따라서, 상기 하나의 형태에서, 제 1 전극부가 포함하고 있는 도전성 수지층의 박리는 생기기 어렵다.
상기 하나의 형태에 따른 전자 부품은 내부 도체를 구비하고 있어도 좋다. 내부 도체는 소체 내에 배치되어 있는 동시에, 측면에 노출되어 있는 단(端)을 갖고 있다. 제 2 전극부는 내부 도체의 단과 접속되어 있는 소결 금속층을 포함하고 있어도 좋다. 소결 금속층은 측면에 배치되어 있는 동시에, 측면과 접하고 있어도 좋다. 제 2 전극부가 포함하고 있는 도전성 수지층은, 소결 금속층을 개재하여 소체 위에 배치되어 있어도 좋다. 이 경우, 내부 도체는 소결 금속층을 통해 도전성 수지층과 전기적으로 접속된다. 따라서, 본 형태에서는, 내부 도체와 도전성 수지층이 직접 접속되는 전자 부품에 비해, 내부 도체와 외부 전극과의 접속 강도가 높은 동시에, 내부 도체와 외부 전극이 확실하게 전기적으로 접속된다.
상기 하나의 형태에서는, 수지막은 소결 금속층의 가장자리를 덮는 동시에, 상기 가장자리와 접하고 있어도 좋다. 이 경우, 수지막의 단(端)이 소결 금속층과 도전성 수지층 사이에 끼인다. 따라서, 수지막의 박리가 생기기 어렵다.
상기 하나의 형태에서는, 소체는 측면과 대향하고 있는 측면을 갖고 있어도 좋다. 외부 전극은 한 쌍의 측면이 대향하고 있는 방향에서의 소체의 양 단부에 각각 복수씩 배치되어 있는 복수의 단자 전극을 포함하고 있어도 좋다. 복수의 단자 전극이 한 쌍의 측면이 대향하고 있는 방향에서의 소체의 양 단부에 각각 복수씩 배치되어 있는 경우, 각 단자 전극은 측면 전체를 덮도록 형성되는 경우는 없다. 각 단자 전극의 면적은 작아지지 않을 수 없다. 따라서, 도전성 수지층의 면적은 작고, 도전성 수지층의 접착 강도가 저하될 우려가 있다. 그러나, 제 1 전극부가 포함하고 있는 도전성 수지층은 소체의 주면과 접하고 있는 수지막과 접하고 있으므로, 제 1 전극부가 포함하고 있는 도전성 수지층의 박리는 생기기 어렵다.
상기 하나의 형태에서는, 수지막은 서로 이웃하는 적어도 2개의 단자 전극의 제 1 전극부가 포함하고 있는 도전성 수지층과 접하고 있어도 좋다. 이 경우, 수지막의 형성이 용이하다.
상기 하나의 형태에서는, 수지막은 단자 전극마다 형성되어 있는 동시에, 대응하는 단자 전극의 제 1 전극부가 포함하고 있는 도전성 수지층과 접하고 있어도 좋다. 이 경우, 수지막을 형성하기 위해 사용되는 수지의 양이 저감된다.
본 발명자들의 조사 연구의 결과, 추가로 이하의 사항이 판명되었다. 유전체층으로 이루어진 소체의 표면에 수지(예를 들어, 열경화성 수지)가 형성되는 경우, 소체의 표면이 거칠수록 앵커 효과에 의해 소체의 표면에 대한 수지의 접착 강도가 향상된다. 소체의 표면을 거칠게 함으로써, 외부 전극에 포함되는 도전성 수지층과 소체의 표면의 접착 강도가 향상된다.
그러나, 소체가 페라이트 재료로 이루어진 자성체부를 포함하는 동시에, 자성체부의 표면에 도전성 수지층이 형성되는 경우, 자성체부의 표면이 거침에도 불구하고 도전성 수지층은 소체로부터 박리하기 쉽다. 자성체부와 도전성 수지층의 사이에서 앵커 효과가 발휘되기 어려운 것에 기인하고 있다고 생각된다.
도전성 수지층이 소체(자성체부)로부터 박리한 경우, 도전성 수지층을 포함하는 외부 전극도 소체로부터 박리할 우려가 있는 동시에, 소체와 도전성 수지층 사이로부터 수분이 침입할 우려가 있다. 소체에 수분이 침입한 경우, 전자 부품의 전기적 특성이 열화할 우려가 있다.
본 발명자들은, 페라이트 재료로 이루어진 자성체부 위에 도전성 수지층이 배치되는 경우라도, 외부 전극이 소체로부터 박리하기 어려운 구성에 대해 예의 연구를 행하였다. 이 결과, 본 발명자들은 이하의 구성을 발견하기에 이르렀다. 자성체부의 표면에 비정질 유리층이 형성되어 있는 동시에, 비정질 유리층이 외부 전극에 포함되어 있는 도전성 수지층의 가장자리와 자성체부의 표면 사이에 배치되어 있다. 이 구성에서는, 비정질 유리층의 표면은 자성체부의 표면에 비해 매끄러움에도 불구하고, 자성체부에 도전성 수지층이 직접적으로 배치되어 있는 적층 공통 모드 필터에 비해 소체로부터의 도전성 수지층의 박리가 억제된다.
본 발명의 다른 형태에 따른 전자 부품은, 소체와 비정질 유리층과 외부 전극을 구비하고 있다. 소체는 페라이트 재료로 이루어진 자성체부를 갖고 있다. 비정질 유리층은 자성체부의 표면에 형성되어 있다. 외부 전극은 소체 위에 배치되어 있는 도전성 수지층을 갖고 있다. 비정질 유리층은 도전성 수지층의 가장자리와 자성체부의 표면 사이에 배치되어 있다.
상기 다른 형태에서는, 비정질 유리층이 도전성 수지층의 가장자리와 자성체 부의 표면 사이에 배치되어 있다. 따라서, 소체로부터의 도전성 수지층의 박리가 억제된다.
상기 다른 형태에서는, 소체는 자성체부의 표면의 적어도 일부를 포함하고 있는 주면과, 주면과 서로 이웃하는 측면을 갖고 있어도 좋다. 외부 전극은 주면 위에 배치되어 있는 제 1 전극부와, 측면 위에 배치되어 있는 제 2 전극부를 갖고 있어도 좋다. 비정질 유리층은 주면에 형성되어 있어도 좋다. 도전성 수지층은 제 1 전극부와 제 2 전극부에 포함되어 있어도 좋다. 도전성 수지층의 가장자리는 제 1 전극부에 포함되어 있어도 좋다. 비정질 유리층은 도전성 수지층의 가장자리와 주면 사이에 배치되어 있어도 좋다. 본 형태에 따른 전자 부품이, 주면이 전자 기기와 대향하고 있는 상태로 전자 기기에 실장되는 경우, 전자 기기로부터 전자 부품에 작용하는 외력이 제 1 전극부에 응력으로서 작용하는 경향이 있다. 외력이 제 1 전극부에 작용한 경우, 제 1 전극부에 포함되어 있는 도전성 수지층이 소체(비정질 유리층)로부터 박리할 우려가 있다. 그러나, 본 형태에서는, 비정질 유리층이 도전성 수지층의 가장자리와 주면 사이에 배치되어 있으므로, 전자 기기에 실장된 경우라도, 도전성 수지층이 소체(비정질 유리층)로부터 박리하기 어렵다.
상기 다른 형태에 따른 전자 부품은 절연 수지층을 구비하고 있어도 좋다. 절연 수지층은 비정질 유리층과 도전성 수지층의 가장자리 사이에 배치되어 있다. 도전성 수지층의 가장자리는 절연 수지층과 접하고 있어도 좋다. 도전성 수지층은, 일반적으로, 도전성 재료(예를 들어, 금속 분말)와 수지(예를 들어, 열경화성 수지)를 포함하고 있다. 도전성 재료를 포함하지 않는 절연 수지층은, 도전성 수지층에 비해, 비정질 유리 코트층에 대해 높은 접착 강도를 가진다. 따라서, 도전성 수지층의 가장자리가 절연 수지층에 접하고 있는 경우, 소체(비정질 유리층)로부터의 도전성 수지층의 박리가 더욱 억제된다.
상기 다른 형태에서는, 외부 전극은 복수의 단자 전극을 포함하고 있어도 좋다. 각 단자 전극은 도전성 수지층을 포함하고 있다. 복수의 단자 전극이 소체 위에 배치되어 있는 경우, 단자 전극의 수가 하나인 경우에 비해, 각 단자 전극의 도전성 수지층과 소체의 접촉 면적이 작다. 도전성 수지층과 소체의 접촉 면적이 작은 경우, 도전성 수지층이 소체로부터 박리할 우려가 있다. 그러나, 비정질 유리층이 도전성 수지층의 가장자리와 자성체부의 표면 사이에 배치되어 있으므로, 도전성 수지층은 소체(비정질 유리층)로부터 박리하기 어렵다.
상기 다른 형태에서는, 외부 전극은 Ag로 이루어진 소결 금속층을 갖고 있어도 좋다. 도전성 수지층은 소결 금속층 위에 배치되어 있는 동시에, 소결 금속층과 접하고 있어도 좋다.
상기 다른 형태에서는, 비정질 유리층의 표면 거칠기는 자성체부의 표면 거칠기보다도 작아도 좋다.
본 발명은 이하에 주어진 상세한 설명 및 단지 예시를 위해 제공된 첨부 도면들로부터 더욱 완전하게 이해될 것이며, 예시의 목적으로 제공되었으므로 이에 의해 본 발명이 제한되는 것으로 간주되어서는 안 된다.
또한, 본 발명의 적용 범위는 이후의 상세한 설명으로부터 명백해질 것이다. 하지만, 상세한 설명 및 특정 예들은 본 발명의 적절한 실시예들을 나타내고 단지 설명의 목적으로 주어진 것이며, 본 발명의 사상 및 범위 내의 다양한 변경들 및 수정들이 본 상세한 설명으로부터 당업자에게는 명백하게 될 것이라는 것을 이해해야한다.
도 1은 제 1 실시형태에 따른 적층 공통 모드 필터를 나타내는 사시도이다.
도 2는 제 1 실시형태에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 3은 소체의 구성을 나타내는 분해 사시도이다.
도 4는 제 1 단자 전극, 제 2 단자 전극, 및 수지막의 단면 구성을 나타내는 도면이다.
도 5는 제 3 단자 전극, 제 4 단자 전극, 및 수지막의 단면 구성을 나타내는 도면이다.
도 6은 제 1 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다.
도 7은 제 1 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다.
도 8은 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 9는 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 10은 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 11은 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 12는 제 1 단자 전극, 제 2 단자 전극, 및 수지층의 단면 구성을 나타내는 도면이다.
도 13은 제 3 단자 전극, 제 4 단자 전극, 및 수지층의 단면 구성을 나타내는 도면이다.
도 14는 제 2 실시형태에 따른 적층 공통 모드 필터를 나타내는 사시도이다.
도 15는 제 2 실시형태에 따른 적층 공통 모드 필터를 나타내는 평면도이다.
도 16은 소체의 구성을 나타내는 분해 사시도이다.
도 17은 제 2 실시형태에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다.
도 18은 제 2 실시형태에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다.
도 19a는 자성체부의 표면을 나타내는 도면이고, 도 19b는 비정질 유리 코트층의 표면을 나타내는 도면이다.
도 20은 제 2 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다.
도 21은 제 2 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다.
도 22는 제 2 실시형태의 변형예에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다.
도 23은 제 2 실시형태의 변형예에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다.
도 24는 제 2 실시형태의 변형예에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명할 것이다. 이하의 설명에서, 동일한 기능들을 갖는 동일한 요소 또는 요소들은 동일한 참조 번호들로 표시되고 중복되는 설명은 생략된다.
(제 1 실시형태)
도 1 내지 도 5를 참조하여, 제 1 실시형태에 따른 적층 공통 모드 필터(CF1)의 구성을 설명한다. 도 1은 제 1 실시형태에 따른 적층 공통 모드 필터를 나타내는 사시도이다. 도 2는 제 1 실시형태에 따른 적층 공통 모드 필터를 나타내는 평면도이다. 도 3은 소체의 구성을 나타내는 분해 사시도이다. 도 4는 제 1 단자 전극, 제 2 단자 전극, 및 수지막의 단면 구성을 나타내는 도면이다. 도 5는 제 3 단자 전극, 제 4 단자 전극, 및 수지막의 단면 구성을 나타내는 도면이다. 본 실시형태에서는, 전자 부품은 예를 들어, 적층 공통 모드 필터(CF1)이다.
적층 공통 모드 필터(CF1)는 도 1 내지 도 3에 나타나는 바와 같이, 소체(1)와 외부 전극을 구비하고 있다. 외부 전극은 제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)을 포함하고 있다. 제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)은 소체(1)의 외표면에 배치되어 있다. 적층 공통 모드 필터(CF1)는 제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)이 각각 신호 라인에 접속되도록 전자 기기(예를 들어, 회로 기판 또는 전자 부품)에 납땜 실장된다.
소체(1)는 직육면체 형상을 나타내고 있다. 소체(1)는 서로 대향하고 있는 제 1 주면(1a) 및 제 2 주면(1b)과, 서로 대향하고 있는 제 1 측면(1c) 및 제 2 측면(1d)과, 서로 대향하고 있는 제 3 측면(1e) 및 제 4 측면(1f)을 갖고 있다. 제 1 주면(1a)과 제 2 주면(1b)이 대향하고 있는 방향이 제 1 방향(D1)이다. 제 1 측면(1c)과 제 2 측면(1d)이 대향하고 있는 방향이 제 2 방향(D2)이다. 제 3 측면(1e)과 제 4 측면(1f)이 대향하고 있는 방향이 제 3 방향(D3)이다. 본 실시형태에서는, 제 1 방향(D1)은 소체(1)의 높이 방향이다. 제 2 방향(D2)은 소체(1)의 길이 방향이다. 제 3 방향(D3)은 소체(1)의 폭 방향이다. 직육면체 형상은 각부 및 모서리부가 모따기되어 있는 직육면체 형상과 각부 및 모서리부가 둥글게 되어 있는 직육면체의 형상을 포함한다.
제 1 측면(1c) 및 제 2 측면(1d)은 제 1 주면(1a)과 제 2 주면(1b)을 연결하도록 제 1 방향(D1)으로 연장되어 있다. 제 1 측면(1c) 및 제 2 측면(1d)은 제 1 주면(1a)과 서로 이웃하고 있는 동시에, 제 2 주면(1b)과도 서로 이웃하고 있다. 제 1 측면(1c) 및 제 2 측면(1d)은 제 3 방향(D3)으로도 연장되어 있다. 제 3 방향(D3)은 제 1 주면(1a) 및 제 2 주면(1b)의 단변(短邊) 방향이기도 하다.
제 3 측면(1e) 및 제 4 측면(1f)은 제 1 주면(1a)과 제 2 주면(1b)을 연결하도록 제 1 방향(D1)으로 연장되어 있다. 제 1 측면(1c) 및 제 2 측면(1d)은 제 1 주면(1a)과 서로 이웃하고 있는 동시에, 제 2 주면(1b)과도 서로 이웃하고 있다. 제 3 측면(1e) 및 제 4 측면(1f)은 제 2 방향(D2)으로도 연장되어 있다. 제 2 방향(D2)은 제 1 주면(1a) 및 제 2 주면(1b)의 장변(長邊) 방향이기도 하다.
소체(1)는 비자성체부(3)와 한 쌍의 자성체부(5)를 갖고 있다. 한 쌍의 자성체부(5)는 제 1 방향(D1)에서 비자성체부(3)를 끼우도록 배치되어 있다. 소체(1)는 적층되어 있는 복수의 절연층을 갖고 있다. 비자성체부(3)에서는 복수의 비자성체층(4)이 적층되어 있다. 비자성체부(3)는 적층된 복수의 비자성체층(4)을 갖고 있다. 각 자성체부(5)에서는 복수의 자성체층(6)이 적층되어 있다. 각 자성체부(5)는 적층된 복수의 자성체층(6)을 포함하고 있다. 복수의 절연체층은 복수의 비자성체층(4)과 복수의 자성체층(6)을 포함하고 있다.
각 비자성체층(4)은 예를 들어, 비자성 재료를 포함하는 세라믹 그린 시트의 소결체로 구성된다. 비자성 재료는 예를 들어, Cu-Zn계 페라이트 재료, 유전체 재료, 또는 유리 세라믹 재료이다. 각 자성체층(6)은 예를 들어, 자성 재료를 포함하는 세라믹 그린 시트의 소결체로 구성된다. 자성 재료는 예를 들어, Ni-Cu-Zn계 페라이트 재료, Ni-Cu-Zn-Mg계 페라이트 재료, 또는 Ni-Cu계 페라이트 재료이다.
실제의 소체(1)에서는, 각 비자성체층(4) 및 각 자성체층(6)은 층간의 경계가 눈에 보이지 않을 정도로 일체화되어 있다. 제 1 방향(D1)(제 1 주면(1a)과 제 2 주면(1b)이 대향하고 있는 방향)은, 복수의 절연체층(복수의 비자성체층(4) 및 복수의 자성체층(6))이 적층되어 있는 방향과 일치한다. 이하, 복수의 절연체층이 적층되어 있는 방향을 단순히 「적층 방향」이라고 칭한다.
적층 공통 모드 필터(CF1)는 도 3에 나타나는 바와 같이 제 1 코일 도체(21), 제 2 코일 도체(22), 제 3 코일 도체(23), 및 제 4 코일 도체(24)를 비자성체부(3)에 구비하고 있다. 제 1 코일 도체(21), 제 2 코일 도체(22), 제 3 코일 도체(23), 및 제 4 코일 도체(24)는 소체(1) 내에 배치되어 있는 내부 도체이다. 제 1 내지 제 4 코일 도체(21 내지 24)는 도전재(예를 들어, Ag 또는 Pd)를 포함하고 있다. 제 1 내지 제 4 코일 도체(21 내지 24)는 도전성 재료(예를 들어, Ag 분말 또는 Pd 분말)를 포함하는 도전성 페이스트의 소결체로서 구성된다.
제 1 코일 도체(21)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(4) 사이에 배치되어 있다. 제 1 코일 도체(21)의 일단(외측단)(21a)은 제 1 측면(1c)에 노출되어 있다. 제 1 코일 도체(21)의 타단(내측단)(21b)은 제 1 패드 도체(41)와 접속되어 있다. 제 1 패드 도체(41)는 제 1 코일 도체(21)와 동일한 층에 위치하고 있다. 본 실시형태에서는, 제 1 코일 도체(21)와 제 1 패드 도체(41)는 일체적으로 형성되어 있다.
제 2 코일 도체(22)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(4) 사이에 배치되어 있다. 제 2 코일 도체(22)의 일단(외측단)(22a)은 제 2 측면(1d)에 노출되어 있다. 제 2 코일 도체(22)의 타단(내측단)(22b)은 제 2 패드 도체(42)와 접속되어 있다. 제 2 패드 도체(42)는 제 2 코일 도체(22)와 동일한 층에 위치하고 있다. 본 실시형태에서는, 제 2 코일 도체(22)와 제 2 패드 도체(42)는 일체적으로 형성되어 있다.
제 3 코일 도체(23)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(4) 사이에 배치되어 있다. 제 3 코일 도체(23)의 일단(외측단)(23a)은 제 1 측면(1c)에 노출되어 있다. 제 3 코일 도체(23)의 타단(내측단)(23b)은 제 3 패드 도체(43)와 접속되어 있다. 제 3 패드 도체(43)는 제 3 코일 도체(23)와 동일한 층에 위치하고 있다. 본 실시형태에서는, 제 3 코일 도체(23)와 제 3 패드 도체(43)는 일체적으로 형성되어 있다.
제 4 코일 도체(24)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(4) 사이에 배치되어 있다. 제 4 코일 도체(24)의 일단(외측단)(24a)은 제 2 측면(1d)에 노출되어 있다. 제 4 코일 도체(24)의 타단(내측단)(24b)은 제 4 패드 도체(44)와 접속되어 있다. 제 4 패드 도체(44)는 제 4 코일 도체(24)와 동일한 층에 위치하고 있다. 본 실시형태에서는, 제 4 코일 도체(24)와 제 4 패드 도체(44)는 일체적으로 형성되어 있다.
제 1 코일 도체(21)와 제 3 코일 도체(23)는 제 1 코일 도체(21)와 제 3 코일 도체(23) 사이에 비자성체층(4)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(4)은 제 1 코일 도체(21)와 제 3 코일 도체(23) 사이에 끼여 있다. 제 2 코일 도체(22)와 제 4 코일 도체(24)는 제 2 코일 도체(22)와 제 4 코일 도체(24) 사이에 비자성체층(4)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(4)은 제 2 코일 도체(22)와 제 4 코일 도체(24) 사이에 끼여 있다. 적층 방향에서 제 3 코일 도체(23)가 제 1 코일 도체(21)와 제 2 코일 도체(22) 사이에 위치하고 있다. 제 1 내지 제 4 코일 도체(21 내지 24)는, 적층 방향에 있어서, 제 1 코일 도체(21), 제 3 코일 도체(23) 제 2 코일 도체(22), 제 4 코일 도체(24)의 순으로 배치되어 있다. 제 1 내지 제 4 코일 도체(21 내지 24)는 적층 방향에서 보아, 같은 방향으로 감겨져 있는 동시에, 서로 겹치도록 위치하고 있다.
제 1 패드 도체(41)와 제 2 패드 도체(42)는 적층 방향에서 보아, 서로 겹치도록 위치하고 있다. 제 1 패드 도체(41)와 제 2 패드 도체(42)의 사이에는, 제 5 패드 도체(45)가 적층 방향에서 보아, 제 1 및 제 2 패드 도체(41, 42)와 서로 겹치도록 배치되어 있다. 제 5 패드 도체(45)는 제 3 코일 도체(23)와 동일한 층에 위치하고 있다. 제 1 패드 도체(41)와 제 5 패드 도체(45)는 제 1 패드 도체(41)와 제 5 패드 도체(45)의 사이에 비자성체층(4)가 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(4)은 제 1 패드 도체(41)와 제 5 패드 도체(45) 사이에 끼여 있다. 제 5 패드 도체(45)와 제 2 패드 도체(42)는 제 5 패드 도체(45) 제 2 패드 도체(42) 사이에 비자성체층(4)이 개재하고 있는 상태로, 적층 방향으로 서로 이웃하고 있다. 비자성체층(4)은 제 5 패드 도체(45)와 제 2 패드 도체(42)로 끼워져 있다.
제 1 패드 도체(41)와 제 5 패드 도체(45)와 제 2 패드 도체(42)는 각각 제 1 스루 홀 도체(51)를 통해 접속되어 있다. 제 1 스루 홀 도체(51)는 제 1 패드 도체(41)와 제 5 패드 도체(45) 사이에 위치하는 비자성체층(4)과, 제 5 패드 도체(45)와 제 2 패드 도체(42) 사이에 위치하는 비자성체층(4)을 관통하고 있다.
제 3 패드 도체(43)와 제 4 패드 도체(44)는 적층 방향에서 보아, 서로 겹치도록 위치하고 있다. 제 3 패드 도체(43)와 제 4 패드 도체(44)의 사이에는, 제 6 패드 도체(46)가 적층 방향에서 보아, 제 3 및 제 4 패드 도체(43, 44)와 서로 겹치도록 배치되어 있다. 제 6 패드 도체(46)는 제 2 코일 도체(22)와 같은 층에 위치하고 있다. 제 3 패드 도체(43)와 제 6 패드 도체(46)는 제 3 패드 도체(43)와 제 6 패드 도체(46)의 사이에 비자성체층(4)이 개재하고 있는 상태로, 적층 방향으로 서로 이웃하고 있다. 비자성체층(4)은 제 3 패드 도체(43)와 제 6 패드 도체(46) 사이에 끼여 있다. 제 6 패드 도체(46)와 제 4 패드 도체(44)는 제 6 패드 도체(46)와 제 4 패드 도체(44)의 사이에 비자성체층(4)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(4)은 제 6 패드 도체(46)와 제 4 패드 도체(44) 사이에 끼여 있다.
제 3 패드 도체(43)와 제 6 패드 도체(46)와 제 4 패드 도체(44)는 각각 제 2 스루 홀 도체(52)를 통해 접속되어 있다. 제 2 스루 홀 도체(52)는 제 3 패드 도체(43)와 제 6 패드 도체(46)의 사이에 위치하는 비자성체층(4)과, 제 6 패드 도체(46)와 제 4 패드 도체(44) 사이에 위치하는 비자성체층(4)을 관통하고 있다.
제 1 코일 도체(21)와 제 2 코일 도체(22)는 제 1 패드 도체(41), 제 5 패드 도체(45), 제 2 패드 도체(42), 및 제 1 스루 홀 도체(51)를 통해 전기적으로 접속되어 있다. 제 1 코일 도체(21)와 제 2 코일 도체(22)는 제 1 코일(C1)을 구성하고 있다. 제 3 코일 도체(23)와 제 4 코일 도체(24)는 제 3 패드 도체(43), 제 6 패드 도체(46), 제 4 패드 도체(44), 및 제 2 스루 홀 도체(52)를 통해 전기적으로 접속되어 있다. 제 3 코일 도체(23)와 제 4 코일 도체(24)는 제 2 코일(C2)을 구성하고 있다.
적층 공통 모드 필터(CF1)는 소체(1)(비자성체부(3)) 내에 제 1 코일(C1)과 제 2 코일(C2)을 구비한다. 제 1 코일(C1)과 제 2 코일(C2)은, 제 1 코일 도체(21)와 제 3 코일 도체(23)가 적층 방향에서 서로 이웃하고, 또한 제 3 코일 도체(23)와 제 2 코일 도체(22)가 적층 방향에서 서로 이웃하고, 또한 제 2 코일 도체(22)와 제 4 코일 도체(24)가 적층 방향에서 서로 이웃하도록, 비자성체부(3) 내에 배치되어 있다. 제 1 코일(C1)과 제 2 코일(C2)은 서로 자기 결합한다.
제 5 및 제 6 패드 도체(45, 46)와 제 1 및 제 2 스루 홀 도체(51, 52)는, 도전재(예를 들어, Ag 또는 Pd)를 포함하고 있다. 제 5 및 제 6 패드 도체(45, 46)와 제 1 및 제 2 스루 홀 도체(51, 52)는, 도전성 재료(예를 들어, Ag 분말 또는 Pd 분말)를 포함하는 도전성 페이스트의 소결체로서 구성된다. 제 1 및 제 2 스루 홀 도체(51, 52)는 대응하는 비자성체층(4)을 구성하게 되는 세라믹 그린 시트에 형성된 관통 구멍에 충전된 도전성 페이스트를 소결함으로써 형성된다.
제 1 단자 전극(11) 및 제 3 단자 전극(13)은 소체(1)의 제 1 측면(1c)측에 배치되어 있다. 제 1 단자 전극(11) 및 제 3 단자 전극(13)은 제 2 방향(D2)에서의 소체(1)의 한쪽의 단부에 배치되어 있다. 제 1 단자 전극(11) 및 제 3 단자 전극(13)은 제 1 측면(1c)의 일부를 제 1 방향(D1)을 따라 덮도록 제 1 측면(1c) 위에 배치되어 있는 동시에, 제 1 주면(1a)의 일부 위와 제 2 주면(1b)의 일부 위에 배치되어 있다. 제 1 단자 전극(11)은 제 3 측면(1e) 근처에 위치하고 있다. 제 3 단자 전극(13)은 제 4 측면(1f) 근처에 위치하고 있다.
제 2 단자 전극(12) 및 제 4 단자 전극(14)은 소체(1)의 제 2 측면(1d)측에 배치되어 있다. 제 2 단자 전극(12) 및 제 4 단자 전극(14)은 제 2 방향(D2)에서의 소체(1)의 다른 쪽의 단부에 배치되어 있다. 제 2 단자 전극(12) 및 제 4 단자 전극(14)은 제 2 측면(1d)의 일부를 제 1 방향(D1)을 따라 덮도록 제 2 측면(1d) 위에 배치되어 있는 동시에, 제 1 주면(1a)의 일부 위와 제 2 주면(1b)의 일부 위에 배치되어 있다. 제 2 단자 전극(12)은 제 3 측면(1e) 근처에 위치하고 있다. 제 4 단자 전극(14)은 제 4 측면(1f) 근처에 위치하고 있다.
제 1 단자 전극(11)은 도 4에 나타내는 바와 같이 복수의 전극부(11a, 11b, 11c)를 갖고 있다. 전극부(11a)는 제 1 주면(1a) 위에 배치되어 있다. 전극부(11b)는 제 2 주면(1b) 위에 배치되어 있다. 전극부(11c)는 제 1 측면(1c) 위에 배치되어 있다. 제 1 단자 전극(11)은 제 2 측면(1d), 제 3 측면(1e), 및 제 4 측면(1f)에는 배치되어 있지 않다. 제 1 단자 전극(11)은 3개의 면(1a, 1b, 1c)에만 배치되어 있다. 서로 이웃하는 전극부(11a, 11b, 11c)는 소체(1)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(11c)는 제 1 코일 도체(21)의 제 1 측면(1c)에 노출되어 있는 단을 모두 덮고 있다. 제 1 코일 도체(21)는 제 1 측면(1c)에 노출되어 있는 단에서 전극부(11c)와 접속되어 있다. 제 1 단자 전극(11)과 제 1 코일 도체(21)는 전기적으로 접속되어 있다. 제 1 코일 도체(21)의 일단(21a)은 제 1 단자 전극(11)과의 접속 도체로서 기능한다.
제 2 단자 전극(12)은 도 4에 나타나는 바와 같이 복수의 전극부(12a, 12b, 12c)를 갖고 있다. 전극부(12a)는 제 1 주면(1a) 위에 배치되어 있다. 전극부(12b)는 제 2 주면(1b) 위에 배치되어 있다. 전극부(12c)는 제 2 측면(1d) 위에 배치되어 있다. 제 2 단자 전극(12)은 제 1 측면(1c), 제 3 측면(1e), 및 제 4 측면(1f)에는 배치되어 있지 않다. 제 2 단자 전극(12)은 3개의 면(1a, 1b, 1d)에만 배치되어 있다. 서로 이웃하는 전극부(12a, 12b, 12c)는 소체(1)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(12c)는 제 2 코일 도체(22)의 제 2 측면(1d)에 노출되어 있는 단을 모두 덮고 있다. 제 2 코일 도체(22)는 제 2 측면(1d)에 노출되어 있는 단에서 전극부(12c)와 접속되어 있다. 제 2 단자 전극(12)과 제 2 코일 도체(22)는 전기적으로 접속되어 있다. 제 2 코일 도체(22)의 일단(22a)은 제 2 단자 전극(12)과의 접속 도체로서 기능한다.
제 3 단자 전극(13)은 도 5에 나타나는 바와 같이 복수의 전극부(13a, 13b, 13c)를 갖고 있다. 전극부(13a)는 제 1 주면(1a) 위에 배치되어 있다. 전극부(13b)는 제 2 주면(1b) 위에 배치되어 있다. 전극부(13c)는 제 1 측면(1c) 위에 배치되어 있다. 제 3 단자 전극(13)은 제 2 측면(1d), 제 3 측면(1e), 및 제 4 측면(1f)에 배치되어 있지 않다. 제 3 단자 전극(13)은 3개의 면(1a, 1b, 1c)에만 배치되어 있다. 서로 이웃하는 전극부(13a, 13b, 13c)는 소체(1)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(13c)는 제 3 코일 도체(23)의 제 1 측면(1c)에 노출되어 있는 단을 모두 덮고 있다. 제 3 코일 도체(23)는 제 1 측면(1c)에 노출되어 있는 단에서 전극부(13c)와 접속되어 있다. 제 3 단자 전극(13)과 제 3 코일 도체(23)는 전기적으로 접속되어 있다. 제 3 코일 도체(23)의 일단(23a)은 제 3 단자 전극(13)과의 접속 도체로서 기능한다.
제 4 단자 전극(14)은 도 5에 나타나는 바와 같이 복수의 전극부(14a, 14b, 14c)를 갖고 있다. 전극부(14a)는 제 1 주면(1a) 위에 배치되어 있다. 전극부(14b)는 제 2 주면(1b) 위에 배치되어 있다. 전극부(14c)는 제 2 측면(1d) 위에 배치되어 있다. 제 4 단자 전극(14)은 제 1 측면(1c), 제 3 측면(1e), 및 제 4 측면(1f)에는 배치되어 있지 않다. 제 4 단자 전극(14)은 3개의 면(1a, 1b, 1d)에만 배치되어 있다. 서로 이웃하는 전극부(14a, 14b, 14c)는 소체(1)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(14c)는 제 4 코일 도체(24)의 제 2 측면(1d)에 노출되어 있는 단을 모두 덮고 있다. 제 4 코일 도체(24)는 제 2 측면(1d)에 노출되어 있는 단에서 전극부(14c)와 접속되어 있다. 제 4 단자 전극(14)과 제 4 코일 도체(24)는 전기적으로 접속되어 있다. 제 4 코일 도체(24)의 일단(24a)은 제 4 단자 전극(14)과의 접속 도체로서 기능한다.
제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)은 제 1 전극층(E1), 제 2 전극층(E2), 제 3 전극층(E3), 및 제 4 전극층(E4)을 포함하고 있다. 본 실시형태에서는, 각 전극부(11c, 12c, 13c, 14c)는 제 1 전극층(E1), 제 2 전극층(E2), 제 3 전극층(E3), 및 제 4 전극층(E4)을 포함하고 있다. 각 전극부(11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b)는 제 2 전극층(E2), 제 3 전극층(E3), 및 제 4 전극층(E4)을 포함하고 있다. 각 전극부(11a, 11b, 12a, 12b, 13a, 13b, 14a, 14b)는 제 1 전극층(E1)을 포함하고 있지 않다. 제 4 전극층(E4)은 제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)의 최외층을 각각 구성하고 있다.
제 1 전극층(E1)은 소체(1)의 표면(본 실시형태에서는, 제 1 및 제 2 측면(1c, 1d))에 부여된 도전성 페이스트를 소부(燒付)함으로써 형성되어 있다. 제 1 전극층(E1)은 도전성 페이스트에 포함되는 금속 성분(금속 분말)이 소결함으로써 형성되어 있다. 제 1 전극층(E1)은 소결 금속층이다. 제 1 전극층(E1)은 소체(1) 위에 배치되어 있는 소결 금속층이다.
제 1 전극층(E1)은 각 전극부(11c, 12c, 13c, 14c)에 포함되어 있다. 각 전극부(11c, 13c)에 포함되어 있는 제 1 전극층(E1)은 제 1 측면(1c)에 배치되어 있는 동시에, 제 1 측면(1c)과 접하고 있다. 각 전극부(12c, 14c)에 포함되어 있는 제 1 전극층(E1)은 제 2 측면(1d)에 배치되어 있는 동시에, 제 2 측면(1d)과 접하고 있다. 본 실시형태에서는, 제 1 전극층(E1)은 제 1 및 제 2 주면(1a, 1b)에는 배치되어 있지 않다.
전극부(11c)에 포함되어 있는 제 1 전극층(E1)은 제 1 코일 도체(21)의 일단(21a)과 접속되어 있다. 전극부(12c)에 포함되어 있는 제 1 전극층(E1)은 제 2 코일 도체(22)의 일단(22a)과 접속되어 있다. 전극부(13c)에 포함되어 있는 제 1 전극층(E1)은 제 3 코일 도체(23)의 일단(23a)과 접속되어 있다. 전극부(14c)에 포함되어 있는 제 1 전극층(E1)은 제 4 코일 도체(24)의 일단(24a)과 접속되어 있다.
본 실시형태에서는, 제 1 전극층(E1)은 Ag로 이루어진 소결 금속층이다. 제 1 전극층(E1)은 Pd로 이루어진 소결 금속층이라도 좋다. 도전성 페이스트는 Ag 또는 Pd로 이루어진 분말, 유리 성분, 유기 바인더, 및 유기 용제를 포함하고 있다.
제 2 전극층(E2)은 도전성 수지층이다. 도전성 수지층은 예를 들어, 도전성 수지 페이스트가 경화함으로써 형성된다. 도전성 수지 페이스트는 예를 들어, 열경화성 수지, 도전성 재료, 및 유기 용매를 포함하고 있다. 도전성 재료는 예를 들어, 금속 분말이다. 금속 분말은 예를 들어, Ag 분말이다. 열경화성 수지는 예를 들어, 페놀 수지, 아크릴 수지, 실리콘 수지, 에폭시 수지, 또는 폴리이미드 수지이다.
제 3 전극층(E3)은 도금층으로서, 제 2 전극층(E2) 위에 도금법에 의해 형성되어 있다. 본 실시형태에서는, 제 3 전극층(E3)은 Ni 도금에 의해 형성된 Ni 도금층이다. 제 3 전극층(E3)은 Cu 도금층이라도 좋다.
제 4 전극층(E4)은 도금층으로서, 제 3 전극층(E3) 위에 도금법에 의해 형성되어 있다. 본 실시형태에서는, 제 4 전극층(E4)은 Sn 도금에 의해 형성된 Sn 도금층이다. 제 3 전극층(E3)과 제 4 전극층(E4)은 제 2 전극층(E2) 위에 배치되어 있는 도금층을 구성하고 있다. 본 실시형태에서는, 제 2 전극층(E2)에 형성되는 도금층은 2층 구조를 갖고 있다.
제 2 전극층(E2)은 각 전극부(11a 내지 11c, 12a 내지 12c, 13a 내지 13c, 14a 내지 14c)에 있어서 일체적으로 형성되어 있다. 제 3 전극층(E3)은 각 전극(11a 내지 11c, 12a 내지 12c, 13a 내지 13c, 14a 내지 14c)에 있어서 일체적으로 형성되어 있다. 제 4 전극층(E4)은 각 전극부(11a 내지 11c, 12a 내지 12c, 13a 내지 13c, 14a 내지 14c)에 있어서 일체적으로 형성되어 있다.
각 전극부(11a 내지 11c, 12a 내지 12c, 13a 내지 13c, 14a 내지 14c)에서는, 제 2 전극층(E2)의 전체가 제 3 전극층(E3) 및 제 4 전극층(E4)으로 구성되어 있는 도금층으로 덮여져 있다.
적층 공통 모드 필터(CF1)는 전자 기기(예를 들어, 회로 기판 또는 전자 부품)에 납땜 실장된다. 적층 공통 모드 필터(CF1)에서는, 제 1 주면(1a)이 전자 기기에 대향하는 실장면이 된다.
적층 공통 모드 필터(CF1)는 도 2, 도 4, 및 도 5에 나타내는 바와 같이, 하나의 수지막(I)을 구비하고 있다. 수지막(I)은 전기 절연성을 갖고 있다. 수지막(I)은 제 1 주면(1a) 위에 배치되어 있는 동시에, 제 1 주면(1a)과 접하고 있다. 본 실시형태에서는, 수지막(I)은 제 1 주면(1a)의 전체를 덮고 있다.
수지막(I)은 제 1 전극층(E1)에서의 제 1 주면(1a) 가까이의 가장자리(E1e)(단)를 덮고 있는 동시에, 제 1 전극층(E1)의 상기 가장자리와 접하고 있다. 즉, 수지막(I)에서의 제 2 방향(D2)에서의 단은 제 1 전극층(E1) 위에 위치하고 있다. 수지막(I)은 제 1 전극층(E1)과 겹쳐 있는 영역(I1)을 갖고 있다. 수지막(I)의 영역(I1)은 제 1 전극층(E1)과 접하고 있다.
전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은 수지막(I) 위에 배치되어 있는 동시에, 수지막(I)과 접하고 있다. 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은 제 2 전극층(E2)과 소체(1) 사이에 수지막(I)이 개재하도록, 소체(1)의 제 1 주면(1a) 위에 배치되어 있다. 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은 소체(1)(제 1 주면(1a))와 접하고 있지 않다. 전극부(11a, 12a, 13a, 14a)는 수지막(I) 위에 형성되어 있고, 수지막(I) 위에 위치하고 있다. 각 전극부(11b, 12b, 13b, 14b)가 포함하고 있는 제 2 전극층(E2)은 제 2 주면(1b)에 접하도록 제 2 주면(1b) 위에 배치되어 있다.
수지막(I)의 영역(I1)이 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2) 아래에 위치하는 동시에, 상기 제 2 전극층(E2)과 겹쳐 있다. 따라서, 수지막(I)의 영역(I1)은 제 1 전극층(E1)과 제 2 전극층(E2) 사이에 끼여 있다. 수지막(I)의 영역(I1)은 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다.
수지막(I)은 4개의 제 1 내지 제 4 단자 전극(11, 12, 13, 14)의 각 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 수지막(I)은 4개의 제 1 내지 제 4 단자 전극(11, 12, 13, 14)의 각 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 1 전극층(E1)과도 접하고 있다.
수지막(I)은 예를 들어, 절연성 수지로 이루어진다. 절연성 수지는 예를 들어, 에폭시 수지이다. 수지막(I)은 예를 들어, 부여된 절연성 수지 코팅제를 경화시킴으로써 형성된다. 절연성 수지 코팅제의 부여에는 예를 들어, 스크린 인쇄법 또는 스프레이 코팅법이 사용된다. 절연성 수지 코팅제는 예를 들어, 열경화형의 절연성 수지 코팅제, 자외선 경화형의 절연성 수지 코팅제, 또는 이것들의 절연성 수지 코팅제의 양자를 포함하는 코팅제이다.
도 6 및 도 7에 나타나는 바와 같이, 적층 공통 모드 필터(CF1)는 전자 기기(ED)에 납땜 실장된다. 전자 기기(ED)는 예를 들어, 회로 기판 또는 전자 부품이다. 제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)에는, 용융된 납땜이 고화함으로써, 납땜 필렛(SF)이 형성된다. 도 6 및 도 7은 본 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다.
적층 공통 모드 필터(CF1)가 전자 기기(ED)에 납땜 실장되어 있는 경우, 전자 기기(ED)로부터 적층 공통 모드 필터(CF1)에 작용하는 외력은, 남땜 필렛(SF) 및 단자 전극(11 내지 14)을 통해 소체(1)에 응력으로서 작용하는 경우가 있다. 외력은 전극부(11a, 12a, 13a, 14a)로부터 소체(1)에 작용하는 경향이 있다.
적층 공통 모드 필터(CF1)에서는, 전극부(11a, 12a, 13a, 14a)가 제 2 전극층(E2)을 포함하고 있다. 따라서, 적층 공통 모드 필터(CF1)에 외력이 작용하는 경우라도, 제 2 전극층(E2)에 의해 외력이 완화된다. 소체(1)에 응력이 생기기 어렵다. 이 결과, 크랙이 소체(1)에 발생하는 것이 억제된다.
적층 공통 모드 필터(CF1)에서는, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은 제 1 주면(1a)과 접하고 있는 수지막(I)과 접하고 있다. 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 제 1 주면(1a) 사이에는, 수지막(I)이 개재하고 있다. 수지막(I)은 제 2 전극층(E2)과는 달리, 도전성 재료(금속 분말)를 포함하고 있지 않고 소체(1)와의 접착 강도가 높다. 제 2 전극층(E2)은 수지막(I)과 동일하게, 수지를 포함하고 있으므로, 수지막(I)과의 접착 강도가 높다. 따라서, 적층 공통 모드 필터(CF1)에서는, 적층 공통 모드 필터(CF1)에 외력이 작용한 경우라도, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리는 생기기 어렵다.
전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)이, 전체적으로 수지막(I)과 접하고 있다. 따라서, 제 2 전극층(E2)과 수지막(I)과의 접착 강도는 더 한층 높다.
전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은, 부분적으로 수지막(I)과 접하고 있어도 좋다. 제 2 전극층(E2)에서의 제 2 방향(D2)에서의 가장자리(E2e)(단)는, 제 2 전극층(E2)이 박리하는 기점이 될 우려가 있다. 따라서, 제 2 전극층(E2)에서의 제 2 방향(D2)에서의 가장자리(E2e)가 수지막(I)과 접하고 있으면, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리를 억제하는 효과는 확보된다.
적층 공통 모드 필터(CF1)는 제 1 코일 도체(21), 제 2 코일 도체(22), 제 3 코일 도체(23), 및 제 4 코일 도체(24)를 구비하고 있다. 전극부(11c, 12c, 13c, 14c)는 제 1 전극층(E1)을 포함하고 있다. 전극부(11c, 12c, 13c, 14c)가 포함하고 있는 제 2 전극층(E2)은, 제 2 전극층(E2)과 소체(1)의 사이에 제 1 전극층(E1)이 개재하도록, 소체(1) 위에 배치되어 있다. 제 1 코일 도체(21), 제 2 코일 도체(22), 제 3 코일 도체(23), 및 제 4 코일 도체(24)는 제 1 전극층(E1)을 통해 제 2 전극층(E2)과 전기적으로 접속된다. 따라서, 적층 공통 모드 필터(CF1)에서는, 제 1 코일 도체(21), 제 2 코일 도체(22), 제 3 코일 도체(23), 및 제 4 코일 도체(24)와 제 2 전극층(E2)이 직접 접속되는 적층 공통 모드 필터에 비해, 각 코일 도체(21 내지 24)와 대응하는 단자 전극(11 내지 14)과의 접속 강도가 높다. 각 코일 도체(21 내지 24)와 대응하는 단자 전극(11 내지 14)이 확실히 전기적으로 접속된다.
수지막(I)은 제 1 전극층(E1)에서의 제 1 주면(1a) 근처의 가장자리(E1e)를 덮고, 제 1 전극층(E1)의 가장자리(E1e)와 접하고 있다. 따라서, 수지막(I)의 단(영역(I1))이 제 1 전극층(E1)과 제 2 전극층(E2) 사이에 끼인다. 이 결과, 수지막(I)의 박리가 생기기 어렵다.
적층 공통 모드 필터(CF1)에서는, 제 1 단자 전극(11) 및 제 3 단자 전극(13)이 소체(1)의 제 1 측면(1c)측에 배치되어 있다. 제 1 단자 전극(11) 및 제 3 단자 전극(13)은 제 1 측면(1c) 전체를 덮도록 형성되는 경우는 없다. 제 1 단자 전극(11) 및 제 3 단자 전극(13)의 각 표면적은 작아지지 않을 수 없다. 제 2 단자 전극(12) 및 제 4 단자 전극(14)이 소체(1)의 제 2 측면(1d)측에 배치되어 있다. 제 2 단자 전극(12) 및 제 4 단자 전극(14)의 각 표면적은 작아지지 않을 수 없다. 따라서, 제 2 전극층(E2)의 면적은 작고, 제 2 전극층(E2)의 접착 강도가 저하될 우려가 있다. 그러나, 적층 공통 모드 필터(CF1)에서는, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)은, 제 1 주면(1a)과 접하고 있는 수지막(I)과 접하고 있으므로, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리는 생기기 어렵다.
본 실시형태에서는, 수지막(I)은 4개의 제 1 내지 제 4 단자 전극(11, 12, 13, 14)의 각 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 따라서, 적층 공통 모드 필터(CF1)에서는, 수지막(I)의 형성이 용이하다.
다음으로, 도 8 내지 도 10을 참조하여, 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터(CF1)의 구성을 설명한다. 도 8 내지 도 10은, 본 변형예에 따른 적층 공통 모드 필터의 평면도이다. 각 변형예에서는, 수지막의 형상이 상술한 적층 공통 모드 필터(CF1)와 상이하다.
도 8에 나타난 적층 공통 모드 필터(CF1)는 2개의 수지막(Ia, Ib)을 구비하고 있다. 2개의 수지막(Ia, Ib)은 제 2 방향(D2)에서 이간하고 있다. 제 1 주면(1a)이 수지막(Ia)과 수지막(Ib)의 사이에서 노출하고 있다. 수지막(Ia)은 2개의 제 1 및 제 3 단자 전극(11, 13)의 각 전극부(11a, 13a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 2개의 제 1 및 제 3 단자 전극(11, 13)은 제 3 방향(D3)에서 서로 이웃하고 있다. 수지막(Ib)은 2개의 제 2 및 제 4 단자 전극(12, 14)의 각 전극부(12a, 14a)가 포함되어 있는 제 2 전극층(E2)과 접하고 있다. 2개의 제 2 및 제 4 단자 전극(12, 14)은 제 3 방향(D3)에서 서로 이웃하고 있다.
도 9에 나타낸 적층 공통 모드 필터(CF1)는 2개의 수지막(Ia, Ib)을 구비하고 있다. 2개의 수지막(Ia, Ib)은 제 3 방향(D3)에서 이간하고 있다. 제 1 주면(1a)이 수지막(Ia)과 수지막(Ib)의 사이에서 노출하고 있다. 수지막(Ia)은 2개의 제 1 및 제 2 단자 전극(11, 12)의 각 전극부(11a, 12a)가 포함하고 있는 제 2 전극층(E2)와 접하고 있다. 2개의 제 1 및 제 2 단자 전극(11, 12)은 제 2 방향(D2)에서 서로 이웃하고 있다. 수지막(Ib)은 2개의 제 3 및 제 4 단자 전극(13, 14)의 각 전극부(13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 2개의 제 3 및 제 4 단자 전극(13, 14)은 제 2 방향(D2)에서 서로 이웃하고 있다.
도 8 및 도 9에 나타난 각 변형예의 적층 공통 모드 필터(CF1)에서는, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리가 생기기 어렵다. 수지막(I)의 형성이 용이하다.
도 10에 나타난 적층 공통 모드 필터(CF1)는 4개의 수지막(Ic, Id, Ie, If)을 구비하고 있다. 4개의 수지막(Ic, Id, Ie, If)은 제 1 내지 제 4 단자 전극(11, 12, 13, 14)마다 형성되어 있다. 4개의 수지막(Ic, Id, Ie, If)은 서로 이간하고 있다. 수지막(Ic)은 제 1 단자 전극(11)의 전극부(11a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 수지막(Id)은 제 2 단자 전극(12)의 전극부(12a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 수지막(Ie)은 제 3 단자 전극(13)의 전극부(13a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 수지막(If)은 제 4 단자 전극(14)의 전극부(14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다.
도 10에 나타난 변형예의 적층 공통 모드 필터(CF1)에서는, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리가 생기기 어렵다. 본 변형예에서는, 수지막(Ic, Id, Ie, If)이 제 1 내지 제 4 단자 전극(11, 12, 13, 14)마다 형성되어 있다. 수지막(Ic, Id, Ie, If)은 대응하는 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)과 접하고 있다. 따라서, 수지막(Ic, Id, Ie, If)을 형성하기 위해 사용되는 수지의 양이 저감된다.
이어서, 도 11 내지 도 13을 참조하여 제 1 실시형태의 변형예에 따른 적층 공통 모드 필터(CF1)의 구성을 설명한다. 도 11은 본 변형예에 따른 적층 공통 모드 필터(CF1)의 평면도이다. 도 12는 제 1 단자 전극, 제 2 단자 전극, 및 수지층의 단면 구성을 나타내는 도면이다. 도 13은 제 3 단자 전극, 제 4 단자 전극, 및 수지층의 단면 구성을 나타내는 도면이다.
도 11 내지 도 13에 나타나는 바와 같이, 수지막(I)은 제 1 전극층(E1)과 접하고 있지 않아도 좋다. 본 변형예에서는, 수지막(I)의 전체가 제 1 주면(1a)과 접하고 있다. 수지막(I)은 제 1 전극층(E1)과 이간하고 있는 동시에, 제 1 전극층(E1)과 접하고 있지 않다. 본 변형예에서도, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)(가장자리 E2e)은, 제 1 주면(1a)과 접하고 있는 수지막(I)과 접하고 있다. 따라서, 적층 공통 모드 필터(CF1)에 외력이 작용한 경우라도, 전극부(11a, 12a, 13a, 14a)가 포함하고 있는 제 2 전극층(E2)의 박리는 생기기 어렵다.
상술한 제 1 실시형태 및 각 변형예는, 이하의 형태를 포함하고 있어도 좋다.
적층 공통 모드 필터(CF1)는 제 2 주면(1b) 위에 배치되어 있는 다른 수지막을 구비하고 있어도 좋다. 이 경우, 이 다른 수지막은 제 2 주면(1b)과 접하고 있다. 각 전극부(11b, 12b, 13b, 14b)가 포함하고 있는 제 2 전극층(E2)은, 상기 다른 수지막 위에 배치되어 있어도 좋다. 이 경우, 각 전극부(11b, 12b, 13b, 14b)가 포함하고 있는 제 2 전극층(E2)은, 상기 다른 수지막과 접하고 있다. 본 형태에서는, 전극부(11b, 12b, 13b, 14b)가 포함하고 있는 제 2 전극층(E2)의 박리가 생기기 어렵다.
상기 다른 수지막은, 제 1 전극층(E1)에서의 제 2 주면(1b) 근처의 가장자리(단)를 덮고 있어도 좋다. 이 경우, 상기 다른 수지막은 제 1 전극층(E1)에서의 제 2 주면(1b) 근처의 가장자리와 접하고 있다. 본 형태에서는, 상기 다른 수지막의 단이 제 1 전극층(E1)과 제 2 전극층(E2) 사이에 끼인다. 이 결과, 상기 다른 수지막의 박리가 생기기 어렵다. 상기 다른 수지막은 제 1 전극층(E1)과 접하고 있지 않아도 좋다.
제 1 단자 전극(11), 제 2 단자 전극(12), 제 3 단자 전극(13), 및 제 4 단자 전극(14)은 반드시, 전극부(11b, 12b, 13b, 14b)를 갖고 있지 않아도 좋다. 제 1 단자 전극(11) 및 제 3 단자 전극(13)은 2개의 면(1a, 1c)에만 배치되어 있어도 좋고, 제 2 단자 전극(12) 및 제 4 단자 전극(14)은 2개의 면(1a, 1d)에만 배치되어 있어도 좋다.
제 2 전극층(E2) 위에 배치되는 도금층은 반드시 제 3 전극층(E3) 및 제 4 전극층(E4)으로 이루어진 2층 구조를 갖고 있지 않아도 좋다. 제 2 전극층(E2) 위에 배치되는 도금층은 1층이라고 좋고, 또한 3층 이상이라도 좋다. 제 2 전극층(E2) 위에 배치되는 도금층은 Ni 도금층, Ni 도금층 위에 형성된 Cu 도금층, 및 Cu 도금층 위에 형성된 Sn 도금층으로 이루어진 3층 구조, 또는 Cu 도금층, Cu 도금층 위에 형성된 Ni 도금층, 및 Ni 도금층 위에 형성된 Sn 도금층으로 이루어진 3층 구조라도 좋다.
소체(1)의 제 2 방향(D2)에서의 단부에 각각 배치되어 있는 단자 전극의 수는 「2개」로 한정되지 않는다. 소체(1)의 제 2 방향(D2)에서의 단부에 각각 배치되어 있는 단자 전극의 수는 「3개」 이상이라도 좋다.
(제 2 실시형태)
도 14 내지 도 18을 참조하여, 제 2 실시형태에 따른 적층 공통 모드 필터(CF2)의 구성을 설명한다. 도 14는 제 2 실시형태에 따른 적층 공통 모드 필터를 나타내는 사시도이다. 도 15는 제 2 실시형태에 따른 적층 공통 모드 필터를 나타내는 평면도이다. 도 16은 소체의 구성을 나타내는 분해 사시도이다. 도 17은 제 2 실시형태에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다. 도 18은 제 2 실시형태에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다. 본 실시형태에서는, 전자 부품은 예를 들어, 적층 공통 모드 필터(CF2)이다.
적층 공통 모드 필터(CF2)는 도 14 내지 도 16에 나타나는 바와 같이, 소체(101)와 외부 전극과 비정질 유리층(I101)을 구비하고 있다. 외부 전극은 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)을 포함하고 있다. 적층 공통 모드 필터(CF2)는 적층 공통 모드 필터(CF1)와 동일하게, 소체(101), 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)을 구비하고 있다. 적층 공통 모드 필터(CF2)는 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)이 각각 신호 라인에 접속되도록 전자 기기에 납땜 실장된다.
소체(101)는 직육면체 형상을 나타내고 있다. 소체(101)는 서로 대향하고 있는 제 1 주면(101a) 및 제 2 주면(101b)과, 서로 대향하고 있는 제 1 측면(101c) 및 제 2 측면(101d)과, 서로 대향하고 있는 제 3 측면(101e) 및 제 4 측면(101f)을 갖고 있다. 제 1 주면(101a)과 제 2 주면(101b)이 대향하고 있는 방향이 제 1 방향(D101)이다. 제 1 측면(101c)과 제 2 측면(101d)이 대향하고 있는 방향이 제 2 방향(D102)이다. 제 3 측면(101e)과 제 4 측면(101f)이 대향하고 있는 방향이 제 3 방향(D103)이다. 본 실시형태에서는, 제 1 방향(D101)은 소체(101)의 높이 방향이다. 제 2 방향(D102)은 소체(101)의 길이 방향이다. 제 3 방향(D103)은 소체(101)의 폭 방향이다. 직육면체 형상은 각부 및 모서리부가 모따기되어 있는 직육면체의 형상과, 각부 및 모서리부가 둥글게 되어 있는 직육면체의 형상을 포함한다.
제 1 측면(101c) 및 제 2 측면(101d)은 제 1 주면(101a)과 제 2 주면(101b)을 연결하도록 제 1 방향(D101)으로 연장되어 있다. 제 1 측면(101c) 및 제 2 측면(101d)은 제 1 주면(101a)과 서로 이웃하고 있는 동시에, 제 2 주면(101b)과도 서로 이웃하고 있다. 제 1 측면(101c) 및 제 2 측면(101d)은 제 3 방향(D103)으로도 연장되어 있다. 제 3 방향(D103)은 제 1 주면(101a) 및 제 2 주면(101b)의 단변 방향이기도 하다.
제 3 측면(101e) 및 제 4 측면(101f)은 제 1 주면(101a)과 제 2 주면(101b)을 연결하도록 제 1 방향(D101)으로 연장되어 있다. 제 1 측면(101c) 및 제 2 측면(101d)은 제 1 주면(101a)과 서로 이웃하고 있는 동시에, 제 2 주면(101b)과도 서로 이웃하고 있다. 제 3 측면(101e) 및 제 4 측면(101f)은 제 2 방향(D102)으로도 연장되어 있다. 제 2 방향(D102)은 제 1 주면(101a) 및 제 2 주면(101b)의 장변 방향이기도 하다.
소체(101)는 비자성체부(103)와 한 쌍의 자성체부(105)를 갖고 있다. 한 쌍의 자성체부(105)는 제 1 방향(D101)에서 비자성체부(3)를 끼우도록 배치되어 있다. 소체(101)는 적층되어 있는 복수의 절연체층을 갖고 있다. 비자성체부(103)에서는, 복수의 비자성체층(104)이 적층되어 있다. 비자성체부(103)는 적층된 복수의 비자성체층(104)을 갖고 있다. 각 자성체부(105)에서는, 복수의 자성체층(106)이 적층되어 있다. 각 자성체부(105)는, 적층된 복수의 자성체층(106)을 포함하고 있다. 복수의 절연체층은 복수의 비자성체층(104)과 복수의 자성체층(106)을 포함하고 있다.
각 비자성체층(104)은 예를 들어, 비자성 재료를 포함하는 세라믹 그린 시트의 소결체로 구성된다. 비자성 재료는 예를 들어, Cu-Zn계 페라이트 재료, 유전체 재료, 또는 유리 세라믹 재료이다. 각 자성체층(106)은 예를 들어, 자성 재료를 포함하는 세라믹 그린 시트의 소결체로 구성된다. 자성 재료는 예를 들어, Ni-Cu-Zn계 페라이트 재료, Ni-Cu-Zn-Mg계 페라이트 재료, 또는 Ni-Cu계 페라이트 재료이다. 본 실시형태에서는, 각 자성체부(105)는 페라이트 재료로 이루어진다.
실제의 소체(101)에서는, 각 비자성체층(104) 및 각 자성체층(106)은 층간의 경계가 눈에 보이지 않을 정도로 일체화되어 있다. 제 1 방향(D101)(제 1 주면(101a)과 제 2 주면(101b)이 대향하고 있는 방향)은 복수의 절연체층(비자성체층(104) 및 복수의 자성체층(106))이 적층되어 있는 방향과 일치한다. 이하, 복수의 절연체층이 적층되어 있는 방향을, 단순히 「적층 방향」이라고 칭한다.
적층 공통 모드 필터(CF2)는 전자 기기(예를 들어, 회로 기판 또는 전자 부품)에 납땜 실장된다. 적층 공통 모드 필터(CF2)에서는, 제 1 주면(101a) 또는 제 2 주면(101b)이 전자 기기에 대향하는 실장면이 된다.
적층 공통 모드 필터(CF2)는 비정질 유리층(I101)을 구비하고 있다. 비정질 유리층(I101)은 소체(101)의 표면에 형성되어 있다. 비정질 유리층(I101)은 소체(101)(비자성체부(103) 및 자성체부(105))를 덮고 있다. 비정질 유리층(I101)은 소체(110)의 표면(제 1 및 제 2 주면(101a, 101b) 및 제 1 내지 제 4 측면(101c, 101d, 101e, 101f))에 접하고 있다. 비정질 유리층(I101)은 제 1 및 제 2 주면(101a, 101b)과, 제 1 및 제 2 측면(101c, 101d)과, 제 3 및 제 4 측면(101e, 101f)을 덮고 있다. 비정질 유리층(I101)은 소체(110)의 표면 전체를 덮고 있다. 자성체부(105)의 표면은 제 1 및 제 2 주면(101a, 101b)을 포함하고 있다. 따라서, 비정질 유리층(I101)은 자성체부(105)의 표면에 형성되어 있다.
도 19a 및 도 19b에 나타나 있는 바와 같이, 비정질 유리층(I101)의 표면 거칠기는 자성체부(105)의 표면 거칠기보다도 작다. 비정질 유리층(I101)은 비정질 유리 재료로 이루어진다. 비정질 유리 재료는 예를 들어, 실리카계 유리(SiO2-B2O3-ZrO2-R2O계 유리)이다. 도 19a에는, 자성체부(105)의 표면의 일례가 나타나 있다. 도 19b에는, 비정질 유리층(I101)의 표면의 일례가 나타나 있다. 도 19a와 도 19b에서는, 각 표면이 같은 배율로 확대되어 있다.
적층 공통 모드 필터(CF2)는 도 16에 나타난 바와 같이, 제 1 코일 도체(121), 제 2 코일 도체(122), 제 3 코일 도체(123), 및 제 4 코일 도체(124)를, 비자성체부(103)에 구비하고 있다. 제 1 코일 도체(121), 제 2 코일 도체(122), 제 3 코일 도체(123), 및 제 4 코일 도체(124)는 소체(101) 내에 배치되어 있는 내부 도체이다. 제 1 내지 제 4 코일 도체(121 내지 124)는 도전재(예를 들어, Ag 또는 Pd)를 포함하고 있다. 제 1 내지 제 4 코일 도체(121 내지 124)는 도전성 재료(예를 들어, Ag 분말 또는 Pd 분말)를 포함하는 도전성 페이스트의 소결체로서 구성된다.
제 1 코일 도체(121)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(104) 사이에 배치되어 있다. 제 1 코일 도체(121)의 일단(외측단)(121a)은 제 1 측면(101c)에 노출되어 있다. 제 1 코일 도체(121)의 타단(내측단)(121b)은 제 1 패드 도체(141)와 접속되어 있다. 제 1 패드 도체(141)는 제 1 코일 도체(121)와 같은 층에 위치하고 있다. 본 실시형태에서는, 제 1 코일 도체(121)와 제 1 패드 도체(141)는 일체적으로 형성되어 있다.
제 2 코일 도체(122)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(104) 사이에 배치되어 있다. 제 2 코일 도체(122)의 일단(외측단)(122a)은 제 2 측면(101d)에 노출되어 있다. 제 2 코일 도체(122)의 타단(내측단)(122b)은 제 2 패드 도체(142)와 접속되어 있다. 제 2 패드 도체(142)는 제 2 코일 도체(122)와 같은 층에 위치하고 있다. 본 실시형태에서는, 제 2 코일 도체(122)와 제 2 패드 도체(142)는 일체적으로 형성되어 있다.
제 3 코일 도체(123)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(104) 사이에 배치되어 있다. 제 3 코일 도체(123)의 일단(외측단)(123a)은 제 1 측면(101c)에 노출되어 있다. 제 3 코일 도체(123)의 타단(내측단)(123b)은 제 3 패드 도체(143)와 접속되어 있다. 제 3 패드 도체(143)는 제 3 코일 도체(123)와 같은 층에 위치하고 있다. 본 실시형태에서는, 제 3 코일 도체(123)와 제 3 패드 도체(143)는 일체적으로 형성되어 있다.
제 4 코일 도체(124)는 나선형이며, 적층 방향으로 서로 이웃하는 한 쌍의 비자성체층(104)의 사이에 배치되어 있다. 제 4 코일 도체(124)의 일단(외측단)(124a)은 제 2 측면(101d)에 노출되어 있다. 제 4 코일 도체(124)의 타단(내측단)(124b)은 제 4 패드 도체(144)와 접속되어 있다. 제 4 패드 도체(144)는 제 4 코일 도체(124)와 같은 층에 위치하고 있다. 본 실시형태에서는, 제 4 코일 도체(124)와 제 4 패드 도체(144)는 일체적으로 형성되어 있다.
제 1 코일 도체(121)와 제 3 코일 도체(123)는 제 1 코일 도체(121)와 제 3 코일 도체(123)의 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 1 코일 도체(121)와 제 3 코일 도체(123) 사이에 끼여 있다. 제 2 코일 도체(122)와 제 4 코일 도체(124)는 제 2 코일 도체(122)와 제 4 코일 도체(124) 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 2 코일 도체(122)와 제 4 코일 도체(124) 사이에 끼여 있다. 적층 방향에서 제 3 코일 도체(123)가 제 1 코일 도체(121)와 제 2 코일 도체(122)의 사이에 위치하고 있다. 제 1 내지 제 4 코일 도체(121 내지 124)는 적층 방향에 있어서, 제 1 코일 도체(121), 제 3 코일 도체(123), 제 2 코일 도체(122), 제 4 코일 도체(124)의 순으로 배치되어 있다. 제 1 내지 제 4 코일 도체(121 내지 124)는 적층 방향에서 보아, 동일한 방향으로 감겨져 있는 동시에, 서로 겹쳐지도록 위치하고 있다.
제 1 패드 도체(141)와 제 2 패드 도체(142)는 적층 방향에서 보아, 서로 겹치도록 위치하고 있다. 제 1 패드 도체(141)와 제 2 패드 도체(142)의 사이에는, 제 5 패드 도체(145)가 적층 방향에서 보아 제 1 및 제 2 패드 도체(141, 142)와 서로 겹치도록 배치되어 있다. 제 5 패드 도체(145)는 제 3 코일 도체(123)와 같은 층에 위치하고 있다. 제 1 패드 도체(141)와 제 5 패드 도체(145)는 제 1 패드 도체(141)와 제 5 패드 도체(145)의 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 1 패드 도체(141)와 제 5 패드 도체(145) 사이에 끼여 있다. 제 5 패드 도체(145)와 제 2 패드 도체(142)는 제 5 패드 도체(145)와 제 2 패드 도체(142) 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 5 패드 도체(145)와 제 2 패드 도체(142) 사이에 끼여 있다.
제 1 패드 도체(141)와 제 5 패드 도체(145)와 제 2 패드 도체(142)는 각각 제 1 스루 홀 도체(151)를 통해 접속되어 있다. 제 1 스루 홀 도체(151)는 제 1 패드 도체(141)와 제 5 패드 도체(145)의 사이에 위치하는 비자성체층(104)과, 제 5 패드 도체(145)와 제 2 패드 도체(142)의 사이에 위치하는 비자성체층(104)을 관통하고 있다.
제 3 패드 도체(143)와 제 4 패드 도체(144)는 적층 방향에서 보아, 서로 겹치도록 위치하고 있다. 제 3 패드 도체(143)와 제 4 패드 도체(144)의 사이에는, 제 6 패드 도체(146)가 적층 방향에서 보아 제 3 및 제 4 패드 도체(143, 144)와 서로 겹쳐지도록 배치되어 있다. 제 6 패드 도체(146)는 제 2 코일 도체(122)와 같은 층에 위치하고 있다. 제 3 패드 도체(143)와 제 6 패드 도체(146)는 제 3 패드 도체(143)와 제 6 패드 도체(146) 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 3 패드 도체(143)와 제 6 패드 도체(146)에서 끼워져 있다. 제 6 패드 도체(146)와 제 4 패드 도체(144)는 제 6 패드 도체(146)와 제 4 패드 도체(144) 사이에 비자성체층(104)이 개재하고 있는 상태로, 적층 방향에서 서로 이웃하고 있다. 비자성체층(104)은 제 6 패드 도체(146)와 제 4 패드 도체(144) 사이에 끼여 있다.
제 3 패드 도체(143)와 제 6 패드 도체(146)와 제 4 패드 도체(144)는 각각 제 2 스루 홀 도체(152)를 통해 접속되어 있다. 제 2 스루 홀 도체(152)는 제 3 패드 도체(143)와 제 6 패드 도체(146) 사이에 위치하는 비자성체층(104)과, 제 6 패드 도체(146)와 제 4 패드 도체(144) 사이에 위치하는 비자성체층(104)을 관통하고 있다.
제 1 코일 도체(121)와 제 2 코일 도체(122)는 제 1 패드 도체(141), 제 5 패드 도체(145), 제 2 패드 도체(142), 및 제 1 스루 홀 도체(151)를 통해 전기적으로 접속되어 있다. 제 1 코일 도체(121)와 제 2 코일 도체(122)는 제 1 코일(C101)을 구성하고 있다. 제 3 코일 도체(123)와 제 4 코일 도체(124)는 제 3 패드 도체(143), 제 6 패드 도체(146), 제 4 패드 도체(144), 및 제 2 스루 홀 도체(152)를 통해 전기적으로 접속되어 있다. 제 3 코일 도체(123)와 제 4 코일 도체(124)는 제 2 코일(C102)을 구성하고 있다.
적층 공통 모드 필터(CF2)는 소체(101)(비자성체부(103)) 내에 제 1 코일(C101)과 제 2 코일(C102)을 구비한다. 제 1 코일(C101)과 제 2 코일(C102)은 제 1 코일 도체(121)와 제 3 코일 도체(123)가 적층 방향에서 서로 이웃하고, 또한 제 3 코일 도체(123)와 제 2 코일 도체(122)가 적층 방향에서 서로 이웃하고, 또한 제 2 코일 도체(122)와 제 4 코일 도체(124)가 적층 방향에서 서로 이웃하도록, 비자성체부(103) 내에 배치되어 있다. 제 1 코일(C101)과 제 2 코일(C102)은 서로 자기 결합한다.
제 5 및 제 6 패드 도체(145, 146)와 제 1 및 제 2 스루 홀 도체(151, 152)는 도전재(예를 들어, Ag 또는 Pd)를 포함하고 있다. 제 5 및 제 6 패드 도체(145, 146)와 제 1 및 제 2 스루 홀 도체(151, 152)는 도전성 재료(예를 들어, Ag 분말 또는 Pd 분말)를 포함하는 도전성 페이스트의 소결체로서 구성된다. 제 1 및 제 2 스루 홀 도체(151, 152)는 대응하는 비자성체층(104)을 구성하게 되는 세라믹 그린 시트에 형성된 관통 구멍에 충전된 도전성 페이스트가 소결됨으로써 형성된다.
제 1 단자 전극(111) 및 제 3 단자 전극(113)은 소체(101)의 제 1 측면(101c)측에 배치되어 있다. 제 1 단자 전극(111) 및 제 3 단자 전극(113)은 제 2 방향(D102)에서의 소체(101)의 한쪽 단부에 배치되어 있다. 제 1 단자 전극(111) 및 제 3 단자 전극(113)은 제 1 측면(101c)의 일부를 제 1 방향(D101)을 따라 덮도록 제 1 측면(101c) 위에 배치되어 있는 동시에, 제 1 주면(101a)의 일부 위와 제 2 주면(101b)의 일부 위에 배치되어 있다. 제 1 단자 전극(111)은 제 3 측면(101e) 근처에 위치하고 있다. 제 3 단자 전극(113)은 제 4 측면(101f) 근처에 위치하고 있다.
제 2 단자 전극(112) 및 제 4 단자 전극(114)은 소체(101)의 제 2 측면(101d)측에 배치되어 있다. 제 2 단자 전극(112) 및 제 4 단자 전극(114)은 제 2 방향(D102)에서의 소체(101)의 다른 쪽 단부에 배치되어 있다. 제 2 단자 전극(112) 및 제 4 단자 전극(114)은 제 2 측면(101d)의 일부를 제 1 방향(D101)을 따라 덮도록 제 2 측면(101d) 위에 배치되어 있는 동시에, 제 1 주면(101a)의 일부 위와 제 2 주면(101b)의 일부 위에 배치되어 있다. 제 2 단자 전극(112)은 제 3 측면(101e) 근처에 위치하고 있다. 제 4 단자 전극(114)은 제 4 측면(101f) 근처에 위치하고 있다.
제 1 단자 전극(111)은 도 17에 나타난 바와 같이, 복수의 전극부(111a, 111b, 111c)를 갖고 있다. 전극부(111a)는 제 1 주면(101a) 위에 배치되어 있다.전극부(111b)는 제 2 주면(101b) 위에 배치되어 있다. 전극부(111c)는 제 1 측면(101c) 위에 배치되어 있다. 제 1 단자 전극(111)은 제 2 측면(101d), 제 3 측면(101e), 및 제 4 측면(101f)에는 배치되어 있지 않다. 제 1 단자 전극(111)은 3개의 면(101a, 101b, 101c)에만 배치되어 있다. 서로 이웃하는 전극부(111a, 111b, 111c)는 소체(101)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(111c)는 제 1 코일 도체(121)의 제 1 측면(101c)에 노출되어 있는 단을 모두 덮고 있다. 제 1 코일 도체(121)는 제 1 측면(101c)에 노출되어 있는 단에서 전극부(111c)와 접속되어 있다. 제 1 단자 전극(111)과 제 1 코일 도체(121)는 전기적으로 접속되어 있다. 제 1 코일 도체(121)의 일단(121a)은 제 1 단자 전극(111)과의 접속 도체로서 기능한다.
제 2 단자 전극(112)은 도 17에 나타난 바와 같이, 복수의 전극부(112a, 112b, 112c)를 갖고 있다. 전극부(112a)는 제 1 주면(101a) 위에 배치되어 있다. 전극부(112b)는 제 2 주면(101b) 위에 배치되어 있다. 전극부(112c)는 제 2 측면(101d) 위에 배치되어 있다. 제 2 단자 전극(112)은 제 1 측면(101c), 제 3 측면(101e), 및 제 4 측면(101f)에는 배치되어 있지 않다. 제 2 단자 전극(112)은 3개의 면(101a, 101b, 101d)에만 배치되어 있다. 서로 이웃하는 전극부(112a, 112b, 112c)는 소체(101)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(112c)는 제 2 코일 도체(122)의 제 2 측면(101d)에 노출되어 있는 단을 모두 덮고 있다. 제 2 코일 도체(122)는 제 2 측면(101d)에 노출되어 있는 단에서 전극부(112c)와 접속되어 있다. 제 2 단자 전극(112)과 제 2 코일 도체(122)는 전기적으로 접속되어 있다. 제 2 코일 도체(122)의 일단(122a)은 제 2 단자 전극(112)과의 접속 도체로서 기능한다.
제 3 단자 전극(113)은 도 18에 나타난 바와 같이, 복수의 전극부(113a, 113b, 113c)를 갖고 있다. 전극부(113a)는 제 1 주면(101a) 위에 배치되어 있다. 전극부(113b)는 제 2 주면(101b) 위에 배치되어 있다. 전극부(113c)는 제 1 측면(101c) 위에 배치되어 있다. 제 3 단자 전극(113)은 제 2 측면(101d), 제 3 측면(101e), 및 제 4 측면(101f)에는 배치되어 있지 않다. 제 3 단자 전극(113)은 3개의 면(101a, 101b, 101c)에만 배치되어 있다. 서로 이웃하는 전극부(113a, 113b, 113c)는 소체(101)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(113c)는 제 3 코일 도체(123)의 제 1 측면(101c)에 노출되어 있는 단을 모두 덮고 있다. 제 3 코일 도체(123)는 제 1 측면(101c)에 노출되어 있는 단에서 전극부(113c)와 접속되어 있다. 제 3 단자 전극(113)과 제 3 코일 도체(123)는 전기적으로 접속되어 있다. 제 3 코일 도체(123)의 일단(123a)은 제 3 단자 전극(113)과의 접속 도체로서 기능한다.
제 4 단자 전극(114)은 도 18에 나타난 바와 같이, 복수의 전극부(114a, 114b, 114c)를 갖고 있다. 전극부(114a)는 제 1 주면(101a) 위에 배치되어 있다. 전극부(114b)는 제 2 주면(101b) 위에 배치되어 있다. 전극부(114c)는 제 2 측면(101d) 위에 배치되어 있다. 제 4 단자 전극(114)은 제 1 측면(101c), 제 3 측면(101e), 및 제 4 측면(101f)에는 배치되어 있지 않다. 제 4 단자 전극(114)은 3개의 면(101a, 101b, 101d)에만 배치되어 있다. 서로 이웃하는 전극부(114a, 114b, 114c)는 소체(101)의 모서리부에서 접속되어 있고, 전기적으로 접속되어 있다.
전극부(114c)는 제 4 코일 도체(124)의 제 2 측면(101d)에 노출되어 있는 단을 모두 덮고 있다. 제 4 코일 도체(124)는 제 2 측면(101d)에 노출되어 있는 단에서 전극부(114c)와 접속되어 있다. 제 4 단자 전극(114)과 제 4 코일 도체(124)는 전기적으로 접속되어 있다. 제 4 코일 도체(124)의 일단(124a)은 제 4 단자 전극(114)과의 접속 도체로서 기능한다.
제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)은 제 1 전극층(E101), 제 2 전극층(E102), 제 3 전극층(E103), 및 제 4 전극층(E104)을 포함하고 있다. 본 실시형태에서는, 각 전극부(111c, 112c, 113c, 114c)는 제 1 전극층(E101), 제 2 전극층(E102), 제 3 전극층(E103), 및 제 4 전극층(E104)을 포함하고 있다. 각 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)는 제 2 전극층(E102), 제 3 전극층(E103), 및 제 4 전극층(E104)을 포함하고 있다. 각 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)는 제 1 전극층(E101)을 포함하고 있지 않다. 제 4 전극층(E104)은 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)의 최외층을 각각 구성하고 있다.
제 1 전극층(E101)은 도전성 페이스트를 소부함으로써 형성되어 있다. 제 1 전극층(E101)은 도전성 페이스트에 포함되는 금속 성분(금속 분말)이 소결됨으로써 형성되어 있다. 제 1 전극층(E101)은 소결 금속층이다. 본 실시형태에서는, 제 1 전극층(E101)은 비정질 유리층(I101) 위에 배치되어 있다. 제 1 전극층(E101)은 제 1 전극층(E101)과 소체(101)의 사이에 비정질 유리층(I101)이 개재하도록, 소체(101) 위에 배치되어 있다.
제 1 전극층(E101)은 각 전극부(111c, 112c, 113c, 114c)에 포함되어 있다. 각 전극부(111c, 113c)에 포함되어 있는 제 1 전극층(E101)은 제 1 측면(101c)에 배치되어 있는 동시에, 제 1 측면(101c)과 접하고 있다. 각 전극부(112c, 114c)에 포함되어 있는 제 1 전극층(E101)은 제 2 측면(101d)에 배치되어 있는 동시에, 제 2 측면(101d)과 접하고 있다. 본 실시형태에서는, 제 1 전극층(E101)은 제 1 및 제 2 주면(101a, 101b)에는 배치되어 있지 않다.
전극부(111c)에 포함되어 있는 제 1 전극층(E101)은 제 1 코일 도체(121)의 일단(121a)과 접속되어 있다. 전극부(112c)에 포함되어 있는 제 1 전극층(E101)은 제 2 코일 도체(122)의 일단(122a)과 접속되어 있다. 전극부(113c)에 포함되어 있는 제 1 전극층(E101)은 제 3 코일 도체(123)의 일단(123a)과 접속되어 있다. 전극부(114c)에 포함되어 있는 제 1 전극층(E101)은 제 4 코일 도체(124)의 일단(124a)과 접속되어 있다.
본 실시형태에서는, 제 1 전극층(E101)은 Ag로 이루어진 소결 금속층이다. 제 1 전극층(E101)은 Pd로 이루어진 소결 금속층이라도 좋다. 도전성 페이스트는 Ag 또는 Pd로 이루어진 분말, 유리 성분, 유기 바인더, 및 유기 용제를 포함하고 있다.
제 2 전극층(E102)은 도전성 수지층이다. 도전성 수지층은 예를 들어, 도전성 수지 페이스트가 경화됨으로써 형성된다. 도전성 수지 페이스트는 예를 들어, 열경화성 수지, 도전성 재료, 및 유기 용매를 포함하고 있다. 도전성 재료는 예를 들어, 금속 분말이다. 금속 분말은 예를 들어, Ag 분말이다. 열경화성 수지는 예를 들어, 페놀 수지, 아크릴 수지, 실리콘 수지, 에폭시 수지, 또는 폴리이미드 수지이다.
제 3 전극층(E103)은 도금층으로서, 제 2 전극층(E102) 위에 도금법에 의해 형성되어 있다. 본 실시형태에서는, 제 3 전극층(E103)은 Ni 도금에 의해 형성된 Ni 도금층이다. 제 3 전극층(E103)은 Cu 도금층이라도 좋다.
제 4 전극층(E104)은 도금층으로서, 제 3 전극층(E103) 위에 도금법에 의해 형성되어 있다. 본 실시형태에서는, 제 4 전극층(E104)은 Sn 도금에 의해 형성된 Sn 도금층이다. 제 3 전극층(E103)과 제 4 전극층(E104)은 제 2 전극층(E102) 위에 배치되어 있는 도금층을 구성하고 있다. 본 실시형태에서는, 제 2 전극층(E102)에 형성되는 도금층은 2층 구조를 갖고 있다.
제 2 전극층(E102)은 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에 있어서, 일체적으로 형성되어 있다. 제 3 전극층(E103)은 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에 있어서, 일체적으로 형성되어 있다. 제 4 전극층(E104)은 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에 있어서, 일체적으로 형성되어 있다.
전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)는 대응하는 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)를 포함하고 있다. 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)는 대응하는 제 3 전극층(E103)의 가장자리를 포함하고 있다. 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)는 대응하는 제 4 전극층(E104)의 가장자리를 포함하고 있다.
제 2 전극층(E102)은 각 전극부(111c, 112c, 113c, 114c)에 있어서, 제 1 전극층(E101) 위에 배치되어 있는 동시에, 제 1 전극층(E101)과 접하고 있다. 제 2 전극층(E102)은 소체(101)와 직접 접하고 있지 않다. 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에서는, 제 2 전극층(E102)의 전체가 제 3 전극층(E103) 및 제 4 전극층(E104)으로 구성되어 있는 도금층으로 덮여져 있다.
적층 공통 모드 필터(CF2)는 상술한 바와 같이, 제 1 내지 제 4 코일 도체(121, 122, 123, 124)를 구비하고 있다. 제 1 내지 제 4 코일 도체(121, 122, 123, 124)는 소체(101) 내에 배치되어 있다. 제 1 코일 도체(121)의 일단(121a) 및 제 3 코일 도체(123)의 일단(123a)은 제 1 측면(101c)에 노출되어 있다. 제 2 코일 도체(122)의 일단(122a) 및 제 4 코일 도체(124)의 일단(124a)은 제 2 측면(101d)에 노출되어 있다. 각 전극부(111c, 112c, 113c, 114c)는 제 1 전극층(E101)을 포함하고 있다.
비정질 유리층(I101)은 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)의 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)와 자성체부(105) 사이에 위치하고 있다. 본 실시형태에서는, 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)는 비정질 유리층(I101)과 접하고 있다. 비정질 유리층(I101)은 각 제 1 및 제 2 주면(101a, 101b)과 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)의 사이에 배치되어 있다. 비정질 유리층(I101)은 각 제 1 및 제 2 주면(101a, 101b)과 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104) 사이에 끼여 있다.
제 1 코일 도체(121)의 일단(121a)은 비정질 유리층(I101)을 관통하고 있는 동시에, 전극부(111c)에 접속되어 있다. 제 2 코일 도체(122)의 일단(122a)은 비정질 유리층(I101)을 관통하고 있는 동시에, 전극부(112c)에 접속되어 있다. 제 3 코일 도체(123)의 일단(123a)은 비정질 유리층(I101)을 관통하고 있는 동시에, 전극부(113c)에 접속되어 있다. 제 4 코일 도체(124)의 일단(124a)은 비정질 유리층(I101)을 관통하고 있는 동시에, 전극부(114c)에 접속되어 있다.
전극부(111c, 112c, 113c, 114c)가 포함하고 있는 제 2 전극층(E102)은, 제 2 전극층(E102)과 소체(101)의 사이에 제 1 전극층(E101) 및 비정질 유리층(I101)이 개재하도록 소체(101) 위에 배치되어 있다. 제 2 전극층(E102)은 제 1 전극층(E101)과 접하고 있다. 제 1 코일 도체(121), 제 2 코일 도체(122), 제 3 코일 도체(123), 및 제 4 코일 도체(124)는 제 1 전극층(E101)을 통해 제 2 전극층(E102)과 전기적으로 접속된다. 따라서, 적층 공통 모드 필터(CF2)에서는, 제 1 코일 도체(121), 제 2 코일 도체(122), 제 3 코일 도체(123), 및 제 4 코일 도체(124)와 제 2 전극층(E102)이 직접 접속되는 적층 공통 모드 필터 비해, 각 코일 도체(121 내지 124)와 대응하는 단자 전극(111 내지 114)과의 접속 강도가 높다. 각 코일 도체(121 내지 124)와 대응하는 단자 전극(111 내지 114)이 확실히 전기적으로 접속된다.
도 20 및 도 21에 나타내는 바와 같이, 적층 공통 모드 필터(CF2)는 전자 기기(ED)에 납땜 실장된다. 전자 기기(ED)는 예를 들어, 회로 기판 또는 전자 부품이다. 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)에는, 용융된 납땜이 고화함으로써, 납땜 필렛 SF가 형성된다. 도 20 및 도 21은 본 실시형태에 따른 적층 공통 모드 필터의 실장 구조를 나타내는 도면이다. 도 20 및 도 21에 나타난 실장 구조에서는, 제 1 주면(101a)이 실장면이다.
적층 공통 모드 필터(CF2)에서는, 비정질 유리층(I101)은 자성체부(105)의 표면(제 1 및 제 2 주면(101a, 101b))에 형성되어 있다. 비정질 유리층(I101)은 제 1 내지 제 4 단자 전극(111, 112, 113, 114)에 있어서, 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)와 자성체부(105)의 표면 사이에 배치되어 있다. 적층 공통 모드 필터(CF2)에서는, 비정질 유리층(I101)의 표면은 자성체부(105)의 표면에 비해 매끄러움에도 불구하고, 자성체부(105)에 제 2 전극층(E102)이 직접적으로 배치되어 있는 적층 공통 모드 필터에 비해, 소체(101)(비정질 유리층(I101))로부터의 제 2 전극층(E102)의 박리가 억제된다.
적층 공통 모드 필터(CF2)에서는, 외부 전극은 복수의 단자 전극(111, 112, 113, 114)을 포함하고 있다. 각 단자 전극(111, 112, 113, 114)은 제 2 전극층(E102)을 포함하고 있다. 복수의 단자 전극이 소체(101) 위에 배치되어 있는 경우, 단자 전극의 수가 하나인 경우에 비해, 각 단자 전극의 제 2 전극층(E102)과 소체(101)의 접촉 면적이 작다. 제 2 전극층(E102)과 소체(101)의 접촉 면적이 작은 경우, 제 2 전극층(E102)이 소체(101)로부터 박리될 우려가 있다. 그러나, 비정질 유리층(I101)이 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)와 자성체부(105)의 표면 사이에 배치되어 있으므로, 제 2 전극층(E102)이 소체(101)(비정질 유리층(I101))로부터 박리되기 어렵다.
도 20 및 도 21에 나타난 바와 같이, 적층 공통 모드 필터(CF2)가 제 1 주면(101a)이 전자 기기(ED)와 대향하고 있는 상태로, 전자 기기(ED)에 납땜 실장되는 경우, 전자 기기(ED)로부터 적층 공통 모드 필터(CF2)에 작용하는 외력이 전극부(111a, 112a, 113a, 114a)에 응력으로서 작용하는 경향이 있다. 외력이 전극부(111a, 112a, 113a, 114a)에 작용한 경우, 전극부(111a, 112a, 113a, 114a)에 포함되어 있는 제 2 전극층(E102)이 소체(101)(비정질 유리층(I101))로부터 박리될 우려가 있다. 그러나, 적층 공통 모드 필터(CF2)에서는, 비정질 유리층(I101)이 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)와 제 1 주면(101a) 사이에 배치되어 있으므로, 전자 기기에 실장된 경우라도, 제 2 전극층(E102)이 소체(101)(비정질 유리층(I101))로부터 박리하기 어렵다.
적층 공통 모드 필터(CF2)에서는, 전극부(111a, 112a, 113a, 114a)가 제 2 전극층(E102)을 포함하고 있다. 따라서, 적층 공통 모드 필터(CF2)에 외력이 작용하는 경우라도, 제 2 전극층(E102)에 의해 외력이 완화된다. 소체(101)에 응력이 생기기 어렵다. 이 결과, 적층 공통 모드 필터(CF2)에서는, 크랙이 소체(101)에 발생하는 것이 억제된다.
다음으로, 도 22 내지 도 24를 참조하여, 제 2 실시형태의 변형예에 따른 적층 공통 모드 필터(CF2)의 구성을 설명한다. 도 22 내지 도 24는 본 변형예에 따른 적층 공통 모드 필터의 단면 구성을 나타내는 도면이다. 제 3 단자 전극(113) 및 제 4 단자 전극(114)을 포함하는 단면 구성은 도 22 내지 도 24에 나타난 제 1 단자 전극(111) 및 제 2 단자 전극(112)을 포함하는 단면 구성과 동일하므로, 제 3 단자 전극(113) 및 제 4 단자 전극(114)을 포함하는 단면 구성의 도시는 생략한다.
도 22에 나타난 적층 공통 모드 필터(CF2)와 상기 제 2 실시형태에 따른 적층 공통 모드 필터(CF2)는 제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)의 도금층의 구성이 상이하다. 도 22에 나타난 적층 공통 모드 필터(CF2)에서는, 제 2 전극층(E102)과 제 3 전극층(E103) 사이에 제 5 전극층(E105)이 배치되어 있다.
제 5 전극층(E105)은 도금층으로서, 제 2 전극층(E102) 위에 도금법에 의해 형성되어 있다. 제 5 전극층(E105)은 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에 있어서, 일체적으로 형성되어 있다. 제 5 전극층(E105)의 가장자리는 전극부(111a, 111b, 112a, 112b, 113a, 113b, 114a, 114b)에 포함되어 있다. 제 5 전극층(E105)은 예를 들어, Cu 도금에 의해 형성된 Cu 도금층이다. 제 3 전극층(E103)은 제 5 전극층(E105) 위에 도금법에 의해 형성되어 있다.
본 변형예에서는, 제 2 전극층(E102)에 형성되는 도금층은 3층 구조를 갖고 있다. 각 전극부(111a 내지 111c, 112a 내지 112c, 113a 내지 113c, 114a 내지 114c)에서는, 제 2 전극층(E102)의 전체가 제 5 전극층(E105), 제 3 전극층(E103), 제 4 전극층(E104) 순으로 적층되어 있는 도금층으로 덮여져 있다.
도 23에 나타난 적층 공통 모드 필터(CF2)는 수지층(I102)을 구비하고 있는 점에서, 상기 제 2 실시형태에 따른 적층 공통 모드 필터(CF2)과 상이하다. 도 23에 나타난 적층 공통 모드 필터(CF2)에서는, 수지층(I102)은 수지층(I102)과 제 1 주면(101a) 사이에 비정질 유리층(I101)이 개재하도록, 제 1 주면(101a) 위에 배치되어 있다. 수지층(I102)은 수지층(I102)과 제 2 주면(101b) 사이에 비정질 유리층(I101)이 개재하도록, 제 2 주면(101b) 위에도 배치되어 있다. 수지층(I102)은 비정질 유리층(I101)과 접하고 있다. 수지층(I102)은 전기 절연성을 갖고 있다. 본 변형예에서는, 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)는 수지층(I102)과 접하고 있다. 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)는 제 2 전극층(E102)과 제 1 및 제 2 주면(101a, 101b) 사이에 수지층(I102) 및 비정질 유리층(I101)이 개재하도록, 제 1 및 제 2 주면(101a, 101b) 위에 배치되어 있다.
도 24에 나타난 적층 공통 모드 필터(CF2)는 수지층(I102)을 구비하고 있는 점에서, 도 22에 나타난 적층 공통 모드 필터(CF2)와 상이하다.
도 23 및 도 24에 나타난 적층 공통 모드 필터(CF2)에서는, 비정질 유리층(I101)과 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104) 사이에 수지층(I102)이 배치되어 있다. 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)는 수지층(I102)과 접하고 있다. 제 2 전극층(E102)은 도전성 재료(예를 들어, 금속 분말)와 수지(예를 들어, 열경화성 수지)를 포함한다. 따라서, 도전성 재료를 포함하지 않는 수지층(I102)은 제 2 전극층(E102)에 비해, 비정질 유리층(I101)에 대한 접착 강도가 높다. 제 2 전극층(E102)의 가장자리(A101, A102, A103, A104)가 수지층(I102)에 접하고 있으므로, 소체(101)(수지층(I102))로부터의 제 2 전극층(E102)의 박리가 더욱 억제된다.
상술한 제 2 실시형태 및 각 변형예는, 이하의 형태를 포함하고 있어도 좋다.
제 1 단자 전극(111), 제 2 단자 전극(112), 제 3 단자 전극(113), 및 제 4 단자 전극(114)은 반드시 전극부(111b, 112b, 113b, 114b)를 갖고 있지 않아도 좋다. 제 1 단자 전극(111) 및 제 3 단자 전극(113)은 2개의 면(101a, 101c)에만 배치되어 있어도 좋고, 제 2 단자 전극(112) 및 제 4 단자 전극(114)은 2개의 면(101a, 101d)에만 배치되어 있어도 좋다.
제 2 전극층(E102) 위에 배치되는 도금층은 반드시 2층 구조 또는 3층 구조를 갖고 있지 않아도 좋다. 제 2 전극층(E102) 위에 배치되는 도금층은 1층이라도 좋고, 또는, 4층 이상의 적층 구조를 갖고 있어도 좋다.
소체(101)의 제 2 방향(D102)에서의 단부에 각각 배치되어 있는 단자 전극의 수는 「2개」로 한정되지 않는다. 소체(101)의 제 2 방향(D102)에서의 단부에 각각 배치되어 있는 단자 전극의 수는 「3개」이상이라도 좋다.
이상, 본 발명의 실시예들 및 변형예들을 설명했지만, 본 발명은 상기 실시예들 및 변형예들에 한정되는 것은 아니고, 본 발명의 범위로부터 벗어나지 않고서 다양하게 변경될 수 있다.
적층 공통 모드 필터(CF1, CF2)에서는, 복수의 코일 도체가 하나의 코일을 구성하고 있지만, 하나의 코일 도체가 하나의 코일을 구성하고 있어도 좋다. 하나의 코일 도체가 하나의 코일을 구성하는 경우, 하나의 코일 도체의 양 단은 대응하는 단자 전극에 접속된다. 적층 공통 모드 필터(CF1, CF2)에서는, 소체 내에 2개의 코일을 구비하고 있지만, 코일의 수는 「3개」이상이라도 좋다.
제 1 및 제 2 실시형태 및 각 변형예에서는, 전자 부품이 적층 공통 모드 필터(CF1, CF2)이지만, 본 발명이 적용 가능한 전자 부품은 적층 공통 모드 필터에 한정되지 않는다. 본 발명이 적용 가능한 전자 부품은 예를 들어, 적층 콘덴서, 적층 인덕터, 적층 배리스터, 적층 압전 액츄에이터, 적층 서미스터, 또는 적층 복합 부품 등의 적층 전자 부품, 또는, 적층 전자 부품 이외의 전자 부품이다.

Claims (12)

  1. 전자 부품에 있어서,
    실장면이 되는 주면과, 상기 주면과 서로 이웃하는 측면을 갖고 있는 소체와,
    상기 주면에 배치되어 있는 제 1 전극부와, 상기 측면에 배치되어 있는 제 2 전극부를 갖고 있는 외부 전극과,
    상기 주면 위에 배치되어 있는 동시에 상기 주면과 접하고 있고, 전기 절연성을 갖는 수지막을 구비하고,
    상기 제 1 전극부 및 상기 제 2 전극부는 상기 소체 위에 배치되어 있는 도전성 수지층을 각각 포함하고,
    상기 제 1 전극부가 포함하고 있는 상기 도전성 수지층은 상기 수지막 위에 배치되어 있는 동시에, 상기 수지막과 접하고 있는, 전자 부품.
  2. 제 1 항에 있어서,
    상기 소체 내에 배치되어 있고, 상기 측면에 노출되어 있는 단(端)을 갖고 있는 내부 도체를 더 구비하고,
    상기 제 2 전극부는 상기 내부 도체의 상기 단과 접속되어 있는 소결 금속층을 포함하고,
    상기 소결 금속층은 상기 측면에 배치되어 있는 동시에, 상기 측면과 접하고 있고,
    상기 제 2 전극부가 포함하고 있는 상기 도전성 수지층은 상기 소결 금속층을 개재하여 상기 소체 위에 배치되어 있는, 전자 부품.
  3. 제 2 항에 있어서,
    상기 수지막은 상기 소결 금속층의 가장자리를 덮고, 상기 가장자리와 접하고 있는, 전자 부품.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소체는 상기 측면과 대향하고 있는 측면을 더 갖고,
    상기 외부 전극은, 한 쌍의 상기 측면이 대향하고 있는 방향에서의 상기 소체의 양 단부에 각각 복수씩 배치되어 있는 복수의 단자 전극을 포함하고 있는, 전자 부품.
  5. 제 4 항에 있어서,
    상기 수지막은 서로 이웃하는 적어도 2개의 상기 단자 전극의 상기 제 1 전극부가 포함하고 있는 상기 도전성 수지층과 접하고 있는, 전자 부품.
  6. 제 4 항에 있어서,
    상기 수지막은 상기 단자 전극마다 형성되어 있는 동시에, 대응하는 상기 단자 전극의 상기 제 1 전극부가 포함하고 있는 상기 도전성 수지층과 접하고 있는, 전자 부품.
  7. 전자 부품에 있어서,
    페라이트 재료로 이루어지는 자성체부를 갖고 있는 소체와,
    상기 자성체부의 표면에 형성되어 있는 비정질 유리층과,
    상기 소체 위에 배치되어 있는 도전성 수지층을 갖고 있는 외부 전극을 구비하고,
    상기 비정질 유리층은 상기 도전성 수지층의 가장자리와 상기 자성체부의 상기 표면 사이에 배치되어 있는, 전자 부품.
  8. 제 7 항에 있어서,
    상기 소체는 상기 자성체부의 상기 표면의 적어도 일부를 포함하고 있는 주면과, 상기 주면과 서로 이웃하는 측면을 갖고,
    상기 외부 전극은 상기 주면 위에 배치되어 있는 제 1 전극부와, 상기 측면 위에 배치되어 있는 제 2 전극부를 갖고,
    상기 비정질 유리층은 상기 주면에 형성되고,
    상기 도전성 수지층은 상기 제 1 전극부와 상기 제 2 전극부에 포함되고,
    상기 도전성 수지층의 상기 가장자리는 상기 제 1 전극부에 포함되어 있고,
    상기 비정질 유리층은 상기 도전성 수지층의 상기 가장자리와 상기 주면 사이에 배치되어 있는, 전자 부품.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 비정질 유리층과 상기 도전성 수지층의 상기 가장자리 사이에 배치되어 있는 절연 수지층을 더 구비하고,
    상기 도전성 수지층의 상기 가장자리는 상기 절연 수지층과 접하고 있는, 전자 부품.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 외부 전극은 각각이 상기 도전성 수지층을 포함하고 있는 복수의 단자 전극을 포함하고 있는, 전자 부품.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 외부 전극은 Ag로 이루어진 소결 금속층을 갖고,
    상기 도전성 수지층은 상기 소결 금속층 위에 배치되어 있는 동시에, 상기 소결 금속층과 접하고 있는, 전자 부품.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 비정질 유리층의 표면 거칠기는 상기 자성체부의 표면 거칠기보다도 작은, 전자 부품.
KR1020170154819A 2016-11-24 2017-11-20 전자 부품 Ceased KR20180058634A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016227877A JP6740874B2 (ja) 2016-11-24 2016-11-24 電子部品
JPJP-P-2016-227877 2016-11-24
JPJP-P-2017-100068 2017-05-19
JP2017100068A JP7106817B2 (ja) 2017-05-19 2017-05-19 電子部品

Publications (1)

Publication Number Publication Date
KR20180058634A true KR20180058634A (ko) 2018-06-01

Family

ID=62207574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170154819A Ceased KR20180058634A (ko) 2016-11-24 2017-11-20 전자 부품

Country Status (3)

Country Link
US (2) US11227721B2 (ko)
KR (1) KR20180058634A (ko)
CN (1) CN108109807B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220172877A1 (en) * 2020-11-27 2022-06-02 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102064070B1 (ko) * 2018-04-25 2020-01-08 삼성전기주식회사 코일 부품
JP7180491B2 (ja) * 2019-03-26 2022-11-30 株式会社村田製作所 巻線型インダクタ部品
JP7176453B2 (ja) * 2019-03-27 2022-11-22 株式会社村田製作所 多層金属膜およびインダクタ部品
JP7183934B2 (ja) * 2019-04-22 2022-12-06 Tdk株式会社 コイル部品及びその製造方法
JP7302265B2 (ja) * 2019-05-07 2023-07-04 Tdk株式会社 積層コイル部品
JP7402627B2 (ja) * 2019-07-18 2023-12-21 株式会社村田製作所 基体
JP2021027203A (ja) * 2019-08-06 2021-02-22 株式会社村田製作所 インダクタ
JP2021027202A (ja) * 2019-08-06 2021-02-22 株式会社村田製作所 インダクタ
JP7163882B2 (ja) * 2019-08-07 2022-11-01 株式会社村田製作所 インダクタ部品および電子部品
KR102760393B1 (ko) 2019-08-23 2025-02-03 삼성전기주식회사 적층형 전자 부품
JP7092099B2 (ja) * 2019-09-03 2022-06-28 株式会社村田製作所 電子部品およびその製造方法
JP2021052129A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 積層セラミック電子部品
KR102230044B1 (ko) 2019-12-12 2021-03-19 삼성전기주식회사 코일 부품
KR102760394B1 (ko) * 2020-02-21 2025-02-03 삼성전기주식회사 적층형 전자 부품
KR20220041508A (ko) * 2020-09-25 2022-04-01 삼성전기주식회사 코일 부품
JP7535005B2 (ja) * 2021-03-31 2024-08-15 Tdk株式会社 積層電子部品
JP2022170162A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品
JP2023072760A (ja) * 2021-11-15 2023-05-25 Tdk株式会社 電子部品

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099500B2 (ja) * 1992-01-31 2000-10-16 株式会社村田製作所 複合積層トランス及びその製造方法
JP3399558B2 (ja) 1992-08-12 2003-04-21 ティーディーケイ株式会社 セラミック電子部品
JPH08138903A (ja) 1994-11-08 1996-05-31 Hokuriku Electric Ind Co Ltd チップ電子部品
JPH08162357A (ja) 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH1092606A (ja) 1996-09-13 1998-04-10 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH11297507A (ja) 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd バリスタとその製造方法
JP2003022913A (ja) 2001-07-06 2003-01-24 Fdk Corp チップ部品及びその製造方法
KR100544908B1 (ko) * 2002-04-01 2006-01-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
JP3933077B2 (ja) 2002-04-01 2007-06-20 株式会社村田製作所 セラミック電子部品の製造方法
JP2005038904A (ja) * 2003-07-15 2005-02-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2007067239A (ja) * 2005-08-31 2007-03-15 Rohm Co Ltd チップ型コンデンサ
JP4650475B2 (ja) * 2007-10-18 2011-03-16 株式会社村田製作所 積層セラミックコンデンサアレイ
JP2010040860A (ja) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
CN101819853B (zh) * 2010-04-29 2012-05-09 深圳顺络电子股份有限公司 一种叠层线圈元器件的制作方法
JP4866971B2 (ja) 2010-04-30 2012-02-01 太陽誘電株式会社 コイル型電子部品およびその製造方法
JP5577917B2 (ja) 2010-07-29 2014-08-27 Ｔｄｋ株式会社 チップバリスタ
WO2013035515A1 (ja) 2011-09-07 2013-03-14 Tdk株式会社 積層型コイル部品
JP5832355B2 (ja) * 2012-03-30 2015-12-16 東光株式会社 面実装インダクタの製造方法
KR101994707B1 (ko) 2012-12-26 2019-07-01 삼성전기주식회사 공통모드필터 및 이의 제조방법
KR101462754B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
JP6070288B2 (ja) 2013-03-05 2017-02-01 Tdk株式会社 セラミック積層電子部品
KR20150007766A (ko) * 2013-07-12 2015-01-21 삼성전기주식회사 인덕터 및 그 제조 방법
JP2015076571A (ja) 2013-10-11 2015-04-20 株式会社村田製作所 電源用ノイズフィルタおよびｕｓｂコネクタ
KR101525698B1 (ko) * 2013-12-05 2015-06-03 삼성전기주식회사 적층형 전자부품 및 그 제조방법
WO2016017511A1 (ja) 2014-07-28 2016-02-04 株式会社村田製作所 電子部品及びその製造方法
KR102025708B1 (ko) * 2014-08-11 2019-09-26 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101580411B1 (ko) * 2014-09-22 2015-12-23 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
US9881741B2 (en) * 2014-12-11 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220172877A1 (en) * 2020-11-27 2022-06-02 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
US20180337001A1 (en) 2018-11-22
US20220068565A1 (en) 2022-03-03
CN108109807B (zh) 2021-06-25
US11227721B2 (en) 2022-01-18
CN108109807A (zh) 2018-06-01
US11894195B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
CN108109807B (zh) 电子部件
CN110459390B (zh) 电子部件
US10886057B2 (en) Electronic component
JP2007214166A (ja) 複合電子部品およびその製造方法
KR20170135726A (ko) 적층 코일 부품
CN109727768B (zh) 电子部件
JP6740874B2 (ja) 電子部品
KR102064073B1 (ko) 인덕터
US12249464B2 (en) Electronic component
CN112216485A (zh) 电子部件
KR20190049497A (ko) 전자 부품
JP7106817B2 (ja) 電子部品
JP2018206950A (ja) コイル部品
JP6142650B2 (ja) 積層貫通コンデンサ
JP6136507B2 (ja) 積層コンデンサアレイ
WO2018070105A1 (ja) 積層型ｌｃフィルタアレイ
JP6794791B2 (ja) 電子部品
JP2020035795A (ja) 積層コイル部品
JP6115276B2 (ja) 積層コンデンサ
JP7603482B2 (ja) 積層コイル部品
JP2020021754A (ja) 積層電子部品
JP2024037382A (ja) 積層コイル部品
CN117854898A (zh) 电子部件
JP2023039725A (ja) コイル部品及びコイル部品の製造方法
JP5119837B2 (ja) コモンモードノイズフィルタ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171120

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190109

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190625

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190109

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I