JP7163882B2 - インダクタ部品および電子部品 - Google Patents

Description

本発明は、インダクタ部品および電子部品に関する。

従来、インダクタ部品としては、特開２０１５－１５２９７号公報（特許文献１）に記載されたものがある。このインダクタ部品は、素体と、素体内に設けられたコイルと、素体に設けられ、コイルに電気的に接続された外部電極とを備える。外部電極は、素体内に埋め込まれた下地層と、下地層を覆う被覆膜とを有する。

特開２０１５－１５２９７号公報

ところで、前記従来のインダクタ部品では、製造段階において、カットライン上に下地層が位置するため、個片化により、下地層における素体から露出する露出面は、素体の底面と同一平面上に位置することになる。その後、被覆膜は、めっき処理により、下地層の露出面に形成される。
このように、被覆膜は、素体の底面と同一平面上に位置する下地層の露出面に形成されている。つまり、素体の底面において、被覆膜の全ては、素体から突出している。このため、インダクタ部品の素体の底面側を実装基板に実装する場合、素体の底面は、少なくとも被覆膜の厚み分、実装基板から離れる。これにより、インダクタ部品の重心の位置が高くなって、インダクタ部品の実装姿勢が不安定になるおそれがある。

そこで、本開示は、インダクタ部品の実装姿勢を安定にすることができるインダクタ部品および電子部品を提供することにある。

前記課題を解決するため、本開示の一態様であるインダクタ部品は、
素体と、
前記素体内に設けられたコイルと、
前記素体に設けられ、前記コイルに電気的に接続された外部電極と
を備え、
前記素体は、実装時において実装基板側に向けられる底面を含み、
前記外部電極は、下地層と、前記下地層を覆う被覆膜とを有し、
前記素体の底面において、前記下地層は、前記素体から突出しないで前記素体に埋め込まれ、前記被覆膜の少なくとも一部は、前記素体に埋め込まれている。

前記態様によれば、素体の底面において、下地層は、素体から突出しないで素体に埋め込まれ、被覆膜の少なくとも一部は、素体に埋め込まれている。これにより、インダクタ部品を実装基板に実装する場合、素体の底面を実装基板に近づけて、インダクタ部品の重心の位置を低くすることができ、インダクタ部品の実装姿勢を安定にすることができる。

本開示の一態様であるインダクタ部品および電子部品によれば、インダクタ部品の実装姿勢を安定にすることができる。

インダクタ部品の第１実施形態を示す斜視図である。 インダクタ部品の分解斜視図である。 インダクタ部品のＸ－Ｘ断面図である。 インダクタ部品を実装基板に実装した状態を示す断面図である。 インダクタ部品の第２実施形態を示す断面図である。 インダクタ部品を実装基板に実装した状態を示す断面図である。 インダクタ部品の第３実施形態を示す断面図である。 インダクタ部品を実装基板に実装した状態を示す断面図である。 インダクタ部品の第４実施形態を示す分解斜視図である。

以下、本開示の一態様であるインダクタ部品および電子部品を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。

（第１実施形態）
（構造）
図１は、インダクタ部品の第１実施形態を示す斜視図である。図２は、インダクタ部品の分解斜視図である。図３は、図１のＸ－Ｘ断面図である。図４は、インダクタ部品を実装基板に実装した状態を示す断面図である。図１と図２と図３に示すように、インダクタ部品１は、素体１０と、素体１０の内部に設けられた螺旋状のコイル２０と、素体１０に設けられコイル２０に電気的に接続された第１外部電極３０および第２外部電極４０とを有する。図３では、コイル２０を省略して描いている。

図４に示すように、インダクタ部品１（第１外部電極３０および第２外部電極４０）は、はんだ部５２を介して、実装基板５１の配線５１ａに電気的に接続される。インダクタ部品１は、例えば、高周波回路のインピーダンス整合用コイル（マッチングコイル）として用いられ、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクス、医療用・産業用機械などの電子機器に用いられる。ただし、インダクタ部品１の用途はこれに限られず、例えば、同調回路、フィルタ回路や整流平滑回路などにも用いることもできる。

素体１０は、複数の絶縁層１１を積層方向Ａに積層して構成される。絶縁層１１は、例えば、硼珪酸ガラスを主成分とする材料や、フェライト、樹脂などの材料からなる。なお、素体１０は、焼成などによって、複数の絶縁層１１同士の界面が明確となっていない場合がある。素体１０は、略直方体状に形成されている。素体１０の表面は、直方体の長手方向に対向する第１端面１５および第２端面１６と、第１端面１５および第２端面１６に交差し、直方体の高さ方向に対向する２面のうちの一方の面に相当する底面１７とを有する。第１端面１５と第２端面１６は、絶縁層１１の積層方向Ａに直交する方向に対向している。第１端面１５は、第１外部電極３０の一部が設けられた面であり、第２端面１６は、第２外部電極４０の一部が設けられた面である。底面１７は、実装時において実装基板５１側に向けられる面である。底面１７は、第１外部電極３０の他部および第１外部電極３０の他部の両方が設けられた面である。

第１外部電極３０は、第１端面１５と底面１７に跨がって設けられたＬ字形状である。第２外部電極４０は、第２端面１６と底面１７に跨がって設けられたＬ字形状である。第１外部電極３０は、素体１０に埋め込まれた複数の外部電極導体層３３を含む。第２外部電極４０は、素体１０に埋め込まれた複数の外部電極導体層４３を含む。

第１外部電極３０に含まれる外部電極導体層３３は、第１端面１５および底面１７に沿って延在する部分を有するＬ字形状であり、第２外部電極４０に含まれる外部電極導体層４３は、第２端面１６および底面１７に沿って延在する部分を有するＬ字形状である。これにより、素体１０内に第１外部電極３０および第２外部電極４０を埋め込むことができるため、素体１０に外部電極を外付けする構成に比べて、インダクタ部品の小型化を図ることができる。また、コイル２０と第１外部電極３０および第２外部電極４０を同一工程で形成することができ、コイル２０と第１外部電極３０および第２外部電極４０との間の位置関係のばらつきを低減することで、インダクタ部品１の電気的特性のばらつきを低減することができる。

コイル２０は、例えば、第１外部電極３０の外部電極導体層３３および第２外部電極４０の外部電極導体層４３と同様の導電性材料から構成される。コイル２０は、絶縁層１１の積層方向Ａに沿って、螺旋状に巻き回されている。つまり、コイル２０の軸は、積層方向Ａに平行な底面１７と平行となり、コイル２０は、実装基板５１に実装された際に、いわゆる横巻きとなる。コイル２０の軸とは、コイル２０の螺旋形状の中心軸を意味する。コイル２０の一端は、第１外部電極３０に接触し、コイル２０の他端は、第２外部電極４０に接触している。なお、本実施形態では、コイル２０と第１、第２外部電極３０，４０とは一体化されており、明確な境界は存在しないが、これに限られず、コイルと外部電極とが異種材料や異種工法で形成されることにより、境界が存在していても良い。

コイル２０は、絶縁層１１上に巻回された複数のコイル導体層２１を含む。このように、コイル２０が微細加工可能なコイル導体層２１で構成されることによりインダクタ部品１の小型化、低背化を図れる。積層方向Ａに隣り合うコイル導体層２１は、絶縁層１１を厚み方向に貫通するビア導体を介して、接続される。つまり、一方のコイル導体層２１の一端が、他方のコイル導体層２１の他端に接続される。このように、複数のコイル導体層２１は、互いに接続されながら、螺旋を構成している。具体的には、コイル２０は、互いに接続され、巻回数が１周未満の複数のコイル導体層２１が積層された構成を有し、コイル２０はヘリカル形状である。このとき、コイル導体層２１内で発生する寄生容量やコイル導体層２１間で発生する寄生容量を低減でき、インダクタ部品１のＱ値を向上させることができる。なお、コイル導体層２１の巻回数は、１周以上であってもよい。

図３に示すように、第１外部電極３０は、下地層３１と被覆膜３２とを有する。下地層３１は、図２の外部電極導体層３３に相当し、図２では、被覆膜３２を省略して描いている。

下地層３１は、Ｌ字形状であり、素体１０の第１端面１５および底面１７において、下地層３１は、素体１０から突出しないで素体１０に埋め込まれている。具体的に述べると、下地層３１の表面の一部は、素体１０の第１端面１５および底面１７から露出するように素体１０に埋め込まれている。ここで、下地層３１の素体１０からの露出とは、下地層３１が素体１０に覆われていない部分を有することを意味し、当該部分はインダクタ部品１の外部へ露出していてもよいし、他の部材へ露出していてもよい。下地層３１は、例えば、Ａｇ、Ｃｕ、Ａｕやこれらを主成分とする合金などの導電性材料とガラス成分とを含む導電性ペーストを焼き付けることで形成される。

素体１０の第１端面１５および底面１７において、被覆膜３２の少なくとも一部は、素体１０に埋め込まれている。具体的に述べると、被覆膜３２の一部は、素体１０の第１端面１５および底面１７から突出している。被覆膜３２は、下地層３１の素体１０から露出している部分を覆う第１金属層３２１と、第１金属層３２１を覆う第２金属層３２２とを含む。素体１０の第１端面１５および底面１７において、第１金属層３２１は、素体１０から突出しないで素体１０に埋め込まれている。

被覆膜３２は、例えば、めっき処理により、下地層３１に形成される。第１金属層３２１は、好ましくは、Ｎｉ層であり、下地層３１のはんだ食われを防止できる。また、第２金属層３２２は、好ましくは、Ｓｎ層であり、第１外部電極３０のはんだ濡れ性を向上できる。なお、被覆膜３２は、めっき処理でなく、例えば、導電性樹脂ペーストを塗布して形成してもよく、または、スパッタ処理により形成してもよい。

第２外部電極４０は、第１外部電極３０と同様に、下地層４１と被覆膜４２とを有する。素体１０の第２端面１６および底面１７において、下地層４１は、素体１０から突出しないで素体１０に埋め込まれ、被覆膜４２の少なくとも一部は、素体１０に埋め込まれている。具体的に述べると、被覆膜４２の一部は、素体１０の第２端面１６および底面１７から突出している。被覆膜４２は、下地層４１を覆う第１金属層４２１と、第１金属層４２１を覆う第２金属層４２２とを含み、素体１０の第２端面１６および底面１７において、第１金属層４２１は、素体１０から突出しないで素体１０に埋め込まれている。下地層４１および被覆膜４２は、第１外部電極３０と同様の材料から構成される。

前記インダクタ部品１によれば、素体１０の底面１７において、下地層３１，４１は、素体１０から突出しないで素体１０に埋め込まれ、被覆膜３２，４２の少なくとも一部は、素体１０に埋め込まれている。これにより、図４に示すように、インダクタ部品１を実装基板５１に実装する場合、つまり、インダクタ部品１を実装基板５１の配線５１ａにはんだ部５２を介して接続して電子部品５０を製造する場合、素体１０の底面１７を実装基板５１に近づけて、インダクタ部品１の重心の位置を低くすることができ、インダクタ部品１の実装姿勢を安定にすることができる。

また、素体１０の第１端面１５および第２端面１６において、下地層３１，４１は、素体１０から突出しないで素体１０に埋め込まれ、被覆膜３２，４２の少なくとも一部は、素体１０に埋め込まれているので、第１端面１５および第２端面１６において、第１外部電極３０および第２外部電極４０の引っ掛かりが減って、第１外部電極３０および第２外部電極４０が素体１０から抜けにくくなる。

また、第１金属層３２１，４２１は、素体１０に埋め込まれるため、第１金属層３２１，４２１の素体１０からの剥がれを防止できる。このため、第１金属層３２１，４２１として、例えば、Ｎｉ層を用いる場合、Ｎｉ層の剥がれを防止して、Ｎｉ層による下地層３１，４１のはんだ食われを防止できる。

また、第１外部電極３０の被覆膜３２は、下地層３１を覆う第１金属層３２１としてのＮｉ層と、Ｎｉ層を覆う第２金属層３２２としてのＳｎ層とを含む。第２外部電極４０の被覆膜４２は、下地層４１を覆う第１金属層４２１としてのＮｉ層と、Ｎｉ層を覆う第２金属層４２２としてのＳｎ層とを含む。インダクタ部品１の第１外部電極３０および第２外部電極４０は、実装基板５１に接続されるとき、被覆膜３２，４２のＳｎ層は、はんだ材料と溶け合って、はんだ部５２が形成される。
このとき、電子部品５０は、インダクタ部品１と、インダクタ部品１を実装する実装基板５１とを備える。インダクタ部品１の第１外部電極３０および第２外部電極４０の被覆膜３２，４２は、下地層３１，４１を覆うＮｉ層を含む。電子部品５０は、はんだ部５２を有し、はんだ部５２は、Ｎｉ層を覆い、実装基板５１とＮｉ層とを接続し、Ｓｎを含有する。
これによれば、素体１０の底面１７を実装基板５１に近づけて、インダクタ部品１の重心の位置を一層低くすることができ、インダクタ部品１の実装姿勢を一層安定にすることができる。

なお、外部電極３０，４０の底面（被覆膜３２，４２）は、平坦面でもあってもよく、または、凹凸を有していてもよい。外部電極３０，４０の底面が凹凸を有する場合、外部電極３０，４０の底面（被覆膜３２，４２）の表面積が大きくなる。また、外部電極３０，４０の底面が凹を有する場合、はんだ溜まりとなって接合強度が向上し、また、実装姿勢が安定する。

また、素体１０の底面１７側からみて、外部電極３０，４０の底面の形状は、矩形であるが、Ｔ形状であってもよく、または、外部電極３０，４０の底面の端縁が、連続した凹凸を有する櫛歯状であってもよい。

また、被覆膜３２，４２のＳｎ層は、はんだ材料と溶け合って、はんだ部５２を形成しているが、被覆膜は、Ｓｎ層を含まなくてもよく、このとき、被覆膜の一部は、はんだ材料と溶け合わなくてもよい。

（製造方法）
次に、インダクタ部品１の製造方法について、図２を用いて説明する。

まず、第１の絶縁層（図２の所定の絶縁層１１に相当）を形成する。具体的には、キャリアフィルム等の基材の上にガラス等の絶縁ペーストを印刷し、この絶縁ペーストを紫外線で全面露光する。なお、素体１０の最下層または最上層に、マーカ層となる絶縁層１１を設けてもよく、マーカ層は、実装時のインダクタ部品１の横転等の検出のため、マーカ層以外の絶縁層１１と異なる色である事が望ましい。

そして、第１の絶縁層上にコイル導体層２１を形成する。具体的には、第１の絶縁層の上に感光性電極ペーストを印刷にて塗布し、フォトリソグラフィ法によりコイル導体層２１を形成する。このとき、外部電極導体層３３，４３を同時に形成しておく。なお、コイル導体層２１の層数、太さ、ターン数は、取得したいＬ値よって所望の値に設定する。

その後、コイル導体層２１上に第２の絶縁層（図２の所定の絶縁層１１に相当）を形成する。具体的には、コイル導体層２１上に、ビアホールおよび外部電極溝を有した第２の絶縁層をフォトリソグラフィ法等で形成する。その後、再度、コイル導体層２１および外部電極導体層３３，４３を第２の絶縁層上に形成することで、ビアホールおよび外部電極溝に電極ペーストが充填され、積層方向Ａに隣り合うコイル導体層２１がビアホールの電極ペーストを介して接続され、積層方向Ａに隣り合う外部電極導体層３３，４３が外部電極溝の電極ペーストを介して接続される。なお、コイル導体層２１の層数の設定により、絶縁層１１にコイル導体層２１を設けない場合があるが、その場合ビアホールの形成は行わず、外部電極形状に沿った形状での外部電極溝のみを形成しておく。

また、少なくとも最下層および最上層のコイル導体層２１に引出導体層を接続し、それぞれ対向する外部電極導体層３３，４３に接続する。コイル２０の形状は、製品の方向性に影響されないように、１８０°回転対象の形状にすることが望ましい。

そして、上記工程を繰り返して、複数の絶縁層１１、複数のコイル導体層２１および複数の外部電極導体層３３，４３を積層する。その後、積層体を、ダイシングまたはギロチン等でカットして、個片化する。個片化した積層体を、焼成して所望の大きさに形成する。

ここで、素体１０の表面において絶縁材料または磁性材料を外部電極導体層３３，４３以外にコートすることで、外部電極導体層３３，４３（下地層３１，４１）を素体１０に埋め込む。外部電極導体層３３，４３以外にコートする方法は、マスキングやパンチング、レーザーや溶剤等によるエッチングなどで行われる。または、外部電極導体層３３，４３が素体１０から露出している部分をパンチング、レーザーや溶剤等によるエッチングなどで削ることで、外部電極導体層３３，４３（下地層３１，４１）を素体１０に埋め込む。または、焼結時の外部電極導体層３３，４３と絶縁層１１の焼成収縮差により、外部電極導体層３３，４３（下地層３１，４１）を素体１０に埋め込む。具体的に述べると、外部電極導体層３３，４３の収縮率を絶縁層１１の収縮率よりも大きくすることで、焼成により、素体１０の収縮率が外部電極導体層３３，４３の収縮率よりも小さくなる。

その後、外部電極導体層３３，４３の素体１０からの露出部分に、Ｎｉ，Ｃｕ，Ｓｎなどをめっき処理して、被覆膜３２，４２を形成し、インダクタ部品１を製造する。なお、上記では、フォトリソグラフィ法を記載したが、積層工法およびセミアディティブ工法等でも可能であり、工法に限定されない。

（第２実施形態）
図５は、インダクタ部品の第２実施形態を示す断面図である。第２実施形態は、第１実施形態とは、外部電極の構成が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。

図５に示すように、第２実施形態のインダクタ部品１Ａでは、第１外部電極３０Ａにおいて、被覆膜３２の一部は、素体１０の底面１７から突出し、被覆膜３２の一部は、素体１０の底面１７上に張り出して素体１０の底面１７を覆う第１張出部３２２ａを有する。具体的に述べると、第２金属層３２２の一部は、素体１０の底面１７から突出し、さらに、素体１０の底面１７上に張り出す第１張出部３２２ａを有する。第１張出部３２２ａは、第２端面１６側に向かって突出している。第１張出部３２２ａは、コイル２０の軸方向に沿って（紙面の手前から奥方向に沿って）、下地層３１の全長に渡って設けられていてもよく、または、下地層３１の全長に部分的に設けられていてもよい。

前記インダクタ部品１Ａによれば、被覆膜３２の一部は、素体１０の底面１７から突出し、さらに、第１張出部３２２ａを有するので、素体１０の底面１７における被覆膜３２の表面積を増加できる。このため、インダクタ部品１Ａを実装基板５１に実装する場合、実装基板５１に対向する被覆膜３２の表面積を大きくでき、はんだ部５２との接触面積を増加でき、インダクタ部品１Ａの実装基板５１への固着力が向上する。

また、第２金属層３２２の一部は、素体１０に埋め込まれているので、第２金属層３２２が、Ｓｎ層である場合、図６に示すように、インダクタ部品１Ａを実装基板５１に実装して電子部品５０Ａを組み立てると、第２金属層３２２のＳｎ層は、はんだ材料と溶け合って、はんだ部５２が形成される。したがって、はんだ部５２が素体１０内に入り込み、素体１０の底面１７を実装基板５１に一層近づけて、インダクタ部品１の重心の位置を一層低くすることができ、インダクタ部品１の実装姿勢を一層安定にすることができる。

同様に、第２外部電極４０Ａにおいて、被覆膜４２の一部（第２金属層４２２の一部）は、素体１０の底面１７から突出し、被覆膜４２の一部（第２金属層４２２の一部）は、素体１０の底面１７上に張り出して素体１０の底面１７を覆う第１張出部４２２ａを有する。これにより、前記第１外部電極３０Ａと同様の効果を有する。

さらに、第１外部電極３０Ａにおいて、被覆膜３２の一部（第２金属層３２２の一部）は、素体１０の第１端面１５から突出し、被覆膜３２の一部（第２金属層３２２の一部）は、素体１０の第１端面１５上に張り出して素体１０の第１端面１５を覆う第２張出部３２２ｂを有する。第２張出部３２２ｂは、天面１８側に向かって突出している。これにより、被覆膜３２の表面積を大きくでき、はんだ部５２との接触面積を増加できる。

同様に、第２外部電極４０Ａにおいて、被覆膜４２の一部（第２金属層４２２の一部）は、素体１０の第２端面１６から突出し、被覆膜４２の一部（第２金属層４２２の一部）は、素体１０の第２端面１６上に張り出して素体１０の第２端面１６を覆う第２張出部４２２ｂを有する。これにより、前記第１外部電極３０Ａと同様の効果を有する。

図５に示すように、第１外部電極３０Ａは、素体１０の底面１７において、下地層３１と第１張出部３２２ａの間において素体１０の一部が入り込む第１凹部３０ａを有する。つまり、第１金属層３２１の第２端面１６側の端面は、第１凹部３０ａの底面を構成する。したがって、下地層３１と第１張出部３２２ａは、素体１０の一部を挟み込むので、第１外部電極３０Ａは、素体１０から抜け難くなる。

さらに、第１外部電極３０Ａは、素体１０の第１端面１５において、下地層３１と第２張出部３２２ｂの間において素体１０の一部が入り込む第２凹部３０ｂを有する。したがって、下地層３１と第２張出部３２２ｂは、素体１０の一部を挟み込むので、第１外部電極３０Ａは、素体１０から抜け難くなる。

同様に、第２外部電極４０Ａは、素体１０の底面１７において、下地層４１と第１張出部４２２ａの間において素体１０の一部が入り込む第１凹部４０ａを有する。したがって、下地層４１と第１張出部４２２ａは、素体１０の一部を挟み込むので、第２外部電極４０Ａは、素体１０から抜け難くなる。

さらに、第２外部電極４０Ａは、素体１０の第２端面１６において、下地層４１と第２張出部４２２ｂの間において素体１０の一部が入り込む第２凹部４０ｂを有する。したがって、下地層４１と第２張出部４２２ｂは、素体１０の一部を挟み込むので、第２外部電極４０Ａは、素体１０から抜け難くなる。

（第３実施形態）
図７は、インダクタ部品の第３実施形態を示す断面図である。第３実施形態は、第１実施形態とは、外部電極の構成が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。

図７に示すように、第３実施形態のインダクタ部品１Ｂでは、第１外部電極３０Ｂにおいて、被覆膜３２は、素体１０の底面１７において、素体１０から突出しないで素体１０に埋め込まれている。これによれば、第１外部電極３０Ｂは、素体１０の底面１７からはみ出さない。したがって、インダクタ部品１Ｂの搬送時等に、素体１０の底面１７において、他の部材が第１外部電極３０Ｂに引っ掛かることがなく、第１外部電極３０Ｂが素体１０から離脱することを防止できる。

また、第２金属層３２２は、素体１０に埋め込まれているので、第２金属層３２２が、Ｓｎ層である場合、図８に示すように、インダクタ部品１Ｂを実装基板５１に実装して電子部品５０Ｂを組み立てると、第２金属層３２２のＳｎ層は、はんだ材料と溶け合って、はんだ部５２が形成される。したがって、はんだ部５２が素体１０内に入り込み、素体１０の底面１７を実装基板５１に一層近づけて、インダクタ部品１の重心の位置を一層低くすることができ、インダクタ部品１の実装姿勢を一層安定にすることができる。

同様に、第２外部電極４０Ｂにおいて、被覆膜４２は、素体１０の底面１７において、素体１０から突出しないで素体１０に埋め込まれている。これにより、前記第１外部電極３０Ｂと同様の効果を有する。

さらに、第１外部電極３０Ｂにおいて、被覆膜３２は、素体１０の第１端面１５において、素体１０から突出しないで素体１０に埋め込まれている。したがって、インダクタ部品１Ｂの搬送時等に、素体１０の第１端面１５において、他の部材が第１外部電極３０Ｂに引っ掛かることがなく、第１外部電極３０Ｂが素体１０から離脱することを防止できる。

同様に、第２外部電極４０Ｂにおいて、被覆膜４２は、素体１０の第２端面１６において、素体１０から突出しないで素体１０に埋め込まれている。これにより、前記第１外部電極３０Ｂと同様の効果を有する。

（第４実施形態）
図９は、インダクタ部品の第４実施形態を示す分解斜視図である。第４実施形態は、第１実施形態とは、素体、外部電極およびコイルの構成が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。図９では、図２と同様に、被覆膜３２を省略して描いている。

図９に示すように、第４実施形態のインダクタ部品１Ｃでは、素体１０Ｃは、積層方向Ａに積層された複数の絶縁層１１を有し、図９の最上層の絶縁層１１が、素体１０Ｃの底面１７を構成する。所定の絶縁層１１上に、コイル２０Ｃを構成するコイル導体層２１と、第１外部電極３０Ｃを構成する外部電極導体層３３と、第２外部電極４０Ｃを構成する外部電極導体層４３とを設けている。

これにより、コイル２０Ｃの軸は、素体１０Ｃの底面１７に直交し、コイル２０Ｃは、いわゆる縦巻きとなる。第１外部電極３０Ｃの外部電極導体層３３（下地層３１）は、最上層の絶縁層１１上に形成されず、素体１０Ｃの底面１７から突出しない。同様に、第２外部電極４０Ｃの外部電極導体層４３（下地層４１）は、最上層の絶縁層１１上に形成されず、素体１０Ｃの底面１７から突出しない。

また、焼結時の外部電極導体層３３，４３と絶縁層１１の焼成収縮差により、素体１０の底面１７および端面１５，１６において、外部電極導体層３３，４３（下地層３１，４１）を素体１０から突出しないように素体１０に埋め込むようにする。具体的に述べると、外部電極導体層３３，４３の収縮率を絶縁層１１の収縮率よりも大きくすることで、焼成により、素体１０の収縮率が外部電極導体層３３，４３の収縮率よりも小さくなる。

その後、外部電極導体層３３，４３の素体１０から露出している部分に、Ｎｉ，Ｃｕ，Ｓｎなどをめっき処理して、被覆膜３２，４２を形成し、インダクタ部品１Ｃを製造する。

前記インダクタ部品１Ｃによれば、前記第１実施形態と同様に、素体１０の底面１７において、下地層３１，４１は、素体１０から突出しないで素体１０に埋め込まれ、被覆膜３２，４２の少なくとも一部は、素体１０に埋め込まれている。これにより、インダクタ部品１Ｃの実装姿勢を安定にすることができる。

なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第４実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

前記実施形態では、素体の底面および端面において、下地層は、素体から突出しないで素体に埋め込まれ、被覆膜の少なくとも一部は、素体に埋め込まれているが、素体の底面のみにおいて、下地層は、素体から突出しないで素体に埋め込まれ、被覆膜の少なくとも一部は、素体に埋め込まれていればよい。

前記実施形態では、外部電極は、端面と底面に跨がって設けられたＬ字形状であるが、底面のみに設けられた底面電極であってもよい。

１，１Ａ，１Ｂ，１Ｃ インダクタ部品
１０，１０Ｃ 素体
１１ 絶縁層
１５ 第１端面
１６ 第２端面
１７ 底面
１８ 天面
２０，２０Ｃ コイル
２１ コイル導体層
３０，３０Ａ，３０Ｂ，３０Ｃ 第１外部電極
３０ａ 第１凹部
３０ｂ 第２凹部
３１ 下地層
３２ 被覆膜
３２１，３２２ 第１、第２金属層
３２２ａ 第１張出部
３２２ｂ 第２張出部
３３ 外部電極導体層
４０，４０Ａ，４０Ｂ，４０Ｃ 第２外部電極
４０ａ 第１凹部
４０ｂ 第２凹部
４１ 下地層
４２ 被覆膜
４２１，４２２ 第１、第２金属層
４２２ａ 第１張出部
４２２ｂ 第２張出部
４３ 外部電極導体層
５０，５０Ａ，５０Ｂ 電子部品
５１ 実装基板
５２ はんだ部
Ａ 積層方向

Claims (5)

1. 素体と、
   前記素体内に設けられたコイルと、
   前記素体に設けられ、前記コイルに電気的に接続された外部電極と
   を備え、
   前記素体は、実装時において実装基板側に向けられる底面を含み、
   前記外部電極は、下地層と、前記下地層を覆う被覆膜とを有し、
   前記素体の底面において、前記下地層は、前記素体から突出しないで前記素体に埋め込まれ、前記被覆膜の一部は、前記素体に埋め込まれ、
   前記被覆膜の一部は、前記底面から突出し、前記底面上に張り出した第１張出部を有し、
   前記外部電極は、前記底面に直交する方向の前記下地層と前記第１張出部の間において前記素体の一部が入り込む第１凹部を有し、前記下地層と前記第１張出部は、前記底面に直交する方向において、前記素体の一部を挟み込む、インダクタ部品。
2. 素体と、
   前記素体内に設けられたコイルと、
   前記素体に設けられ、前記コイルに電気的に接続された外部電極と
   を備え、
   前記素体は、実装時において実装基板側に向けられる底面と、前記底面に交差する端面とを含み、
   前記外部電極は、下地層と、前記下地層を覆う被覆膜とを有し、
   前記素体の底面において、前記下地層は、前記素体から突出しないで前記素体に埋め込まれ、前記被覆膜の少なくとも一部は、前記素体に埋め込まれ、
   前記素体の端面において、前記下地層は、前記素体から突出しないで前記素体に埋め込まれ、前記被覆膜の一部は、前記素体に埋め込まれ、
   前記被覆膜の一部は、前記端面から突出し、前記端面上に張り出した第２張出部を有し、
   前記外部電極は、前記端面に直交する方向の前記下地層と前記第２張出部の間において前記素体の一部が入り込む第２凹部を有し、前記下地層と前記第２張出部は、前記端面に直交する方向において、前記素体の一部を挟み込む、インダクタ部品。
3. 前記被覆膜は、前記下地層を覆う第１金属層と、前記第１金属層を覆う第２金属層とを含み、
   前記素体の底面において、前記第１金属層は、前記素体から突出しないで前記素体に埋め込まれている、請求項１または２に記載のインダクタ部品。
4. 前記第１金属層は、Ｎｉ層であり、前記第２金属層は、Ｓｎ層である、請求項３に記載のインダクタ部品。
5. 請求項１から４の何れか一つに記載のインダクタ部品と、
   前記インダクタ部品を実装する実装基板と
   を備え、
   前記インダクタ部品の前記外部電極の前記被覆膜は、前記下地層を覆うＮｉ層を含み、 前記Ｎｉ層を覆い、前記実装基板と前記Ｎｉ層とを接続し、Ｓｎを含有するはんだ部を有する、電子部品。

Images