CN108695051B - 电子部件 - Google Patents
电子部件 Download PDFInfo
- Publication number
- CN108695051B CN108695051B CN201810269953.6A CN201810269953A CN108695051B CN 108695051 B CN108695051 B CN 108695051B CN 201810269953 A CN201810269953 A CN 201810269953A CN 108695051 B CN108695051 B CN 108695051B
- Authority
- CN
- China
- Prior art keywords
- conductor
- mounting
- layer
- plating film
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/043—Printed circuit coils by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供电子部件,其包括素体、设置于素体的安装用导体、设置在安装用导体上的镀膜和沿镀膜的外缘设置在安装用导体上的玻璃层。
Description
技术领域
本发明的一个方面涉及电子部件。
背景技术
在日本专利第5888289号公报中,记载有具备层叠体、外部电极以及Ni镀膜和Sn镀膜的电子部件。外部电极被埋入层叠体的底面和端面。Ni镀膜和Sn镀膜设置在外部电极从层叠体露出的部分。在该电子部件中,通过将Ni镀膜和Sn镀膜的厚度设定于规定的范围内来抑制在层叠体产生龟裂和缺陷。
发明内容
在上述电子部件中存在产生不仅在外部电极而且在层叠体上也形成镀膜的现象(镀膜延伸)的情况。在这种情况下,例如存在由于焊接而在将电子部件安装于其它电子设备时产生安装用导体间的短路的问题。
本发明的一个方面的目的在于提供抑制镀膜延伸的电子部件。
本发明的一个方面的电子部件包括:素体;设置于素体的安装用导体;设置在安装用导体上的镀膜;和沿镀膜的外缘设置在安装用导体上的玻璃层。
在该电子部件中,因为在安装用导体上沿镀膜的外缘设置有玻璃层,所以能够抑制镀膜延伸。
在本发明的一个方面的电子部件中,在安装用导体,设置有玻璃层的区域的宽度也可以为镀膜的厚度以上。在这种情况下,能够可靠地抑制镀膜延伸。
在本发明的一个方面的电子部件,镀膜也设置在玻璃层上。在这种情况下,镀膜在宽广的范围内设置。因而,在将电子部件安装于其它电子设备时,能够稳定地安装电子部件,提高安装性。
在本发明的一个方面的电子部件中,也可以为如下结构:素体包含玻璃成分,玻璃层通过包含与玻璃成分相同的成分而构成。在这种情况下,与玻璃层由素体中不含有的玻璃成分构成的情况相比,能够降低玻璃层的成分对电子部件的特性产生不良影响的可能性。
在本发明的一个方面的电子部件中,也可以为如下结构:在素体设置有凹部,安装用导体配置在凹部内。在这种情况下,与安装用导体设置在素体的外表面上的情况相比,安装用导体的上表面与素体的相隔距离变短。因而,例如在通过热处理获得具备素体和安装用导体的中间体时,素体的玻璃成分到达安装用导体的上表面,由此,在玻璃层在安装用导体上形成的情况下,素体的玻璃成分容易到达安装用导体的上表面,其结果是,能够在安装用导体上容易地形成玻璃层。
在本发明的一个方面的电子部件中,也可以为如下结构:素体具有安装面,安装用导体具有配置在安装面的第一导体部分。在这种情况下,在将电子部件安装于其它电子设备时,能够容易地实现第一导体部分与其它电子设备的电连接。
在本发明的一个方面的电子部件中,也可以为如下结构:素体还具有与安装面连续的端面,安装用导体还具有配置在端面的第二导体部分,并且截面呈L字形。第二导体部分与第一导体部分一体地设置。在这种情况下,例如,在通过焊接将电子部件安装于其它电子设备时,能够不仅在安装面而且在端面也设置焊锡。因而,能够提高安装强度。
附图说明
图1是实施方式中的层叠线圈部件的立体图。
图2是图1的层叠线圈部件的分解立体图。
图3A和图3B是图1的层叠线圈部件的截面图。
图4A和图4B是变形例的层叠线圈部件的截面图。
图5A和图5B是第一比较例和第二比较例的层叠线圈部件的截面图。
具体实施方式
以下,参照附图,对实施方式进行详细说明。在说明中,对同一要素或具有同一功能的要素使用同一附图标记,省略重复的说明。
参照图1、图2、图3A和图3B,说明实施方式中的层叠线圈部件。图1是实施方式中的层叠线圈部件的立体图。图2是图1的层叠线圈部件的分解立体图。图3A是沿图1的IIIa-IIIa线的截面图。图3B是沿图1的IIIb-IIIb线的截面图。
实施方式中的层叠线圈部件1包括素体2、一对安装用导体3、一对镀膜4、一对玻璃层G、多个线圈导体5c、5d、5e、5f和连接导体6、7。在图2中省略镀膜4和玻璃层G的图示。
素体2呈长方体形。在长方体形中包含角部和棱线部被形成倒角的长方体的形状和角部和棱线部形成得圆滑的长方体的形状。素体2作为外表面具有端面2a、2b、侧面2c、2d、2e、2f。端面2a、2b彼此相对。侧面2c、2d彼此相对。侧面2e、2f彼此相对。在以下的说明中,令端面2a、2b的相对方向为方向D1,令侧面2c、2d的相对方向为方向D2,令侧面2e、2f的相对方向为方向D3。方向D1、方向D2和方向D3相互大致正交。
端面2a、2b以连结侧面2c、2d的方式向方向D2延伸。端面2a、2b还以连结侧面2e、2f的方式向方向D3延伸。侧面2c、2d以连结端面2a、2b的方式向方向D1延伸。侧面2c、2d还以连结侧面2e、2f的方式向方向D3延伸。侧面2e、2f以连结侧面2c、2d的方式向方向D2延伸。侧面2e、2f还以连结端面2a、2b的方式向方向D1延伸。
侧面2c是安装面,例如在将层叠线圈部件1安装于未图示的其它电子设备(例如,电路基板或电子部件)时,是与其它电子设备相对的面。端面2a、2b是从安装面(即侧面2c)连续形成的面。
素体2的方向D1上的长度比素体2的方向D2上的长度和素体2的方向D3上的长度长。素体2的方向D2上的长度与素体2的方向D3上的长度彼此同等。即,在本实施方式中,端面2a、2b呈正方形状,侧面2c、2d、2e、2f呈长方形。素体2的方向D1上的长度既可以与素体2的方向D2上的长度和素体2的方向D3上的长度同等,也可以比这些长度短。素体2的方向D2上的长度和素体2的方向D3上的长度也可以彼此不同。
本实施方式中“同等”不仅是指相等,而且还可以将包含预先设定的范围内的微差或制造误差等在内的值当作同等。例如规定只要多个值包含在该多个值的平均值的±5%的范围内,该多个值就同等。
在素体2设置有一对凹部21和一对凹部22。一个凹部21和一个凹部22连续地设置,对应一个安装用导体3。另一个凹部21和另一个凹部22连续地设置,对应另一个安装用导体3。凹部21和凹部22例如呈相同形状。一对凹部21和一对凹部22以与侧面2d、2e、2f分开的方式设置。一对凹部21以在方向D1上彼此分开的方式设置。
一个凹部21以与端面2a相邻的方式设置在侧面2c,朝向侧面2d凹下。另一个凹部21以与端面2b相邻的方式设置在侧面2c,朝向侧面2d凹下。凹部21具有底面21a。底面21a例如呈矩形。一个凹部22以与侧面2c相邻的方式设置在端面2a,朝向端面2b凹下。另一个凹部22以与侧面2c相邻的方式设置在端面2b,朝向端面2a凹下。凹部22具有底面22a。底面22a例如呈矩形。
素体2通过在方向D3上层叠多个素体层12a~12f而构成。具体的层叠结构后述。在实际的素体2,多个素体层12a~12f以不能看到其层间的边界的程度形成为一体。素体层12a~12f例如由磁性材料(Ni-Cu-Zn类铁氧体材料、Ni-Cu-Zn-Mg类铁氧体材料或Ni-Cu类铁氧体材料等)构成。也可以构成素体层12a~12f的磁性材料中含有Fe合金等。素体层12a~12f也可以由非磁性材料(玻璃陶瓷材料、电介质材料等)构成。素体2含有玻璃成分。
安装用导体3设置在素体2。安装用导体3配置在凹部21、22内。具体而言,一个安装用导体3配置在一个凹部21和一个凹部22内。另一个安装用导体3配置在另一个凹部21和另一个凹部22内。
一对安装用导体3在方向D1上相互分开。一对安装用导体3例如呈相同形状。安装用导体3例如呈截面L字形。安装用导体3例如也可以说从方向D3看呈L字形。安装用导体3具有一体地形成的导体部分31、32。导体部分31、32呈大致矩形板状。导体部分31、32例如呈相同形状。
安装用导体3通过在方向D3上层叠从方向D3看呈L字形的多个安装用导体层13而构成。即,安装用导体层13的层叠方向为方向D3。在实际的安装用导体3,多个安装用导体层13以不能看到其层间的边界的程度形成为一体。
导体部分31配置在作为安装面的侧面2c。导体部分31配置在凹部21内。特别是如图3A所示那样,导体部分31具有第一面31a和第二面31b。第一面31a在方向D2上与底面21a相对。第二面31b在方向D2上与第一面31a相对。
导体部分32配置在端面2a、2b。导体部分32配置在凹部22内。特别是如图3B所示那样,导体部分32具有第一面32a和第二面32b。第一面32a在方向D1上与底面22a相对。第二面32b在方向D1上与第一面32a相对。
镀膜4设置在安装用导体3上。镀膜4具有设置在第二面31b上的镀膜部分41和设置在第二面32b上的镀膜部分42。镀膜4通过电解镀或无电解镀形成。镀膜部分41以在第二面31b的整个面成为固定的厚度的方式形成。镀膜部分42以在第二面32b的全面成为固定的厚度的方式形成。
镀膜4例如含有Ni(镍)、Au(金)或Sn(锡)等。镀膜4具有Ni镀膜4a和Au镀膜4b。Ni镀膜4a例如含有Ni,覆盖第二面31b、32b。Au镀膜4b含有Au,覆盖Ni镀膜4a。通过镀膜4具有Ni镀膜4a和Au镀膜4b,能够降低镀膜4的电阻。镀膜4的厚度t1是构成镀膜4的各膜的总和(总厚度)。厚度t1例如是Ni镀膜4a的厚度与Au镀膜4b的厚度的总和。Ni镀膜4a的厚度例如为6μm。Au镀膜4b的厚度例如为0.1μm。
玻璃层G例如由与素体2中所含的玻璃成分相同的成分构成。玻璃层G沿镀膜4的外缘设置在安装用导体3上。
具体而言,设置在一个安装用导体3上的一个玻璃层G设置于在第二面31b中分别沿端面2b侧的外缘、侧面2e侧的外缘和侧面2f侧的外缘的区域以及第二面32b中分别沿侧面2d侧的外缘、侧面2e侧的外缘和侧面2f侧的外缘的区域。一个玻璃层G例如在该各区域连续地设置,呈框状。一个玻璃层G也可以呈不连续地间断切割的框状。
设置在另一个安装用导体3上的另一个玻璃层G设置于在第二面31b中分别沿端面2a侧的外缘、侧面2e侧的外缘和侧面2f侧的外缘的区域以及第二面32b中分别沿侧面2d侧的外缘、侧面2e侧的外缘和侧面2f侧的外缘的区域设置。另一个玻璃层G例如在该各区域连续地设置,呈框状。另一个玻璃层G也可以呈不连续地间断切割的框状。
这样玻璃层G呈框状,在安装用导体3上以包围镀膜4的方式设置。在安装用导体3,设置有玻璃层G的(从安装用导体3的厚度方向看与玻璃层G重叠的)区域R的宽度w为镀膜4的厚度t1以上。在本实施方式中,玻璃层G的厚度t2比镀膜4的厚度t1薄。宽度w与玻璃层G的宽度一致。即,玻璃层G不从安装用导体3露出。玻璃层G的外缘与安装用导体3的外缘一致。玻璃层G的厚度t2比镀膜4的厚度t1薄。镀膜4在玻璃层G上也设置。
宽度w也可以比玻璃层G的宽度窄。即,玻璃层G也可以从安装用导体3露出。由此,玻璃层G的外缘也可以相比安装用导体3的外缘位于外侧。厚度t2也可以为厚度t1以上。镀膜4在玻璃层G上也可以不设置。
多个线圈导体5c、5d、5e、5f相互连接,在素体2内构成线圈10。线圈10的线圈轴沿方向D3设置。线圈导体5c、5d、5e、5f以从方向D3看至少一部分相互重叠的方式配置。线圈导体5c、5d、5e、5f以与端面2a、2b和侧面2c、2d、2e、2f分开的方式配置。
线圈导体5c、5d、5e、5f通过在方向D3上层叠多个线圈导体层15c、15d、15e、15f而构成。即,多个线圈导体层15c、15d、15e、15f以分别从方向D3看全部相互重叠的方式配置。线圈导体5c、5d、5e、5f也可以由1个线圈导体层15c、15d、15e、15f构成。在图2仅表示1个线圈导体层15c、15d、15e、15f。在实际的线圈导体5c、5d、5e、5f,多个线圈导体层15c、15d、15e、15f以不能看到其层间的边界的程度形成为一体。
连接导体6沿方向D1延伸。连接导体6连接线圈导体5c以及另一个导体部分32。连接导体7沿方向D1延伸。连接导体7连接线圈导体5f以及一个导体部分32。连接导体6、7通过在方向D3上层叠多个连接导体层16、17而构成。在图2仅表示1个连接导体层16、17。在实际的连接导体6、7,多个连接导体层16、17以不能看到其层间的边界的程度形成为一体。
上述的安装用导体层13、线圈导体层15c、15d、15e、15f和连接导体层16、17由导电材料(例如,Ag或Pd)构成。该各层既可以由相同材料构成,也可以由不同材料构成。该各层呈截面大致矩形。
层叠线圈部件1包括多个层La、Lb、Lc、Ld、Le、Lf。层叠线圈部件1例如通过从侧面2f侧起依次层叠2个层La、1个层Lb、3个层Lc、3个层Ld、3个层Le、3个层Lf、1个层Lb和2个层La而构成。在图2对3个层Lc、3个层Ld、3个层Le和3个层Lf各图示1个,省略其它2个图示。
层La由素体层12a构成。
层Lb通过素体层12b与一对安装用导体层13相互组合而构成。在素体层12b设置有欠缺部Rb。欠缺部Rb具有与一对安装用导体层13的形状对应的形状。在欠缺部Rb嵌入一对安装用导体层13。素体层12b与一对安装用导体层13的全体具有互补的关系。
层Lc通过素体层12c与一对安装用导体层13和线圈导体层15c相互组合而构成。在素体层12c设置有欠缺部Rc。欠缺部Rc具有与一对安装用导体层13、线圈导体层15c和连接导体层16的形状对应的形状。在欠缺部Rc嵌入一对安装用导体层13、线圈导体层15c和连接导体层16。素体层12c与一对安装用导体层13、线圈导体层15c和连接导体层16的整体具有互补的关系。
层Ld通过素体层12d与一对安装用导体层13和线圈导体层15d相互组合而构成。在素体层12d设置有欠缺部Rd。欠缺部Rd具有与一对安装用导体层13和线圈导体层15d的形状对应的形状。在欠缺部Rd嵌入一对安装用导体层13和线圈导体层15d。素体层12d与一对安装用导体层13和线圈导体层15d的整体具有互补的关系。
层Le通过素体层12e与一对安装用导体层13和线圈导体层15e相互组合而构成。在素体层12e设置有欠缺部Re。欠缺部Re具有与一对安装用导体层13和线圈导体层15e的形状对应的形状。在欠缺部Re嵌入一对安装用导体层13和线圈导体层15e。素体层12e与一对安装用导体层13和线圈导体层15e的整体具有互补的关系。
层Lf通过素体层12f与一对安装用导体层13、线圈导体层15f和连接导体层17相互组合而构成。在素体层12f设置有欠缺部Rf。欠缺部Rf具有与一对安装用导体层13、线圈导体层15f和连接导体层17的形状对应的形状。在欠缺部Rf嵌入一对安装用导体层13、线圈导体层15f和连接导体层17。素体层12f与一对安装用导体层13、线圈导体层15f和连接导体层17的整体具有互补的关系。
欠缺部Rb、Rc、Rd、Re、Rf被一体化而构成上述的一对凹部21和一对凹部22。欠缺部Rb、Rc、Rd、Re、Rf的宽度(以下为欠缺部的宽度)基本上以比安装用导体层13、线圈导体层15c、15d、15e、15f和连接导体层16、17的宽度(以下为导体部的宽度)宽的方式设定。为了提高素体层12b、12c、12d、12e、12f与安装用导体层13、线圈导体层15c、15d、15e、15f和连接导体层16、17的粘接性,欠缺部的宽度也可以以勉强比导体部的宽度窄的方式设定。从欠缺部的宽度减去导体部的宽度得到的值例如优选为-3μm以上10μm以下,更优选为0μm以上10μm以下。
对实施方式中的层叠线圈部件1的制造方法的一个例子进行说明。
首先,在基材(例如PET薄膜)上涂敷含有上述的素体层12a~12f的构成材料和感光性材料的素体膏。由此形成素体形成层。素体膏中所含的感光性材料可以为负型和正型的任一种,能够使用公知的材料。接着,例如通过使用Cr掩模的光刻法对素体形成层进行曝光和显影。由此,在基材上形成除去与后述的导体形成层的形状对应的形状后的素体图案。素体图案是在热处理后成为素体层12b、12c、12d、12e、12f的层。即,形成设置有成为欠缺部Rb、Rc、Rd、Re、Rf的欠缺部的素体图案。例如,本实施方式的“光刻法”只要是通过对含有感光性材料的加工对象的层进行曝光和显影加工成所期望的图案的方法即可,并不被掩模的种类等限定。
另一方面,将含有上述的安装用导体层13、线圈导体层15c、15d、15e、15f和连接导体层16、17的构成材料和感光性材料的导体膏涂敷在基材(例如PET薄膜)上。由此形成导体形成层。导体膏中所含的感光性材料可以为负型和正型的任一种,能够使用公知的材料。接着,通过使用例如Cr掩模的光刻法对导体形成层进行曝光和显影。由此在基材上形成导体图案。导体图案是在热处理后成为安装用导体层13、线圈导体层15c、15d、15e、15f和连接导体层16、17的层。
接着,将素体形成层从基材转印至支承体上。在本实施方式中,重复进行2次素体形成层的转印工序。由此,在支承体上层叠2层素体形成层。这些素体形成层是在热处理后成为层La的层。
接着,在支承体上重复转印导体图案和素体图案。由此,在方向D3上层叠导体图案和素体图案。具体而言,首先,将导体图案从基材转印至素体形成层上。接着,将素体图案从基材转印至素体形成层上。在素体图案的欠缺部组合导体图案,在素体形成层上,素体图案和导体图案成为同一层。进一步,重复实施导体图案和素体图案的转印工序。由此,将导体图案和素体图案以相互组合的状态层叠。由此层叠在热处理后成为层Lb、Lc、Ld、Le、Lf层。
接着,将素体形成层从基材转印至在导体图案和素体图案的转印工序中层叠的层上。在本实施方式中,重复进行2次素体形成层的转印工序。由此,在该层上层叠2层素体形成层。这些素体形成层是在热处理后成为层La的层。
由此,将在热处理后成为层叠线圈部件1的镀膜4和玻璃层G以外的部分的层叠体作为层叠线圈部件1之前的中间体在支承体上形成。接着,按规定的大小切割所得到的层叠体。之后,对切割后的层叠体进行去除粘合剂处理,之后进行热处理。热处理温度例如为850~900℃左右。通过热处理,在安装用导体3的第二面31b、32b上形成玻璃层G。接着,实施电解镀或无电解镀,在安装用导体3的第二面31b、32b上形成镀膜4。由此得到层叠线圈部件1。
图4A和图4B是变形例的层叠线圈部件的截面图。变形例的层叠线圈部件1A的镀膜4被厚膜化,在这方面与层叠线圈部件1不同。在电解镀或无电解镀中,如果以镀膜4的厚度t1不超过区域R的宽度w的方式形成镀膜4,则能够将镀膜4的形成范围控制在安装用导体3上。
图5A和图5B是第一比较例和第二比较例的层叠线圈部件的截面图。图5A所示的第一比较例的层叠线圈部件100在不包括主玻璃层G方面与层叠线圈部件1不同。省略层叠线圈部件100的导体部分32侧的截面图的图示。图5B所示的第二比较例的层叠线圈部件200主要在不包括玻璃层G方面与层叠线圈部件1A不同。省略层叠线圈部件200的导体部分32侧的截面图的图示。
这样,层叠线圈部件100、200不具备玻璃层G,因此当利用电解镀或无电解镀形成镀膜4时,存在产生镀膜延伸的问题。因而,例如,在利用焊接将层叠线圈部件100、200安装于其它电子设备时,存在产生安装用导体3间的短路的问题。
与此相对,在层叠线圈部件1、1A,沿镀膜4的外缘在安装用导体3上设置有玻璃层G,因此镀膜延伸受到抑制。特别是在安装用导体3,设置有玻璃层G的区域R的宽度w为镀膜4的厚度t1以上。因而,即使在通过电解镀或无电解镀形成镀膜4的情况下,镀膜4也不会从安装用导体3露出。由此,能够可靠地抑制镀膜延伸。
例如,通过将玻璃层G沿安装用导体3的第二面31b、32b的外缘、不设置在第二面31b、32b上而设置在端面2a、2b和侧面2c上,也能够抑制镀膜延伸。但是,在这样的层叠线圈部件中,需要使玻璃层G的厚度t2为镀膜4的厚度t1以上。即,不能使镀膜4相对于玻璃层G突出。因而,在安装于其它电气设备时,玻璃层G成为障碍,存在于其它电气设备的电连接困难的问题。进一步,因为需要使玻璃层G厚膜化,所以不易制造。与此相对,在层叠线圈部件1、1A中,玻璃层G设置在第二面31b、32b上。因而,不需要使玻璃层G的厚度t2为镀膜4的厚度t1以上。即,能够使镀膜4相对于玻璃层G突出。因而,在安装于其它电气设备时,与其它电气设备的电连接变得容易。此外,因为不需要使玻璃层G厚膜化,所以容易制造。
镀膜4也设置于玻璃层G上。这样,镀膜4在宽的范围内设置,因此能够抑制所谓的芯片立起(或者,Tombstone(墓碑))。芯片立起是指在将层叠线圈部件1安装于其它电子设备时,层叠线圈部件1立起的现象。这样能够稳定地安装层叠线圈部件1,能够提高安装性。
玻璃层G例如由与素体2中所含的玻璃成分相同的成分构成。因而,与玻璃层G由素体2中不含有的玻璃成分构成的情况相比,能够降低玻璃层G的成分对层叠线圈部件1、1A的特性产生不良影响的可能性。此外,在层叠线圈部件1的制造中,在通过热处理获得包括素体2和安装用导体3的中间体时,通过使得素体2的玻璃成分到达安装用导体3的上表面,同时形成玻璃层G。这样,不需要另设形成玻璃层G的工序,能够提高生产性。玻璃层G例如也可以由与素体2中所含的玻璃成分不同的成分构成。
在素体2设置有凹部21、22,安装用导体3配置在凹部21、22内。因此,与安装用导体3设置在素体2的端面2a、2b或侧面2c、2d、2e、2f上的情况相比,安装用导体3的第二面31b、32b与素体2的相隔距离短。因而,在层叠线圈部件1的制造中,进行热处理时,素体2的玻璃成分容易到达安装用导体3的上表面,其结果是,能够容易地在安装用导体3上形成玻璃层G。
素体2具有作为安装面的侧面2c。安装用导体3具有配置在侧面2c的导体部分31。因此,在将层叠线圈部件1安装在其它电子设备时,能够容易地实现导体部分31与其它电子设备的电连接。素体2进一步具有与侧面2c连续的端面2a、2b。安装用导体3与导体部分31一体地设置,进一步具有配置在端面2a、2b的导体部分32。因此,例如在通过焊接将层叠线圈部件1安装于其它电子设备时,不仅在侧面2c而且在端面2a、2b也设置焊料。因而,能够提高安装强度。
本发明并不限定于上述的实施方式,能够进行各种变形。
层叠线圈部件1、1A从方向D3看还可以进一步在线圈10的内侧具有芯部。芯部也可以为中空。即,层叠线圈部件1、1A也可以为空芯线圈。也可以芯部为实心,例如由与素体2的构成材料不同的磁性材料构成。芯部也可以在方向D3上贯通素体2。芯部还可以在方向D3的两端部被素体2覆盖。层叠线圈部件1、1A还可以进一步包括在方向D3上配置在线圈导体5c、5d、5e、5f间的间隔部件。在这种情况下,间隔部件例如也可以由与素体2的构成材料不同的磁性材料或非磁性材料构成。
在层叠线圈部件1、1A,安装用导体3具有导体部分31、32的任一导体部分即可。在这种情况下,在素体2,与导体部分31、32对应地设置有凹部21、22的任一凹部。
在层叠线圈部件1、1A,安装用导体3也可以设置在端面2a、2b或侧面2c、2d、2e、2f上。这种情况下的构成安装用导体3的导电材料例如既可以从在素体2的牢固性和成本等方面出发采用Cu,也可以从与连接导体层16、17的连接性等方面出发采用与构成连接导体层16、17的导电材料(例如,Ag或Pd)相同的材料。在这种情况下的层叠线圈部件1、1A的制造方法中,在形成导体图案时,作为在热处理后成为线圈导体层15c、15d、15e、15f和连接导体层16、17的层形成导体图案。之后,在层叠素体形成层、素体图案和导体图案后,进行热处理,获得成为层叠线圈部件1的安装用导体3、镀膜4和玻璃层G以外的部分的层叠体。接着,在层叠体的外表面上施加含有安装用导体3的构成材料的导体膏。导体膏的施加能够利用浸渍法、印刷法或转印法等进行。在施加导体膏后的层叠体实施所期望的加热处理,将导体膏烧结于层叠体。导体膏的烧结例如通过在600~800℃的温度下加热规定时间来进行。由此在安装用导体3上形成玻璃层G。接着,通过电解镀或无电解镀在安装用导体3上形成镀膜4。结果获得层叠线圈部件1、1A。
在上述的实施方式中,作为电子部件以层叠线圈部件1为例进行了说明,不过本发明并不限定于此,还能够应用于层叠陶瓷电容器、层叠压敏电阻、层叠压电致动器、层叠热敏电阻或层叠复合部件等其它电子部件。
Claims (8)
1.一种电子部件,其特征在于,
具备:
素体;
设置于所述素体的安装用导体;
设置在所述安装用导体上的镀膜;和
沿所述镀膜的外缘设置在所述安装用导体上的玻璃层,
所述玻璃层呈框状,
所述镀膜也设置在所述玻璃层上。
2.如权利要求1所述的电子部件,其特征在于,
在所述安装用导体中,设置有所述玻璃层的区域的宽度为所述镀膜的厚度以上。
3.如权利要求1或2所述的电子部件,其特征在于,
所述素体包含玻璃成分,
所述玻璃层由与所述玻璃成分相同的成分构成。
4.如权利要求1或2所述的电子部件,其特征在于,
在所述素体设置有凹部,
所述安装用导体配置在所述凹部内。
5.如权利要求1或2所述的电子部件,其特征在于,
所述素体具有安装面,
所述安装用导体具有配置在所述安装面的第一导体部分。
6.如权利要求5所述的电子部件,其特征在于,
所述素体还具有与所述安装面连续的端面,
所述安装用导体还具有配置在所述端面的第二导体部分,并且截面呈L字形,
所述第二导体部分与所述第一导体部分一体地设置。
7.如权利要求1所述的电子部件,其特征在于,
所述玻璃层在所述安装用导体上以包围所述镀膜的方式设置。
8.如权利要求1所述的电子部件,其特征在于,
所述镀膜在所述安装用导体的整个面设置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017067453A JP6870427B2 (ja) | 2017-03-30 | 2017-03-30 | 電子部品 |
JP2017-067453 | 2017-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108695051A CN108695051A (zh) | 2018-10-23 |
CN108695051B true CN108695051B (zh) | 2021-06-15 |
Family
ID=63672505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810269953.6A Active CN108695051B (zh) | 2017-03-30 | 2018-03-29 | 电子部件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10847301B2 (zh) |
JP (1) | JP6870427B2 (zh) |
CN (1) | CN108695051B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102494352B1 (ko) * | 2017-10-20 | 2023-02-03 | 삼성전기주식회사 | 코일 전자부품 |
JP6753423B2 (ja) * | 2018-01-11 | 2020-09-09 | 株式会社村田製作所 | 積層コイル部品 |
JP7402627B2 (ja) * | 2019-07-18 | 2023-12-21 | 株式会社村田製作所 | 基体 |
JP7163882B2 (ja) * | 2019-08-07 | 2022-11-01 | 株式会社村田製作所 | インダクタ部品および電子部品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1253469A (zh) * | 1998-11-02 | 2000-05-17 | 塞拉特赫株式会社 | 阵列型多芯片器件及其制造方法 |
CN101129102A (zh) * | 2005-11-30 | 2008-02-20 | 株式会社村田制作所 | 陶瓷基板、电子器件及陶瓷基板的制造方法 |
CN103219129A (zh) * | 2012-01-24 | 2013-07-24 | 株式会社村田制作所 | 电子部件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340089A (ja) * | 1998-05-21 | 1999-12-10 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
TWI311451B (en) | 2005-11-30 | 2009-06-21 | Murata Manufacturing Co | Ceramic substrate, electronic device, and manufacturing method of ceramic substrate |
JP2010165975A (ja) * | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層インダクタ |
JP5888289B2 (ja) | 2013-07-03 | 2016-03-16 | 株式会社村田製作所 | 電子部品 |
JP2015115392A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
JP6217861B2 (ja) | 2014-07-08 | 2017-10-25 | 株式会社村田製作所 | 電子部品 |
KR20160008318A (ko) * | 2014-07-14 | 2016-01-22 | 삼성전기주식회사 | 칩형 코일 부품 |
JP6156345B2 (ja) * | 2014-12-10 | 2017-07-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP6544080B2 (ja) * | 2015-06-30 | 2019-07-17 | 株式会社村田製作所 | コイル部品 |
US9978518B2 (en) * | 2015-07-14 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
JP6668723B2 (ja) * | 2015-12-09 | 2020-03-18 | 株式会社村田製作所 | インダクタ部品 |
KR101832589B1 (ko) * | 2016-01-19 | 2018-02-26 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
-
2017
- 2017-03-30 JP JP2017067453A patent/JP6870427B2/ja active Active
-
2018
- 2018-03-27 US US15/937,313 patent/US10847301B2/en active Active
- 2018-03-29 CN CN201810269953.6A patent/CN108695051B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1253469A (zh) * | 1998-11-02 | 2000-05-17 | 塞拉特赫株式会社 | 阵列型多芯片器件及其制造方法 |
CN101129102A (zh) * | 2005-11-30 | 2008-02-20 | 株式会社村田制作所 | 陶瓷基板、电子器件及陶瓷基板的制造方法 |
CN103219129A (zh) * | 2012-01-24 | 2013-07-24 | 株式会社村田制作所 | 电子部件 |
Also Published As
Publication number | Publication date |
---|---|
US20180286565A1 (en) | 2018-10-04 |
US10847301B2 (en) | 2020-11-24 |
JP6870427B2 (ja) | 2021-05-12 |
JP2018170429A (ja) | 2018-11-01 |
CN108695051A (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108695038B (zh) | 电子部件 | |
CN108695051B (zh) | 电子部件 | |
CN109390136B (zh) | 层叠线圈部件 | |
US20120062348A1 (en) | Laminated coil | |
US11189413B2 (en) | Multilayer coil component and method for producing the same | |
JP7425959B2 (ja) | 電子部品 | |
CN109215936B (zh) | 层叠电子部件 | |
CN108461251B (zh) | 电子部件 | |
CN111354545B (zh) | 层叠线圈部件 | |
JP7234552B2 (ja) | 積層コイル部品 | |
US10998129B2 (en) | Method for manufacturing laminated coil component | |
CN114446574B (zh) | 层叠线圈部件 | |
CN112466653B (zh) | 电子部件的制造方法 | |
JP2012204475A (ja) | 積層電子部品 | |
CN110853866B (zh) | 电子部件 | |
US20230125854A1 (en) | Electronic component | |
US20220293332A1 (en) | Method for manufacturing multilayer coil component | |
JP6844333B2 (ja) | 積層コイル部品の製造方法 | |
JP2022150913A (ja) | 積層コイル部品の製造方法及び積層コイル部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |