JP2007281400A - 表面実装型セラミック電子部品 - Google Patents

Abstract

【課題】 導電性樹脂層を有する端子電極構造の表面実装型セラミック電子部品において、導電性樹脂層の剥離の問題を解決する。
【解決手段】 下地金属層５ａの上に中間金属層５ｂを形成し、その上に導電性樹脂層５ｃを形成する。共材、酸化膜またはガラスフリット等が存在する下地金属層５ａ表面は中間金属層５ｂに覆われ、導電性樹脂層５ｃは緻密な金属面である中間金属層５ｂと密着する。
【選択図】図１

Description

本発明は、セラミックコンデンサ、積層インダクタ、チップ抵抗器、チップバリスタ、チップサーミスタ、コンデンサアレイ等の表面実装型セラミック電子部品に関するもので、端子電極（外部電極）の構造に関するものである。

近年、電子機器の小型化が進み、高密度実装に有利な表面実装型の電子部品の採用が増えてきている。図５のように、表面実装型セラミック電子部品１９は、マウンター等で配線基板２０に直付けされ、リフロー半田付け等で固定される。このような表面実装型セラミック電子部品としては、積層セラミックコンデンサ、積層インダクタ、チップ抵抗器、チップバリスタ及びチップサーミスタのように角型の電子部品素体に一対の端子電極を形成したものや、多端子コンデンサやコンデンサアレイ等のように、電子部品素体の側面に複数対の端子電極を形成したものがある。

表面実装型セラミック電子部品は、積層セラミックコンデンサを例にとると、図６に示すように、チタン酸バリウムを主成分とする誘電体セラミック層４を介して静電容量を形成する内部電極３が交互に積み重ねられている電子部品素体２に一対の端子電極（外部電極）５が形成された構造を有する。その端子電極５は、電子部品素体２に密着し内部電極３と電気的に接続する下地金属層５ａと、該下地金属層５ａ上に形成されるＮｉメッキ金属層５ｄ、その上に半田濡れ性を向上させるＳｎメッキ金属層５ｅを有する。下地金属層５ａは、例えば電子部品素体と同組成のセラミック粉末を共材として混合した導電ペーストを未焼成の電子部品素体に塗布して電子部品素体の焼成と同時に焼付けて形成するか、ガラスフリットを混合した導電ペーストを焼成済みの電子部品素体に塗布して焼付けて形成することで得られる。

このように、表面実装型セラミック電子部品は、セラミックと金属で構成されているため、延展性に乏しく、実装時のマウンターによる衝撃、実装後の配線基板のたわみおよび落下等の強い外力に対して脆く、クラック等の欠陥が発生する傾向がある。そこでこのような問題を解決するために、［特許文献１］、［特許文献２］及び図７に示すように、下地金属層５ａの上に金属と比較してヤング率の低い導電性樹脂層５ｃを付与した端子電極５を有する電子部品（積層セラミックコンデンサ１“）が提案されている。ここで、導電性樹脂とはエポキシやフェノール等の熱硬化性樹脂にＡｇ粉末やＮｉ粉末等の導電金属を混練させたものである。下地金属層の上に導電性樹脂層を形成することにより端子電極に柔軟性を与えることができ、これにより外力を緩和することができるので、表面実装型セラミック電子部品の機械的強度を向上させることができると考えられている。

特許第３３５９５２２号公報 特開２０００−１８２８７９号公報

しかしながら、下地金属層の上に直接導電性樹脂層を形成した端子電極では、実装後の配線基板のたわみや落下の機械的衝撃を加えたとき、またはヒートサイクル試験を行ったときに、導電性樹脂層が剥離してしまい、所望の機械的強度を得ることが難しいことが判った。この原因としては次のように考えられる。下地金属層を電子部品素体の焼成と同時焼成した端子電極では、共材や酸化膜、バインダーの抜けた後の細孔の存在により下地金属層の表面が平滑かつ緻密な金属面ではない状態になっている場合があり、下地金属層と導電性樹脂層との接着強度が充分に確保できないためであると考えられる。また、下地金属層を電子部品素体の焼成後に焼付けて形成した端子電極では、細孔の他、ガラスフリットが表面に偏析する場合があり、下地金属層と導電性樹脂層との接着強度が充分に確保できないためであると考えられる。

本発明は、このような課題を解決するため、下地金属層と導電性樹脂との接着強度を確保し、機械的強度を向上させることができる端子電極を有する表面実装型セラミック電子部品を提案するものである。

本発明は、電子部品素体と、前記電子部品素体の表面に形成された少なくとも一対の端子電極と、を有する表面実装型セラミック電子部品であって、前記端子電極は、前記電子部品素体の表面に形成された共材またはガラスフリットを含む下地金属層と、前記下地金属層上に形成され、前記下地金属層よりも平滑かつ緻密な金属面を有する中間金属層と、前記中間金属層上に形成された導電性樹脂層と、前記導電性樹脂層上に形成されたメッキ金属層とを有することを特徴とする表面実装型セラミック電子部品を提案するものである。

本発明によれば、下地金属層と導電性樹脂層との間に中間金属層を設けることによって、共材、酸化膜またはガラスフリット等が存在する下地金属層表面は中間金属層に覆われ、導電性樹脂層は下地金属層よりも平滑かつ緻密な金属面を有する中間金属層と密着する。この構造により、柔軟かつ強靭な端子電極を形成することができる。なお、平滑かつ緻密な金属面とは、ここではメッキ金属または蒸着金属膜のように、細孔がなく、殆ど金属粒子のみで構成されている状態の金属面を言う。

また、本発明では、前記中間金属層は、金属層厚みが０．５μｍ以上１０μｍ以下であることを特徴とする表面実装型セラミック電子部品を提案する。本発明によれば、下地金属層と導電性樹脂層とをより強固に接着することができるとともに半田耐熱等の熱衝撃への耐性を確保できる。なお、この金属層厚みは、ＳＥＭで倍率を３０００倍にして観察した端子電極の断面にて、電子部品一個につき端面部分を２箇所、側面部分を２箇所の計４箇所をＳＥＭに付属のマイクロメータで測定し、これを１０個分行いその平均値から求める。

また、さらに本発明では、前記中間金属層は、金属層の連続率が２０％以上であることを特徴とする表面実装型セラミック電子部品を提案する。本発明によれば、導電性樹脂層と中間金属層との接着をより強固にすることができる。なお、ここで言う連続率とは、端子電極の断面にて、下地金属層の外縁部の長さに対する中間金属層の存在する長さの割合を示し、その測定方法はＳＥＭで倍率を３０００倍にして観察した領域の下地金属層の外縁部の長さと中間金属層の存在する長さをマイクロメータで測長し、これを電子部品１個につき端面部分を２箇所、側面部分を２箇所の計４箇所の測定を行い、この方法で１０個分のサンプルでの測定を行いその平均値を求めるものである。

本発明によれば、導電性樹脂層の剥離が生じにくい端子電極を得ることができる。よって、たわみ、落下等の外力に対する機械的強度を向上させた表面実装型セラミック電子部品を得ることができる。

本発明に係る表面実装型セラミック電子部品の第一の実施形態を、図１及び図４に基づいて説明する。図１は、本発明に係る積層セラミックコンデンサを示す模式的な縦断面図である。この積層セラミックコンデンサ１は、チタン酸バリウムを主成分とする誘電体セラミック層４を介して内部電極３が交互に積み重ねられている電子部品素体２に一対の端子電極（外部電極）５が形成された構造を有する。その端子電極５は、電子部品素体２に密着し内部電極３と電気的に接続する下地金属層５ａと、該下地金属層５ａ上に形成される中間金属層５ｂと、該中間金属層５ｂ上に形成された導電性樹脂層５ｃと、該導電性樹脂層５ｃ上に形成されたメッキ金属層５ｄ、その上に半田濡れ性を向上させるＳｎメッキ金属層５ｅを有する。

このような積層セラミックコンデンサ１は、例えば次のようにして得られる。まずチタン酸バリウムを主成分とする耐還元性を有するセラミック粉末を有機バインダーと混練してスラリーを形成し、これをドクターブレード等でシート状に形成してセラミックグリーンシートを得る。このセラミックグリーンシートにスクリーン印刷によってＮｉ導電ペーストを所定のパターンで塗布して内部電極を形成する。内部電極パターンを形成したセラミックグリーンシートを所定の形状に打ち抜いて、この打ち抜いたセラミックグリーンシートを、静電容量を形成できるように所定枚数積み重ねて熱圧着して積層体を得る。この積層体を、所定の個別チップサイズに切断分割して電子部品素体２の未焼成体を得る。この未焼成体の内部電極露出面に、共材を含む導電ペーストを浸漬塗布し、１１００〜１３００℃の窒素−水素雰囲気で焼成して、電子部品素体２及び下地金属層５ａを形成する。なお、下地金属層５ａは、未焼成体を焼成した後、ガラスフリットを含む導電ペーストを浸漬塗布し、７００〜８００℃の窒素雰囲気中で焼付けても良い。また、下地金属層５ａに用いられる金属としては、Ｎｉ、Ｃｕ、Ａｇまたはそれらの合金が挙げられる。また、下地金属層５ａの厚みはチップサイズによって異なるが、１．６×０．８ｍｍ〜３．２×１．６ｍｍサイズのもので、内部電極露出面における厚みで１５〜２５μｍが好ましい。

次に、下地金属層５ａ上に中間金属層５ｂを形成する。中間金属層５ｂ形成方法としては無電解または電解メッキの他、蒸着法やスパッタ法が挙げられる。また、中間金属層５ｂに用いられる金属としては、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ｎｉなどが挙げられる。このうち、中間金属層が増える分の抵抗値を抑えるという点では、比抵抗値の小さいＣｕ、Ａｇが望ましく、下地金属層の保護という点では拡散の少ないＣｕ、Ｎｉが望ましい。また、中間金属層に導電性樹脂層との密着を阻害する酸化膜を生成させないという点ではＡｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕのような貴金属が望ましい。

次に、中間金属層５ｂ上に導電性樹脂層５ｃを形成する。これはＡｇ、Ｎｉ、Ｃｕ等の導電性フィラーを混練したエポキシ樹脂やフェノール樹脂等の熱硬化性樹脂を中間金属層５ｃの部分に浸漬塗布し、熱処理して硬化させることで得られる。この導電性樹脂層５ｃの厚みは、１．６×０．８ｍｍ〜３．２×１．６ｍｍサイズのもので、内部電極露出面における厚みで１０〜３０μｍが好ましい。次に、導電性樹脂層５ｃ上に、Ｎｉ電解メッキによるメッキ金属層５ｄ、Ｓｎ電解メッキによるＳｎメッキ金属層５ｅを順次形成する。

このようにして得られた積層セラミックコンデンサ１の端子電極５が本発明の効果を発揮する仕組みを図４に基づいて説明する。図４は図１の点線で囲まれた部分Ａの拡大図である。下地金属層５ａは、導電性金属１５と共材１６を有している。この共材１６は下地金属層５ａの外表面の所々に露出しており、従来ではこれが導電性樹脂層５ｃとの密着を阻害していた。中間金属層５ｂが下地金属層５表面を覆うことにより、共材１６は被覆され、導電性樹脂層５ｃは下地金属層５よりも平滑かつ緻密な金属面を有する中間金属層５ｂと密着する。導電性樹脂層５ｃは、Ａｇ、ＮｉまたはＣｕ等の導電性フィラーが樹脂１８に分散しており、導電接続と外力に対する柔軟性を発揮する。

次に、本発明に係る表面実装型セラミック電子部品の第二の実施形態を、図２に基づいて説明する。図２は、本発明に係る積層インダクタを示す模式的な縦断面図である。この積層インダクタ６は、Ｎｉ−Ｚｎ−Ｃｕフェライトを主成分とする磁性体セラミック層８中にコイル導体９がらせん状に形成されている電子部品素体７に一対の端子電極（外部電極）５が形成された構造を有する。その端子電極５は、電子部品素体７に密着しコイル導体９と電気的に接続する下地金属層５ａと、該下地金属層５ａ上に形成される中間金属層５ｂと、該中間金属層５ｂ上に形成された導電性樹脂層５ｃと、該導電性樹脂層５ｃ上に形成されたメッキ金属層５ｄ、その上に半田濡れ性を向上させるＳｎメッキ金属層５ｅを有する。

このような積層インダクタ６は、例えば次のようにして得られる。まずＮｉ−Ｚｎ−Ｃｕフェライトを主成分とする磁性体粉末を有機バインダーと混練してスラリーを形成し、これをドクターブレード等でシート状に形成して磁性体シートを得る。この磁性体シートにスルーホールを穿孔し、次いでスクリーン印刷によってＡｇ導電ペーストを所定のパターンで塗布してコイルパターン及びスルーホール導体を形成する。コイルパターンを形成した磁性体シートを所定の形状に打ち抜いて、この打ち抜いた磁性体シートを、スルーホール導体を通じてコイルパターン同士が電気的に接続できるように所定枚数積み重ねて熱圧着して積層体を得る。この積層体を、所定の個別チップサイズに切断分割して電子部品素体７の未焼成体を得る。この未焼成体のコイル導体露出面に、ガラスフリットを含むＡｇ導電ペーストを浸漬塗布し、９００℃の大気中で焼成して、電子部品素体７及び下地金属層５ａを形成する。

次に、第一の実施形態と同様にして、下地金属層５ａ上に、貴金属の中間金属層５ｂ、導電性フィラーを分散した熱硬化性樹脂からなる導電性樹脂層５ｃ、Ｎｉ電解メッキによるメッキ金属層５ｄ及びＳｎメッキ金属層５ｅを順次形成する。このようにして得られた積層インダクタ６は、第一の実施形態と同様の効果が得られる。

次に、本発明に係る表面実装型セラミック電子部品の第三の実施形態を、図３に基づいて説明する。図３は、本発明に係るチップ抵抗器を示す模式的な縦断面図である。このチップ抵抗器１０は、アルミナを主成分とする絶縁性基板１３上に抵抗体１２、保護層（図示せず）及び引出導体１４が形成されている電子部品素体１１に一対の端子電極（外部電極）５が形成された構造を有する。その端子電極５は、電子部品素体１１に密着し引出導体１４と電気的に接続する下地金属層５ａと、該下地金属層５ａ上に形成される中間金属層５ｂと、該中間金属層５ｂ上に形成された導電性樹脂層５ｃと、該導電性樹脂層５ｃ上に形成されたメッキ金属層５ｄ、その上に半田濡れ性を向上させるＳｎメッキ金属層５ｅを有する。

このようなチップ抵抗器１０は、例えば次のようにして得られる。まずアルミナを主成分とする絶縁性基板を用意し、この上にスクリーン印刷によってＡｇ導電ペーストを塗布し、引出導体となる厚膜パターンを形成して、焼付ける。次いで２つの引出導体の間に酸化ルテニウムを主成分とする抵抗体をスクリーン印刷にて塗布して焼付ける。トリミングによって抵抗値を調整したのち、ホウケイ酸系ガラスで抵抗体上に保護層を形成し、絶縁基板を個別チップに分割して、チップ端面及び引出導体の一部を覆うようにガラスフリットを含むＡｇ導電ペーストを浸漬塗布し、９００℃の大気中で焼成して、電子部品素体１１及び下地金属層５ａを形成する。

次に、第一及び第二の実施形態と同様にして、下地金属層５ａ上に、貴金属の中間金属層５ｂ、導電性フィラーを分散した熱硬化性樹脂からなる導電性樹脂層５ｃ、Ｎｉ電解メッキによるメッキ金属層５ｄ及びＳｎメッキ金属層５ｅを順次形成する。このようにして得られたチップ抵抗器１０は、第一の実施形態と同様の効果が得られる。

（実施例１）ＪＩＳのＢＪ特性を示す温度特性を有する誘電体セラミック粉末をポリビニルブチラールその他添加剤および溶剤と混練してスラリーを形成し、これをドクターブレードによって５μｍの厚みを有するセラミックグリーンシートを形成した。次にこのセラミックグリーンシートにＮｉ導電ペーストをスクリーン印刷によって塗布して内部電極を形成する。このセラミックグリーンシートを所定の大きさに打ち抜いて、内部電極が１０層になるように積み重ね、熱圧着して積層体を得た。この積層体を４．０×２．０ｍｍの大きさに切断した。切断した積層体の内部電極露出面に共材を含むＮｉ導電ペーストを浸漬塗布し、これを１３００℃の窒素−水素雰囲気中で焼成し、下地金属層を有する３．２×１．６ｍｍサイズの積層セラミックコンデンサ素体を得た。

この下地金属層上に、電解メッキ法により、厚み３μｍ、連続率１００％のＣｕ中間金属層を形成した。次いでこのＣｕ中間金属層上に、エポキシ樹脂にＡｇをフィラーとして含有した導電性樹脂を浸漬塗布し、２００℃で硬化させて導電性樹脂層を形成した。次いでこの導電性樹脂層上に、電解メッキ法にてＮｉメッキ金属層およびＳｎメッキ金属層を順次形成した。

（実施例２）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上に電解メッキ法により厚み３μｍ、連続率１００％のＮｉ中間金属層を形成した。次いでこのＮｉ中間金属層上に、実施例１と同様にエポキシ樹脂にＡｇをフィラーとして含有した導電性樹脂を浸漬塗布して２００℃で硬化させて導電性樹脂層を形成し、次いでこの導電性樹脂層上に、電解メッキ法にてＮｉメッキ金属層およびＳｎメッキ金属層を順次形成した。

（比較例１）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上にエポキシ樹脂にＡｇをフィラーとして含有した導電性樹脂を浸漬塗布し、２００℃で硬化させて導電性樹脂層を形成した。次いでこの導電性樹脂層に、電解メッキ法にてＮｉメッキ金属層およびＳｎメッキ金属層を順次形成した。

（比較例２）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上に、電解メッキ法にてＮｉメッキ金属層およびＳｎメッキ層金属を順次形成した。

実施例１、実施例２、比較例１及び比較例２で得られた積層セラミックコンデンサを各々１０個用意し、ＪＩＳ−Ｃ５１０１の耐基板曲げ性試験方法の要領でたわみ試験を行い、静電容量が１０％以上低下したときのたわみ量を測定し、各試料１０個の平均値を算出した。なお、ＪＩＳ−Ｃ５１０１の試験方法ではたわみ量が３ｍｍを上限としているが、本試験ではたわみ量を１０ｍｍまで行い、１０ｍｍに達しても静電容量の低下が見られない場合は「たわみ量１０ｍｍ以上」の評価とした。たわみ試験の結果を図８に示す。これを見ると、下地金属層に直接導電性樹脂層を形成した比較例１と導電性樹脂層を形成していない比較例２とを比較すると、比較例１のたわみ強度のほうが低くなった。試験に使用した積層セラミックコンデンサの端子電極を観察した結果、比較例１のものでは、導電性樹脂層が下地金属層から剥離していることがわかった。下地金属層と導電性樹脂層の間にＣｕ中間金属層を形成した実施例１及び下地金属層と導電性樹脂層の間にＮｉ中間金属層を形成した実施例２のものでは、たわみ量が１０ｍｍでも静電容量の低下がみられず比較例に対してたわみ強度を２倍以上に高めることができた。なお、その他落下テストやヒートサイクルテストなどにおいても同様の傾向が確認され、機械的強度の向上に本発明の端子電極構造は有効であることが確認された。

（実施例３）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上に電解メッキにより、メッキ時間を調整して厚みが０．３μｍ、０．５μｍ、１μｍ、３μｍのＣｕ中間金属層（連続率は１００％）を有する試料をそれぞれ形成した。これらの試料のＣｕ中間金属層上に、導電性樹脂層、Ｎｉメッキ金属層およびＳｎメッキ金属層を実施例１と同様にして順次形成した。

これらの試料及び比較例１の試料を各々１０個用意し、ＪＩＳ−Ｃ５１０１の耐基板曲げ性試験方法の要領でたわみ試験を行い、静電容量が１０％以上低下したときのたわみ量を測定し、各試料１０個の平均値を算出した。その結果を表１に示す。なお、たわみ量が１０ｍｍでも静電容量の低下が見られない場合は「１０ｍｍ以上」の評価とした。

以上の結果をみると、０．３μｍでは若干の改善であるが、０．５μｍ以上ではたわみ強度が１０ｍｍ以上となり、中間金属層の効果が顕著になる。よって、中間金属層の厚みは０．５μｍ以上がより好ましい。なお、中間金属層の厚みの上限については、中間層の厚みをさらに５μｍ、７μｍ、１０μｍ、１５μｍとしたサンプルを作成し、２７０℃のはんだ槽に３秒間浸漬後、静電容量の測定を行い試験前後の容量差が±１０％以内を良品とし、これを各試料１０個ずつ行い、０−１判定で評価した。その結果、１０μｍまでは静電容量の低下のあった試料は見られなかったが、１５μｍでは静電容量の低下のあった試料が見られた。解析を行った結果、１５μｍのサンプルには内部にクラックを生じていた。このことから、中間金属層の厚みを厚くしていくと下地金属層＋中間金属層の厚みが増えてセラミックと密着する金属層の厚みが大きくなり、これによりセラミックと金属層の熱膨張の差が大きくなるので、半田耐熱等の熱衝撃への耐性が低下する。よって中間金属層の厚みの上限値は、１０μｍとした。

（実施例４）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上に無電解メッキにより、メッキ液への浸漬時間を調整して連続率が１０％、２０％、５０％、１００％のＣｕ中間金属層（厚みは０．５〜１．０μｍ）を有する試料をそれぞれ形成した。これらの試料のＣｕ中間金属層上に、導電性樹脂層、Ｎｉメッキ金属層およびＳｎメッキ金属層を実施例１と同様にして順次形成した。

これらの試料及び比較例１の試料を各々１０個用意し、ＪＩＳ−Ｃ５１０１の耐基板曲げ性試験方法の要領でたわみ試験を行い、静電容量が１０％以上低下したときのたわみ量を測定し、各試料１０個の平均値を算出した。その結果を表２に示す。なお、たわみ量が１０ｍｍでも静電容量の低下が見られない場合は「１０ｍｍ以上」の評価とした。

以上の結果をみると、１０％では若干の改善であるが、２０％以上ではたわみ強度が１０ｍｍ以上となり、中間金属層の効果が顕著になる。よって、中間金属層の連続率は２０％以上がより好ましい。

（実施例５）実施例１と同様の積層セラミックコンデンサ素体を用意し、下地金属層上にスパッタ法により、成膜時間を調整して厚みが０．３μｍ、０．５μｍ、１μｍのＡｇ中間金属層（連続率は１００％）を有する試料をそれぞれ形成した。これらの試料のＡｇ中間金属層上に、導電性樹脂層、Ｎｉメッキ金属層およびＳｎメッキ金属層を実施例１と同様にして順次形成した。

これらの試料及び比較例１の試料を各々１０個用意し、ＪＩＳ−Ｃ５１０１の耐基板曲げ性試験方法の要領でたわみ試験を行い、静電容量が１０％以上低下したときのたわみ量を測定し、各試料１０個の平均値を算出した。その結果を表１に示す。なお、たわみ量が１０ｍｍでも静電容量の低下が見られない場合は「１０ｍｍ以上」の評価とした。

以上の結果をみると、０．３μｍでは若干の改善であるが、０．５μｍ以上ではたわみ強度が１０ｍｍ以上となり、中間金属層の効果が顕著になる。

本実施例は、積層セラミックコンデンサを例にして説明したが、積層インダクタ、チップ抵抗器でも同様の効果が得られる。また、積層バリスタや積層サーミスタ等は、セラミック材料が異なるだけで構造自体は積層セラミックコンデンサと同じなので、発明の効果は同様のものが得られることは明らかである。また、コンデンサアレイ等の多端子のものでも同様である。また、中間金属層の金属種については、Ｃｕ、Ｎｉ及びＡｇの中間金属層で説明したが、Ｐｔ、Ｐｄ、Ａｕ等の他の金属でも同様である。

本発明の第一の実施形態を示す積層セラミックコンデンサの縦断面の模式図である。 本発明の第二の実施形態を示す積層インダクタの縦断面の模式図である。 本発明の第三の実施形態を示すチップ抵抗器の縦断面の模式図である。 図１の点線で囲まれた部分Ａの拡大図である。 表面実装型セラミック電子部品が配線基板に実装されている様子を示す図である。 従来の端子電極構造を有する積層セラミックコンデンサの縦断面の模式図である。 従来の端子電極構造を有する積層セラミックコンデンサの縦断面の模式図である。 実施例１、実施例２、比較例１及び比較例２のたわみ試験の結果を示すグラフである。

符号の説明

１、１‘、１“ 積層セラミックコンデンサ
２ 電子部品素体
３ 内部電極
４ 誘電体セラミック層
５ 端子電極
５ａ 下地金属層
５ｂ 中間金属層
５ｃ 導電性樹脂層
５ｄ メッキ金属層
５ｅ Ｓｎメッキ金属層
６ 積層インダクタ
７ 電子部品素体
８ 磁性体層
９ コイル導体
１０ チップ抵抗器
１１ 電子部品素体
１２ 抵抗体
１３ 絶縁体セラミック基板
１４ 引出導体
１５ 導電金属
１６ 共材
１７ 導電性フィラー
１８ 樹脂
１９ 表面実装型セラミック電子部品
２０ 配線基板

Claims (3)

1. 電子部品素体と、前記電子部品素体の表面に形成された少なくとも一対の端子電極と、を有する表面実装型セラミック電子部品であって、
   前記端子電極は、共材またはガラスフリットを含む下地金属層と、前記下地金属層上に形成され、前記下地金属層よりも平滑かつ緻密な金属面を有する中間金属層と、前記中間金属層上に形成された導電性樹脂層と、前記導電性樹脂層上に形成されたメッキ金属層と、
   で構成されていることを特徴とする表面実装型セラミック電子部品。
2. 前記中間金属層は、金属層厚みが０．５μｍ以上１０μｍ以下であることを特徴とする請求項１に記載の表面実装型セラミック電子部品。
3. 前記中間金属層は、金属層の連続率が２０％以上であることを特徴とする請求項１に記載の表面実装型セラミック電子部品。

Images