JP7522585B2 - 電子部品、回路基板および電子部品の製造方法 - Google Patents

Description

本発明は、電子部品、回路基板および電子部品の製造方法に関する。

電子機器の小型化に伴って電子部品の実装面積を低減するため、内部電極が設けられた素体に外部電極を形成する場合がある。このとき、はんだを介して外部電極と回路基板とを接続することにより、電子部品が回路基板上に実装される。

ここで、外部電極は、素体の実装面だけでなく、素体の側面および上面にも形成されることがある。この場合、はんだが外部電極の側面に濡れ上がり、実装面積の増大を招くことがあった。

はんだが端子電極の側面に濡れ上るのを防止するため、特許文献１には、電子部品の側面に形成された部分である第一および第二の端子電極の側面部分の表面を酸化膜で覆った構成が開示されている。

特開２０１４－５３５９９号公報

しかしながら、端子電極の側面部分の表面を酸化膜で覆った構成では、機械的応力が酸化膜に加わったときに、酸化膜が付着している端子電極との界面に沿って酸化膜の剥離が進行し、酸化膜が広範囲に渡って端子電極から一度に剥離することがあった。
そこで、本発明は、外部電極に形成された酸化層が外部電極から剥離しにくくすることが可能な電子部品、回路基板および電子部品の製造方法を提供することを目的とする。

上記課題を解決するために、本発明の一態様に係る電子部品によれば、誘電体と内部電極が設けられた素体と、前記内部電極と接続し前記素体上の複数の面に形成され、金属と前記金属と混在する共材を備える下地層と、前記下地層の少なくともひとつの面に形成されためっき層と、前記めっき層以外の前記下地層の面に形成され、前記下地層の金属の酸化膜と共材との表層を含む酸化層とを含む外部電極と、を備える。

前記下地層に含まれる前記共材と、前記酸化層に含まれる前記共材は、同一の組成であってもよい。

前記誘電体は、酸化物セラミックを主成分としてもよい。

前記下地層および前記酸化層に含まれる共材は、前記誘電体に含まれる主成分と同一の組成であってもよい。

前記共材は、前記下地層から前記酸化層に渡り連続した結晶構造またはアモルファス構造を持ってもよい。

前記下地層の金属と、前記共材は、それぞれ結晶質またはアモルファスである粒子状として混在してもよい。

前記誘電体の主成分は、チタン酸バリウムであってもよい。

前記酸化層は、前記下地層の側面および前記めっき層が形成された面の反対側の面のうちの少なくとも一部に設けられてもよい。

前記酸化層の表面における前記共材の割合は、２０～７５ａｔ％であってもよい。

前記下地層の金属は、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金であってもよい。

前記共材は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも１つから選択されてもよい。

前記酸化層は、表面から見たとき酸化ニッケルとチタン酸バリウムを含んでもよい。

前記酸化層は、表面から見たときさらにニッケル、マグネシウム、酸素を含む化合物を備えてもよい。

前記素体は、第１内部電極層と第２内部電極層が、前記誘電体を介して交互に積層された積層体を備え、前記外部電極は、前記積層体の互いに対向する側面に離間して設けられた第１外部電極および第２外部電極を備え、前記第１内部電極層は、前記第１外部電極に接続され、前記第２内部電極層は、前記第２外部電極に接続されてもよい。

前記外部電極のめっき層は、前記第１内部電極層と前記第２内部電極層と前記誘電体が積層される方向に垂直な下地層の面の一方に形成されてもよい。

また、本発明の一態様に係る回路基板によれば、上記のいずれかに記載の電子部品が実装された回路基板であって、前記電子部品は、前記めっき層に付着されたはんだ層を介して前記回路基板に接続されてもよい。

また、本発明の一態様に係る電子部品の製造方法によれば、誘電体と内部電極が設けられた素体を形成する工程と、金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、前記素体の周面の少なくとも一部に前記酸化膜を残した状態で、前記下地層の少なくとも一面側の前記酸化膜を除去する工程と、前記下地層の前記酸化膜を除去した面上にめっき層を形成する工程とを備える。

前記下地層の前記一面側の前記酸化膜を除去する工程は、前記下地層の前記一面側から前記酸化膜をブラスト研磨する工程を備えることを特徴とする請求項１７に記載の電子部品の製造方法。

前記素体を形成する工程は、誘電体セラミックを主成分とするシートを形成する工程と、前記下地層の金属を含む導電ペーストを前記シート上に塗布する工程とを備え、前記混合材料の焼成時に前記素体を焼成してもよい。

本発明の一つの態様によれば、外部電極に形成された酸化層が外部電極から剥離しにくくすることができる。

第１実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。 図１の積層セラミックコンデンサを長さ方向に切断した断面図である。 図２の外部電極のＥＡ部分の構成を拡大して示す断面図である。 図２の外部電極のＥＢ部分の構成を拡大して示す断面図である。 図２の外部電極の酸化層の表面の組成の一例を示す模式図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 図６Ｉの工程の一例を示す平面図である。 図７Ａの工程を長さ方向に切断した断面図である。 第３実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第４実施形態に係る積層セラミックコンデンサの構成を示す断面図である。 第５実施形態に係る電子部品の構成を示す斜視図である。 第６実施形態に係る電子部品の構成を示す斜視図である。

以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。

（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図２は、図１の積層セラミックコンデンサを長さ方向に切断した断面図である。
図１および図２において、積層セラミックコンデンサ１Ａは、素体２および外部電極６Ａ、６Ｂを備える。素体２は、積層体２Ａ、下カバー層５Ａおよび上カバー層５Ｂを備える。積層体２Ａは、内部電極層３Ａ、３Ｂおよび誘電体層４を備える。

積層体２Ａの下層には下カバー層５Ａが設けられ、積層体２Ａの上層には上カバー層５Ｂが設けられている。内部電極層３Ａ、３Ｂは、誘電体層４を介して交互に積層されている。このとき、素体２および積層体２Ａの形状は、略直方体形状とすることができる。素体２は、素体２の稜線に沿って面取りされていてもよい。なお、以下の説明では、素体２の側面が互いに対向する方向を長さ方向ＤＬ、素体２の前後面が互いに対向する方向を幅方向ＤＷ、素体２の上下面が互いに対向する方向を積層方向ＤＳと言うことがある。

外部電極６Ａ、６Ｂは、互いに分離された状態で素体２の互いに対向する側面に位置する。各外部電極６Ａ、６Ｂは、素体２の各側面から前後面および上下面にかけて連続し延伸されている。

長さ方向ＤＬにおいて、内部電極層３Ａ、３Ｂは、積層体２Ａ内で交互に異なる位置に配置されている。このとき、内部電極層３Ａは、内部電極層３Ｂに対して素体２の一方の側面側に配置され、内部電極層３Ｂは、内部電極層３Ａに対して素体２の他方の側面側に配置することができる。そして、内部電極層３Ａの端部は、素体２の長さ方向ＤＬの一方の側面側で誘電体層４の端部に引き出され、外部電極６Ａに接続される。内部電極層３Ｂの端部は、素体２の長さ方向ＤＬの他方の側面側で誘電体層４の端部に引き出され、外部電極６Ｂに接続される。
一方、素体２の側面が対向する方向（長さ方向ＤＬ）と直交する方向（幅方向ＤＷ）において、内部電極層３Ａ、３Ｂの端部は、誘電体層４にて覆われている。幅方向ＤＷでは、内部電極層３Ａ、３Ｂの端部の位置は揃っていてもよい。

なお、積層セラミックコンデンサ１Ａの外形サイズは、例えば、長さが１．０ｍｍ、幅が０．５ｍｍ、高さが０．５ｍｍであってもよい。内部電極層３Ａ、３Ｂおよび誘電体層４の積層方向ＤＳの厚さはそれぞれ、０．０５μｍ～５μｍの範囲内とすることができ、例えば、０．３μｍである。

内部電極層３Ａ、３Ｂの材料は、例えば、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｇ（銀）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｔａ（タンタル）およびＷ（タングステン）などの金属から選択することができ、これらの金属を含む合金であってもよい。

誘電体層４の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、５０ａｔ％以上の割合で含まれていればよい。誘電体層４のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。

下カバー層５Ａおよび上カバー層５Ｂの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層５Ａおよび上カバー層５Ｂのセラミック材料の主成分は、誘電体層４のセラミック材料の主成分と同一であってもよい。

各外部電極６Ａ、６Ｂは、図１、図２のように長さ方向ＤＬに離間して素体上の複数の面に形成されており、積層方向ＤＳに対向する実装面Ｍ１および上面Ｍ３と、長さ方向ＤＬに対向する一対の側面Ｍ２と、幅方向ＤＷに対向する一対の前後面Ｍ４を持つ。各外部電極６Ａ、６Ｂは、実装面Ｍ１に下地層７とめっき層９を備える。実装面Ｍ１は、積層セラミックコンデンサ１Ａが実装される回路基板に対向する面である。実装面Ｍ１は、素体２の下面側に設けられる。実装面Ｍ１の各外部電極６Ａ、６Ｂの積層方向ＤＳの厚さは、例えば１０～４０μｍである。

各外部電極６Ａ、６Ｂの実装面Ｍ１以外の面（一対の側面Ｍ２、上面Ｍ３および一対の前後面Ｍ４）には、下地層７と下地層７の表面に酸化層８が形成されている。なお、下地層７は各側面Ｍ２から実装面Ｍ１、上面Ｍ３および一対の前後面Ｍ４に回り込むように素体２上に連続して形成される。

下地層７は導電性材料として金属を備える。例えば、下地層７の金属は、Ｃｕ、Ｆｅ（鉄）、Ｚｎ（亜鉛）、Ａｌ（アルミニウム）、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎ（錫）から選択される少なくとも１つを含む金属またはこれらの合金を主成分とすることができる。下地層７は、さらに粒子状の共材を含む。共材は、素体２と下地層７との間の熱膨張率の差を低減し、下地層７にかかる応力を緩和することができる。共材は、例えば、誘電体層４の主成分であるセラミック成分である。下地層７は、ガラス成分を含んでいてもよい。ガラス成分は、下地層７の緻密化などに用いられる。このガラス成分は、例えば、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）、Ｃａ（カルシウム）、Ｚｎ、Ａｌ、Ｓｉ（ケイ素）またはＢ（ホウ素）などの酸化物である。下地層７は、素体の側面に引き出された複数の内部電極層とそれぞれ導通するように接続される。

酸化層８の材料は、下地層７の導電性材料として用いられる金属の酸化膜と、下地層７の共材に用いられる材料を含む。また、下地層７の共材は、下地層７と誘電体層４とで同一の組成を持つことができ、例えばチタン酸バリウムである。下地層７の導電性材料として用いられる金属は、例えばニッケルである。また、下地層７の導電性材料として用いられる金属の酸化膜は、例えば酸化ニッケルであり、その厚さは、例えば、０．０５～３μｍである。

下地層７および酸化層８は、素体２に含まれる金属成分を含んでいてもよい。この金属成分は、Ｍｇ、Ｎｉ、Ｃｒ、Ｓｒ、Ａｌ、Ｎａ、Ｆｅのうち少なくとも一つが含まれていてもよく、例えば、Ｍｇである。このとき、下地層７および酸化層８は、下地層７の導電性材料として用いられる金属と素体２に含まれる金属と酸素との化合物、例えばＮｉ、Ｍｇ、Ｏを含む化合物を含むことができる。

めっき層９の材料は、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｚｎ、Ｓｎなどの金属またはこれらの２以上の合金を主成分とする。めっき層９は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。めっき層９は、例えば、図２に示すように、下地層７上に形成されたＣｕめっき層９Ａと、Ｃｕめっき層９Ａ上に形成されたＮｉめっき層９Ｂと、Ｎｉめっき層９Ｂ上に形成されたＳｎめっき層９Ｃの３層構造とすることができる。Ｃｕめっき層９Ａは、下地層７へのめっき層９の密着性を向上させることができる。Ｎｉめっき層９Ｂは、はんだ付け時の各外部電極６Ａ、６Ｂの耐熱性を向上させることができる。Ｓｎめっき層９Ｃは、めっき層９のはんだの濡れ性を向上させることができる。めっき層９は、下地層７上の一部に形成されて内部電極層と導通する。例えば、めっき層９は、積層方向ＤＳに垂直な下地層７の面の一方に形成されてもよい。また、めっき層９は、はんだを介して回路基板の端子と導通する。なお、下地層７の金属成分をＣｕとしたとき、Ｃｕめっき層９Ａは形成されなくても良く、このとき、めっき層９は、Ｎｉめっき層９Ｂと、Ｎｉめっき層９Ｂ上に形成されたＳｎめっき層９Ｃの２層構造としてもよい。

図３Ａは、図２の外部電極のＥＡ部分の構成を拡大して示す断面図、図３Ｂは、図２の外部電極のＥＢ部分の構成を拡大して示す断面図である。
図３Ａおよび図３Ｂにおいて、下地層７には、導電体１２と共材１１が混在する。導電体１２は、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金を主成分とする。共材１１は、例えば、誘電体層４の主成分である酸化物セラミックである。

ここで、図３Ａに示すように、各外部電極６Ａ、６Ｂの一対の側面Ｍ２、上面Ｍ３および一対の前後面Ｍ４では、下地層７の導電体１２の表面は、酸化膜８Ａで被覆されている。酸化膜８Ａは、導電体１２に用いられる金属または合金の酸化膜である。酸化膜８Ａは、下地層７の表面まで存在する共材によって分断されている。このとき、酸化層８は、共材１１の表層とともに酸化膜８Ａを含むように構成することができる。

一方、後述する製造方法により図３Ｂに示すように、各外部電極６Ａ、６Ｂの実装面Ｍ１では、下地層７から露出した導電体１２の表面には、酸化膜８Ａが形成されない。そして、この下地層７上にめっき層９が形成されることで、導電体１２とめっき層９とが接続され、各外部電極６Ａ、６Ｂの実装面Ｍ１の導電性が確保される。

図３Ａにおいて、導電体１２上には、酸化ニッケルの酸化膜８Ａが形成されている。共材１１および導電体１２は、下地層７の深さ方向にモザイク状に混在する。また、共材１１は、導電体１２内に不定形の島状に分布する。このとき、共材１１は、酸化層８から下地層７に渡って存在し、連続した結晶構造またはアモルファス構造を持つことができる。導電体１２についても、酸化層８から下地層７に渡って存在し、連続した結晶構造またはアモルファス構造を持つことができる。

図４は、図２の外部電極の酸化層８の表面の組成の一例を示す模式図である。なお、図４では、下地層７の導電体１２に用いられる金属がＮｉ、共材１１に用いられる酸化物セラミックがチタン酸バリウム（ＢａＴｉＯ３）、酸化膜８Ａが酸化ニッケルである場合を示した。
図４において、酸化層８の表面には、共材１１と酸化膜８Ａが混在している。共材１１と酸化膜８Ａは、それぞれ結晶質またはアモルファスな粒子が混在し、粒子状の共材１１が、粒子状の酸化膜８Ａ内に分散されている。粒子状の共材１１は、酸化層８の表面全体に渡って島状に分布している。粒子状の共材１１の１粒子の長径は、０．１～８μｍである。さらに、酸化層８の表面には、ＭｇとＮｉとＯの化合物１３が粒子状に偏析している。図４のように酸化層８を表面からみたとき、組成物全体に対する共材の割合は、２０～７５ａｔ％である。これは例えばＥＤＸ（Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）により対象の表面組成を代表するに十分な面積を面分析することで確認することができる。

共材１１は、酸化層８の表面から下地層７を介し、素体２の方向に延びる。共材１１は、複数の粒子が集まって１～４０μｍ程度の大きさとなり、深さ方向に分布することができる。このため、機械的応力が酸化層８に加わった場合においても、酸化層８の表面に露出した共材１１の剥離は起きにくい。このとき、共材１１は、酸化層８を貫通する支柱として下地層７上で酸化層８を支持することができる。
また、共材１１は、酸化層８の表面に露出し、酸化ニッケルからなる酸化膜８Ａを分断する。このため、機械的応力が酸化層８に加わったときに、酸化ニッケルからなる酸化膜８Ａが導電体１２から剥離した場合においても、その酸化膜８Ａの剥離の進行は、酸化層８の表面に露出した共材１１の位置で妨げられる。
この結果、機械的応力が酸化層８に加わった場合においても、酸化層８全体に渡って酸化層８が一度に破損するのを抑制することができ、各外部電極６Ａ、６Ｂから剥離しにくくすることができる。

また、酸化層８は、ＭｇとＮｉとＯの粒子状の化合物１３を含むことにより、酸化層８と下地層７との密着強度を向上させることができ、酸化層８が各外部電極６Ａ、６Ｂからより一層剥離しにくくすることができる。

以上説明したように、上述した第１実施形態によれば、酸化層８は、下地層７の導電性材料として用いられる金属の酸化膜と、下地層７の共材を備えることにより、外部電極６Ａ、６Ｂからの酸化層８の剥離を抑制することができる。積層セラミックコンデンサ１Ａは、外部電極６Ａ、６Ｂの側面Ｍ２および上面Ｍ３および前後面Ｍ４の表面に剥離しにくい酸化層８を備えているので、実装面以外にはんだが濡れ上がることなく、安定してはんだ実装を行うことができる。

（第２実施形態）
図５は、第２実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャート、図６Ａから図６Ｊは、第２実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。なお、図６Ｃから図６Ｊでは、誘電体層４を介して内部電極層３Ａ、３Ｂが交互に２層分だけ積層される場合を示した。

図５のＳ１において、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、Ｙ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫまたはＳｉの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤、例えば、エタノールまたはトルエンである。

次に、図５のＳ２および図６Ａに示すように、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート２４を作製する。キャリアフィルムは、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などを用いることができる。

次に、図５のＳ３および図６Ｂに示すように、複数枚のグリーンシートのうち図１の内部電極層３Ａ、３Ｂを形成する層のグリーンシート２４に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン２３を形成する。このとき、１枚のグリーンシート２４には、グリーンシート２４の長手方向に分離された複数の内部電極パターン２３を形成することができる。内部電極用導電ペーストは、内部電極層３Ａ、３Ｂの材料として用いられる金属の粉末を含む。例えば、内部電極層３Ａ、３Ｂの材料として用いられる金属がＮｉの場合、内部電極用導電ペーストは、Ｎｉの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層４の主成分であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などを用いることができる。

次に、図５のＳ４および図６Ｃに示すように、内部電極パターン２３が形成されたグリーンシート２４と、内部電極パターンが形成されていない外層用のグリーンシートを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。このとき、積層方向に隣接するグリーンシート２４の内部電極パターン２３Ａ、２３Ｂが、グリーンシート２４の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン２３Ａのみが積層方向に積み重ねられる部分と、内部電極パターン２３Ａ、２３Ｂが積層方向に交互に積み重ねられる部分と、内部電極パターン２３Ｂのみが積層方向に積み重ねられる部分とができるようにする。

次に、図５のＳ５および図６Ｄに示すように、図５のＳ４の成型工程で得られた積層ブロックをプレスし、グリーンシート２４を圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスする方法などを用いることができる。

次に、図５のＳ６および図６Ｅに示すように、プレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン２３Ａのみが積層方向に積み重ねられる部分と、内部電極パターン２３Ｂのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法を用いることができる。

このとき、図６Ｆに示すように、個片化された素体２には、誘電体層４を介して交互に積層された内部電極層３Ａ、３Ｂが形成される。内部電極層３Ａは、素体２の一方の側面で誘電体層４の表面から引き出され、内部電極層３Ｂは、素体２の他方の側面で誘電体層４の表面から引き出される。

次に、図５のＳ７に示すように、図５のＳ６で個片化された素体２に含まれるバインダを除去する。バインダの除去では、例えば、約３５０℃のＮ２雰囲気中で素体を加熱する。

次に、図５のＳ８に示すように、図５のＳ７でバインダが除去された素体２の両側面と、各側面の周面の４つの面に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストは、下地層７の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層７の導電性材料として用いられる金属がＮｉの場合、下地層用導電ペーストは、Ｎｉの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層４の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子（Ｄ５０粒子径で０．８μｍ～４μｍ）が１０～４０ｗｔ％混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。

次に、図５のＳ９および図６Ｇに示すように、図５のＳ８で下地層用導電ペーストが塗布された素体２を焼成し、内部電極層３Ａ、３Ｂと誘電体層４を一体化するとともに、素体２に一体化された下地層７を形成する。素体２の焼成は、例えば、焼成炉にて１０００～１３５０℃で１０分～２時間だけ行う。内部電極層３Ａ、３ＢにＮｉまたはＣｕなどの卑金属を使用している場合は、内部電極層３Ａ、３Ｂの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。

次に、図５のＳ１０および図６Ｈに示すように、下地層７の表面に露出した金属を酸化することにより、その金属の酸化膜と下地層７の共材を含む酸化層８を下地層７の表面に形成する。下地層７の表面に露出した金属の酸化では、例えば、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行うことができる。なお、下地層７の表面に露出した金属の酸化膜が十分な厚さに形成されるように、再酸化処理の雰囲気ガスに酸素を添加してもよい。

次に、図５のＳ１１に示すように、下地層７の実装面Ｍ１側の面以外の一対の側面Ｍ２と上面Ｍ３と一対の前後面Ｍ４の５つの面をレジスト樹脂で被覆する。レジスト樹脂の被覆では、例えば、レジスト樹脂を転写ローラで塗布し、熱硬化させることができる。

次に、図５のＳ１２および図６Ｉに示すように、ブラスト研磨により、実装面Ｍ１側の下地層７上の酸化膜を除去し、下地層７に含まれる金属を実装面Ｍ１側で露出させる。ブラスト研磨では、実装面Ｍ１側が上方を向くように素体２をブラスト処理装置内に設置し、その素体２の真上からブラストメディアを投射する。このとき、真上から投射されたブラストメディアは素体２の側面に回り込むが、下地層７の側面Ｍ２と上面Ｍ３と前後面Ｍ４をレジスト樹脂で被覆することにより、側面Ｍ２側と上面Ｍ３側と前後面Ｍ４側では下地層７上の酸化膜を残したままにすることができる。ブラスト研磨後、レジスト樹脂は溶剤などにより除去する。

次に、図５のＳ１３および図６Ｊに示すように、実装面Ｍ１側の下地層７上にめっき層９を形成する。めっき層９の形成では、例えば、Ｃｕめっき、ＮｉめっきおよびＳｎめっきを順次行うことができる。このとき、実装面Ｍ１側の下地層７上の酸化膜が除去された素体２を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層９を形成することができる。なお、このとき一対の側面Ｍ２側と上面Ｍ３側と一対の前後面Ｍ４側には下地層７上に酸化膜があるので、めっき層は形成されない。

図７Ａは、図６Ｉの工程の一例を示す平面図、図７Ｂは、図７Ａの工程を長さ方向ＤＬに切断した断面図である。
図７Ａおよび図７Ｂにおいて、下地層７の表面に酸化膜が形成された素体２を基板３１上に配置する。このとき、固定用テープ３２を介し素体２の上面Ｍ３側を基板３１上に貼り付け、素体２の実装面Ｍ１側が上方を向くようにする。そして、素体２の真上に設置されたノズル３３からブラストメディア３４を素体２に投射する。ブラストメディア３４は、例えば、ジルコン製またはアルミナ製の粒子である。

投射条件は、主に投射速度、投射量および投射領域を設定することができる。投射速度は、ブラストメディア３４の圧力および経路で調整する。投射量は、メディア循環および投射時間で調整する。投射領域は、ノズル形状および素体２とノズル３３との間の距離で調整する。

このとき、下地層７の側面Ｍ２と上面Ｍ３と前後面Ｍ４をレジスト樹脂で被覆することにより、ノズル３３から投射されたブラストメディア３４が素体２の側面に回り込む場合においても、側面Ｍ２側と上面Ｍ３側では下地層７上の酸化膜を残したままにしつつ、実装面Ｍ１側で下地層７上の酸化膜を除去することができる。なお、実装面Ｍ１側の下地層７上の酸化膜の研磨量は、実装面Ｍ１側の下地層７上にめっき層９を形成可能な範囲に設定することができる。

以上説明したように、上述した第２実施形態によれば、誘電体層４の主成分であるセラミック成分を下地層用導電ペーストに混入することにより、下地層７の導電性材料として用いられる金属の酸化膜と、下地層７の共材に用いられる金属を含む酸化物を備える酸化層８を下地層７に形成することができる。このため、工程数の増大を抑制しつつ、外部電極６Ａ、６Ｂからの酸化層８の剥離を抑制可能な積層セラミックコンデンサ１Ａを作製することができる。

なお、上述した実施形態では、各外部電極６Ａ、６Ｂの実装面Ｍ１の酸化層８を除去するために、ブラスト研磨を用いる方法について説明したが、プラズマエッチングなどの等方性ドライエッチングを用いるようにしてもよいし、ウェットエッチングなどの化学研磨を用いるようにしてもよい。

（第３実施形態）
図８は、第３実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図８において、回路基板４１上には、ランド電極４２Ａ、４２Ｂが形成されている。積層セラミックコンデンサ１Ａは、各外部電極６Ａ、６ＢのＳｎめっき層９Ｃに付着された各はんだ層４３Ａ、４３Ｂを介してランド電極４２Ａ、４２Ｂに接続される。このとき、各外部電極６Ａ、６Ｂの側面Ｍ２および上面Ｍ３および前後面Ｍ４への各はんだ層４３Ａ、４３Ｂの濡れ上がりが、酸化層８にて阻止される。このため、各外部電極６Ａ、６Ｂの側面Ｍ２への各はんだ層４３Ａ、４３Ｂの濡れ上がりによる電子部品間の間隔の減少を防止することができ、回路基板４１上での電子部品の実装密度を向上させることができる。

また、回路基板４１上へのはんだ実装がリフロー炉内での還元雰囲気で行われ、酸化層８の表面に露出した金属の酸化物が金属に還元される場合でも、下地層７の共材は、酸化層８の表面にそのまま残る。このため、各外部電極６Ａ、６Ｂの側面Ｍ２および上面Ｍ３への各はんだ層４３Ａ、４３Ｂの濡れ上がりを防止することができる。

また、酸化層８は、下地層７の共材を含むことにより、耐熱性を向上させることができる。さらに、下地層７の共材が、下地層７から酸化層８の表面にわたって存在しているので、熱履歴に対する耐性を向上させることができる。

以上説明したように、上述した第３実施形態によれば、外部電極６Ａ、６Ｂの一対の側面Ｍ２、上面Ｍ３および一対の前後面Ｍ４に酸化層８を設けることにより、回路基板４１上に実装される積層セラミックコンデンサ１Ａの信頼性を向上させつつ、回路基板４１上での電子部品の実装密度を向上させることができる。

（第４実施形態）
図９は、第４実施形態に係る積層セラミックコンデンサの構成を示す断面図である。
図９において、積層セラミックコンデンサ１Ｂは、素体２および外部電極５６Ａ、５６Ｂを備える。

外部電極５６Ａ、５６Ｂは、互いに分離された状態で素体２の互いに対向する側面に位置する。各外部電極５６Ａ、５６Ｂは、素体２の各側面から前後面および上下面にかけて延伸されている。

各外部電極５６Ａ、５６Ｂは、下地層７とめっき層５９Ａ～５９Ｃを備える。各外部電極５６Ａ、５６Ｂは、実装面Ｍ１と、一対の側面Ｍ２と、上面Ｍ３と一対の前後面Ｍ４を持つ。実装面Ｍ１は、積層セラミックコンデンサ１Ｂが実装される回路基板に対向する面である。上面Ｍ３は、実装面Ｍ１と反対側の面である。

各外部電極５６Ａ、５６Ｂの実装面Ｍ１と側面Ｍ２と前後面Ｍ４以外の面（すなわち上面Ｍ３）は、酸化層５８で被覆されている。酸化層５８の材料は、図１の酸化層８の材料と同様である。各外部電極５６Ａ、５６Ｂの実装面Ｍ１および一対の側面Ｍ２側および一対の前後面Ｍ４側の下地層７上には、Ｃｕめっき層５９Ａ、Ｎｉめっき層５９ＢおよびＳｎめっき層５９Ｃが順次形成されている。

以上説明したように、上述した第４実施形態によれば、各外部電極５６Ａ、５６Ｂの上面Ｍ３は酸化層５８で被覆され、各外部電極５６Ａ、５６Ｂの実装面Ｍ１、一対の側面Ｍ２および一対の前後面Ｍ４にはめっき層５９Ａ～５９Ｃが形成される。これにより、図９の回路基板４１上に積層セラミックコンデンサ１Ｂを実装する際に、外部電極５６Ａ、５６Ｂの上面Ｍ３にはんだが濡れ上がるのを防止しつつ、各外部電極５６Ａ、５６Ｂの側面Ｍ２にはんだを濡れ上らせることができる。このため、ランド電極４２Ａ、４２Ｂ上にはんだが過剰に供給された場合においても、積層セラミックコンデンサ１Ｂが実装された回路基板４１が設計外に高くなるのを防止しつつ、ランド電極４２Ａ、４２Ｂからのはんだのはみ出しを抑制することができる。このため、回路基板４１上に実装される電子部品間の短絡を抑制しつつ、回路基板４１上に実装される電子部品間の間隔を狭くすることができ、電子部品の高密度実装を図ることができる。

（第５実施形態）
図１０は、第５実施形態に係る電子部品の構成を示す斜視図である。なお、図１０では、電子部品としてチップインダクタを例にとった。
図１０において、チップインダクタ６１は、素体６２および外部電極６６Ａ、６６Ｂを備える。素体６２は、コイルパターン６３、内部電極層６３Ａ、６３Ｂおよび磁性体材料６４を備える。素体６２の形状は、略直方体形状とすることができる。外部電極６６Ａ、６６Ｂは、互いに分離された状態で素体６２の互いに対向する側面に位置する。各外部電極６６Ａ、６６Ｂは、素体６２の各側面から前後面および上下面にかけて延伸されている。

コイルパターン６３および内部電極層６３Ａ、６３Ｂは、磁性体材料６４にて覆われている。ただし、内部電極層６３Ａの端部は、素体６２の一方の側面側で磁性体材料６４から露出され、外部電極６６Ａに接続される。内部電極層６３Ｂの端部は、素体６２の他方の側面側で磁性体材料６４から露出され、外部電極６６Ｂに接続される。

コイルパターン６３および内部電極層６３Ａ、６３Ｂの材料は、例えば、Ｃｕ、Ｎｉ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＴａおよびＷなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料６４は、例えば、ファライトである。

各外部電極６６Ａ、６６Ｂは、下地層６７とめっき層６９を備える。各外部電極６６Ａ、６６Ｂは、実装面Ｍ１と、側面Ｍ２と、上面Ｍ３とを持つ。実装面Ｍ１は、チップインダクタ６１が実装される回路基板に対向する面である。上面Ｍ３は、実装面Ｍ１と反対側の面である。

下地層６７の導電性材料は、例えば、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金を主成分とすることができる。下地層６７は、共材を含む。共材は、例えば、磁性体材料６４の主成分であるセラミック成分である。下地層６７は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ｂａ、Ｓｒ、Ｃａ、Ｚｎ、Ａｌ、ＳｉまたはＢなどの酸化物である。

各外部電極６６Ａ、６６Ｂの実装面Ｍ１以外の面（一対の側面Ｍ２、上面Ｍ３および一対の前後面Ｍ４）は、酸化層６８で被覆されている。酸化層６８は、下地層６７の導電性材料として用いられる金属の酸化膜と、下地層６７の共材に用いられる金属を含む酸化物を備える。各外部電極６６Ａ、６６Ｂの実装面Ｍ１側の下地層６７上には、めっき層６９が形成されている。下地層６７、酸化層６８およびめっき層６９は、図１の下地層７、酸化層８およびめっき層９と同様に構成することができる。

以上説明したように、上述した第５実施形態によれば、酸化層６８は、下地層６７の導電性材料として用いられる金属の酸化膜と、下地層６７の共材に用いられる金属を含む酸化物を備えることにより、酸化層６８が形成された外部電極６６Ａ、６６Ｂへのはんだの濡れ上がりを防止することが可能となるとともに、外部電極６６Ａ、６６Ｂからの酸化層６８の剥離を抑制することができる。

（第６実施形態）
図１１は、第６実施形態に係る電子部品の構成を示す斜視図である。なお、図１１では、電子部品としてチップ抵抗を例にとった。
図１１において、チップ抵抗７１は、素体７２、外部電極７６Ａ、７６Ｂおよび保護膜７５を備える。素体７２は、抵抗体７３、内部電極層７３Ｂおよび基板７４を備える。素体７２の形状は、略直方体形状とすることができる。外部電極７６Ａ、７６Ｂは、互いに分離された状態で素体７２の互いに対向する側面に位置する。各外部電極７６Ａ、７６Ｂは、素体７２の各側面から上下面にかけて延伸されている。

抵抗体７３および内部電極層７３Ｂは、基板７４上に配置され、保護膜７５で覆われている。抵抗体７３の一端は、基板７４上で内部電極層７３Ｂに接続される。また、内部電極層７３Ｂは、素体７２の一方の側面側に延伸され、外部電極７６Ｂに接続される。抵抗体７３の他端に接続される不図示の内部電極層は、素体７２の他方の側面側に延伸され、外部電極７６Ａに接続される。

抵抗体７３の材料は、例えば、ＡｇおよびＰｄなどの金属から選択することができ、これらの金属を含む合金であってもよい。抵抗体７３の材料は、酸化ルテニウムなどの金属酸化物であってもよい。内部電極層７３Ｂの材料は、例えば、Ｃｕ、Ｎｉ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＴａおよびＷなどの金属から選択することができ、これらの金属を含む合金であってもよい。基板７４の材料は、例えば、アルミナなどの酸化物セラミックである。保護膜７５の材料は、例えば、ガラスまたは樹脂である。

各外部電極７６Ａ、７６Ｂは、下地層７７とめっき層７９を備える。各外部電極７６Ａ、７６Ｂは、実装面Ｍ１と、一対の側面Ｍ２と、上面Ｍ３を持つ。実装面Ｍ１は、チップ抵抗７１が実装される回路基板に対向する面である。上面Ｍ３は、実装面Ｍ１と反対側の面である。

下地層７７の導電性材料は、例えば、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金を主成分とすることができる。下地層７７は、共材を含む。共材は、例えば、基板７４の主成分であるセラミック成分である。下地層７７は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ｂａ、Ｓｒ、Ｃａ、Ｚｎ、Ａｌ、ＳｉまたはＢなどの酸化物である。

各外部電極７６Ａ、７６Ｂの実装面Ｍ１以外の面（一対の側面Ｍ２および上面Ｍ３）は、酸化層７８で被覆されている。酸化層７８は、下地層７７の導電性材料として用いられる金属の酸化膜と、下地層７７の共材に用いられる金属を含む酸化物を備える。各外部電極７６Ａ、７６Ｂの実装面Ｍ１側の下地層７７上には、めっき層７９が形成されている。下地層７７、酸化層７８およびめっき層７９は、図１の下地層７、酸化層８およびめっき層９と同様に構成することができる。

以上説明したように、上述した第６実施形態によれば、酸化層７８は、下地層７７の導電性材料として用いられる金属の酸化膜と、下地層７７の共材に用いられる金属を含む酸化物を備えることにより、酸化層７８が形成された外部電極７６Ａ、７６Ｂへのはんだの濡れ上がりを防止することが可能となるとともに、外部電極７６Ａ、７６Ｂからの酸化層７８の剥離を抑制することができる。

なお、上述した実施形態では、電子部品として２端子部品を例にとったが、トランジスタまたは変圧器などの３端子以上の電子部品であってもよい。

１ 積層セラミックコンデンサ
２ 素体
２Ａ 積層体
３Ａ、３Ｂ 内部電極層
４ 誘電体層
５Ａ、５Ｂ カバー層
６Ａ、６Ｂ 外部電極
７ 下地層
８ 酸化層
９ めっき層

Claims (20)

1. 誘電体と内部電極が設けられた素体と、
   前記内部電極と接続し前記素体上の複数の面に形成され、金属と前記金属と混在する共材を備える下地層と、前記下地層の少なくともひとつの面に形成されためっき層と、前記めっき層以外の前記下地層の面に形成され、前記下地層の金属の酸化膜と酸化物セラミックとからなる表層を含む酸化層とを含む外部電極と、
   を備え、
   前記酸化物セラミックは前記酸化層の表面全体に渡って島状に分布し且つ前記酸化層の表面に露出して前記酸化膜を分断し、前記酸化物セラミックは前記下地層に渡って存在し、前記酸化層を貫通する支柱として前記下地層上で前記酸化層を支持することを特徴とする電子部品。
2. 前記下地層に含まれる前記共材と、前記酸化層に含まれる前記酸化物セラミックは、同一の組成であることを特徴とする請求項１に記載の電子部品。
3. 前記誘電体は、酸化物セラミックを主成分とすることを特徴とする請求項１または２に記載の電子部品。
4. 前記下地層に含まれる前記共材と前記酸化層に含まれる前記酸化物セラミックは、前記誘電体に含まれる主成分と同一の組成であることを特徴とする請求項１から３のいずれか１項に記載の電子部品。
5. 前記酸化層に含まれる前記酸化物セラミックは、前記下地層から前記酸化層に渡り連続した結晶構造またはアモルファス構造を持つことを特徴とする請求項１から４のいずれか１項に記載の電子部品。
6. 前記下地層の金属と、前記共材は、それぞれ結晶質またはアモルファスである粒子状として混在していることを特徴とする請求項１から５のいずれか１項に記載の電子部品。
7. 前記誘電体の主成分は、チタン酸バリウムであることを特徴とする請求項１から６のいずれか１項に記載の電子部品。
8. 前記酸化層は、前記下地層の側面および前記めっき層が形成された面の反対側の面のうちの少なくとも一部に設けられていることを特徴とする請求項１から７のいずれか１項に記載の電子部品。
9. 前記酸化層の表面における前記酸化物セラミックの割合は、２０～７５ａｔ％である請求項１から８のいずれか１項に記載の電子部品。
10. 前記下地層の金属は、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ、Ａｇ、ＡｕおよびＳｎから選択される少なくとも１つを含む金属または合金であることを特徴とする請求項１から９のいずれか１項に記載の電子部品。
11. 前記共材は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも１つから選択されることを特徴とする請求項１から１０のいずれか１項に記載の電子部品。
12. 前記酸化層は、表面から見たとき酸化ニッケルとチタン酸バリウムを含むことを特徴とする請求項１から１１のいずれか１項に記載の電子部品。
13. 前記酸化層は、表面から見たときさらにニッケル、マグネシウム、酸素を含む化合物を備えることを特徴とする請求項１２に記載の電子部品。
14. 前記素体は、第１内部電極層と第２内部電極層が、前記誘電体を介して交互に積層された積層体を備え、
    前記外部電極は、前記積層体の互いに対向する側面に離間して設けられた第１外部電極および第２外部電極を備え、
    前記第１内部電極層は、前記第１外部電極に接続され、
    前記第２内部電極層は、前記第２外部電極に接続されていることを特徴とする請求項１から１３のいずれか１項に記載の電子部品。
15. 前記外部電極のめっき層は、前記第１内部電極層と前記第２内部電極層と前記誘電体が積層される方向に垂直な下地層の面の一方に形成されることを特徴とする請求項１４に記載の電子部品。
16. 請求項１から１５のいずれか１項に記載の電子部品が実装された回路基板であって、
    前記電子部品は、前記めっき層に付着されたはんだ層を介して前記回路基板に接続されることを特徴とする回路基板。
17. 誘電体と内部電極が設けられた素体を形成する工程と、
    金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、
    前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、
    前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、
    前記素体の周面の少なくとも一部に前記酸化膜を残した状態で、前記下地層の少なくと
    も一面側の前記酸化膜を除去する工程と、
    前記下地層の前記酸化膜を除去した面上にめっき層を形成する工程とを備え、
    前記前記金属の酸化膜を前記下地層の表面に形成する工程において、酸化物セラミックが前記酸化膜の表面全体に渡って島状に分布するように且つ前記酸化膜の表面に渡って露出して前記酸化膜を分断するように形成され、前記酸化物セラミックは前記下地層に渡って存在して、前記酸化膜を貫通する支柱として前記下地層上で前記酸化膜を支持することを特徴とする電子部品の製造方法。
18. 前記下地層の前記一面側の前記酸化膜を除去する工程は、前記下地層の前記一面側から前記酸化膜をブラスト研磨する工程を備えることを特徴とする請求項１７に記載の電子部品の製造方法。
19. 前記素体を形成する工程は、
    誘電体セラミックを主成分とするシートを形成する工程と、
    前記下地層の金属を含む導電ペーストを前記シート上に塗布する工程とを備え、
    前記混合材料の焼成時に前記素体を焼成することを特徴とする請求項１７または１８に記載の電子部品の製造方法。
20. 前記酸化層に含まれる前記酸化物セラミックは、複数の粒子が集まって１～４０μｍの大きさとなることを特徴とする請求項１から１５のいずれか１項に記載の電子部品。

Images