JP2000509846A - フラットパネルディスプレイをサブフィールドモードにおいて駆動する回路および方法と、このような回路を有するフラットパネルディスプレイ - Google Patents

Abstract

(57)【要約】 フラットパネルディスプレイ（ＰＤ）は、行および列の行列において配置された複数の表示素子（Ｃ）と、行および列において前記表示素子（Ｃ）と関連する電極（Ｓｃ，Ｄ，Ｓｕ）とを具える。前記フラットパネルディスプレイ（ＰＤ）を、受けた表示情報（Ｐｉ）のフィールド周期（Ｔｆ）を表示周期（Ｔｓ）の前のアドレス周期（Ｔｐ）を有する連続的なサブフィールド周期（Ｔｓｆ）に分割するサブフィールドモードにおいて駆動する。１フィールド周期（Ｔｆ）内に、表示周期（Ｔｓ）のうちの対応する１つに各々関連する予め決められた順序のウェイト係数（Ｗｆ）を発生する（１）。前記電極（Ｓｃ，Ｄ，Ｓｕ）を、少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）において相互接続する。前記ウェイト係数（Ｗｆ）に対応する駆動信号を、前記少なくとも２つのグループの各々に供給する（２，３，４，５：２，３，４，５，６）。同じフィールド周期（Ｔｆ）中に、前記予め決められたウェイト係数（Ｗｆ）を適応させ、前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）の表示周期（Ｔｓ）に対する他の順序のウェイト係数（Ｗｆ）に関連させる。

Description

【発明の詳細な説明】 フラットパネルディスプレイをサブフィールドモードにおいて駆動する回路 および方法と、このような回路を有するフラットパネルディスプレイ 本発明は、請求の範囲１の前特徴部分に規定したようなフラットパネルディス プレイを駆動する回路に関係する。本発明は、フラットパネルディスプレイおよ びこのフラットパネルディスプレイを駆動するこのような回路を有するフラット パネルディスプレイ装置と、フラットパネルディスプレイを駆動する方法とにも 関係する。 米国特許第５，５４１，６１８号明細書は、プラズマディスプレイパネル（Ｐ ＤＰと呼ぶ）のようなフラットパネルディスプレイを段階的に駆動する方法およ び回路を開示している。ＰＤＰは、走査電極の交点において形成された複数のセ ルと、前記走査電極に直交して配置されたデータ電極とを具える。表示すべき画 像は、６０Ｈｚのフレームレートを有する。この表示すべき画像の各フレームを 、複数のサブフレームにおいて駆動する。各サブフィールドは、アドレス周期お よび表示周期を具える。各アドレス周期において、前記走査電極を順次に選択し 、適切なデータを各々の選択された走査電極に関するデータ電極に供給すること によって、次の表示周期中に点灯すべきセルをアドレスする。このようにして、 所望の電荷を、点灯すべきセルに蓄電する。各表示周期中、持続パルスをすべて のセルに供給し、前記所望の電荷が蓄電されているセルを点灯させる。点灯セル の輝度は、前記持続パルスの数、すなわち周波数によって決定される。ある実施 形態において、各表示周期は、異なった数の持続パルスを有し、これらの持続パ ルスの周波数は、表示周期毎に等しい。前記表示周期の持続パルスの数は、本質 的に、１：２：４：８：．．．．の比を有する。したがって、前記表示周期の持 続時間も、前記比を有する。表示すべき画像は、バイナリ符号化データワードに よって表わされ、これらのバイナリ符号化データワードの各ビットは、前記サブ フレームのうちの１つに対応し、結果として、前記サブフィールドの表示周期の 長さは、前記データワードにおけるデータビットのウェイトに従う。前記セルは 、 あるサブフィールドの表示周期中に、このサブフィールドに関係するデータワー ドのビットが点灯を示す場合、点灯される。このように、前記データワードのビ ットは、あるフレームのどのサブフレーム中に前記セルが光を発生するかを決定 する。各セルの視覚輝度は、前記フレーム周期全体の間に蓄積された持続パルス の数によって決定される。 米国特許第５，５４１，６１８号明細書によるＰＤＰを段階的に駆動する方法 および回路の欠点は、広い範囲のフリッカが、特定の状況において発生すること である。この広範囲フリッカは、広い範囲のセルが最長の表示周期を有するサブ フィールド中にのみ点灯する場合、最もはっきりと生じる。輝度出力に対する大 きな寄与が、フレーム中の時間におけるきわめて限定された期間中に発生する。 これらの光パルスは、前記フレームのくり返し周波数によって発生する。６０Ｈ ｚのフレーム繰り返し周波数において、目は、分離した光パルスを統合し、結果 として、フリッカは、あまり迷惑にはならない。しかし、５０Ｈｚのフレーム繰 り返し周波数において、前記光パルス間の時間におけるギャップは、目が迷惑な フリッカを明らかに検知するほど大きい。広範囲のセルが、最長でない表示周期 を有するサブフィールド中に点灯する場合も、同じ考えが成り立つ。しかしなが ら、このフリッカは、目によって検知されるフリッカの量は発生された光の量に も依存するため、いくぶん少なくなる。 本発明の目的は、フリッカの発生が少ない、フラットパネルディスプレイ用駆 動装置を提供することである。 この目的のために、本発明の第１の態様は、請求の範囲１において規定したよ うな、フラットパネルディスプレイを駆動する回路を提供する。本発明の第２の 態様は、請求の範囲１０において規定したような、フラットパネルディスプレイ と、このフラットパネルディスプレイを駆動する回路とを有するフラットパネル ディスプレイ装置を提供する。本発明の第３の態様は、請求の範囲１１において 規定したような、フラットパネルディスプレイを駆動する方法を提供する。本発 明の有利な実施形態を、従属する請求の範囲において規定する。 ＡＣプラズマディスプレイは、メモリ機能を有するバイレベルディスプレイで あり、すなわち、画素をオンまたはオフにのみすることができる。画素をオンに 切り替えるために、準備シーケンス（アドレス周期）が必要である。このような シーケンスにおいて、オンにすべき画素を、（表示周期中）走査および持続電極 の両端間に電圧が印加された場合にオンになるように条件付ける。これを、オン にすべきディスプレイのすべての画素に対して行う。ここで、グレイスケールそ れ自体を、輝度値が、種々のウェイトを有するいくつかのサブフィールドに分割 されるようにして発生する。あるディスプレイにおけるあるサブフィールドに関 して、オンにすべきすべての画素が準備された場合、走査および持続電圧を、前 記ディスプレイに印加し（前記持続周期）、すべての準備された画素をオンにす る。テキストサブフィールドにおいて、このプロセスを、対応するサブフィール ドウェイトを有するサブフィールドに対して繰り返す。画素の輝度値は、赤、緑 または青（ＲＧＢ）の入力バイトによって決定される。前記サブフィールドのウ ェイトがある画素の入力ビットのウェイトに対応する場合、前記サブフィールド ウェイトに対応するビットのウェイトは、この画素が準備されているかどうか、 すなわち、この画素が前記持続期間中にオンになるかどうかを決定する。 上述したようなサブフィールドアドレッシングは、結果として、高いビットウ ェイトを有する１つのサブフィールドのみがオンになる場合、広範囲のフリッカ を生じる。 高いビットウェイトを有する１つのサブフィールドのみを有する広い範囲がオ ンになる場合、前記輝度出力に対する大きい寄与が一瞬だけ生じる。これは、結 果として、目が完全に感じる、５０または６０Ｈｚの大きい周波数成分を有する 広範囲のフリッカを生じる。提案する方法は、一つのグレイスケールの面が示さ れる場合、特に、少数のサブフィールド（ＭＳＢ）のみがフィールドにおける輝 度を発生する場合の広範囲のフリッカ動作を低減する。これらの場合における広 範囲フリッカを克服するために、奇数行および偶数行のサブフィールド順序を、 互いに異ならせて選択し、これらの奇数行および偶数行が、最高ビットウェイト を有するサブフィールドに関して、互いに逆相になるようにする。これは、５０ および６０Ｈｚの周波数成分に関して考慮すべき広範囲フリッカを低減する。目 は、双方の行を同時に見て、目があまり感じない１００または１２０Ｈｚ程度の 周波数成分を主に見ることになる。 上述したサブフィールド順序を、本発明の好適実施形態である。各々が同じ第 １サブフレーム順序を有する２つ以上の連続する行のグループを、各々が同じ第 ２サブフレーム順序を有する２つ以上の連続する行のグループと交互にする場合 も、前記フリッカを低減することができる。各々が異なったサブフレーム順序を 有する行のグループを繰り返すこともできる。例えば、４つの連続する行のグル ープを繰り返し、これらの４つの連続する行のグループからの行の各々は、異な ったサブフィールド順序を有する。 フリッカの最適な低減が、最高ビットウェイトを有するサブフィールドの位置 を逆相となるように選択した場合に得られるとしても、これらのサブフィールド のどのような異なる位置も前記フリッカを低減する。 特開平７−２７１３２５号公報は、連続するフィールドの間に異なったサブフ ィールド順序を選択する回路を開示している。次のフィールドにおけるサブフィ ールドの異なった位置により、対応するサブフィールド間の時間における間隔が 変化し、それによって、フリッカ低減が低下する。あるフィールドにおいて、同 じサブフィールド順序がすべての走査電極に供給されるため、これらの走査電極 をグループに結合する必要が無く、データビット順序をフィールド内で変更する 必要が無い。 ティー．ヤマグチ他による刊行物１９．４「動的疑似輪郭の３次元散乱による ＰＤＰ画質の改善」ＳＩＤ９６ ＤＩＧＥＳＴ、２９１〜２９４ページは、動的 疑似輪郭と呼ばれるグレイレベルの妨害を、２つの最上位サブフィールドを等し い長さＤを有する４つのサブフィールドに分割することによって低減することを 開示している。残りのサブフィールドの長さは、Ａによって示される。この刊行 物は、フリッカ改善に言及していない。２つのサブフィールドの４つのサブフィ ールドへの分割は、２つのさらなるアドレス周期が必要であるという欠点を有す る。このため、この方法は、１．２５倍速い放電セルの切り替え動作を必要とし 、すなわち実際には、光を発生する合計時間と、したがって、光出力とが、２５ ％減少する。このＳＩＤ刊行物は、バイナリ符号化データワードを、連続フレー ムにおける適切なサブフィールドをランダムに選択する駆動信号に復号化し、前 記データワードに対応する光出力を得る信号処理に関係する。このように、光パ ル ス発生は、発生の瞬時においてランダム化される。特定のデータ値を、Ａに属す るサブフィールドによって、または、４つのサブフィールドＤのうち一つを選択 することによって発生させられることが開示されている。次のフィールドにおけ る水平ライン毎に、４つのサブフィールドＤの順序およびサブフィールドＡを変 更してもよい。まったく同一のフィールド内の異なったラインに対して異なった サブフィールド順序を可能にするどのようなハードウェア手段も開示されていな い。 そのため、この刊行物は、動的疑似輪郭の可視度が、連続フィールド周期にお いて異なったサブフィールド順序を選択することによって最低になることを開示 している。これは、フリッカを低減する有効な手段ではない。本発明によれば、 異なったサブフィールド順序を、同じフィールド周期における異なった行のグル ープに用い、それによって、フリッカを低減する。行のグループのうちの１つま たは各々に関して、連続フィールド周期において異なったサブフィールド順序を 選択することもできることに注意しなければならない。このように、本発明は、 疑似輪郭の可視度に加えて、フリッカ量を低減する解決法を提供する。 請求の範囲２において規定したような実施形態において、ディスプレイ素子を 、走査電極およびデータ電極の交差によって形成する。先行技術において、この 形式のディスプレイは、逆放電形式と呼ばれる。 請求の範囲３において規定したような実施形態において、プラズマパネルサブ 画素（セルまたは表示素子とも呼ばれる）を、２個の行電極および１個の列電極 の交差によって形成する。前記２個の行電極は行方向に延在し、これらを、走査 電極および持続電極と呼ぶ。プラズマチャネルを、前記行または列電極と整列さ せてもよい。プラズマセルを、プラズマチャネルの代わりに使用してもよい。先 行技術において、この形式のディスプレイを、表面放電形式と呼ぶ。 請求の範囲４または５において規定したような実施形態において、フリッカは 、異なったサブフィールド順序が連続的なラインにおいて生じ、したがって、目 によって最適に統合されるため、大量に低減する。 請求の範囲６において規定したような実施形態において、フリッカは、同じビ ットウェイトを有するサブフィールドを、走査電極の他のグループに対して時間 において半フィールド周期程度シフトされた走査電極のグループの内の１つに用 いるため、大量に低減する。このため、目は、これらのサブフィールドに関係す る光パルスを２倍のフィールド周波数で見る。 請求の範囲７において規定したような実施形態は、共通回路網を使用し、サブ フィールドの表示周期の長さに依存せずに、すべてのサブフィールドに関してＰ ＤＰ全体にアドレスできるという利点を有する。 請求の範囲８において規定したような実施形態は、請求の範囲７において規定 した実施形態と同じ利点を有する。さらに、２つの連続行のサブフィールド順序 は異なるとする。これは、フィールドにおける特定のサブフィールドの共通アド レス周期後、次の表示周期の持続時間が前記２つの行に関して異なることを意味 する。次のサブフィールドに関して共通アドレス周期を再び持てるようにするた めに、休止周期を、最短表示周期を有する行に関して生じさせる。この失われる 休止時間は、同じアドレス周期に対応する表示周期の持続時間が最小に異なる場 合、最短になる。 請求の範囲９において規定したような実施形態において、前記サブフィールド のウェイトは、前記データワードのビットのウェイトに対応し、結果として最少 量のサブフィールドが生じる。 本発明のこれらおよび他の態様は、添付した図の参照から明らかになるであろ う。 図１は、先行技術から既知の、サブフィールドモードにおいて逆放電形式のＰ ＤＰを駆動する回路を図式的に示す。 図２は、先行技術から既知の、サブフィールドモードにおいて表面放電形式の ＰＤＰを駆動する回路を図式的に示す。 図３は、表面放電形式ＰＤＰの基本的なサブ画素構造を図式的に示す。 図４は、先行技術の表面放電形式ＰＤＰの走査電極および持続電極間の電圧波 形を示す。 図５Ａおよび５Ｂは、次のフィールドにおける光パルスの発生の瞬時を示し、 最下位および最上位ビットがオンの場合、図５Ａにおいて、サブフィールド順序 は、次のフィールドにおいて、先行技術にしたがって変化し、図５Ｂにおいて、 サブフィールド順序は、次の行において、本発明にしたがって変化する。 図６Ａおよび６Ｂは、異なったサブフィールド順序を有する行のサブフィール ドのアドレス周期および表示周期の図式的表現を示し、それによって、前記アド レス周期は一致し、サブフィールド周期は一定の持続時間を有する。 図７Ａおよび７Ｂは、異なったサブフィールド順序を有する行のサブフィール ドのアドレス周期および表示周期の図式的表現を示し、それによって、前記アド レス周期は一致し、サブフィールド周期は異なる。 図８は、サブフィールドビットシフトを実行する回路のブロック図を示す。 図９は、本発明の実施形態による、偶数および奇数行に関して異なったサブフ ィールド順序を可能にする、走査電極および持続電極の相互接続を示す。 図１は、先行技術から既知の、サブフィールドモードにおいて逆放電形式のＰ ＤＰを駆動する回路を図式的に示す。２枚のガラスパネル（図示せず）を互いに 向かい合わせて配置する。データ電極Ｄを、前記ガラスパネルの一方において配 置する。走査電極Ｓｃを、他方のガラスパネルにおいて、走査電極Ｓｃとデータ 電極Ｄが垂直になるように配置する。表示素子Ｃ（例えば、プラズマセル）を、 データ電極Ｄと走査電極Ｓｃとの交点において形成する。タイミング発生器１は 、ＰＤＰにおいて表示すべき表示情報Ｐｉを受ける。タイミング発生器１は、表 示情報Ｐｉのフィールド周期Ｔｆを、予め決められた数の連続するサブフィール ド周期Ｔｓｆ（図４参照）に分割する。サブフィールド周期Ｔｓｆは、アドレス 周期Ｔｐおよび表示周期Ｔｓを具える。アドレス周期Ｔｐ中、走査ドライバ２は 、走査電極Ｓｃを一つずつ連続的に選択するために、パルスを走査電極Ｓｃに供 給し、データドライバ３は、データＤｉをデータ電極Ｄに供給し、データＤｉを 、選択された走査電極Ｓｃに関係する表示素子Ｃに書き込む。このようにして、 選択された走査電極Ｓｃに関係する表示素子Ｃを予め調整する。表示周期Ｔｓ中 、持続発生器５は、走査ドライバ２を経て表示素子Ｃに供給される持続パルスＳ ｐを発生する。持続パルスＳｐを、データドライバ３に供給することもでき、ま たは、走査ドライバ２およびデータドライバ３の双方に供給することもできる。 アドレス周期Ｔｐ中に予め調整され、表示周期Ｔｓ中に発光する表示素子Ｃは、 持続パルスＳｐの数または周波数に依存した光量を発生する。 タイミング発生器１は、さらに、一定のウェイト係数Ｗｆを、すべてのフィー ルド周期Ｔｆにおけるサブフィールド周期Ｓｆに関係付ける。持続パルス発生器 ５をタイミング発生器１に結合し、ウェイト係数Ｗｆに適合する数または周波数 の持続パルスＳｐを供給し、予め調整された表示素子Ｃによって発生される光の 量が、ウェイト係数Ｗｆに対応するようにする。サブフィールドデータ発生器４ は、表示情報Ｐｉにおける動作を行い、データｄｉがウェイト係数Ｗｆに適合す るようにする。 このようなＰＤＰおよびサブフィールドモードにおけるその動作は、参照によ ってここに含まれる米国特許第５，５４１，６１８号明細書に詳細に記載されて いる。 図２は、先行技術から既知の、サブフィールドモードにおいて表面放電形式の ＰＤＰを駆動する回路を図式的に示す。表面放電ＰＤＰは、追加の走査電極Ｓｕ （持続電極と呼ばれる）を各走査電極Ｓｃと平行に配置した点において、逆放電 ＰＤＰと異なる。図２の回路は、持続ドライバ６を加え、持続電極Ｓｕを駆動す る点において、図１に示す回路と異なる。また、持続パルス発生器５は、持続パ ルスＳｐを持続電極Ｓｕに供給する。図２および図１における同じ電極を、同じ 参照符によって示す。アドレス周期Ｔｐ中、前記走査ドライバは、走査電極Ｓｃ を一つずつ選択する。データドライバ３は、選択された走査電極Ｓｃ毎に、デー タｄｉを供給し、選択された走査電極Ｓｃに関係する表示素子Ｃを予め調整する 。表示周期Ｔｓ中、持続ドライバ６は、走査ドライバ２と共に、持続パルスＳｐ を、持続電極Ｓｕおよび走査電極Ｓｃ間に発生する。光を発生するように予め調 整された画像素子Ｃは、光を発生する。持続パルスＳｐを、走査ドライバ２また は持続ドライバ６のいずれかに供給することもできる。 このような、ＰＤＰおよびサブフィールドモードにおけるその動作は、米国特 許第５，５４１，６１８号明細書または欧州特許第０，５４９，２７５号に詳細 に記載されている。 図３は、表面放電形式ＰＤＰの基本的なＡＣプラズマサブ画素構造を図式的に 示す。プラズマサブ画素または表示素子Ｃを、２つの行電極Ｓｃ、Ｓｕと列電極 Ｃｏとの交点の近くに形成する。２つの行電極Ｓｃ、Ｓｕは、サブ画素の下部に おいて位置し、走査電極Ｓｃおよび持続電極Ｓｕと呼ばれる。列電極Ｃｏは、サ ブ画素の上部において位置し、データ電極Ｄと呼ばれる。プラズマＰを、列電極 Ｃｏと２つの行電極Ｓｃ、ＳＵとの間に、個々の誘電層Ｄｉを介して配置する。 プラズマＰを、絶縁層Ｄｉから、ＭｇＯ層Ｍｇによって絶縁する。パネル全体を 見た場合、持続電極Ｓｕを、ＰＤＰパネルのすべての行に相互接続する。走査電 極Ｓｃを、行ＩＣに接続し、アドレスまたは準備段階中に走査する。列電極Ｃｏ を、列ＩＣによって動作する。プラズマセルＣを、以下の３モードおいて動作す る。 １） 消去モード。各サブフィールドを準備する前に、すべてのプラズマセルＣ を、同時に消去する。これを、最初にプラズマセルＣを導通状態に駆動し、次に 、セルＣにおいてビルドアップされたすべての電荷を除去することによって行う 。 ２） 準備モード。プラズマセルＣを、持続モード中にオンまたはオフ状態にな るように調整する。プラズマセルＣは、完全にオンまたはオフにのみなりうるこ とから、いくつかの準備段階が、輝度値のすべてのビットを書き込むために必要 である。プラズマセルＣを、一度に一行において選択し、列Ｃｏにおける電圧レ ベルは、これらのセルのオン／オフ状態を決定する。輝度値を６ビットにおいて 表わす場合、６つのサブフィールドを１つのフィールド内に規定する。 ３） 持続モード。交流電圧を、すべての行の走査および持続電極Ｓｃ、Ｓｕに 同時に印加する。列電圧は、主に、高電圧である。オン状態になるように準備さ れたプラズマセルＣは、点灯する。個々の輝度ビットのウェイトは、持続中の光 パルスの数を決定する。前記パネルの電力消費が高すぎる場合、各サブフィール ドにおける持続パルスの数を、同じ程度減らし（実際には、少ない持続パルスを 発生する）、それによって、パネルの光出力および電力消費を低減する。 図４は、既知の表面放電形式ＰＤＰの走査電極Ｓｃおよび持続電極Ｓｕ間の電 圧波形を示す。３つのモードがあることから、対応する時間シーケンスを、Ｔｅ 、ｂｘ（ビットｘサブフィールドＳＦｉに対する消去モード）、Ｔｐ、ｂｘ（ビ ットｘサブフィールドＳＦｉに対する準備モード）およびＴｓ、ｂｘ（ビットｘ サブフィールドＳＦｉに対する持続モード）として示す。持続パルスの数は、時 間において変化し、残り時間Ｔｒを考慮してフィールド周波数に再び調和するよ う にして電力消費を制限する。図４は、走査および共通持続電極Ｓｃ、Ｓｕ間の電 圧差の、１フィールドについて測定した場合の測定結果を示す。 図４は、フィールド周期Ｔｆにおいて何が起きるかの大まかな指示を与えるだ けである。持続シーケンスＴｓ．ｂｘの持続時間は、個々のビットのウェイトに 依存し、同じ周波数を有する多数の交流パルスを含む。前記パネルの電力消費が 多すぎる場合、持続時間Ｔｓ．ｂｘ中の交流パルスの数を少なくする。この結果 、サブフィールドＳＦｉにおける持続周期Ｔｓ．ｂｘがより短くなり、残り時間 Ｔｒは増加し、フィールド周波数に調和する。 表１は、すべて黒（レベル０）または白（レベル６３）の画像を表示した場合の 、前記パネルのタイミングの概略を示す。この表から分かるように、準備および 消去モードは、電力消費がエレクトロニクスによって制限される場合、変化しな い。持続パルスの数は、全体的に白の画像を表示した場合、ほぼ半減する。持続 パルスの数もこの表に示す（パルスカウントを、Ｔｓ行における括弧間に見るこ とができる）。式１を使用し、サブフィールドＳＦｉにおける持続時間Ｔｓ，ｂ ｘを計算することができる。 式１ Ｔｓ，ｂｘ＝Ｔ_sustajn＝１９＋９．６．Ｎ（μｓ） 変数Ｎは、パルスカウントを意味し、前記表に示してある。各パルスは９．６μ ｓを必要とし、Ｎパルスには常に１９μｓの指定されたシーケンスが先行する。 図５Ａおよび５Ｂは、最下位および最上位ビットがオンの場合、順次のフィー ルド周期Ｔｆ，ｎにおける光パルスＬｐｉ，ｎの発生の瞬時を示す。図５Ａおよ び５Ｂの双方において、３つの順次のフィールド周期を、Ｔｆ，ｎ−１、Ｔｆ， ｎおよびＴｆ，ｎ＋１で示す。以下において、これらのフィールド周期に対応す る３つのフィールドを、フィールドｎ−１、ｎおよびｎ＋１と呼ぶ。フィールド ｎ−１、ｎおよびｎ＋１の各々において、サブフィールド周期Ｔｓｆ，ｂｉを数 字０ないし５で示す。これらの数字は、サブフィールドＳｆｉのビットウェイト を示す。最下位ビットはサブフィールド０に関係し、最上位ビットはサブフィー ルド５に関係する。最下位ビットおよび最上位ビットのみがオンである。最下位 ビットに関係する表示周期Ｔｓ中に発生した光を、細い棒線によって示し、最上 位ビットに関係する表示周期Ｔｓ中に発生した光を、太い棒線によって示す。図 ５Ａにおいて、サブフィールド順序を、先行技術にしたがって、順次フィールド ｎにおいて変更する。図５Ｂにおいて、サブフィールド順序を、本発明の一実施 形態にしたがって、順次の行ｒｎにおいて変更する。 図５Ａにおいて、フィールドｎ＋１は、フィールドｎ−１およびｎと異なるサ ブフィールド順序を有する。フリッカは、最上位ビットのサブフィールド５の発 生瞬時間の時間ギャップがフィールド周期Ｔｆより短いため、フィールドｎおよ びｎ＋１間で低減する。しかしながら、フィールドｎ−１およびｎにおける最上 位ビットのサブフィールド５間の時間ギャップは、依然としてフィールド周期Ｔ ｆである。これは、フリッカを生じさせる。先行技術のアプローチにおいて、連 続フィールドｎにおけるサブフィールド順序を選択し、それによって、連続フィ ールドｎにおけるサブフィールド５の発生瞬時間の時間ギャップがフィールド周 期Ｔｆよりも常に短くなるようにすることはできない。このため、依然としてフ リッカは発生する。 図５Ｂにおいて、２つの連続する行ｒｎおよびｒｎ−１におけるサブフィール ド順序を、各々３つの連続するフィールドｎ−１、ｎ、ｎ＋ｌに関して示す。行 ｒｎおよびｒｎ−１のサブフィールド順序を、最上位ビットのサブフィールド５ がフィールドｎ−１、ｎ、ｎ＋１の各々における異なった瞬時において発生する ように、異ならせて選択する。行ｒｎおよびｒｎ−１が互いに空間的に近いため 、目は、最上位ビットに関係する光パルスの２倍の繰り返し周波数を感知する。 フリッカは、大幅に低減する。 図６Ａおよび６Ｂは、異なったサブフィールド順序を有する行ｒｎ−１および ｒｎのサブフィールド０ないし５のアドレス周期Ｔｐ，ｂｘおよび表示周期Ｔｓ ，ｂｘの図式的表現を示し、これによって、アドレス周期Ｔｐ，ｂｘは一致し、 すべてのサブフィールド周期Ｔｓｆ，ｎは一定の持続時間を有する。図６Ａおよ び６Ｂの双方は、２つの連続する行ｒｎ−１およびｒｎに関する同じフィールド 中のサブフィールド順序を示す。消去周期Ｔｅ，ｂｘを、斜線を付けた細い棒で 示し、アドレスまたは準備周期Ｔｐ，ｂｘを、斜線を付けた三角形状の範囲で示 し、表示または持続領域Ｔｓ，ｂｘを、黒い範囲で示す。 多数の可能性が、奇数および偶数行ｒｎ−１およびｒｎに関する種々のサブフ ィールド順序に存在する。アドレス（準備）および消去周期Ｔｐ，ｂｘ；Ｔｅ， ｂａがディスプレイ全体で共通の場合、有利である。持続周期Ｔｓ，ｂｘの持続 時間を、特定のサブフィールドｘのウェイトによって決定する。サブフィールド ｘのウェイトは、持続周期Ｔｓ，ｂｘに与えられる持続パルスＳＰの数を決定す る。これは、奇数行ｒｎ−１の持続周期Ｔｓ，ｂｘが偶数行に関するよりも短い 場合、またはこの逆の場合、時間が失われることを意味するため、注意すること が重要である。持続周期Ｔｓ，ｂｘが奇数または偶数行ｒｎ−１、ｒｎを超える 場合、持続パルスを特定の奇数または偶数行ｒｎ−１、ｒｎに与えない。 この分析において、以下のように仮定する。 − アドレス（準備）周期Ｔｐ，ｂｘおよび消去周期Ｔｅ，ｂｘを、従来のよう に、すなわち、ディスプレイ全体に行う。持続周期Ｔｓ，ｂｘは、消去およびア ドレス周期Ｔｐ，ｂｘ；Ｔｅ，ｂｘが終了した後にのみ開始する。 − ６、７または８のサブフィールドに、これら自身のビットウェイトを仮定す る。 − 偶数行または奇数行ｒｎ、ｒｎ−１のいずれかに関する持続周期Ｔｓ，ｂｘ が終了しない限りは、動作を起こせない。偶数行または奇数行ｒｎ、ｒｎ−１の いずれかに関する持続サイクルは、双方に関する持続周期Ｔｓ，ｂｘが超過する まで停止する。したがって、時間が消費される。 最適なフリッカ低減のために、奇数行ｒｎ−１の特定のウェイトを有するサブ フィールドｘの持続周期Ｔｓ，ｂｘの開始を、偶数行ｒ、ｎと比較して半行オフ セットして（またはこの逆に）位置付けるべきである。これは、５０Ｈｚのフィ ールドレートを有する場合、偶数行ｒｎに関するサブフィールド１を、奇数行ｒ ｎ−１と比較して１０ｍｓ遅延させることを意味する。この条件が満たされると 、フリッカ周波数が５０／６０Ｈｚから１００／２００Ｈｚに倍増し、この周波 数は目に対して不可視である。この条件が満たされないと、最適なフリッカ除去 を期待することはできない。最低フリッカ成分が８０Ｈｚ程度より高い限りは、 依然としてフリッカ融合周波数（フリッカをちょうど目立たせる周波数）より上 である。８０Ｈｚは、１２．５ｍｓの時間周期を生じる。すべてのサブフィール ドウェイトに関するフリッカを低減しようとし、したがって１２．５ｍｓの間隔 がすべてのサブフィールドウェイトに必要である。これが最低サブフィールドウ ェイトに必要であるかどうかは疑問である。これを、実験によって見出さなけれ ばならない。輝度においてわずかに変化するオブジェクトに関するフリッカも低 減しようとする。あるオブジェクトは、ビットウェイト７（１２８）の輝度を有 し、１２７に変化するとする。ここで、このオブジェクトの新たな最高ビットウ ェイト（ビット６）および以前の最高ビットウェイト（ビット７）における切り 替え間の時間ギャップも１２．５ｍｓより短くしようとし、最高サブフィールド が、１２．５ｍｓより短い同じビットウェイトの２つの持続周期間の時間ギャッ プを有するようにしようとする。この時間ギャップは、２つの連続するフレーム Ｔｆにおいて生じる。このオブジェクトを、２行ｒｎの高さより少なくとも大き くなければならない。 このような場合でない場合、２つの行ｒｎ、ｒｎ−１間のサブフィールド順序 における変化は、広範囲フリッカを除去しないが、おそらく、フリッカは、範囲 が小さすぎるため、目立たない。 種々のウェイトを有するサブフィールド０ないし５を奇数および偶数行ｒｎ− １、ｒｎに分配する一つの解決法は、すべてのサブフィールド０ないし５に関す る最下位ビット（ＭＳＢ）サブフィールド長Ｔｆ，５を保存することである。こ れは、どのような所望のサブフィールド順序も実現できることを意味する。すべ てのビットウェイトに関して１００または１２０Ｈｚの最適フリッカ周波数に達 することができる。欠点は、最高ウェイトを有するサブフィールド以外のすべて のサブフィールドｘにおいて、時間が消費されることである。結果として、各持 続周期Ｔｓ，ｂｘにおける持続パルスの最大数は減少し、したがって、ピークホ ワイトレベルはより低くなる。 サブフィールドｘを奇数および偶数行ｒｎ−１、ｒｎに分配する他の解決法を 、図７Ａおよび７Ｂに示す。 図７Ａおよび７Ｂは、異なったサブフィールド順序を有する２つの行ｒｎ−１ 、ｒｎのサブフィールド０ないし５のアドレス周期Ｔｐ，ｂｘおよび表示周期Ｔ ｓ，ｂｘの図式的表現を示し、これによって、アドレス周期Ｔｐ，ｂｘは一致し 、一方の行ｒｎにおけるサブフィールド周期Ｔｓｆ，ｎの持続時間は異なる。次 のサブフィールド周期ＳＦｘは、前のサブフィールド周期ＳＦｘ−１における最 長持続時間を有する持続周期Ｔｓ，ｂｘの後に開始する。したがって、２つの連 続行ｒｎ−１、ｒｎにおいて、２つの対応するサブフィールドＳＦｘは、最長周 期を有するサブフィールドＳＦｘによって決定される同じ持続時間を有する。図 ７Ｂにおいて、奇数および偶数行ｒｎ−１、ｒｎ対応する持続周期Ｔｓ，ｂｘは 、ウェイトにおいてわずかに異なる（ＭＳＢはＭＳＢ−１に対応する、等）。こ の持続において、最少量の時間が消費される。 図８は、サブフィールドビットシフトを実行する回路のブロック図を示す。こ れは、３ビットシフトのみのサブフィールドＳＦｘ順序変化の可能な実装である 。並列入力並列出力方法を実現する。これは、単に一つの実装であり、他の実装 も可能である。入力レジスタＲｉｎは、受信された表示情報Ｐｉのデータワード の６データビットｂｉを記憶する。入力レジスタＲｉｎにおけるデータビットｂ ｉを、シフトレジスタＳｒに伝送する。行ｒｎ毎に、シフトレジスタＳｒを３回 クロック動作し、データビットｂｉを３位置シフトさせる。シフトされたデータ ビットｂｉを、１行ｒｎ中に使用すべき出力レジスタＲｏｕｔに伝送する。 図９は、本発明の一実施形態による偶数および奇数行ｒｎ、ｒｎ−１に関する 異なったサブフィールド順序を可能にする、走査電極Ｓｃｅ、Ｓｃｏおよび持続 電極Ｓｕｅ、Ｓｕｏの相互接続を示す。 プラズマディスプレイＰＤＰにおいて、走査および持続電極Ｓｃ、Ｓｕの双方 を、２つのグループに分割し、奇数走査および持続電極Ｓｃｏ、Ｓｕｏを一方の グループに入れ、偶数走査および持続電極Ｓｃｅ、Ｓｕｅを他方のグループに入 れる。 前記準備モードにおいて、全体の画面ＰＤを準備し、奇数行ｒｎ−１を、サブ フィールド順序ｘのビットウェイトを有するサブフィールドＳＦｘに関して準備 し、偶数行ｒｎを、サブフィールド順序ｙのビットウェイトを有するサブフィー ルドＳＦｘに関して準備する。サブフィールド順序ｘおよびｙを、３ビットシフ トだけ異ならせてもよい。前記持続モードにおいて、行ｒｎ、ｒｎ−１の２つの グループを、これらが準備されたサブフィールドＳＦｘのウェイトにしたがって 持続させる。サブフィールド順序ｘは、例えば、１持続パルスを与え、サブフィ ールド順序ｙは、ｂ持続パルスを結果として生じる。例えば、現在フィールドに 関するサブフィールド順序が、奇数行ｒｎ−１に関してｘであり、偶数行ｒｎに 関してｙである場合、各ビットウェイトにおける持続パルス数は、表２に従う。最初のサブフィールドＳＦ１における持続パルス数は、奇数行ｒｎ−１に関して ４３、偶数行ｒｎに関して４である。次のサブフィールドＳＦ２において、奇数 行ｒｎ−１は８７持続パルスを発生し、偶数行ｒｎは１０持続パルスを発生する 、等である。 奇数行ｒｎに関する持続パルスＳｐを、一方で相互接続された偶数走査電極Ｓ ｃｅの第１グループと、他方で相互接続された関係する偶数持続電極Ｓｕｅの第 １グループとの間に配置された電圧源Ｖｓｅによって供給する。偶数行ｒｎ−１ に関する持続パルスＳｐを、一方で相互接続された奇数走査電極Ｓｃｅの第２グ ループと、他方で相互接続された関係する奇数持続電極Ｓｕｅの第２グループと の間に配置された電圧源Ｖｓｏによって供給する。走査電極Ｓｃｅ、Ｓｃｏおよ び持続電極Ｓｕｅ、Ｓｕｏのグループの各々に、別々の電圧を供給することもで きる。上述したように、前記準備段階および消去段階を、既知のように、すべて の行に関して共通に行う。すべての行に関する一連のサブフィールドＳｆｉ中の 持続は、技術的に既知である。 本発明を、好適実施形態に関連して説明したが、上記で概略を述べた原理内の これらの変形が当業者には明らかであり、したがって、本発明は、前記好適実施 形態に限定されず、このような変形を含むことを意図することは、理解されるで あろう。１持続周期中に発生される光量を、前記持続パルスの振幅を制御するこ とによって適合させてもよい。

───────────────────────────────────────────────────── 【要約の続き】 する他の順序のウェイト係数（Ｗｆ）に関連させる。

Claims (1)

1. 【特許請求の範囲】 １．フラットパネルディスプレイ（ＰＤ）をサブフィールドモードにおいて駆動 する回路であって、前記フラットパネルディスプレイ（ＰＤ）が、行および列 の行列において配置された複数の表示素子（Ｃ）と、１行または１列における 表示素子（Ｃ）に関係する第１電極（Ｓｃ，Ｄ，Ｓｕ）とを具え、該フラット パネルディスプレイ駆動回路回路が、 受けた表示情報（Ｐｉ）のフィールド周期（Ｔｆ）を、表示周期（Ｔｓ）の 前にあるアドレス周期（Ｔｐ）を有する連続的なサブフィールド周期（Ｔｓｆ ）に分割し、さらに、前記フィールド周期（Ｔｆ）内に、前記表示周期（Ｔｓ ）の対応する１つに各々関係する予め決められた順序のウェイト係数（Ｗｆ） を発生するタイミング手段（１）と、 前記ウェイト係数（Ｗｆ）に対応する駆動信号を前記第１電極（Ｓｃ，Ｄ， Ｓｕ）に供給する駆動回路（２，３，４，５；２，３，４，５，６）とを具え るフラットパネルディスプレイ駆動回路回路において、 前記第１電極（Ｓｃ，Ｄ，Ｓｕ）を少なくとも２つのグループ（Ｓｃｅ，Ｓ ｃｏ；Ｓｕｅ，Ｓｕｏ）において相互接続し、 前記タイミング手段（１）を、同じフィールド周期内で、異なった順序のウ ェイト係数（Ｗｆ）を前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕ ｅ，Ｓｕｏ）の表示周期（Ｔｓ）に関連させるように適合させ、 前記駆動回路（２，３，４，５；２，３，４，５，６）を、前記駆動信号を 前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）に供給す るように適合させたことを特徴とするフラットパネルディスプレイ駆動回路回 路。 ２．請求の範囲１に記載のフラットパネルディスプレイ駆動回路回路において、 前記フラットパネルディスプレイ（ＰＤ）が、前記第１電極（Ｓｃ）と直交し て配置された第２電極（Ｄ）をさらに具え、各表示素子（Ｃ）を、前記第１電 極（Ｓｃ）の内の１つと、前記第２電極（Ｄ）の内の１つとに結合し、前記駆 動回路（２，３，４，５）が、 前記アドレス周期（Ｔｐ）中に前記第１電極（Ｓｃ）の少なくとも一部を連 続的に選択する走査ドライバ（２）と、選択された第１電極（Ｓｃ）データ（ ｄｉ）を前記第２電極（Ｄ）に供給し、前記表示素子（Ｃ）を選択的に予め調 整するデータドライバ（３）と、前記表示情報（Ｐｉ）を受けるように結合さ れ、前記ウェイト係数（Ｗｆ）の順序に従って前記データ（ｄｉ）を発生する サブフィールドデータ発生器（４）と、 前記表示周期（Ｔｓ）中に、前記走査ドライバ（２）またはデータドライバ （３）を経て前記表示素子（Ｃ）に供給され、前記選択的に予め調整された表 示素子（Ｃ）を活性化し、前記表示周期（Ｔｓ）に関係するウェイト係数（Ｗ ｆ）に対応する予め決められた光量を発生させる持続パルス（Ｓｐ）を発生す る持続パルス発生器（５）とをさらに具え、前記走査ドライバ（２）またはデ ータドライバ（３）が前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕ ｅ，Ｓｕｏ）に、対応する持続パルス（Ｓｐ）を供給することを特徴とするフ ラットパネルディスプレイ駆動回路回路。 ３．請求の範囲１に記載のフラットパネルディスプレイ駆動回路回路において、 前記フラットパネルディスプレイ（ＰＤ）が、前記第１電極（Ｓｃ）と直交し て配置された第２電極（Ｄ）と、前記第１電極（Ｓｃ）に整列し、対を成す第 ３電極（Ｓｕ）とをさらに具え、前記表示素子（Ｃ）を、前記第２電極（Ｄ） の前記対との交点において配置し、前記駆動回路（２，３，４，５，６）が、 前記アドレス周期（Ｔｐ）中に前記第１電極（Ｓｃ）の少なくとも一部を連 続的に選択する走査ドライバ（２）と、選択された第１電極（Ｓｃ）データ（ ｄｉ）を前記第２電極（Ｄ）に供給し、前記表示素子（Ｃ）を選択的に予め調 整するデータドライバ（３）と、前記表示情報（Ｐｉ）を受けるように結合さ れ、前記ウェイト係数（Ｗｆ）の順序に従って前記データ（ｄｉ）を発生する サブフィールドデータ発生器（４）と、 前記表示周期（Ｔｓ）中に、前記走査ドライバ（２）および／または持続ド ライバ（６）を経て前記表示素子（Ｃ）に供給され、前記選択的に予め調整さ れた表示素子（Ｃ）を活性化し、前記表示周期（Ｔｓ）に関係するウェイト係 数（Ｗｆ）に対応する予め決められた光量を発生させる持続パルス（Ｓｐ）を 発生する持続パルス発生器（５）とをさらに具え、前記走査ドライバ（２）お よび／または持続ドライバ（６）が前記少なくとも２つのグループ（Ｓｃｅ， Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）に、対応する持続パルス（Ｓｐ）を供給することを 特徴とするフラットパネルディスプレイ駆動回路回路。 ４．請求の範囲１に記載のフラットパネルディスプレイ駆動回路回路において、 前記第１電極（Ｓｃ）を、２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ ）において、隣接する第１または第２電極が異なったグループに属するように 接続したことを特徴とするフラットパネルディスプレイ駆動回路回路。 ５．請求の範囲３に記載のフラットパネルディスプレイ駆動回路回路において、 前記第１電極（Ｓｃ）を、２つのグループ（Ｓｃｅ，Ｓｃｏ）において、２つ の隣接する対に関係する前記第１電極（Ｓｃ）が異なったグループに属するよ うに接続し、前記第３電極を、２つのグループ（Ｓｃｅ，Ｓｃｏ）において、 ２つの隣接する対に関係する前記第３電極（Ｓｕ）が異なったグループに属す るように接続したことを特徴とするフラットパネルディスプレイ駆動回路回路 。 ６．請求の範囲１に記載のフラットパネルディスプレイ駆動回路回路において、 前記タイミング手段（１）を、ある順序のウェイト係数（Ｗｆ）を前記少なく とも２つのグループに供給し、等しいウェイト係数（Ｗｆ）を有するサブフィ ールド周期（Ｔｓｆ）間の時間における差が、隣接する第１電極（Ｓｃ，Ｄ， Ｓｕ）に関して等しくさせるように適合させたことを特徴とするフラットパネ ルディスプレイ駆動回路回路。 ７．請求の範囲２または３に記載のフラットパネルディスプレイ駆動回路回路に おいて、 前記走査ドライバ（２）を、前記第１電極（Ｓｃ）のアドレス周期が時間に おいて一致するように適合させたことを特徴とするフラットパネルディスプレ イ駆動回路回路。 ８．請求の範囲７に記載のフラットパネルディスプレイ駆動回路回路において、 前記タイミング手段（１）を、前記２つのグループのサブフィールド周期（Ｔ ｓｆ）に関するある順序のウェイト係数（Ｗｆ）を供給し、対応するサブフィ ールド周期（Ｔｓｆ）の表示周期（Ｔｓ）のウェイト係数（Ｗｆ）を最低限に 異ならせるように適合させたことを特徴とするフラットパネルディスプレイ駆 動回路回路。 ９．請求の範囲１に記載のフラットパネルディスプレイ駆動回路回路において、 前記受けた表示情報（Ｐｉ）が、バイナリ符号化ウェイトを有するビットを有 するデータワードを具え、前記タイミング手段（１）を、１フィールド周期 （Ｔｆ）内に前記表示周期（Ｔｓ）のウェイト係数（Ｗｆ）を発生し、各ウェ イト係数（Ｗｆ）を前記ビットのウェイトの内の１つに対応させるように適合 させたことを特徴とするフラットパネルディスプレイ駆動回路回路。 １０．フラットパネルディスプレイ（ＰＤ）と、このフラットパネルディスプレ イ（ＰＤ）をサブフィールドモードにおいて駆動する回路とを有するフラット パネルディスプレイ装置において、前記フラットパネルディスプレイ（ＰＤ） が、行および列の行列において配置された複数の表示素子（Ｃ）を具え、前記 フラットパネルディスプレイ（ＰＤ）をサブフィールドモードにおいて駆動す る回路が、 受けた表示情報（Ｐｉ）のフィールド周期（Ｔｆ）を、表示周期（Ｔｓ）の 前にあるアドレス周期（Ｔｐ）を有する連続的なサブフィールド周期（Ｔｓｆ ）に分割し、さらに、前記フィールド周期（Ｔｆ）内に、前記表示周期（Ｔｓ ）の対応する１つに各々関係する予め決められた順序のウェイト係数（Ｗｆ） を発生するタイミング手段（１）と、 前記ウェイト係数（Ｗｆ）に対応する駆動信号を前記第１電極（Ｓｃ，Ｄ， Ｓｕ）に供給する駆動回路（２，３，４，５；２，３，４，５，６）とを具え るフラットパネルディスプレイ駆動回路回路において、 前記第１電極（Ｓｃ，Ｄ，Ｓｕ）を少なくとも２つのグループ（Ｓｃｅ，Ｓ ｃｏ；Ｓｕｅ，Ｓｕｏ）において相互接続し、 前記タイミング手段（１）を、同じフィールド周期内で、異なった順序のウ ェイト係数（Ｗｆ）を前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕ ｅ，Ｓｕｏ）の表示周期（Ｔｓ）に関連させるように適合させ、 前記駆動回路（２，３，４，５；２，３，４，５，６）を、前記駆動信号を 前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）に供給す るように適合させたことを特徴とするフラットパネルディスプレイ装置。 １１．フラットパネルディスプレイ（ＰＤ）をサブフィールドモードにおいて駆 動する方法であって、前記フラットパネルディスプレイ（ＰＤ）が、行および 列の行列において配置された複数の表示素子（Ｃ）と、１行または１列におけ る表示素子（Ｃ）に関係する第１電極（Ｓｃ，Ｄ，Ｓｕ）とを具え、該フラッ トパネルディスプレイ駆動方法が、 受けた表示情報（Ｐｉ）のフィールド周期（Ｔｆ）を、表示周期（Ｔｓ）の 前にあるアドレス周期（Ｔｐ）を有する連続的なサブフィールド周期（Ｔｓｆ ）に分割するステップ（１）と、 前記フィールド周期（Ｔｆ）内に、前記表示周期（Ｔｓ）の対応する１つに 各々関係する予め決められた順序のウェイト係数（Ｗｆ）を発生するステップ （１）と、 前記ウェイト係数（Ｗｆ）に対応する駆動信号を前記第１電極（Ｓｃ，Ｄ， Ｓｕ）に供給するステップ（２，３，４，５；２，３，４，５，６）とを具え るフラットパネルディスプレイ駆動方法において、 前記第１電極（Ｓｃ，Ｄ，Ｓｕ）を少なくとも２つのグループ（Ｓｃｅ，Ｓ ｃｏ；Ｓｕｅ，Ｓｕｏ）において相互接続し、 前記予め決められた順序のウェイト係数を発生するステップ（１）を、同じ フィールド周期内で、異なった順序のウェイト係数（Ｗｆ）を前記少なくとも ２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ，Ｓｕｏ）の表示周期（Ｔｓ）に関 連させるように適合させ、 前記駆動信号を供給するステップ（２，３，４，５；２，３，４，５，６） を、前記駆動信号を前記少なくとも２つのグループ（Ｓｃｅ，Ｓｃｏ；Ｓｕｅ ，Ｓｕｏ）に供給するように適合させたことを特徴とするフラットパネルディ スプレイ駆動方法。