JP3620943B2

JP3620943B2 - 表示方法及び表示装置

Info

Publication number: JP3620943B2
Application number: JP00803097A
Authority: JP
Inventors: 健司粟本; 直紀松井; 忠継広瀬; 文孝浅見
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 2005-02-16
Anticipated expiration: 2017-01-20
Also published as: FR2758640B1; US5898414A; JPH10207422A; KR19980069801A; FR2758640A1; KR100256003B1

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリ機能を有する複数個の表示素子（セル）から構成される表示装置を使用した表示方法及び表示装置に関し、特に高解像度で多階調表示が行えるＡＣ型のプラズマディスプレイ・パネル（ＰＤＰ）の表示方法及びＰＤＰ装置に関する。
【０００２】
【従来の技術】
本発明は、各セルに表示するデータを書き込んだ後、各セルから光を放射することにより表示を行う表示装置で、１フレームを複数の輝度の異なるサブフレームに分割し、光放射を行うサブフレームを組み合わせることにより階調表示を行う表示装置に関する。このような方式は、フラットパネル表示装置に広く使用され、代表的な例としてＰＤＰ装置がある。ここでは、ＡＣ型ＰＤＰ装置を例として説明するが、本発明はこれに限られるものではなく、例えば、液晶表示パネルとオン・オフ制御が可能な光源を組み合わせて階調表示を行う装置等にも適用可能である。
【０００３】
図１は従来のＡＣ型ＰＤＰ装置の構成を示すブロック図であリ、図２はサブフレーム方式の階調制御を説明する図であり、図３は１サブフレーム内のＡＣ型ＰＤＰ装置の駆動波形を示す図である。
フルカラー表示を行うＡＣ型プラズマディスプレイパネル１においては、面放電を利用した３電極構造が一般に用いられている。３電極構造のＰＤＰでは、Ｘ電極ＸとＹ電極Ｙ１、Ｙ２、…、Ｙｎの組みを平行に走査線数分配置し、これに垂直にアドレス電極Ａ１、Ａ２、…、Ａｍを水平方向の画素数分平行に配置する。１対のＸ電極とＹ電極及びアドレス電極の交点にセルが形成される。Ｘ電極は共通に接続される。初めにアドレス電極と順次走査選択されるＹ電極間に高い電圧を印加して放電を発生させ、壁電荷を生成する。その後、Ｘ電極とＹ電極間に極性の異なる前回よりも低い電圧のパルスを印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きなものとなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書き込み放電を行い壁電荷を生成したセルは、その後、維持パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、またはメモリ機能と呼んでいる。一般に、ＡＣ型ＰＤＰは、このメモリ効果を利用して表示を行うものである。
【０００４】
図１に示すように、アドレス電極Ａ１、Ａ２、…、Ａｍは１本毎にアドレスドライバ５に接続され、アドレスドライバ５によって表示データに応じてアドレス放電時のアドレスパルスＡ（１）、Ａ（２）、…、Ａ（ｎ）が印加される。Ｙ電極Ｙ１、Ｙ２、…、Ｙｎ１１はＹスキャンドライバ２に接続され、アドレス走査期間にはＹスキャンドライバ２から走査選択パルスが印加され、維持放電（サスティン）期間にはＹ共通ドライバ３で発生された維持放電（サスティン）パルスが、ドライバ１０２を経由して、Ｙ電極１１に印加される。Ｘ電極は全表示ラインに渡って共通に接続され、Ｘ側共通ドライバ４からサスティンパルスが印加される。これらのドライバは、制御回路６によって制御され、その制御回路は、装置の外部より入力される、同期信号ＣＬＯＣＫ、ＶＳＹＮＣ、ＨＳＹＮＣや表示データ信号ＤＡＴＡによって制御される。
【０００５】
ＡＣ型ＰＤＰでの階調表示は、図２に示すように、表示データの各ビットをサブフレーム期間に対応させ、ビットの重み付けに応じてサブフレーム期間中のサスティン期間の長さを変えることにより行っている。例えば、図２に示すように、ｊビットで２^ｊ−１階調表示を行う場合には、１フレームをｊ個のサブフレームに分割する。各サブフレームのサスティン期間Ｔｓｓｆ（ｊ）の長さは１：２：４：８：…：２^Ｊ−１の比率になっている。上記のように発光輝度はサスティン期間の長さで決まるため、各サブフレームの輝度はこの比率になっている。ここで、各サブフレームのアドレス走査期間Ｔａｓｆは同じ長さである。図示のように、重み付けの小さなサブフレームでは、アドレス走査期間のほうがサスティン期間より長くなっている。なおサブフレームのサスティン期間は、上記のような比率になっているとは限らず、たとえば、サスティン期間が同じサブフレームが複数ある場合もある。
【０００６】
図３に示すように、各サブフレーム期間はリセット期間、アドレス期間、およびサスティン期間に分割される。リセット期間においては、全Ｙ電極を０Ｖにし、全アドレス電極とＸ電極にそれぞれパルスを印加し、全セルで放電後自己中和して終息する自己消去放電を行う。次にアドレス走査期間において、表示データに応じたセルのオン／オフを行うために、１ライン毎にアドレス選択・放電を行い、プライミング（種火）電荷を蓄積する。その後、サスティン（維持放電）期間では、Ｘ電極、Ｙ電極に交互にパルスが印加されて維持放電が行われ、１サブフレームの画像表示が行われる。サスティン期間におけるパルスの回数で輝度が決定される。
【０００７】
近年、ＰＤＰ装置においても他のディスプレイ装置と同様に、高解像度・高表示品質が求められている。高表示品質であるためには、表示階調数を増加させると共にフレーム周波数を高くする必要がある。また、解像度を高くするためには、走査線数を増加させる必要がある。上記のように、ＡＣ型ＰＤＰ装置においては、サブフレーム方式の階調制御を行っているため、階調数を増加させるためにはサブフレーム数を増加させる必要がある。このため、高解像度と表示階調数の増加は、共にフレーム周波数を低下させる方向に作用する。そのため、フレーム周波数を低下させずに走査線数とサブフレーム数を増加させるには、１サブフレームの期間を短くし、アドレス走査１本当りの時間を短縮する必要があるが、アドレス期間を短縮すると、動作マージンが低下してしまうため、現状では時間短縮は困難である。
【０００８】
【発明が解決しようとする課題】
従来からこのような問題を解決するための方法として、アドレス走査としてインタレース走査を行い、全サブフレームのアドレス走査数（表示線数）を１／２に減らすことが行われている。図４は、サブフレーム方式でインタレース・アドレス走査をする時の動作を説明する図である。奇数フィールドＴｏｄｄと偶数フィールドＴｅｖｅｎは通常のノンインタレース方式の１フレーム期間Ｔｆと同じ長さで、連続する２フレームの画像を１ラインおきに交互に表示する。このためアドレス走査期間において、奇数フィールドでは、１、３、５、…、ｎ−１ラインを順次選択してアドレス放電を行い、偶数フィールドでは２、４、６、…、ｎラインを順次選択してアドレス放電を行う。インタレースを行う場合、アドレス走査時間Ｔａｓｆｉは、ノンインタレース時のＴａｓｆに比べて１／２に短縮されている。逆に、走査線数（アドレス走査数）が２倍の２ｎ本に増えた場合でも、ノンインタレース時のｎ本分のアドレス走査期間と同じで済む。ここで、一ライン当りのアドレス放電期間Ｔａは一定とする。また図では第１番目のサブフレームについて示しているが、すべてのサブフレームにおいて上記の１ラインおきのアドレス放電（走査）を行う。
【０００９】
しかし、上記の従来のインタレース方式アドレス走査を行った場合、表示画像上でのフリッカの発生が問題となる。例えば、表示データとして黒色を背景として１ライン幅の白色の横線を１ラインおきに表示した場合、つまり１、３、５、…ラインの表示セルを発光させ、２、４、６、…の表示セルを消灯させる場合、奇数フィールドにおいては全ライン発光、偶数ラインでは全ライン消灯となり、フレーム周期Ｔｆで全画面が発光・消灯を繰り返しているように見える。また、コンピュータの表示画面のように方形のウインドウ枠を表示し、その中に文字を表示する場合、ウインドウ枠と文字中の横線の部分が発光・消灯を繰り返し、ちらついて見える。このようなフリッカの発生は、特にコンピュータの表示画面のように線と文字を表示する場合、大きな問題となる。フリッカはフレーム期間Ｔｆを短縮（フレーム周波数１／Ｔｆを増加）させれば緩和されるが、前述の理由でＴｆの短縮は困難である。
【００１０】
本発明は、上記のような表示装置におけるインタレース表示によるフリッカの問題点を解決し、フリッカの目立たない、高解像度で且つ高階調数の表示装置を実現することを目的とする。
【００１１】
【課題を解決するための手段】
図５は、本発明の原理を説明する図である。本発明のサブフレーム方式の階調表示を行う表示装置では、１フレーム中の各サブフレームの表示は独立に制御できることに着目し、ｊ個のサブフレームのうち、重み付けの下位のｋ個のサブフレームについてはインタレース表示を行い、それ以外の重み付けの上位のｊ−ｋ個のサブフレームについてはノンインタレース表示を行うことにより、上記の目的を実現する。
【００１２】
すなわち、本発明の表示方法は、表示画面が複数のセルで構成され、各セルに表示するデータをフレーム毎に書き換え、各セルの輝度が当該セルから１フレーム期間に放射される光量で決定され、前記１フレームをｊ個のサブフレームで分割構成し、サブフレーム毎に異なる輝度の光放射動作を行うことにより画像の中間階調を表示する表示方法であって、ｊ個のサブフレームのうち輝度の重み付けが小さい下位ｋ個のサブフレームはインタレース走査を行い、残りのｊ−ｋ個のサブフレームはノンインタレース走査を行うことを特徴とする。また、本発明の表示装置は、表示画面が複数のセルで構成され、各セルに表示する画像データをフレーム毎に書き換え、各セルの輝度が当該セルから１フレーム期間に放射される光量で決定される表示ユニットと、複数のセルを選択的に書込状態に設定するアドレス走査回路と、アドレス走査手段により設定された書込状態に応じて、複数のセルを光放射状態に維持する放射制御回路と、１フレームをｊ個のサブフレームで分割構成し、サブフレーム毎に異なる輝度の光放射動作を行うことにより画像の中間階調を表示するように、アドレス走査回路と前記放射制御回路とを制御する表示制御回路とを備える表示装置において、表示制御回路は、ｊ個のサブフレームのうち輝度の重み付けが小さい下位ｋ個のサブフレームはインタレース走査を行い、残りのｊ−ｋ個のサブフレームはノンインタレース走査を行うように、アドレス走査回路と前記放射制御回路とを制御することを特徴とする。
【００１３】
例えば、奇数フィールドと偶数フィールドの２フィールドのインタレース表示を行う場合には、下位のｋ個のサブフレームについては、奇数フィールドにおいて走査線のうち奇数番目の１、３、５、…のラインのみを選択表示し、偶数フィールドにおいて偶数番目の２、４、６、…のラインのみを選択表示する。上位ｊ−ｋ個のサブフレームでは、いずれのフィールドも全ライン表示させる。これにより、下位の１番目からｋ番目のサブフレームにおけるインタレース時のアドレス走査時間Ｔａｓｆｉ（１）からＴａｓｆｉ（ｋ）は、ノンインタレース時の１／２になる。従って、１フレーム内のアドレス走査時間は、（１／２）×（Ｔａｓｆｉ×ｋ）分だけ短縮されることになる。この短縮された時間分だけ、走査線数を増加させるか、表示階調数を増加させるか、あるいはフレーム周波数を上げることができる。図５に示すように、重み付けの小さなサブフレームではアドレス走査時間の割合が大きく、フレーム全体でもアドレス走査時間の割合はかなり大きい。そのため、アドレス走査時間を上記のように低減できれば大きな効果がある。また、インタレース表示されるサブフレームの輝度は小さいため、全体の画像への影響は小さい。
【００１４】
図６は、８ビット階調表現で、下位４サブフレームをインタレース表示させる場合のフリッカ振幅の低下を説明する図である。図６では、奇数ライン上の画素（セル）が最高の輝度レベル２５５で発光し、偶数ライン上の画素が消灯している場合の変化を表しており、実線が本発明による場合を、破線が従来例による場合を示している。従来のインタレース方式による表示では１フィールド毎に輝度２５５と０の輝度を繰り返し、フリッカの振幅はＤｆ１＝２５５となる。これに対して、本発明では、下位４ビット分の輝度のみがフリッカとなるため、フリッカの振幅Ｄｆ１＝１＋２＋４＋８＝１５である。従って、フリッカの振幅は約６％に低減される。その他の輝度の画素では、例えば、奇数ラインが輝度レベル１２８または６４で偶数ラインが輝度レベル０であるとすると、従来方式ではフリッカの振幅がそれぞれ１２８と６４となるが、本発明では下位４ビットにデータがないため、フリッカ振幅はゼロになる。
【００１５】
表示制御回路は、外部からの制御信号に従って、インタレース走査を行うサブフレームの個数ｋ、又はサブフレームの個数ｊ、又はそれらの両方を変化させることが望ましい。
表示制御回路は、１フレームの画像表示期間Ｔｆを変化させることが可能であることが望ましく、画像表示期間Ｔｆを変化させた時には、その変化量に応じてインタレース走査を行うサブフレームの個数ｋ又はサブフレームの個数ｊ、又はそれらの両方を自動的に変化させることが望ましい。
【００１６】
更に、表示制御回路は、ｊ個のサブフレームの各光放射期間を変化させられることが望ましい。その場合、インタレース走査を行うサブフレームの光放射期間を長くするか、あるいはノンインタレース走査を行うサブフレームの光放射期間を短くする。また、サブフレームの各光放射期間を変化させることができる場合に、インタレース走査を行うサブフレームの個数ｋとサブフレームの個数ｊの少なくとも一方を変化させた時には、その変化量に応じて、インタレース走査を行うサブフレームの光放射期間を長くするか、あるいはノンインタレース走査を行うサブフレームの光放射期間を短くするように自動的に制御することが望ましい。また、表示制御回路は、外部からの制御信号に従ってサブフレームの個数ｊを変化させた時には、１フレーム内の合計の光放射期間が一定になるように制御することが望ましい。
【００１７】
下位ビットについてのみインタレースを行うと、下位ビットの表示光量がその分低下し、本来の輝度関係が維持できなくなる。そこで、インタレース走査を行うサブフレームについては光放射期間を長くするか、あるいはノンインタレース走査を行うサブフレームの光放射期間を短くすることにより、輝度関係が維持できる。
【００１８】
表示制御回路は、インタレース走査を行うｋ個のサブフレームにおいては、垂直方向に隣接する２列のラインを一組として全ラインを順次走査し、２列のラインで同じ表示を行うように制御するようにしてもよい。隣接する２列のラインを一組とする走査は、１ライン目を先頭とする走査とし、表示するデータは奇数ライン又は偶数ラインのいずれかのデータとするか、１ライン目を先頭とする走査と、２ライン目を先頭とする走査を１画面毎に交互に行い、表示するデータは奇数ライン又は偶数ラインのデータを交互に表示する。
【００１９】
更に、表示制御回路は、インタレース走査を行うｋ個のサブフレームを、連続したＬ個のフレームで、連続したＬ本のラインから選択した１本のラインに順次表示するように制御するか、インタレース走査を行うｋ個のサブフレームを、連続したＬ本のラインからＳ本のラインを順次選択して表示するように制御する操作を、Ｌ個の中からのＳ個の組み合わせである_ＬＣ_Ｓ個のフレームにおいて行うようにしてもよい。その場合、Ｌ本のラインすべてに選択されたラインのデータを表示する。
【００２０】
更に、表示制御回路は、インタレース走査を行うｋ個のサブフレームのうち、表示されないフィールドにおける表示データをに応じて、ノンインタレース走査を行うｊ−ｋ個のサブフレームの表示データを変化させるようにしてもよい。具体的には、表示されないフィールドにおける下位ｋビットの表示データを丸めて、ｋ＋１ビット以上に繰り上げるように制御する。
【００２１】
更に、表示制御回路は、１フレーム内のサブフレームの表示順序を変化させられることが望ましい。この表示順序の変化は、外部からの指示信号に応じておこなっても、インタレース走査を行うサブフレームの個数ｋとノンインタレース走査を行うサブフレームの個数ｊ−ｋに応じて、自動的に行うようにしてもよい。表示装置は、更に、表示データ入力あるいは画像信号入力インタフェースを備える。表示ユニットの駆動方式は、書込アドレス方式でも消去アドレス方式でもよい。
【００２２】
【発明の実施の形態】
本発明の第１実施例のＡＣ型ＰＤＰ装置の構成を図７に示す。第１実施例の装置は、図１の従来構成に加えて、インタレース切り替え制御回路９１が設けられている。ＰＤＰパネルの駆動方式は、書込アドレス方式でも消去アドレス方式でもよい。また、制御回路６は、表示データ入力あるいは画像信号入力インタフェースを備えている。このインタレース切り替え制御回路９１は、インタレース表示を行う下位サブフレーム数ｋを決定し、表示データ制御部７とスキャンドライバ制御部８１にアドレス走査期間にインタレース走査を行うかどうかの指令を送出する。
【００２３】
表示データ制御部７は、従来の機能に加えて、インタレース走査を行う指令に対応してフィールド毎に１、３、５、…、ｎ−１ラインと、２、４、６、…、ｎラインのデータを交互に表示するような水平アドレス制御信号（アドレスパルス）を送出できるように変更されている。図８は、表示データ制御部７の読出アドレスカウンタ７４の構成例を示す図である。水平アドレスカウンタ７４１と垂直アドレスカウンタ７４２という従来の構成に加えて、インタレース／ノンインタレース切り替え信号に応じて垂直アドレスカウンタ７４２の最上位ビットを最下位ビットに切り替えるセレクタ７４３が設けられている。垂直アドレスカウンタ７４２の最上位ビットは、奇数フィールドか偶数フィールドかを示す信号であり、これを最下位ビットにすれば、フレームメモリ７１に展開された画像データから、奇数フィールド時には奇数番目のラインが選択されて読み出され、偶数フィールド時には偶数番目のラインが選択されて読み出される。
【００２４】
外部から供給される画像データは一旦フレームメモリ７１に展開される。ノンインタレースの形で画像データが供給される時には、各フレームの画像データをフレームメモリ７１に展開し、下位の所定ビットについては、あるフレームでは奇数ラインのみを読出、次のフレームでは偶数ラインのみを読み出す。それ以外の上位ビットについては、すべて読み出して表示する。また、インタレースの形で画像データが供給される時には、奇数フィールドと偶数フィールドの画像データをフレームメモリ７１に展開し、下位の所定ビットについては、奇数フィールドと偶数フィールドのいずれかのデータを読み出して表示し、上位ビットについては、すべて読み出して表示する。下位の所定ビットについては、奇数フィールドと偶数フィールドの一方のみのデータが表示されるようにしても、交互に表示されるようにしてもよい。
【００２５】
また、スキャンドライバ制御部８１は、従来の機能に加えて、インタレース走査を行う指令に対応して、フィールド毎にＹ１、Ｙ３、Ｙ５、…、Ｙｎ−１と、Ｙ２、Ｙ４、Ｙ６、…、Ｙｎのライン選択を交互に行うように変更されている。インタレース切り替え制御回路９１は、外部からの制御信号によりインタレース表示を行う下位サブフレーム数を任意に変更できるようにしている。これにより、ＰＤＰ装置の使用目的に応じて、インタレース表示を行う下位サブフレーム数を増加させて、空いた時間で全体のサブフレーム数を増加させて表示階調数を増加させたり、あるいは全体のサブフレーム数を減らして表示階調数を減少させることで、全サブフレームでノンインタレース表示を行うように切り替える等の設定と調整が行える。
【００２６】
図９は、第２実施例のＰＤＰ装置の構成を示す図である。第２実施例の装置は、第１実施例の装置に加えて、フレーム周期検出回路９５を設けている。このフレーム周期検出回路９５は、外部から入力される表示データのフレーム周期を検出し、判定結果をインタレース切り替え制御回路９１に送る。例えば、入力される表示データのフレーム周期が短くなった時には、すなわちフレーム周波数が増加した時には、インタレース表示を行う下位サブフレーム数を増加させるように、自動制御することで、全体のサブフレーム数を減らすことなく表示動作が行える。逆に、入力される表示データのフレーム周期が長くなった時には、すなわちフレーム周波数が減少した時には、インタレース表示を行う下位サブフレーム数を減少させるように自動制御することで、フリッカの振幅を更に減らした表示動作が行える。第２実施例では、このような制御は自動的に行われるが、これを外部からの制御信号により行うようにしてもよい。これであれば、手動で切り替えられるようになる。
【００２７】
図１０は、第３実施例のＰＤＰ装置の制御部の構成を示す図である。第３実施例の装置は、第２実施例の装置に加えて、駆動波形ＲＯＭ９４と、ＲＯＭアドレスカウンタ９３と、クロックコントローラ９２とが設けられている。駆動波形ＲＯＭ９４には、図３に示したような各電極に印加するパルス波形に関するデータがサブフレーム毎に記憶されている。この構成により、サスティン期間をサブフレーム毎に制御することができる。ここで、各サブフレームの波形を、インタレース表示と、ノンインタレース表示の場合に分けて記憶しており、例えば、波形のうちサスティン期間の長さ（パルス数）が、インタレース表示の場合はノンインタレース表示の場合の２倍となるように記憶している。前述のように、下位のｋ個のサブフレームをインタレース表示する場合、上記のＲＯＭ９４の該当する駆動波形のデータを読み出し、サスティン期間の長さを２倍にすることで、自動的にインタレース表示に伴う輝度の低下と階調表示の歪みを補正することができる。また、同じ構成で、これとは逆に、ノンインタレース表示の上位のｊ−ｋ個のサブフレームのサスティン期間の長さを１／２に縮めることで、自動的にインタレース表示に伴う階調表示の歪みを補正することも可能である。更に、同じ回路構成で、ｊの値を変えた時、上記のＲＯＭ９４の該当する駆動波形を読み出し、１フレーム内の合計のサスティン期間（パルス数）が常に一定となるように制御することができる。この場合、ｊの値、つまり表示階調数を変えた時においても、表示輝度が変化しない。
【００２８】
第３実施例の駆動波形ＲＯＭ９４とＲＯＭアドレスカウンタ９３は、ＲＯＭに限らず専用論理回路で構成することもできる。
更に、第１から第３実施例のＰＤＰ装置で、ある画素の表示データが下位ｋビットを表示しないフィールドにある時、インタレースを行う下位ｋビットの表示データの値（０から２^ｋ−１）が、２^ｋ／２以上の時ｋ＋１ビット目以降の上位ビットに繰上げを行い、２^ｋ／２未満の時には上位ビットへの繰上げを行わないように制御することもできる。例えば、表示データが８ビット階調を持ち、下位４ビットをインタレース表示する場合で、例えばある画素のデータ値が１２８から１４３の間にある場合、この画素の表示が下位ｋビットを表示しないフィールドにある時、このような繰上げ操作を行わない場合にはフリッカ振幅Ｄｆ２は０から１５の間になるが、繰上げ操作を行えば、画素データが１２８から１３５の間の時１２８が表示され、画素データが１３６から１４３の間の時１４４が表示されるため、フリッカ振幅Ｄｆ２は０から７の間になる。これによりインタレース表示に伴うフリッカの振幅を１／２に低減し、画面平均の輝度低下を補正することができる。
【００２９】
第１から第３実施例のＰＤＰ装置でアドレス走査期間の長さは同じで、異なる走査を行うようにすることができる。第４実施例と第５実施例は、このような実施例である。
図１１は、第１から第３実施例のＰＤＰ装置で、インタレース表示を行う場合には、２行分のセルに同じデータを表示する第４実施例の動作を示す図である。第４実施例では、第１番目のサブフレームにおいて、インタレース表示を行っているが、このサブフレームではアドレス走査期間におけるライン選択を２本同時に行い、１ライン毎に同じデータを表示するように制御する。奇数フィールドにおいては、１、３、５、…ラインの画像データを、それぞれ１と２、３と４、５と６、…ラインに表示する。偶数フィールドでは、２、４、６、…ラインの画像データを、それぞれ２と３、４と５、６と７、…ラインに表示する。このような制御は、スキャンドライバ制御回路８を一部変更し、インタレース表示を行うように指令を受けた時には、上記のようにアドレス走査期間におけるライン選択を２本同時に行うように、２個の連続したスキャンパルスを生成することで実現できる。このような制御を行った場合、インタレース表示を行う下位サブフレームでは、表示画面上で常に２ライン以上同じデータが表示されており、インタレース表示に伴う輝度の低下が生ぜず、歪みのない階調表現が行える。なお、偶数フィールドでは、２、４、６、…ラインの画像データを、それぞれ１と２、３と４、５と６、…ラインに表示するようにしてもよい。なお、このような走査方法をダブルスキャンと呼ぶことにする。
【００３０】
第４実施例では、下位のインタレース表示を行うサブフレームについて、１ライン目を先頭とする走査、及び２ライン目を先頭とする走査を交互に行うように制御しているが、これとは別に、１ライン目を先頭とする２ライン同時アドレス選択を行い、常に奇数ライン１、３、５、…の画像データのみを表示するか、もしくは常に偶数ライン２、４、６、…の画像データのみと表示するように制御してもよい。この場合、奇数ラインあるいは偶数ラインの画像データの情報は失われ、垂直方向の解像度は１／２に低下するものの、下位サブフレームにおいてもインタレース表示に伴うフリッカは発生しない。また、インタレース表示に伴う輝度の低下は発生しない。更に、上記の垂直方向の解像度の低下は、表示画像に影響の少ない低階調部分のみで発生するので、表示画像にはほとんど影響しない。
【００３１】
図１２は、第１から第３実施例のＰＤＰ装置を駆動する第５実施例の駆動方法を示す図である。インタレース表示を行う下位ｋ個のサブフレームは、アドレス走査におけるライン選択を、Ｌラインの中から１本選択し、Ｌ−１本を非選択とするように制御する。または、インタレース表示を行う下位ｋ個のサブフレームは、アドレス走査におけるライン選択をＬラインの中からＳ本を選択し、Ｌ−Ｓ本を非選択とする。この場合、Ｌラインの中からＳ本を選択する組み合わせは、_ＬＣ_Ｓ通りあるから、連続した_ＬＣ_Ｓ（Ｌ中Ｓ個の組み合わせ）個のフレームの画像において、ＬラインをＳ本毎に順次選択するように制御する。ただし、Ｌは３以上の整数（３、４、５…）であり、Ｓは２以上の整数（２、３、４、…）でＬ−１以下である。図１２の例では、インタレース表示を行う下位ｋ個のサブフレーム期間において、アドレス走査におけるライン選択を、３ラインの中から２ラインを選択し、連続３フレーム（_３Ｃ_２）ＮＯ画像において２ラインを順次選択している。この場合、１ラインおきのインタレースに比べてフリッカを更に低減できる。ただし、アドレス走査期間において（２／３）×ｎライン分の時間を必要とするため、アドレス走査時間短縮の効果は小さくなる。上記の制御方法を行う場合においても、図１１で説明したダブルキャン方式と同様に、非選択であったラインにも隣接ラインと同じデータを表示させることができる。例えば、図１２において、１フレーム目では第３ラインには第２ラインと同じデータを表示し、２フレーム目では第１ラインに第２ラインと同じデータを表示するように、表示データ制御部７とスキャンドライバ制御部８１で制御を行えばよい。上記のＬとＳの値の組み合わせは、Ｌ＞Ｓの範囲で自由であるが、Ｌ／２＞Ｓの場合は、アドレス走査期間短縮の効果が大きく、Ｌ／２＜Ｓの場合には、フリッカ低減の効果が大きくなる。
【００３２】
図１３は、第６実施例のＰＤＰ装置の構成を示す図である。第６実施例では、各サブフレームを任意の順番に並べように制御するためのサブフレーム制御回路９７が設けられている。これにより、外部からの制御信号に応じて、サブフレームの順序を変えることができる。サブフレームの順序は、例えば、図１４に示すように、輝度の高い重み付けの大きな上位サブフレームを中央部分に配置することが考えられる。サブフレームの順序を重み順でなく、輝度の高いものを中央に成るように配置した場合のフリッカ抑圧及び色偽輪郭抑圧の効果とその動作原理は、例えば、特開平３−１４５６９１号公報に述べられている。また、特開平７−２７１３２５号公報は、サブフレームの順序を任意に変化させる制御手段を備えたＰＤＰ装置を開示している。従来は、各サブフレームの長さが短くなるので、１フレーム中の輝度の高い上位サブフレームの相対的な長さが増加するため、フリッカ抑圧と色偽輪郭抑圧の効果を従来よりも高くすることができる。更に、上記のｋの値を切り替えた時に、１フレーム中の輝度の高い上位サブフレームの相対位置が変化するが、ｋの値に応じてサブフレームの順序を並び替えることにより、常に最適なサブフレーム配置に設定することができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、従来のＰＤＰ装置の駆動回路に回路を追加するだけの簡易な方法で、フリッカのほとんどないインタレース方式アドレス走査を行い、アドレス走査時間を短縮することができる。これにより、表示フレーム数、および表示階調数を減らすことなしに、表示パネルの解像度を向上させることができる。また、本発明では、同時にインタレース方式の表示による輝度の低下や表示階調の歪みを補正する効果も得ることができる。
【図面の簡単な説明】
【図１】従来のＡＣ型ＰＤＰ装置の構成を示す図である。
【図２】従来のサブフレーム方式による階調表示を示す図である。
【図３】ＡＣ型ＰＤＰ装置の駆動波形を示す図である。
【図４】サブフレーム方式でインタレース表示する時の動作を示す図である。
【図５】本発明の原理を説明する図である。
【図６】本発明によるフリッカ成分の低下を説明する図である。
【図７】第１実施例のＡＣ型ＰＤＰ装置の構成を示す図である。
【図８】第１実施例の表示データ制御部の読出アドレスカウンタの構成を示す図である。
【図９】第２実施例のＡＣ型ＰＤＰ装置の構成を示す図である。
【図１０】第３実施例のＡＣ型ＰＤＰ装置の制御部の構成を示す図である。
【図１１】第４実施例の動作を示す図である。
【図１２】第５実施例の動作を示す図である。
【図１３】第６実施例のＡＣ型ＰＤＰ装置の構成を示す図である。
【図１４】第６実施例のサブフレーム構成を示す図である。
【符号の説明】
１…表示パネル（ＰＤＰパネル）
２…Ｙスキャンドライバ
３…Ｙ共通ドライバ
４…Ｘ共通ドライバ
５…アドレスドライバ
６…制御回路
７…表示データ制御部
８…パネル駆動制御部
７１…フレームメモリ
８１…スキャンドライバ制御部
８２…共通ドライバ制御部
９１…インタレース切り替え制御回路

Claims

表示画面が複数のセルで構成され、各セルに表示するデータをフレーム毎に書き換え、各セルの輝度が当該セルから１フレーム期間に放射される光量で決定され、前記１フレームをｊ個のサブフレームで分割構成し、サブフレーム毎に予め決められた輝度の光放射動作を行うことにより画像の中間階調を表示する表示方法であって、
前記ｊ個のサブフレームのうち輝度の重み付けが小さい下位ｋ個のサブフレームはインタレース走査を行い、残りのｊ−ｋ個のサブフレームはノンインタレース走査を行うことを特徴とする表示方法。
表示画面が複数のセルで構成され、各セルに表示する画像データをフレーム毎に書き換え、各セルの輝度が当該セルから１フレーム期間に放射される光量で決定される表示ユニットと、
前記複数のセルを選択的に書込状態に設定するアドレス走査回路と、
該アドレス走査手段により設定された書込状態に応じて、前記複数のセルを光放射状態に維持する放射制御回路と、
前記１フレームをｊ個のサブフレームで分割構成し、サブフレーム毎に予め決められた輝度の光放射動作を行うことにより画像の中間階調を表示するように、前記アドレス走査回路と前記放射制御回路とを制御する表示制御回路とを備える表示装置において、
前記表示制御回路は、前記ｊ個のサブフレームのうち輝度の重み付けが小さい下位ｋ個のサブフレームはインタレース走査を行い、残りのｊ−ｋ個のサブフレームはノンインタレース走査を行うように、前記アドレス走査回路と前記放射制御回路とを制御することを特徴とする表示装置。
請求項２に記載の表示装置であって、
前記表示制御回路は、外部からの制御信号に従って、前記インタレース走査を行うサブフレームの個数ｋを変化させる表示装置。
請求項３に記載の表示装置であって、
前記表示制御回路は、外部からの制御信号に従って、前記サブフレームの個数ｊを変化させる表示装置。
請求項３に記載の表示装置であって、
前記表示制御回路は、前記１フレームの画像表示期間Ｔｆを変化させることが可能で、該画像表示期間Ｔｆを変化させた時には、その変化量に応じて前記インタレース走査を行うサブフレームの個数ｋを自動的に変化させる表示装置。
請求項４に記載の表示装置であって、
前記表示制御回路は、前記１フレームの画像表示期間Ｔｆを変化させることが可能で、該画像表示期間Ｔｆを変化させた時には、その変化量に応じて前記インタレース走査を行うサブフレームの個数ｋと前記サブフレームの個数ｊの少なくとも一方を自動的に変化させる表示装置。
請求項２から６のいずれか１項に記載の表示装置であって、前記表示制御回路は、前記ｊ個のサブフレームの各光放射期間を変化させることが可能である表示装置。
請求項７に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うサブフレームの光放射期間を長くするか、あるいは前記ノンインタレース走査を行うサブフレームの光放射期間を短くするように制御する表示装置。
請求項３に記載の表示装置であって、
前記表示制御回路は、前記ｊ個のサブフレームの各光放射期間を変化させることが可能であり、前記インタレース走査を行うサブフレームの個数ｋを変化させた時には、その変化量に応じて、前記インタレース走査を行うサブフレームの光放射期間を長くするか、あるいは前記ノンインタレース走査を行うサブフレームの光放射期間を短くするように自動的に制御する表示装置。
請求項４に記載の表示装置であって、
前記表示制御回路は、前記ｊ個のサブフレームの各光放射期間を変化させることが可能であり、前記インタレース走査を行うサブフレームの個数ｋと前記サブフレームの個数ｊの少なくとも一方を変化させた時には、その変化量に応じて、前記インタレース走査を行うサブフレームの光放射期間を長くするか、あるいは前記ノンインタレース走査を行うサブフレームの光放射期間を短くするように自動的に制御する表示装置。
請求項７に記載の表示装置であって、
前記表示制御回路は、外部からの制御信号に従って、前記サブフレームの個数ｊを変化させた時には、前記１フレーム内の合計の光放射期間が一定になるように制御する表示装置。
請求項２から１１のいずれか１項に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うｋ個のサブフレームにおいては、垂直方向に隣接する２列のラインを一組として全ラインを順次走査し、２列のラインで同じ表示を行うように制御する表示装置。
請求項１２に記載の表示装置であって、
前記隣接する２列のラインを一組とする走査は、１ライン目を先頭とする走査とし、表示するデータは奇数ライン又は偶数ラインのいずれかのデータである表示装置。
請求項１２に記載の表示装置であって、
前記隣接する２列のラインを一組とする走査は、１ライン目を先頭とする走査と、２ライン目を先頭とする走査を１画面毎に交互に行い、表示するデータは奇数ライン又は偶数ラインのデータを交互に表示する表示装置。
請求項２から１１のいずれか１項に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うｋ個のサブフレームを、連続したＬ個のフレームで、連続した前記Ｌ本のラインから選択した１本のラインに順次表示するように制御する表示装置。
請求項２から１１のいずれか１項に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うｋ個のサブフレームを、連続したＬ本のラインからＳ本のラインを順次選択して表示するように制御する操作を、前記Ｌ個の中からのＳ個の組み合わせである_ＬＣ_Ｓ個のフレームにおいて行う表示装置。
請求項１５又は１６に記載の表示装置であって、
前記表示制御回路は、前記Ｌ本のラインすべてに選択されたラインのデータを表示する表示装置。
請求項２から１１、１５又は１６のいずれか１項に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うｋ個のサブフレームのうち、表示されないフィールドにおける表示データをに応じて、前記ノンインタレース走査を行うｊ−ｋ個のサブフレームの表示データを変化させる表示装置。
請求項２から１８のいずれか１項に記載の表示装置であって、
前記表示制御回路は、１フレーム内のサブフレームの表示順序を変化させることが可能である表示装置。
請求項１９に記載の表示装置であって、
前記表示制御回路は、外部からの指示信号に応じて１フレーム内のサブフレームの表示順序を変化させる表示装置。
請求項１９に記載の表示装置であって、
前記表示制御回路は、前記インタレース走査を行うサブフレームの個数ｋと前記ノンインタレース走査を行うサブフレームの個数ｊ−ｋに応じて、自動的に１フレーム内のサブフレームの表示順序を変化させる表示装置。
請求項２から２１のいずれか１項に記載の表示装置であって、
表示データ入力あるいは画像信号入力インタフェースを備えた表示装置。
請求項２２に記載の表示装置であって、
前記表示ユニットの駆動方式が、書込アドレス方式である表示装置。
請求項２２に記載の表示装置であって、
前記表示ユニットの駆動方式が、消去アドレス方式である表示装置。