WO2006008798A1

WO2006008798A1 - 表示装置の駆動方法

Info

Publication number: WO2006008798A1
Application number: PCT/JP2004/010226
Authority: WO
Inventors: Yoshiho Seo; Yasunobu Hashimoto
Original assignee: Hitachi Plasma Patent Licensing Co., Ltd.
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-01-26

Abstract

　マトリックス表示デバイスにおいて、或る瞬間の電流量を減少させる。マトリックス表示デバイスの表示セルは少なくとも２つのブロックに空間的にグループ化される。複数のサブフィールドの中の或るサブフィールドは、そのブロックの数と等しい数の少なくとも２つのサブ−サブフィールドに時間的に分割可能である。前記サブ−サブフィールドのアドレス期間において、前記サブ−サブフィールドに対応するグループのセルを選択するように、電極に電圧を印加する。

Description

明細書

表示装置の駆動方法

技術分野

[0001] 本発明は、有機 EL、 PDP (プラズマ.ディスプレイ 'パネル）、 LED、 FED (電界放出ディスプレイ)などのマトリックス表示デバイスの駆動に関し、特にそのような表示デバイスにおける或る瞬間における電流量の低減に関する。

背景技術

[0002] マトリックス表示デバイスの 1つである PDPでは、 1画像の表示期間を表す 1つのフィールドは約 8— 15個のサブフィールドより構成される。そのサブフィールドは、リセット期間、アドレス期間およびサスティン (維持)期間を含んでいる。リセット期間は前のサブフィールドによって変化したセルの壁電荷状態をリセットする期間である。ァドレス期間では、スキャン電極に順次スキャン 'パルスを印加しながら、表示データに従つてアドレス電極に選択的に電圧が印加され、それによつてセルの壁電荷状態が変化し、セルの点灯および非点灯が選択される。サスティン期間では、アドレス期間で選択されたセルが表示放電される。

[0003] 明るい領域において表示負荷が大きくなつたときに、放電セルの個数が多くなつて、サブフィールドのサスティン期間におけるサスティンパルス 1個当たりの放電電流量が大きくなる。それによつて、 PDPのバス電極の抵抗および回路素子の抵抗における大きな電圧降下が生じ、さらにそれによつて輝度および表示品質の低下が生じ、回路の効率の低下および駆動電圧の上昇が生じる。これを解消するためにバス電極抵抗を低減させると、低抵抗材料の使用および厚膜化などによって PDPのコストが上昇する。バス電極を太くすると、遮光率が増加し、発光効率が低下する。放電電極面積を小さくすると、最大輝度が低下する。

[0004] 通常、 APC (Automatic Power Control)によってサブフィールドにおける合計のサスティンパルス数を減少させ、それによつて時間的な平均の放電電流を低減させて装置の最大値を超えないようにする。 APCは、例えば、 1994年 12月 2日付けで公開された特開平 6-332397号公報 (A)および 2001年 2月 9日付けで公開された特開 2001-34230号公報 (A)に記載されている。ここで、これらの文献全体を参照して組み込む。 APCのために、或る方法では、表示フィールドデータに従って PDPに表示し、その時の消費電力を測定し、その測定した消費電力が閾値を超えたときに、次の表示フィールドデータに対してサスティンパルス数を減少させる。別の方法では、表示データに従って、各セル cにおける 1サブフィールド期間内の消費電力 Lc= l パルス当たり消費電力 P Xサスティンパルス数 fを理論的に求め、全てのセルに関する消費電力の総和∑Lcを求め、その求めた消費電力が閾値 L を超えたときに、そ

TH

のフィールドデータに対してサスティンパルス数を減少させる。

特許文献 1：特開平 6 - 332397号公報

特許文献 2：特開 2001 - 34230号公報

[0005] 川上によって 2002年 3月 27日付けで公開された特開 2002—91368号公報 (A) には、輝度比が大のサブフィールド SF1から SF4までの各サブフィールドを 2分割し、かつ分割サブフィールドの輝度比が大きレ、ものから順にフィールドの先頭側及び末尾側に交互に配列することにより、フィールドの先頭から中央部の方向へ SF1— 1, S F2-1, SF3-1 , SF4— 1のように、また、フィールドの末尾から中央部の方向へ SF1 -2, SF2—2, SF3-2, SF4— 2のように配歹 IJし、フィールドの中央部分に、非分割のサブフィールドを配歹 IJして、隣接の画像をそれぞれ互いに対称な発光パターンで駆動することが記載されている。

特許文献 3 :特開 2002— 91368号公報

発明の開示

発明が解決しょうとする課題

[0006] しかし、従来の方法を用いた場合、 1フィールド全体の平均としての放電電流は減少するが、 1サスティンパルス当たりの放電電流は変わらず、輝度の低下、効率の低下および駆動電圧の上昇が生じる場合があった。発明者たちは、 PDPに限らず、マトリックス表示デバイスにおいて、ある瞬間の電流量を減少させることによって、デバイス全体の消費電力を低減すること、また、回路素子抵抗における電圧降下を原因とした表示品質低下を防止することを認識した。

[0007] 本発明の目的は、マトリックス表示デバイスにおいて、ある瞬間の電流量を減少させることである。

[0008] 本発明の別の目的は、マトリックス表示デバイスにおいてより高い表示品質を実現することである。

課題を解決するための手段

[0009] 本発明の特徴によれば、サブフィールドを複数のサブ—サブフィールドに細分割し、それぞれのサブ一サブフィールドにおいて放電可能なセルの個数を制限する。

[0010] 本発明の特徴によれば、表示装置の駆動方法は、第 1の方向に配列された複数の第 1電極と、その第 1の方向と交差する第 2の方向に配列された複数の第 2電極とを有し、その第 1電極およびその第 2電極の各交差部に複数のセルを形成してなる表示装置を用いて、 1フィールドを、アドレス期間および表示期間を有する複数のサブフィールドに分割して 1画像を表示し、予めその複数のセルを少なくとも 2つのグループに分け、複数のフィールドに含まれる少なくとも 1つのサブフィールドを、そのグノレープに対応づけて、そのグループの数と同じ数のサブ一サブフィールドに時間的に分割し、そのサブ-サブフィールドのそのアドレス期間において、そのサブ一サブフィ一ルドに対応するグループのセルを選択するように、その第 2電極に電圧を印加する

[0011] 本発明の別の特徴によれば、表示装置の駆動方法は、そのサブ一サブフィールドのその表示期間において、そのサブ—サブフィールドに対応するグループのセルを発光するように、その第 1電極とその第 2電極に電圧を印加する。

[0012] 本発明のさらに別の特徴によれば、表示装置の駆動方法は、 1画像を表示する電力を算出し、その電力が予め定めた所定の電力よりも高い場合に、その表示期間におけるそのセルの発光回数を減らし、その複数のセルを少なくとも 2つのグループに分け、複数のフィールドに含まれる少なくとも 1つのサブフィールドを、そのグループに対応づけて、そのグノレープの数と同じ数のサブ一サブフィールドに時間的に分割し、そのサブ一サブフィールドのそのアドレス期間において、そのサブ一サブフィールドに対応するグノレープのセルを選択するように、その第 2電極に電圧を印加する。

[0013] 本発明のさらに別の特徴によれば、表示装置の駆動方法は、そのサブ一サブフィールドのその表示期間において、そのサブ一サブフィールドに対応するグループのセルを発光するように、その第 1電極とその第 2電極に電圧を印加する。

[0014] 実施形態において、サブフィールドにおけるサスティンパルスの数が制限されてサブフィールド内に時間的余裕があるときは、本発明を適用することによって、階調表現を損なうことなく表示が行われる。

発明の効果

[0015] 本発明によれば、マトリックス表示デバイスにおいて、 1個の或る瞬間の電力量を減少させることができ、マトリックス表示デバイス全体の消費電力の低減、さらに、表示デバイスのより高い表示品質を実現することができる。

発明を実施するための最良の形態

[0016] 本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。

[0017] 図 1は、本発明の第 1の実施形態による表示装置 20の構成を示している。表示装置 20は、 n X m個のセルのアレイ力なる表示面を有する 3電極面放電型の PDP10 と、セルを選択的に発光させるためのドライブユニット 50とを具えており、例えばテレビジョン受像機、コンピュータ 'システムのモニタ等に利用される。

[0018] PDP10では、表示放電を生じさせるための電極対を構成する表示電極 Xo、 Xe、

Yoおよび Yeが平行に配置され、これら表示電極 Xo、 Xe、 Yoおよび Yeと交差するようにアドレス電極 Aが配列されている。ここで、添字" o"および" e"はそれぞれ PDP10 における奇数番目の電極および偶数番目の電極を表す。表示電極 Xoおよび Xeはレ、わゆるサスティン（維持）電極を表し、表示電極 Yoおよび Yeはレ、わゆるスキャン（走査）電極を表す。表示電極 Xo、 Xe、 Yoおよび Yeは、典型的には画面の行方向または水平方向に延び、アドレス電極 Aは列方向または垂直方向に延びている。

[0019] ドライブユニット 50は、ドライバ制御回路 51、信号処理回路 52、電源回路 53、サスティンドライバ回路または Xドライバ回路 61、スキャンドライバ回路または Yドライバ回路 64、および表示データに応じてアドレス電極の中の選択された電極の電位を制御するアドレスドライバ回路または Aドライバ回路 68を含んでおり、場合によって ROM を含み得る集積回路の形態で実装される。ドライブユニット 50には、 TVチューナまたはコンピュータのような外部装置から R， Gおよび Bの 3原色の発光強度を示すフィールドデータ Dfが各種の同期信号とともに入力される。フィールドデータ Dfは信号処理回路 52の中のフィールドメモリに一時的に記憶される。信号処理回路 52は、フィ一ルドデータ Dfを階調表示のためのサブフィールドデータ Dsfに変換して Aドライバ回路 68に供給する。サブフィールドデータ Dfは、後で説明するようにサブ-サブフィ一ルドデータ Dssfに細分割されてもよレ、。サブフィールドデータ Dsfは、 1セル当たり 1ビットの表示データの集合であって、その各ビットの値は該当する 1つのサブフィールド SFにおける各セルの発光の有無を表す。

[0020] Xドライバ回路 61は、 PDP表示面を構成する複数のセルの壁電圧を均等にするために表示電極 Xに初期化のためのパルスを印加するリセット回路 611と、セルに表示放電を生じさせるために表示電極 Xにサスティンパルスを印加するサスティン回路 61 2とを含んでいる。 Yドライバ回路 64は、共通ドライバ回路 71と、アドレッシングにおいて表示電極 Yにスキャン'パノレスを印加するスキャン回路 72と、を含んでいる。共通ドライバ回路 71は、表示電極 Yに初期化のためのパルスを印加するリセット回路 711と、セルに表示放電を生じさせるために表示電極 Yにサスティンパルスを印加するサスティン回路 712とを含んでいる。 Aドライバ回路 68は、サブフィールドデータ Dsfおよびサブ一サブフィールドデータ Dssfによって指定されたアドレス電極 Aにアドレスパルスを印加する。

[0021] ドライバ制御回路 51は、パルスの印加およびサブフィールドデータ Dsfおよびサブ -サブフィールドデータ Dssfの転送を制御する。電源回路 53はユニット内の所要部分に駆動電力を供給する。ドライバ制御回路 51は、 APC (自動電力制御）部 510を含んでいる。

[0022] 図 2Aおよび 2Bは、本発明の第 1の実施形態による、 PDP10のストレートセル構造における 2つのサブ—サブフィールド SSF4. 1および SSF4. 2の期間のアクティブなセルおよび非アクティブなセルの配置を示している。 PDP10は、前面側のガラス基板の内面に、 n行 m列の表示面の各行のセルに 1対ずつ表示電極（Xo、 Yo)または（ Xe、 Ye)が配置されている。表示電極 Xo、 Xe、 Yoおよび Yeは、面放電ギャップを形成する透明導電膜 41とその端縁部に重ねられた金属膜のバス電極 42、 43、 44 および 45とからなり、その上に誘電体層および保護膜が被覆されている。背面側のガラス基板の内面に各 1列のセルに 1本ずつアドレス電極 Aが配列されており、これらアドレス電極 Aは誘電体層で被覆されている。誘電体層の上に放電空間を列毎に区画するリブまたは隔壁 28が設けられている。図 2では隔壁のパターンはストライプ状であるが、例えば、ボックス型（格子型）のパターンであってもよレ、。誘電体層の表面およびリブ 28の側面を被覆するカラー表示用の蛍光体層は、放電ガスが放つ紫外線によって局部的に励起されて発光する。図中の斜体文字 (R， G， B)は蛍光体の発光色を示す。色配列は各列のセルを同色とする R, Gおよび Bの繰り返しパターンである。

1つのピクチャ（画面）は典型的には約 16. 7msの 1フレーム期間で構成されており、インターレース型走查では 1フレーム力 ¾つのフィールドで構成され、プログレッシブ型走查では 1フレームが 1つのフィールドで構成されている。 PDP10による表示では、 2値の発光制御によってカラー再現を行うために、典型的にはそのような 1フィールド期間の入力画像の時系列の 1つのフィールド Fを所定数 qのサブフィールド SFに分割する。典型的には、各フィールド Fを q個のサブフィールド SFの集合に置き換える。しばしば、これらサブフィールド SFに順に 2°, 2¹, 2², . . . 2^q— ¹の重みを付けて各サブフィールド SFの表示放電の回数を設定する。但し、サブフィールド SFの重み付けは前記のような 2の乗数に限定されるものではなレ、。サブフィールド単位の発光/非発光の組合せで R, Gおよび Bの各色毎に N ( = l + 2¹ + 2² + . . . + 2^q— ^段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間 Tfを q個のサブフィールド期間 Tsfに分割し、各サブフィールド SFに 1つのサブフィールド期間 Tsfを割り当てる。さらに、サブフィールド期間 Tsfを、初期化のためのリセット期間 TR、アドレッシングのためのアドレス期間 TA、および発光のための表示またはサスティン期間 TSに分ける。典型的には、リセット期間 TRおよびアドレス期間 TAの長さが重みに係わらず一定であるのに対し、表示期間 TSにおけるパルス数は重みが大きいほど多ぐ表示期間 TSの長さは重みが大きいほど長レ、。この場合、サブフィールド期間 Tsfの長さも、該当するサブフィールド SFの重みが大きいほど長い。但し、リセット期間 TRおよびアドレス期間 TAの長さは、それに限定されることなく、サブフィールド毎に異なってレ、てもよレ、。 [0024] 画面の輝度の制御は、典型的には、ドライバ制御回路 51内の APC部 510を用いて画像信号および/または消費電力の内容に対応してサスティンパルスの波数を自動調節することによって行われる。それによつて、画像信号が画面の広い領域が明るい画像を表しているときは、サブフィールド SFの数および/またはサブフィールド SF におけるサスティンパルスの総数を減少させ、それによつてサスティンパルスの波数を減少させる。

[0025] 図 3A、 3Bおよび 3Cは、通常のサブフィールド SF1— SF4と、画面の広い領域が明るい画像の場合の APCによって調整されたフィールド SF1 SF4と、第 1の実施形態によるサブフィールド SF1 SF3およびサブ—サブフィールド SSF4. 1および S SF4. 2からなるフィールドの時間的構成を示している。図 3Aは、 APCを用いない場合または APCによりサスティンパルス数を制限しない場合における通常のフィールド期間の構成を示している。通常の第 4のサブフィールド SF4は、リセット期間 4R、アドレス期間 4Aおよびサスティン期間 4Sを含んでいる。図 3Bは、 APCを用いてサステインパルス数を制限した場合におけるフィールド期間の構成を示している。第 4のサブフィールド SF40は、リセット期間 40R、アドレス期間 40Aおよびサスティン期間 40 Sを含んでいる。図 3Aおよび 3Bにおいて、画面の広い領域が明るい画像の場合、パルス数の多いサブフィールド SF、即ち図 3Aおよび 3Bの第 4のサブフィールド SF4 のサスティン期間 4Sおよび 40Sにおける電力は、パルス数の少ないサスティン期間に比べかなり大きい。一方、図 3Bにおける 1フィールド SF内において印加電圧の変化のない休止期間は長くなる。

[0026] この実施形態において、全体のスキャン電極 Yおよびサスティン電極 Xを、奇数番目の表示電極 Yoおよび Xoで構成される第 1のブロックと、偶数番目の表示電極 Ye および Xeで構成される第 2のブロックとにグループ化する。換言すれば、セルのァレィを奇数番目の表示電極 Yoおよび Xoの間のセルの第 1のブロックと、偶数番目の表示電極 Yeおよび Xeの間のセルの第 2のブロックとにグループ化する。さらに、画面の広い領域が明るいときのサブフィールド SF、好ましくは最も重みの大きいサブフィーノレド SF4を、さらに第 1のサブ—サブフィールド SSF4. 1と、第 2のサブ—サブフィールド SSF4. 2とに分ける。第 1のサブ一サブフィーノレド SSF4. 1は、リセット期間 41R、ァドレス期間 41 Aおよびサスティン期間 41 Sを含んでいる。第 2のサブサブフィールド SSF4. 2は、リセット期間 42R、アドレス期間 42Aおよびサスティン期間 42Sを含んでいる。サブ—サブフィールド SSF4. 1のアドレス期間 41Aでは第 1のブロック即ち奇数番目のスキャン電極 Yeのみを走査してそれと同時にアドレス電圧を印加し、サブ一サブフィーノレド SSF4. 2のアドレス期間 42Aでは第 2のブロック即ち偶数番目のスキヤン電極 Yoのみを走査してそれと同時にアドレス電圧を印加すればよい。従って、ァドレス期間 41Aおよび 42Αの各々におけるアドレシングおよび走査の時間期間は、アドレス期間 40Αの約 2分の 1の時間期間でよい。リセット期間 41Rおよび 42Rの各々はリセット期間 40Rと長さが等しレ、。サスティン期間 41Sおよび 42Sの各々は、サスティン期間 40Sと長さが等しい。

[0027] Υドライバ回路 64および Xドライバ回路 61は、第 1のサブ—サブフィールド SSF4. 1 のサスティン期間 41Sに第 1のブロックの奇数番目の表示電極 Yoおよび Χοに所定の数のサスティンパルスを供給して第 1のブロックのセル（20等）をアクティブにし、第 2のサブサブフィールド 4. 2SFのサスティン期間 42Sに第 2のブロックの偶数番目の表示電極 Yeおよび Xeにサスティンパルスを供給して第 2のブロックのセル（21等）をアクティブにする。図 2Aおよび 2Bにおいて、破線で囲まれたセル、例えば図 2Aのセル 20はアクティブ状態、即ち点灯可能なセルを表し、 " X "で示されたセル、例えばセル 21は非アクティブ状態、即ち消灯セルを表す。従って、サスティン期間 41Sおよび 42Sにおレヽて、バス電極 42— 45の 1本に流れる 1サスティンパルス当たりの放電電流は通常のものと同じである力 Χドライバ回路 61および Yドライバ回路 64を流れる 1サスティンパルス当たりの放電電流は概ね半分となる。 Xドライバ回路 61および Yドライバ回路 64に電力を供給する電源回路 53から供給される 1サスティンパルス当たりの放電電流も概ね半分となる。サブフィールド SFにおける表示負荷が大きく、APCによってサブフィールドにおけるサスティンパルスの数が制限されてサブフィ一ルド内に時間的余裕があるとき、本発明を適用することによって、階調表現を損なうことなく表示が行われる。

[0028] 図 4Aは、本発明の実施形態による、ドライバ制御回路 51および信号処理回路 52 によって実行されるサブ一サブフィールドを含むフィールド構成を形成するためのフロ一チャートを示している。

[0029] ステップ S402において、信号処理回路 52は表示データを受信し、ドライバ制御回路 51に送信する。ステップ S404において、ドライバ制御回路 51は、表示データによつて表されるフィールドを複数のサブフィールドに分割する。代替構成として、ステツプ S404は、後述するステップ S406、 S410、 S412または S414の後に実行されてもよレ、。ステップ S406において、 APC部 510は、通常の形態で、表示すべきフィールドデータ Dfに従って計算された、フィールドにおける消費電力 L、または或る期間における PDP全体の消費電力を求める。

[0030] ステップ S410において、 APC部 510は、消費電力 Lが閾値 L を超えるかどうかを

TH

判定する。それが超えないと判定された場合は、手順はステップ S410に進む。それが超えると判定された場合は、ステップ S412において、ドライバ制御回路 51は、表示しようとしているフィールドのサスティンパルス数を減少させる。このようにサスティンパルス数を減少させることによって、フィールド内の休止期間を増加させることができる。本発明では、通常或る瞬間に同時に発光させるセルを、時間的にずらして発光させるために、休止期間の長さが重要になる。休止期間の長さが充分でなければ、ずらして発光させるための期間が確保できず、従って、或るサブフィールドを犠牲にしてずらして発光させるための期間を形成することになる。このように或るサブフィーノレドを犠牲にした場合は表現できる階調数が減るという問題が生じる。

[0031] ステップ S414において、ドライバ制御回路 51は、フィールドにおける休止期間が、或るサブフィールド SFをサブ一サブフィールド SSFに分割するのに充分な長さであるかどうかを判定する。それが充分な長さでないと判定された場合は、手順はステップ S422に進む。それが充分な長さであると判定された場合は、ステップ S418において、ドライバ制御回路 51は、例えば図 3Cに示されているように、次のフィールドまたは表示すべきフィールドについて、或るサブフィールド SFを複数のサブ—サブフィールド SSFに分割する。

[0032] ステップ S422において、ドライバ制御回路 51は、対象となるフィールドに対して、 X ドライバ回路 61、 Yドライバ回路 64および Aドライバ回路 68に、それぞれの電極に対して所定の電圧を印加させる。その処理によって、対象となるフィールドに含まれる各サブフィールドまたは各サブ一サブフィールドの期間において、セルが放電発光し、ステップ S402で受信した表示データを表す画像が PDP 10に表示される。

[0033] 図 4Bは、図 4Aのフローチャートの変形を表している。図 4Bのステップ S414の後のステップ S416において、ドライバ制御回路 51はサブフィールドおよびサブ—サブフィールドの構成の情報を更新する。図 4Bでは、図 4Aのステップ S404および S41 8における処理力ステップ 416の後のステップ S420に統合されている。ステップ 42 0において、ドライバ制御回路 51はその構成情報に従ってフィールドをサブフィールドおよびサブ一サブフィールドに分割する。

[0034] 図 4Cは、図 4Aのフローチャートの別の変形を表している。ステップ S422の後のステツプ S424において、ドライバ制御回路 51は実際に表示されたフィールドにおける表示の消費電力 Lを測定して保持する。図 4Aのステップ S406に代替するステップ S 408において、ドライバ制御回路 51は、消費電力 Lを計算により求めるのではなくて、ステップ S422で実際に測定された消費電力 Lを取り込む。

[0035] 図 4Dは、図 4Bのフローチャートの変形を表している。ステップ S422の後のステツプ S424において、図 4Cにおけるのと同様に、ドライバ制御回路 51は実際に表示されたフィールドの消費電力 Lを測定して保持する。図 4Bのステップ S406に代替するステップ S408において、ドライバ制御回路 51は、消費電力 Lを計算により求めるのではなくて、ステップ S422で実際に測定された消費電力 Lを取り込む。

[0036] 図 4Eは、図 4Cのフローチャートの変形を表している。図 4Eでは、図 4Cのステップ S424力 Sステップ S426に置換されている。図 4Eのステップ S422の表示の後のステップ S426におレヽて、図 4Cのステップ S424におけるのと同様に実際に表示されたフィールドの消費電力 Lを測定して保持し、さらにそのフィールドを含めて表示済みの最近の所定数のフィールド分の消費電力 Lに基づいて、 1フィールド当たりの平均の消費電力 L を算出する。ステップ S408において、ドライバ制御回路 51は、ステップ

AV

S422で実際に測定された消費電力 Lとして、その平均の消費電力 L を取り込む。

AV

図 4Dのフローチャートをこれと同様に変形して、図 4Dのステップ S424を図 4Eのステツプ S426に置き換えてもよい。

[0037] 代替構成として、図 4Aと図 4Cを組み合わせて、表示後のフィールドにおける測定された消費電力と、表示しょうとするフィールドの算出された消費電力との間の平均を計算して、その平均値を消費電力 Lと決定してもよい。あるいは、その測定された消費電力とその算出された消費電力との間でその一方を高くその他方を低く重み付けして平均して消費電力 Lと決定してもよレ、。

[0038] 図 5は、本発明の第 2の実施形態による表示装置 21の構成を示している。図 5において、図 1における Xドライバ回路 61が、奇数番目のサスティン電極 Xo用の Xoドライバ回路 62および偶数番目のサスティン電極 Xe用の Xeドライバ回路 63に置き換えられ、図 1における Yドライバ回路 64力奇数番目のスキャン電極 Yo用の Yoドライバ回路 65および偶数番目のスキャン電極 Ye用の Yeドライバ回路 66に置き換えられている。 Yoドライバ回路 65はその奇数番目の表示電極用の Yo共通ドライバ回路 73およびスキャン回路 75を含んでいる。 Yeドライバ回路 66はその偶数番目の表示電極用の Ye共通ドライバ回路 74およびスキャン回路 76を含んでいる。 Xoドライバ回路 6 2および Xeドライバ回路 63の各々は、図 1の Xドライバ回路 61と同様にそれぞれのリセット回路およびサスティン回路（図示せず）を含んでいる。 Yo共通ドライバ回路 73 および Ye共通ドライバ回路 74の各々は、図 1の Y共通ドライバ回路 71と同様にそれぞれのリセット回路およびサスティン回路（図示せず）を含んでレ、る。ドライブユニット 50のその他の構成要素 51、 52、 53および 68は図 5のものと同様である。この実施形態における図 5の PDP10は図 2Aおよび 2Bのアクティブおよび非アクティブなセルの配置を有し、画像信号が画面の広い領域が明るい画像を表し休止期間が充分であるときは、表示装置 21は図 3Cのフィールド期間の構成を有する。

[0039] 図 6Aおよび 6Bは、サスティン期間における、図 5における Xoドライバ回路 62、 Xe ドライバ回路 63、 Yoドライバ回路 75および Yeドライバ回路 76によって供給される奇数番目および偶数番目の表示電極の駆動信号の波形を示している。図 2Aおよび 2 Bに示されたセルの点灯状態力、ら分かるように、サブ—サブフィールド SSF4. 1のサスティン期間では奇数番目の表示電極 Xoおよび Yoの間のみを放電させ、サブーサブフィ一ノレド SSF4. 2のサスティン期間では偶数番目の表示電極 Xeおよび Yeの間のみを放電させる。従って、サブ—サブフィールド SSF4. 1の期間は、 Xoドライバ回路 62および Yoドライバ回路 65のみを動作させ、かつ Xeドライバ回路 63および Yeドライバ回路 66は不動作状態とし、一方、サブ-サブフィールド SSF4. 2の期間は、 X eドライバ回路 63および Yeドライバ回路 66のみを動作させ、かつ Xoドライバ回路 62 および Yoドライバ回路 65を不動作状態とする。従って、 1サスティンパルス当たりの放電の電力を減少させることができる。

[0040] 図 7Αおよび 7Βは、本発明の第 3の実施形態による、 PDP10のストレートセル構造および他の 2つのサブ—サブフィールド SSF4. 1および SSF4. 2におけるアクティブなセルおよび非アクティブなセルの配置を示している。この場合、図 1の表示装置 20 と同様の構成が用レ、られる。

[0041] 図 8Α、 8Βおよび 8Cは、通常のサブフィールド SF1— SF4と、画面の広い領域が明るい画像の場合の APCによって調整されたサブフィールド SF1 SF4と、第 3の実施形態によるサブフィールド SF1 SF3およびサブ—サブフィールド SSF4. 1および SSF4. 2からなるフィールド期間の構成を示している。

[0042] この実施形態において、セルのアレイを、行の番号と列の番号の和が偶数になるセノレ、即ち奇数番目の表示電極 Yoおよび Xoと偶数番目のアドレス電極 Aeで構成されるセノレと、偶数番目の表示電極 Yeおよび Xeと奇数番目のアドレス電極 Aoで構成されるセルとを含む第 1のブロックと、行の番号と列の番号の和が奇数になるセル、即ち奇数番目の表示電極 Yoおよび Xoと奇数番目のアドレス電極 Aoで構成されるセルと、偶数番目の表示電極 Yeおよび Xeと偶数番目のアドレス電極 Aeで構成されるセルとを含む第 2のブロックとにグループ化し、即ち、セルのアレイを異なる 2つの巿松模様状（チェッカー盤状）配置にグループィ匕する。さらに、画面の広い領域が明るレ、ときの最も重みの大きいサブフィールド SF4を、第 1のサブ一サブフィールド SSF4. 1 と、第 2のサブ一サブフィーノレド SSF4. 2とに分ける。この場合、アドレスデータを第 1 と第 2のブロックのセル用の 2つの部分に分割し、サブ—サブフィールド SSF4. 1のァドレス期間 41Aでは第 1のブロックのセルのみにアドレス電圧を印加し、サブ一サブフィーノレド SSF4. 2のアドレス期間 42Aでは第 2のブロックのセルのみにアドレス電圧を印加する。

[0043] 従って、サブ—サブフィールド SSF4. 1では第 1のブロックのセルをアクティブにし、サブ—サブフィールド SSF4. 2では第 2のブロックのセルをアクティブにし、即ち各 1 行につき半数のセルのみをアクティブにして点灯可能にするので、サブサブフィーノレド SSF4. 1および SSF4. 2のアドレス期間 41Aおよび 42Aの各々は、通常のサブフィールド SF4のアドレス期間 40Aと長さが等しい。リセット期間 41Rおよび 42Rの各々はリセット期間 40Rと長さが等しレ、。サスティン期間 41Sおよび 42Aの各々は、サスティン期間 40Sと長さが等しレ、。し力、し、 1サスティンパルス当たりの 1本のバス電極に流れる放電電流は通常の約 2分の 1となり、回路素子における電圧降下が少なくなる。 Xドライバ回路 61および Yドライバ回路 64を流れる 1サスティンノ^レス当たりの放電電流は概ね半分となる。

[0044] 図 9は、本発明の第 4の実施形態による表示装置 22の構成を示している。図 9において、図 1における Yドライバ回路 64が図 4の Yoドライバ回路 65および Yeドライバ回路 66ίこ置き換えられてレヽる。ドライブュニッ卜 50のその他の構成要素 51、 52、 61、 5 3および 68は図 4のものと同様である。図 2Αおよび 2Βのセルの配置、画像信号が画面の広い領域が明るい画像を表しているときの図 3Cのフィールド期間の構成、および図 5Αおよび 5Βの表示信号の駆動波形は、この実施形態にも適用される。

[0045] この実施形態では、スキャン電極 Yoおよび Yeに対して、サブ—サブフィールド SSF 4. 1の期間は、 Yoドライバ回路 65のみを動作させ、かつ Yeドライバ回路 66は不動作状態とし、一方、サブサブフィーノレド SSF4. 2の期間は、 Yeドライバ回路 66のみを動作させ、かつ Yoドライバ回路 65は不動作状態とする。従って、 1サスティンパルス当たりの放電の電力を減少させることができる。 Xドライバ回路 61を流れる 1サステインパルス当たりの放電電流は概ね半分となる。

[0046] 図 10Aおよび 10Bは、本発明の第 5の実施形態による、 PDP10のデルタセル配置および他の 2つのサブ—サブフィールド SSF4. 1および SSF4. 2におけるアクティブなセルおよび非アクティブなセルの配置を示している。この実施形態において、図 1 または 9の表示装置 20または 22の構成が用いられる。画像信号が画面の広い領域が明るい画像を表しているときの図 3Cのフィールド期間の構成はこの実施形態にも適用される。

[0047] 図 10Aおよび 10Bのデルタセル配置において、セルのアレイは、スキャン電極 Yo および Yeにおける奇数番目のアドレス電極 Aoの列の下側と偶数番目のアドレス電極 Aeの列の上側のサスティン電極 Xoおよび Xeとの間に巿松模様状に配置されている。この場合、セルのアレイを、奇数番目のスキャン電極 Yoに対応するセルを含む第 1のブロックと、偶数番目のスキャン電極 Yeに対応するセルを含む第 2のブロックとにグループ化し、さらに、画面の広い領域が明るいときの最も重みの大きいサブフィ一ノレド SF4を、図 3Cに示されているように第 1のサブ—サブフィールド SSF4. 1と、第 2のサブ—サブフィールド SSF4. 2とに時間的に分ける。サブ—サブフィールド SSF4 . 1のサスティン期間 41Sにおいて、第 1のブロックの奇数番目のスキャン電極 Yoとサスティン電極 Xeおよび Xoの間に電位差を与えて放電を生じさせ、スキャン電極 Ye には放電が生じないようにサスティン電極 Xeおよび Xoと同じ電位を印加する。サブ— サブフィーノレド SSF4. 2のサスティン期間 42Sにおいて、第 2のブロックの偶数番目のスキャン電極 Yeとサスティン電極 Xoおよび Xeの間に電位差を与えて放電を生じさせ、スキャン電極 Yoには放電が生じないようにサスティン電極 Xeおよび Xoと同じ電位を印加する。

[0048] 図 11Aおよび 11Bは、サスティン期間における、図 9における Xドライバ回路 61、 Y oドライバ回路 65および Yeドライバ回路 66によって供給される奇数番目および偶数番目の表示電極 Yo、 Ye、 Xoおよび Xeの駆動信号の波形を示している。図 10Aおよび 10Bに示されたセルの点灯状態から分かるように、サブサブフィーノレド SSF4. 1のサスティン期間では奇数番目のスキャン電極 Yoとサスティン電極 Xoおよび Xeの間のみを放電させ、サブサブフィールド SSF4. 2のサスティン期間では偶数番目のスキャン電極 Yeとサスティン電極 Xoおよび Xeの間のみを放電させる。従って、サブーサブフィールド SSF4. 1の期間は、 Yoドライバ回路 65のみを動作させ、かつ Ye ドライバ回路 66は不動作状態とし、一方、サブ一サブフィーノレド SSF4. 2の期間は、 Yoドライバ回路 66のみを動作させ、かつ Yoドライバ回路 65を不動作状態とする。従つて、 1サスティンパルス当たりの放電の電力を減少させることができる。 Xドライバ回路 61を流れる 1サスティンパルス当たりの放電電流は概ね半分となる。

[0049] 図 12は、本発明の第 6の実施形態による表示装置 23の構成を示している。図 12において、図 5における Yoドライバ回路 65および Yeドライバ回路 66が Yドライバ回路 6 7に置き換えられている。 Yドライバ回路 67は、共通ドライバ回路 71と、共通ドライバ回路 71に接続された奇数番目のスキャン電極 Yoおよび偶数番目のスキャン電極 Ye 用のスキャン回路 75用とを含んでいる。代替構成として、スキャン回路 75は、奇数番目のスキャン電極 Yo用の部分と、偶数番目のスキャン電極 Ye用の部分とに分割されていてもよレ、。ドライブユニット 50のその他の構成要素 51、 52、 53および 68は図 5のものと同様である。

[0050] 図 13Aおよび 13Bは、本発明の第 6の実施形態による、 PDP10のデルタセル配置および他の 2つのサブ—サブフィールド SSF4. 1および SSF4. 2におけるアクティブなセルおよび非アクティブなセルの配置を示してレ、る。画像信号が画面の広レ、領域が明るい画像を表しているときの図 3Cのフィールド期間の構成はこの実施形態にも適用される。

[0051] 図 13Aおよび 13Bのデルタセル配置において、セルのアレイは、サスティン電極 X oおよび Xeにおける奇数番目のアドレス電極 Aoの列の上側と偶数番目のアドレス電極 Aeの列の下側のスキャン電極 Yoおよび Yeとの間に巿松模様状に配置されている。この場合、セルのアレイを、奇数番目のサスティン電極 Xoに対応するセルを含む第 1のブロックと、偶数番目のサスティン電極 Xeに対応するセルを含む第 2のブロックとにグノレープ化し、さらに、画面の広い領域が明るいときの最も重みの大きいサブフィールド SF4を、図 3Cに示されているように第 1のサブ—サブフィールド SSF4. 1と、第 2のサブ一サブフィーノレド SSF4. 2とに時間的に分ける。

[0052] 図 14Aおよび 14Bは、サスティン期間における、図 12における Xoドライバ回路 62 、 Xeドライバ回路 63、 Yoスキャン回路 75および Yeスキャン回路 76によって供給される奇数番目および偶数番目の表示電極 Yo、 Ye、 Xoおよび Xeの駆動信号の波形を示している。図 14Aおよび 14Bに示されたセルの点灯状態から分かるように、サブ— サブフィーノレド SSF4. 1のサスティン期間において、奇数番目のサスティン電極 Xo とスキャン電極 Yoおよび Yeの間に電位差を与えて放電を生じさせ、サスティン電極 Xeには放電が生じないようにスキャン電極 Yoおよび Yeと同じ電位を印加する。サブ —サブフィールド SSF4. 2のサスティン期間において、偶数番目のサスティン電極 X eとスキャン電極 Yoおよび Yeの間に電位差を与えて放電を生じさせ、サスティン電極 Xoには放電が生じないようにスキャン電極 Yoおよび Yeと同じ電位を印加する。 [0053] 図 15は、アドレス期間における、図 12における Xoドライバ回路 62、 Xeドライバ回路 63、 Yoスキャン回路 75および Yeスキャン回路 76によって供給される奇数番目および偶数番目の表示電極の駆動信号の波形を示している。

[0054] サスティン電極 Xoとその上下のスキャン電極 Yoおよび Yeは同時に動作させ、サスティン電極 Xeとその上下のスキャン電極 Yoおよび Yeは同時に動作させることができる。従って、サブ—サブフィールド SSF4. 1のアドレス期間において奇数番目のサスティン電極 Xoに高レベル電圧 Vxhを印加しサスティン電極 Xoの上下のスキャン電極 Yeおよび Yoにスキャン電圧一 Vyを同時に印加して走査し、サブ一サブフィールド SSF4. 2のアドレス期間において偶数番目のサスティン電極 Xeに高レベル電圧 Vx hを印加しサスティン電極 Xeの上下のスキャン電極 Yeおよび Yoにスキャン電圧一 Vy を同時に印加して走查すればよい。それぞれの期間において、アドレス電極 Aにアドレス電圧 Vaを印加する。従って、アドレス期間 41Aおよび 41Bの各々は、通常のアドレス期間 40Aの約 2分の 1の期間である。従って、サブ—サブフィールド SSF4. 1の期間は、 Xoドライバ回路 62を動作させ、かつ Yoスキャン回路 75および Yeスキャン回路 76は動作状態とし、一方、サブサブフィールド SSF4. 2の期間は、 Xeドライバ回路 63のみを動作させ、かつ Yoスキャン回路 75および Yeスキャン回路 76は動作状態とする。従って、 1サスティンパルス当たりの放電の電力を減少させることができる。 Yoドライバ回路 75および Yeドライバ回路 76を流れる 1サスティンパルス当たりの放電電流は概ね半分となる。

[0055] 以上説明した本発明の実施形態では、セルのアレイを 2つのブロックに分割し、或る 1つのサブフィールドを 2つのサブサブフィールドに分割した力代替構成として、当業者であれば分かるように、セルのアレイを 3つ以上のブロックに分割し、サブフィ一ルド SF4をそのブロック数に対応する 3つ以上のサブ—サブフィールドに分割してもよレ、。また、 1フィールドにおける 2つ以上のサブフィールド SFをそれぞれ複数のサブサブフィールド SSFに分割してもよレ、。

[0056] 以上説明した実施形態は PDPを典型例のひとつとして挙げたに過ぎず、有機 EL、 LED, FED等のマトリックス表示デバイスでも実現可能である。また、以上説明した各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。

図面の簡単な説明

[図 1]図 1は、本発明の第 1の実施形態による表示装置の構成を示している。

[図 2]図 2Aおよび 2Bは、本発明の第 1の実施形態による、 PDPのストレートセル構造における 2つのサブ一サブフィールドの期間のアクティブなセルおよび非アクティブなセルの配置を示している。

[図 3]図 3A、 3Bおよび 3Cは、通常のサブフィールドと、画面の広い領域が明るい画像の場合の APCによって調整されたサブフィールドと、第 1の実施形態によるサブフィールドおよびサブ一サブフィールドからなるフィールドの時間的構成を示している。

[図 4A]図 4Aは、本発明の実施形態による、ドライバ制御回路によって実行されるサブーサブフィールドを含むフィールド構成を形成するためのフローチャートを示している。

[図 4B]図 4Bは、図 4Aのフローチャートの変形を表している。

[図 4C]図 4Cは、図 4Aのフローチャートの別の変形を表している。

[図 4D]図 4Dは、図 4Bのフローチャートの変形を表してレ、る。

[図 4E]図 4Eは、図 4Cのフローチャートの変形を表してレ、る。

[図 5]図 5は、本発明の第 2の実施形態による表示装置の構成を示している。

[図 6]図 6Aおよび 6Bは、サスティン期間における、図 5における Xoドライバ回路、 Xe ドライバ回路、 Yoドライバ回路および Yeドライバ回路によって供給される奇数番目および偶数番目の表示電極の駆動信号の波形を示している。

[図 7]図 7Aおよび 7Bは、本発明の第 3の実施形態による、 PDPのストレートセル構造および他の 2つのサブ—サブフィールドにおけるアクティブなセルおよび非アクティブなセルの配置を示してレ、る。

[図 8]図 8A、 8Bおよび 8Cは、通常のサブフィールドと、画面の広い領域が明るい画像の場合の APCによって調整されたサブフィールドと、第 3の実施形態によるサブフィールドおよびサブ一サブフィールドからなるフィールドの時間的構成を示している。園 9]図 9は、本発明の第 4の実施形態による表示装置の構成を示している。

[図 10]図 10Aおよび 10Bは、本発明の第 5の実施形態による、 PDPのデルタセノレ酉己置および他の 2つのサブ一サブフィールドにおけるアクティブなセルおよび非ァクティブなセルの配置を示してレ、る。

[図 11]図 11Aおよび 11Bは、サスティン期間における、図 9における Xドライバ回路、

Yoドライバ回路および Yeドライバ回路によって供給される奇数番目および偶数番目の表示電極 Yo、 Ye、 Xoおよび Xeの駆動信号の波形を示している。

園 12]図 12は、本発明の第 6の実施形態による表示装置の構成を示している。

[図 13]図 13Aおよび 13Bは、本発明の第 6の実施形態による、 PDP10のデルタセル配置および他の 2つのサブ—サブフィールドにおけるアクティブなセルおよび非ァクテイブなセルの配置を示してレ、る。

[図 14]図 14Aおよび 14Bは、サスティン期間における、図 10における Xoドライバ回路、 Xeドライバ回路、 Yoスキャン回路および Yeスキャン回路によって供給される奇数番目および偶数番目の表示電極 Yo、 Ye、 Xoおよび Xeの駆動信号の波形を示している。

[図 15]図 15は、アドレス期間における、図 12における Xoドライバ回路、 Xeドライバ回路、 Yoスキャン回路および Yeスキャン回路によって供給される奇数番目および偶数番目の表示電極の駆動信号の波形を示している。

Claims

請求の範囲

[1] 第 1の方向に配列された複数の第 1電極と、前記第 1の方向と交差する第 2の方向に配列された複数の第 2電極とを有し、前記第 1電極および前記第 2電極の各交差部に複数のセルを形成してなる表示装置を用いて、 1フィールドを、アドレス期間および表示期間を有する複数のサブフィールドに分割して 1画像を表示する駆動方法であって、

予め前記複数のセルを少なくとも 2つのグループに分け、

複数のフィールドに含まれる少なくとも 1つのサブフィールドを、前記グループに対応づけて、前記グノレープの数と同じ数のサブ一サブフィールドに時間的に分割し、前記サブ一サブフィールドの前記アドレス期間にぉレ、て、前記サブ一サブフィールドに対応するグノレープのセルを選択するように、前記第 2電極に電圧を印加することを特徴とする、表示装置の駆動方法。

[2] 第 1の方向に配列された複数の第 1電極と、前記第 1電極と対になるように配列された複数の第 2電極と、前記第 1電極と前記第 2電極の間に複数のセルを形成してなる表示装置を用い、 1フィールドを、アドレス期間と表示期間とを有する複数のサブフィ一ルドに分割して 1画像を表示する駆動方法であって、

予め前記複数のセルを少なくとも 2つのグノレープに分け、

複数のフィールドに含まれる少なくとも 1つのサブフィールドを、前記グループに対応づけて、前記グノレープの数と同じ数のサブ一サブフィールドに時間的に分割し、前記サブ一サブフィールドの前記表示期間において、前記サブ一サブフィールドに対応するグループのセルを発光するように、前記第 1電極と前記第 2電極に電圧を印加することを特徴とする、表示装置の駆動方法。

[3] 第 1の方向に配列された複数の第 1電極と、第 1の方向と交差する第 2の方向に配列された複数の第 2電極とを有し、前記第 1電極および前記第 2電極の各交差部に複数のセルを形成してなる表示装置を用レ、、 1フィールドを、アドレス期間と表示期間とを有する複数のサブフィールドに分割して 1画像を表示する駆動方法であって、前記 1画像を表示する電力を算出し、

前記電力が予め定めた所定の電力よりも高い場合に、前記表示期間における前記セルの発光回数を減らし、

前記複数のセルを少なくとも 2つのグループに分け、

[4] 第 1の方向に配列された複数の第 1電極と、前記第 1電極と対になるように配列された複数の第 2電極と、前記第 1電極と前記第 2電極の間に複数のセルを形成してなる表示装置を用い、 1フィールドを、アドレス期間と表示期間とを有する複数のサブフィ一ルドに分割して 1画像を表示する駆動方法であって、

前記 1画像を表示する電力を算出し、

前記電力が予め定めた所定の電力よりも高い場合に、

前記表示期間における前記セルの発光回数を減らし、

前記複数のセルを少なくとも 2つのグループに分け、

[5] 前記グループは、前記第 1電極の長手方向に沿った行に含まれるすべてのセルを同グノレープとして形成することを特徴とする、請求項 1乃至 4のいずれかに記載の表示装置の駆動方法。

[6] 前記グループは、前記第 1電極の長手方向に沿った行に含まれる所定の数のセル毎にグループを形成することを特徴とする、請求項 1乃至 4のいずれかに記載の表示装置の駆動方法。