JP2801893B2 - プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 - Google Patents
プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置Info
- Publication number
- JP2801893B2 JP2801893B2 JP8194320A JP19432096A JP2801893B2 JP 2801893 B2 JP2801893 B2 JP 2801893B2 JP 8194320 A JP8194320 A JP 8194320A JP 19432096 A JP19432096 A JP 19432096A JP 2801893 B2 JP2801893 B2 JP 2801893B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- discharge
- address
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、面放電ＡＣ型プラ
ズマディスプレイパネル駆動方法及びプラズマディスプ
レイ装置に関する。
ズマディスプレイパネル駆動方法及びプラズマディスプ
レイ装置に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。高画質化
には、高精細化、高階調化、高輝度化、黒表示の低輝度
化、高コントラスト化等がある。高精細化は、画素ピッ
チを狭くすることにより達成され、高階調化は、フレー
ム内のサブフィールド数を増加させることにより達成さ
れ、高輝度化は、維持放電回数を多くすることにより達
成され、黒表示の低輝度化は、リセット期間における発
光量を低減することにより達成される。
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。高画質化
には、高精細化、高階調化、高輝度化、黒表示の低輝度
化、高コントラスト化等がある。高精細化は、画素ピッ
チを狭くすることにより達成され、高階調化は、フレー
ム内のサブフィールド数を増加させることにより達成さ
れ、高輝度化は、維持放電回数を多くすることにより達
成され、黒表示の低輝度化は、リセット期間における発
光量を低減することにより達成される。
【０００３】図３０は、従来のＡＣ型かつ面放電型のプ
ラズマディスプレイパネル（ＰＤＰ）ＰＤＰ１０Ｐの概
略構成を示す。対向するガラス基板の一方（観測者側）
には、電極Ｘ１〜Ｘ５が等ピッチで互いに平行に形成さ
れ、これらに電極Ｙ１〜Ｙ５がそれぞれ平行に対をなし
て形成されている。他方のガラス基板には、これら電極
と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、
その上に全面的に蛍光体が被着されている。対向するガ
ラス基板の間には、１画素の放電が隣接画素に影響して
誤表示されないようにするために、隔壁１７１〜１７７
と隔壁１９１〜１９６とが互いに交差して格子状に配列
されている。
ラズマディスプレイパネル（ＰＤＰ）ＰＤＰ１０Ｐの概
略構成を示す。対向するガラス基板の一方（観測者側）
には、電極Ｘ１〜Ｘ５が等ピッチで互いに平行に形成さ
れ、これらに電極Ｙ１〜Ｙ５がそれぞれ平行に対をなし
て形成されている。他方のガラス基板には、これら電極
と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、
その上に全面的に蛍光体が被着されている。対向するガ
ラス基板の間には、１画素の放電が隣接画素に影響して
誤表示されないようにするために、隔壁１７１〜１７７
と隔壁１９１〜１９６とが互いに交差して格子状に配列
されている。
【０００４】面放電型は、同一面上の隣合う電極間で放
電が生ずるので、対向面に形成された蛍光体にイオンが
衝突して蛍光体が劣化するのを防止することができると
いう利点を有する。しかし、表示行Ｌ１〜Ｌ５の各々に
一対の電極が配置されているので、画素ピッチを狭くす
るのが制限され、高精細化が妨げられる。また、電極数
が多いので、駆動回路の規模が大きくなる。
電が生ずるので、対向面に形成された蛍光体にイオンが
衝突して蛍光体が劣化するのを防止することができると
いう利点を有する。しかし、表示行Ｌ１〜Ｌ５の各々に
一対の電極が配置されているので、画素ピッチを狭くす
るのが制限され、高精細化が妨げられる。また、電極数
が多いので、駆動回路の規模が大きくなる。
【０００５】そこで、図３１に示すようなＰＤＰ１０Ｑ
が提案されている（特開平５−２９９３号公報、特開平
２−２２０３３０号公報）。ＰＤＰ１０Ｑは、面放電電
極である電極Ｘ１〜Ｘ５及びＹ１〜Ｙ４の中央線に沿っ
て隔壁１９１〜１９９が配置されており、両側の電極Ｘ
１及びＸ５を除いた電極Ｘ２〜Ｘ４及び電極Ｙ１〜Ｙ４
は、アドレス電極方向に隣り合う表示行で兼用される。
これにより、電極数がほぼ半減するので、画素ピッチを
狭くすることができ、図３０の場合よりも高精細化が可
能となる。また、駆動回路の規模を低減することができ
る。
が提案されている（特開平５−２９９３号公報、特開平
２−２２０３３０号公報）。ＰＤＰ１０Ｑは、面放電電
極である電極Ｘ１〜Ｘ５及びＹ１〜Ｙ４の中央線に沿っ
て隔壁１９１〜１９９が配置されており、両側の電極Ｘ
１及びＸ５を除いた電極Ｘ２〜Ｘ４及び電極Ｙ１〜Ｙ４
は、アドレス電極方向に隣り合う表示行で兼用される。
これにより、電極数がほぼ半減するので、画素ピッチを
狭くすることができ、図３０の場合よりも高精細化が可
能となる。また、駆動回路の規模を低減することができ
る。
【０００６】
【発明が解決しようとする課題】しかし、上記公報で
は、表示行Ｌ１〜Ｌ８について線順次に書き込みを行っ
ており、隔壁１９１〜１９９が存在しなければアドレス
電極方向の隣り合う画素について放電が影響し、誤表示
されるので、隔壁１９１〜１９９を除去することができ
ず、画素ピッチの縮小による高精細化が妨げられる。ま
た、電極の中央線に沿って隔壁１９１〜１９９を備える
のは容易でなく、ＰＤＰ１０Ｑが高価になる原因とな
る。さらに、上記公報では、電極印加電圧波形が具体的
に開示されておらず、実用化されていない。面放電電極
方向の隔壁を除去するためには、図３０の構成におい
て、隔壁１９１〜１９６の各々の両側の電極間を広くし
てその電界を低減しなければならないので、画素ピッチ
が増加し、高精細化が妨げられる。例えば、電極Ｘ１−
Ｙ１間が５０μｍのとき電極Ｙ１−Ｘ２間が３００μｍ
にされる。
は、表示行Ｌ１〜Ｌ８について線順次に書き込みを行っ
ており、隔壁１９１〜１９９が存在しなければアドレス
電極方向の隣り合う画素について放電が影響し、誤表示
されるので、隔壁１９１〜１９９を除去することができ
ず、画素ピッチの縮小による高精細化が妨げられる。ま
た、電極の中央線に沿って隔壁１９１〜１９９を備える
のは容易でなく、ＰＤＰ１０Ｑが高価になる原因とな
る。さらに、上記公報では、電極印加電圧波形が具体的
に開示されておらず、実用化されていない。面放電電極
方向の隔壁を除去するためには、図３０の構成におい
て、隔壁１９１〜１９６の各々の両側の電極間を広くし
てその電界を低減しなければならないので、画素ピッチ
が増加し、高精細化が妨げられる。例えば、電極Ｘ１−
Ｙ１間が５０μｍのとき電極Ｙ１−Ｘ２間が３００μｍ
にされる。
【０００７】
【０００８】
【０００９】本発明の目的は、このような問題点に鑑
み、画素ピッチをより縮小して高精細化を図ることがで
きるプラズマディスプレイパネルの駆動方法及びプラズ
マディスプレイ装置を提供することにある。
み、画素ピッチをより縮小して高精細化を図ることがで
きるプラズマディスプレイパネルの駆動方法及びプラズ
マディスプレイ装置を提供することにある。
【００１０】
【００１１】
【課題を解決するための手段及びその作用効果】請求項
１は、例えば図１又は図１８に示す如く、複数のＸ電極
と複数のＹ電極とが互いに平行に、且つ各Ｙ電極が該Ｘ
電極に挟まれるように配置され、該Ｘ電極及び該Ｙ電極
と離間して交差するように複数のアドレス電極が配置さ
れたプラズマディスプレイパネルの駆動方法であって、
例えば図７及び８、又は図２２及び２３に示す如く、該
各Ｙ電極と、該各Ｙ電極と隣り合う一方の各Ｘ電極との
間の放電により表示を行う第１表示工程と、該各Ｙ電極
と、該各Ｙ電極と隣り合う他方の各Ｘ電極との間の放電
により表示を行う第２表示工程とを、時間的に分離す
る。 このプラズマディスプレイパネル駆動方法によれ
ば、Ｙ電極と、これと隣り合う一方のＸ電極との間の第
１表示行とＹ電極と、これと隣り合う他方のＸ電極との
間の第２表示行との一方が放電している時には他方が放
電していないので、プラズマディスプレイパネルのＸ電
極及びＹ電極上の中央線に沿って隔壁を備える必要がな
く、これにより、プラズマディスプレイパネルの製造が
容易になって安価になり、かつ、画素ピッチを縮小して
高精細化を達成することができるという効果を奏する。
１は、例えば図１又は図１８に示す如く、複数のＸ電極
と複数のＹ電極とが互いに平行に、且つ各Ｙ電極が該Ｘ
電極に挟まれるように配置され、該Ｘ電極及び該Ｙ電極
と離間して交差するように複数のアドレス電極が配置さ
れたプラズマディスプレイパネルの駆動方法であって、
例えば図７及び８、又は図２２及び２３に示す如く、該
各Ｙ電極と、該各Ｙ電極と隣り合う一方の各Ｘ電極との
間の放電により表示を行う第１表示工程と、該各Ｙ電極
と、該各Ｙ電極と隣り合う他方の各Ｘ電極との間の放電
により表示を行う第２表示工程とを、時間的に分離す
る。 このプラズマディスプレイパネル駆動方法によれ
ば、Ｙ電極と、これと隣り合う一方のＸ電極との間の第
１表示行とＹ電極と、これと隣り合う他方のＸ電極との
間の第２表示行との一方が放電している時には他方が放
電していないので、プラズマディスプレイパネルのＸ電
極及びＹ電極上の中央線に沿って隔壁を備える必要がな
く、これにより、プラズマディスプレイパネルの製造が
容易になって安価になり、かつ、画素ピッチを縮小して
高精細化を達成することができるという効果を奏する。
【００１２】請求項２のプラズマディスプレイパネル駆
動方法では、請求項１において、 例えば図１に示す如
く、上記Ｘ電極及び上記Ｙ電極は、互いに交互に配置さ
れており、 上記第１表示工程は、例えば図７及び図８に
示す如く、 上記各Ｙ電極と表示データに応じて選択され
た上記アドレス電極との間で、順次アドレス放電を行う
と共に、該アドレス放電をトリガとして該Ｙ電極と上記
隣り合う一方のＸ電極との間に放電を行わせて、維持放
電に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電
極と該一方の各Ｘ電極との間に交流維持パルスを供給
し、該各Ｙ電極と該一方の各Ｘ電極との間で維持放電を
実施するサスティン期間とを有し、 上記第２表示工程
は、 該各Ｙ電極と表示データに応じて選択された上記ア
ドレス電極との間で、順次アドレス放電を行うと共に、
該アドレス放電をトリガとして該Ｙ電極と上記隣り合う
他方のＸ電極との間に放電を行わせて、維持放電に必要
な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極と該他
方の各Ｘ電極との間に交流維持パルスを供給し、該各Ｙ
電極と該他方の各Ｘ電極との間で維持放電を実施するサ
スティン期間とを有する。
動方法では、請求項１において、 例えば図１に示す如
く、上記Ｘ電極及び上記Ｙ電極は、互いに交互に配置さ
れており、 上記第１表示工程は、例えば図７及び図８に
示す如く、 上記各Ｙ電極と表示データに応じて選択され
た上記アドレス電極との間で、順次アドレス放電を行う
と共に、該アドレス放電をトリガとして該Ｙ電極と上記
隣り合う一方のＸ電極との間に放電を行わせて、維持放
電に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電
極と該一方の各Ｘ電極との間に交流維持パルスを供給
し、該各Ｙ電極と該一方の各Ｘ電極との間で維持放電を
実施するサスティン期間とを有し、 上記第２表示工程
は、 該各Ｙ電極と表示データに応じて選択された上記ア
ドレス電極との間で、順次アドレス放電を行うと共に、
該アドレス放電をトリガとして該Ｙ電極と上記隣り合う
他方のＸ電極との間に放電を行わせて、維持放電に必要
な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極と該他
方の各Ｘ電極との間に交流維持パルスを供給し、該各Ｙ
電極と該他方の各Ｘ電極との間で維持放電を実施するサ
スティン期間とを有する。
【００１３】請求項３のプラズマディスプレイパネル駆
動方法では、請求項２において、例えば図７及び図８に
示す如く、 上記第１表示工程におけるアドレス期間で
は、上記Ｙ電極とこれに隣り合う上記一方のＸ電極との
間にその電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように選択的にパル
スが印加され、 上記第２表示工程におけるアドレス期間
では、該Ｙ電極とこれに隣り合う上記他方のＸ電極との
間にその電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように選択的にパル
スが印加される。
動方法では、請求項２において、例えば図７及び図８に
示す如く、 上記第１表示工程におけるアドレス期間で
は、上記Ｙ電極とこれに隣り合う上記一方のＸ電極との
間にその電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように選択的にパル
スが印加され、 上記第２表示工程におけるアドレス期間
では、該Ｙ電極とこれに隣り合う上記他方のＸ電極との
間にその電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように選択的にパル
スが印加される。
【００１４】請求項４のプラズマディスプレイパネル駆
動方法では、請求項２において、例えば図７及び図８に
示す如く、 上記第１表示工程におけるサスティン期間で
は、上記Ｙ電極の印加電圧波形と、隣り合う上記他方の
Ｘ電極の印加電圧波形とが同相であり、かつ、該Ｙ電極
の印加電圧波形と、隣り合う上記一方のＸ電極の印加電
圧波形とが逆相になるように、上記交流維持パルスを供
給し、 上記第２表示工程におけるサスティン期間では、
該Ｙ電極の印加電圧波形と、隣り合う該一方のＸ電極の
印加電圧波形とが同相であり、かつ、該Ｙ電極の印加電
圧波形と、隣り合う該他方のＸ電極の印加電圧波形とが
逆相になるように、上記交流維持パルスを供給する。 こ
のプラズマディスプレイパネル駆動方法によれば、上記
第１表示行と上記第２表示行とが放電に関し互いに影響
せず、効果的である。
動方法では、請求項２において、例えば図７及び図８に
示す如く、 上記第１表示工程におけるサスティン期間で
は、上記Ｙ電極の印加電圧波形と、隣り合う上記他方の
Ｘ電極の印加電圧波形とが同相であり、かつ、該Ｙ電極
の印加電圧波形と、隣り合う上記一方のＸ電極の印加電
圧波形とが逆相になるように、上記交流維持パルスを供
給し、 上記第２表示工程におけるサスティン期間では、
該Ｙ電極の印加電圧波形と、隣り合う該一方のＸ電極の
印加電圧波形とが同相であり、かつ、該Ｙ電極の印加電
圧波形と、隣り合う該他方のＸ電極の印加電圧波形とが
逆相になるように、上記交流維持パルスを供給する。 こ
のプラズマディスプレイパネル駆動方法によれば、上記
第１表示行と上記第２表示行とが放電に関し互いに影響
せず、効果的である。
【００１５】請求項５のプラズマディスプレイパネル駆
動方法では、請求項２において、 上記プラズマディスプ
レイパネルは、例えば図１に示す如く、基板上に、ｎ＋
１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ本の上記Ｙ電
極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉにつき、Ｙ i 電極
がＸ i 電極とＸ i+1 電極の間に設けられるように、互い
に交互にかつ平行に配置されており、例えば図６（Ａ）
に示す如く、 上記第１表示工程のアドレス期間におい
て、ｉ＝１〜ｎの各ｉにつきＹ i 電極をその順で順次走
査すると共に、アドレス放電を行い、 上記第２表示工程
のアドレス期間において、ｉ＝１〜ｎの各ｉにつきＹ i
電極をその順で順次走査すると共に、アドレス放電を行
う。
動方法では、請求項２において、 上記プラズマディスプ
レイパネルは、例えば図１に示す如く、基板上に、ｎ＋
１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ本の上記Ｙ電
極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉにつき、Ｙ i 電極
がＸ i 電極とＸ i+1 電極の間に設けられるように、互い
に交互にかつ平行に配置されており、例えば図６（Ａ）
に示す如く、 上記第１表示工程のアドレス期間におい
て、ｉ＝１〜ｎの各ｉにつきＹ i 電極をその順で順次走
査すると共に、アドレス放電を行い、 上記第２表示工程
のアドレス期間において、ｉ＝１〜ｎの各ｉにつきＹ i
電極をその順で順次走査すると共に、アドレス放電を行
う。
【００１６】請求項６のプラズマディスプレイパネル駆
動方法では、請求項５において、例えば図７及び８に示
す如く、 上記第１表示工程のアドレス期間において、奇
数番目のＹ 2i-1 電極への走査パルスの印加の際に、該Ｙ
2i-1 電極とこれに隣り合う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加し、 偶数番目のＹ 2i 電極への走査
パルスの印加の際に、該Ｙ 2i 電極とこれに隣り合う上記
一方のＸ電極との電位差が、アドレス放電でトリガされ
る場合のＸ−Ｙ電極間放電開始電圧を越えるように、該
隣り合う一方のＸ電極である各偶数番目のＸ 2i 電極に、
該走査パルスとは逆極性のパルスＶｘを印加するもので
あり、 上記第２表示工程のアドレス期間において、奇数
番目のＹ 2i-1 電極への走査パルスの印加の際に、該Ｙ
2i-1 電極とこれに隣り合う上記他方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う他方のＸ電極で
ある各偶数番目のＸ 2i 電極に、該走査パルスとは逆極性
のパルスＶｘを印加し、 偶数番目のＹ 2i 電極への走査パ
ルスの印加の際に、該Ｙ 2i 電極とこれに隣り合う上記他
方のＸ電極との電位差が、アドレス放電でトリガされる
場合のＸ−Ｙ電極間放電開始電圧を越えるように、該隣
り合う他方のＸ電極である各奇数番目のＸ 2i-1 電極に、
該走査パルスとは逆極性のパルスＶｘを印加する。
動方法では、請求項５において、例えば図７及び８に示
す如く、 上記第１表示工程のアドレス期間において、奇
数番目のＹ 2i-1 電極への走査パルスの印加の際に、該Ｙ
2i-1 電極とこれに隣り合う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加し、 偶数番目のＹ 2i 電極への走査
パルスの印加の際に、該Ｙ 2i 電極とこれに隣り合う上記
一方のＸ電極との電位差が、アドレス放電でトリガされ
る場合のＸ−Ｙ電極間放電開始電圧を越えるように、該
隣り合う一方のＸ電極である各偶数番目のＸ 2i 電極に、
該走査パルスとは逆極性のパルスＶｘを印加するもので
あり、 上記第２表示工程のアドレス期間において、奇数
番目のＹ 2i-1 電極への走査パルスの印加の際に、該Ｙ
2i-1 電極とこれに隣り合う上記他方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う他方のＸ電極で
ある各偶数番目のＸ 2i 電極に、該走査パルスとは逆極性
のパルスＶｘを印加し、 偶数番目のＹ 2i 電極への走査パ
ルスの印加の際に、該Ｙ 2i 電極とこれに隣り合う上記他
方のＸ電極との電位差が、アドレス放電でトリガされる
場合のＸ−Ｙ電極間放電開始電圧を越えるように、該隣
り合う他方のＸ電極である各奇数番目のＸ 2i-1 電極に、
該走査パルスとは逆極性のパルスＶｘを印加する。
【００１７】請求項７では、請求項５において、例えば
図７及び図８に示す如く、 上記第１表示工程のアドレス
期間において、上記Ｙ i 電極への走査パルスの印加の際
に、該Ｙ i 電極とこれに隣り合う上記一方のＸ電極との
電位差が、アドレス放電でトリガされる場合のＸ−Ｙ電
極間放電開始電圧を越えるように、該隣り合う一方のＸ
電極に、選択的に、該走査パルスとは逆極性のパルスＶ
ｘを印加し上記第２表示工程のアドレス期間において、
上記Ｙ i 電極への走査パルスの印加の際に、該Ｙ i 電極
とこれに隣り合う上記他方のＸ電極との電位差が、アド
レス放電でトリガされる場合のＸ−Ｙ電極間放電開始電
圧を越えるように、該隣り合う他方のＸ電極に、選択的
に、該走査パルスとは逆極性のパルスＶｘを印加する。
図７及び図８に示す如く、 上記第１表示工程のアドレス
期間において、上記Ｙ i 電極への走査パルスの印加の際
に、該Ｙ i 電極とこれに隣り合う上記一方のＸ電極との
電位差が、アドレス放電でトリガされる場合のＸ−Ｙ電
極間放電開始電圧を越えるように、該隣り合う一方のＸ
電極に、選択的に、該走査パルスとは逆極性のパルスＶ
ｘを印加し上記第２表示工程のアドレス期間において、
上記Ｙ i 電極への走査パルスの印加の際に、該Ｙ i 電極
とこれに隣り合う上記他方のＸ電極との電位差が、アド
レス放電でトリガされる場合のＸ−Ｙ電極間放電開始電
圧を越えるように、該隣り合う他方のＸ電極に、選択的
に、該走査パルスとは逆極性のパルスＶｘを印加する。
【００１８】請求項８のプラズマディスプレイパネル駆
動方法では、請求項２において、例えば図９に示す如
く、上記プラズマディスプレイパネルは、基板上に、ｎ
＋１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ本の上記Ｙ
電極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉにつき、Ｙ i
電極がＸ i 電極とＸ i+1 電極の間に設けられるように配
置されており、例えば図６（Ｂ）、図１０及び図１１に
示す如く、 上記第１表示工程の上記アドレス期間におい
て、奇数番目の各Ｙ 2i-1 電極と偶数番目の各Ｙ 2i 電極の
一方を順に走査してアドレス放電を行った後に、他方を
順に走査してアドレス放電を行い、 上記第２表示工程の
上記アドレス期間において、奇数番目の各Ｙ 2i-1 電極と
偶数番目の各Ｙ 2i 電極の一方を順に走査してアドレス放
電を行った後に、他方を順に走査してアドレス放電を行
う。 このプラズマディスプレイパネル駆動方法によれ
ば、アドレス期間において、奇数番目のＸ電極及び偶数
番目のＸ電極に供給されるパルスを連続させることが可
能となるので、パルスの個数を低減して消費電力を低減
することができるという効果を奏する。
動方法では、請求項２において、例えば図９に示す如
く、上記プラズマディスプレイパネルは、基板上に、ｎ
＋１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ本の上記Ｙ
電極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉにつき、Ｙ i
電極がＸ i 電極とＸ i+1 電極の間に設けられるように配
置されており、例えば図６（Ｂ）、図１０及び図１１に
示す如く、 上記第１表示工程の上記アドレス期間におい
て、奇数番目の各Ｙ 2i-1 電極と偶数番目の各Ｙ 2i 電極の
一方を順に走査してアドレス放電を行った後に、他方を
順に走査してアドレス放電を行い、 上記第２表示工程の
上記アドレス期間において、奇数番目の各Ｙ 2i-1 電極と
偶数番目の各Ｙ 2i 電極の一方を順に走査してアドレス放
電を行った後に、他方を順に走査してアドレス放電を行
う。 このプラズマディスプレイパネル駆動方法によれ
ば、アドレス期間において、奇数番目のＸ電極及び偶数
番目のＸ電極に供給されるパルスを連続させることが可
能となるので、パルスの個数を低減して消費電力を低減
することができるという効果を奏する。
【００１９】請求項９のプラズマディスプレイパネル駆
動方法では、請求項８において、例えば図１０及び図１
１に示す如く、 上記第１表示工程のアドレス期間におい
て、奇数番目の各Ｙ 2i-1 電極を走査している間、該Ｙ
2i-1 電極とこれに隣り合う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加し、 偶数番目の各Ｙ 2i 電極を走査
している間、該Ｙ 2i 電極とこれに隣り合う上記一方のＸ
電極との電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように、該隣り合う
一方のＸ電極である各偶数番目のＸ 2i 電極に、該走査パ
ルスとは逆極性のパルスＶｘを印加するものであり、 上
記第２表示工程のアドレス期間において、奇数番目の各
Ｙ 2i-1 電極を走査している間、該Ｙ 2i-1 電極とこれに隣
り合う上記他方のＸ電極との電位差が、アドレス放電で
トリガされる場合のＸ−Ｙ電極間放電開始電圧を越える
ように、該隣り合う他方のＸ電極である各偶数番目のＸ
2i 電極に、該走査パルスとは逆極性のパルスＶｘを印加
し、 偶数番目の各Ｙ 2i 電極を走査している間、該Ｙ 2i 電
極とこれに隣り合う上記他方のＸ電極との電位差が、ア
ドレス放電でトリガされる場合のＸ−Ｙ電極間放電開始
電圧を越えるように、該隣り合う他方のＸ電極である各
奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極性のパ
ルスＶｘを印加する。
動方法では、請求項８において、例えば図１０及び図１
１に示す如く、 上記第１表示工程のアドレス期間におい
て、奇数番目の各Ｙ 2i-1 電極を走査している間、該Ｙ
2i-1 電極とこれに隣り合う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加し、 偶数番目の各Ｙ 2i 電極を走査
している間、該Ｙ 2i 電極とこれに隣り合う上記一方のＸ
電極との電位差が、アドレス放電でトリガされる場合の
Ｘ−Ｙ電極間放電開始電圧を越えるように、該隣り合う
一方のＸ電極である各偶数番目のＸ 2i 電極に、該走査パ
ルスとは逆極性のパルスＶｘを印加するものであり、 上
記第２表示工程のアドレス期間において、奇数番目の各
Ｙ 2i-1 電極を走査している間、該Ｙ 2i-1 電極とこれに隣
り合う上記他方のＸ電極との電位差が、アドレス放電で
トリガされる場合のＸ−Ｙ電極間放電開始電圧を越える
ように、該隣り合う他方のＸ電極である各偶数番目のＸ
2i 電極に、該走査パルスとは逆極性のパルスＶｘを印加
し、 偶数番目の各Ｙ 2i 電極を走査している間、該Ｙ 2i 電
極とこれに隣り合う上記他方のＸ電極との電位差が、ア
ドレス放電でトリガされる場合のＸ−Ｙ電極間放電開始
電圧を越えるように、該隣り合う他方のＸ電極である各
奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極性のパ
ルスＶｘを印加する。
【００２０】請求項１０のプラズマディスプレイパネル
駆動方法では、請求項２において、例えば図５に示す如
く、上記第１表示工程及び上記第２表示工程は、それぞ
れ複数のサブフィールドから構成されており、各々の該
サブフィールドは、各放電セルを初期化するためのリセ
ット期間と、上記アドレス期間と、上記サスティン期間
とを有し、任意の該サブフィールドを組み合わせること
により階調表示を実現する。
駆動方法では、請求項２において、例えば図５に示す如
く、上記第１表示工程及び上記第２表示工程は、それぞ
れ複数のサブフィールドから構成されており、各々の該
サブフィールドは、各放電セルを初期化するためのリセ
ット期間と、上記アドレス期間と、上記サスティン期間
とを有し、任意の該サブフィールドを組み合わせること
により階調表示を実現する。
【００２１】請求項１１のプラズマディスプレイパネル
駆動方法では、請求項１０において、例えば図１６及び
図１７に示す如く、 上記リセット期間において、隣り合
う上記Ｘ電極と上記Ｙ電極との間に全面書き込みパルス
Ｖｗを印加し、 上記第１表示工程における上記複数のサ
ブフィールドのうち、先頭に配置される第１サブフィー
ルド以外のサブフィールドのリセット期間においては、
上記Ｙ電極と、隣り合う上記他方のＸ電極との間でリセ
ット放電が生じることを禁止するキャンセル電圧を印加
し、 上記第２表示工程における上記複数のサブフィール
ドのうち、先頭に配置される第１サブフィールド以外の
サブフィールドのリセット期間においては、上記Ｙ電極
と、隣り合う上記一方のＸ電極との間でリセット放電が
生じることを禁止するキャンセル電圧を印加する。 この
プラズマディスプレイパネル駆動方法によれば、無効発
光が低減されるので、黒表示の輝度が低下して表示品質
が向上するという効果を奏する。
駆動方法では、請求項１０において、例えば図１６及び
図１７に示す如く、 上記リセット期間において、隣り合
う上記Ｘ電極と上記Ｙ電極との間に全面書き込みパルス
Ｖｗを印加し、 上記第１表示工程における上記複数のサ
ブフィールドのうち、先頭に配置される第１サブフィー
ルド以外のサブフィールドのリセット期間においては、
上記Ｙ電極と、隣り合う上記他方のＸ電極との間でリセ
ット放電が生じることを禁止するキャンセル電圧を印加
し、 上記第２表示工程における上記複数のサブフィール
ドのうち、先頭に配置される第１サブフィールド以外の
サブフィールドのリセット期間においては、上記Ｙ電極
と、隣り合う上記一方のＸ電極との間でリセット放電が
生じることを禁止するキャンセル電圧を印加する。 この
プラズマディスプレイパネル駆動方法によれば、無効発
光が低減されるので、黒表示の輝度が低下して表示品質
が向上するという効果を奏する。
【００２２】請求項１２のプラズマディスプレイパネル
駆動方法では、請求項１において、例えば図１８に示す
如く、上記プラズマディスプレイパネルは、ｎ本の上記
Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置され、且つｉ
＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそれぞれＸ
2i-1 電極及びＸ 2i 電極が配置されており、例えば図２２
及び図２３に示す如く、 上記第１表示工程は、 上記各Ｙ
電極と表示データに応じて選択された上記アドレス電極
との間で、順次アドレス放電を行うと共に、該アドレス
放電をトリガとして該Ｙ電極と上記隣り合う一方のＸ電
極であるＸ 2i-1 電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極
と該一方のＸ電極である各Ｘ 2i-1 電極との間に交流維持
パルスを供給し、該各Ｙ電極と該一方のＸ電極である各
Ｘ 2i-1 電極との間で維持放電を実施するサスティン期間
とを有し、 上記第２表示工程は、 該各Ｙ電極と表示デー
タに応じて選択された上記アドレス電極との間で、順次
アドレス放電を行うと共に、該アドレス放電をトリガと
して該Ｙ電極と上記隣り合う他方のＸ電極であるＸ 2i 電
極との間に放電を行わせて、維持放電に必要な壁電荷を
蓄積するアドレス期間と、 該各Ｙ電極と該他方のＸ電極
である各Ｘ 2i 電極との間に交流維持パルスを供給し、該
各Ｙ電極と該他方のＸ電極である各Ｘ 2i 電極との間で維
持放電を実施するサスティン期間とを有する。 このプラ
ズマディスプレイパネル駆動方法によれば、上記第１表
示行と上記第２表示行との一方が放電している時、他方
が放電していないので、プラズマディスプレイパネルの
Ｘ電極及びＹ電極の中央線に沿って隔壁を備える必要が
なく、これにより、プラズマディスプレイパネルの製造
が容易になって安価になり、かつ、画素ピッチを縮小し
て高精細化を達成することができるという効果を奏す
る。 また、平行な３本の電極で２表示行を形成している
ので平行な４本の電極で２ 表示行を形成している従来例
よりも画素ピッチを短くでき、高精細化が可能であると
いう効果を奏する。また、Ｙ電極を偶数と奇数とに分割
する必要がないので、構成が簡単になるという効果を奏
する。
駆動方法では、請求項１において、例えば図１８に示す
如く、上記プラズマディスプレイパネルは、ｎ本の上記
Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置され、且つｉ
＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそれぞれＸ
2i-1 電極及びＸ 2i 電極が配置されており、例えば図２２
及び図２３に示す如く、 上記第１表示工程は、 上記各Ｙ
電極と表示データに応じて選択された上記アドレス電極
との間で、順次アドレス放電を行うと共に、該アドレス
放電をトリガとして該Ｙ電極と上記隣り合う一方のＸ電
極であるＸ 2i-1 電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極
と該一方のＸ電極である各Ｘ 2i-1 電極との間に交流維持
パルスを供給し、該各Ｙ電極と該一方のＸ電極である各
Ｘ 2i-1 電極との間で維持放電を実施するサスティン期間
とを有し、 上記第２表示工程は、 該各Ｙ電極と表示デー
タに応じて選択された上記アドレス電極との間で、順次
アドレス放電を行うと共に、該アドレス放電をトリガと
して該Ｙ電極と上記隣り合う他方のＸ電極であるＸ 2i 電
極との間に放電を行わせて、維持放電に必要な壁電荷を
蓄積するアドレス期間と、 該各Ｙ電極と該他方のＸ電極
である各Ｘ 2i 電極との間に交流維持パルスを供給し、該
各Ｙ電極と該他方のＸ電極である各Ｘ 2i 電極との間で維
持放電を実施するサスティン期間とを有する。 このプラ
ズマディスプレイパネル駆動方法によれば、上記第１表
示行と上記第２表示行との一方が放電している時、他方
が放電していないので、プラズマディスプレイパネルの
Ｘ電極及びＹ電極の中央線に沿って隔壁を備える必要が
なく、これにより、プラズマディスプレイパネルの製造
が容易になって安価になり、かつ、画素ピッチを縮小し
て高精細化を達成することができるという効果を奏す
る。 また、平行な３本の電極で２表示行を形成している
ので平行な４本の電極で２ 表示行を形成している従来例
よりも画素ピッチを短くでき、高精細化が可能であると
いう効果を奏する。また、Ｙ電極を偶数と奇数とに分割
する必要がないので、構成が簡単になるという効果を奏
する。
【００２３】請求項１３のプラズマディスプレイパネル
駆動方法では、請求項１２において、 上記第１表示工程
におけるアドレス期間では、上記Ｙ電極とこれに隣り合
う上記一方のＸ電極との間にその電位差が、アドレス放
電でトリガされる場合のＸ−Ｙ電極間放電開始電圧を越
えるようにパルスが印加されると共に、上記Ｙ電極とこ
れに隣り合う上記他方のＸ電極との間の電位差が、アド
レス放電でトリガされる場合のＸ−Ｙ電極間放電開始電
圧を越えないように、該他方のＸ電極の電位が維持さ
れ、 上記第２表示工程におけるアドレス期間では、上記
Ｙ電極とこれに隣り合う上記他方のＸ電極との間にその
電位差が、アドレス放電でトリガされる場合のＸ−Ｙ電
極間放電開始電圧を越えるようにパルスが印加されると
共に、上記Ｙ電極とこれに隣り合う上記一方のＸ電極と
の間の電位差が、アドレス放電でトリガされる場合のＸ
−Ｙ電極間放電開始電圧を越えないように、該一方のＸ
電極の電位が維持される。
駆動方法では、請求項１２において、 上記第１表示工程
におけるアドレス期間では、上記Ｙ電極とこれに隣り合
う上記一方のＸ電極との間にその電位差が、アドレス放
電でトリガされる場合のＸ−Ｙ電極間放電開始電圧を越
えるようにパルスが印加されると共に、上記Ｙ電極とこ
れに隣り合う上記他方のＸ電極との間の電位差が、アド
レス放電でトリガされる場合のＸ−Ｙ電極間放電開始電
圧を越えないように、該他方のＸ電極の電位が維持さ
れ、 上記第２表示工程におけるアドレス期間では、上記
Ｙ電極とこれに隣り合う上記他方のＸ電極との間にその
電位差が、アドレス放電でトリガされる場合のＸ−Ｙ電
極間放電開始電圧を越えるようにパルスが印加されると
共に、上記Ｙ電極とこれに隣り合う上記一方のＸ電極と
の間の電位差が、アドレス放電でトリガされる場合のＸ
−Ｙ電極間放電開始電圧を越えないように、該一方のＸ
電極の電位が維持される。
【００２４】請求項１４のプラズマディスプレイパネル
駆動方法では、請求項１２において、例えば図２２及び
図２３に示す如く、 上記第１表示工程におけるサスティ
ン期間では、上記Ｙ電極とこれに隣り合う上記一方のＸ
電極との間に上記交流維持パルスを印加すると共に、上
記Ｙ電極とこれに隣り合う上記他方のＸ電極との間の電
位差が、Ｘ−Ｙ電極間放電開始電圧を越えないように、
該他方のＸ電極の電位が維持され、 上記第２表示工程に
おけるサスティン期間では、上記Ｙ電極とこれに隣り合
う上記他方のＸ電極との間に上記交流維持パルスを印加
すると共に、上記Ｙ電極とこれに隣り合う上記一方のＸ
電極との間の電位差が、Ｘ−Ｙ電極間放電開始電圧を越
えないように、該一方のＸ電極の電位が維持される。
駆動方法では、請求項１２において、例えば図２２及び
図２３に示す如く、 上記第１表示工程におけるサスティ
ン期間では、上記Ｙ電極とこれに隣り合う上記一方のＸ
電極との間に上記交流維持パルスを印加すると共に、上
記Ｙ電極とこれに隣り合う上記他方のＸ電極との間の電
位差が、Ｘ−Ｙ電極間放電開始電圧を越えないように、
該他方のＸ電極の電位が維持され、 上記第２表示工程に
おけるサスティン期間では、上記Ｙ電極とこれに隣り合
う上記他方のＸ電極との間に上記交流維持パルスを印加
すると共に、上記Ｙ電極とこれに隣り合う上記一方のＸ
電極との間の電位差が、Ｘ−Ｙ電極間放電開始電圧を越
えないように、該一方のＸ電極の電位が維持される。
【００２５】請求項１５のプラズマディスプレイパネル
駆動方法では、請求項１２において、例えば図５に示す
如く、上記第１表示工程及び上記第２表示工程は、それ
ぞれ複数のサブフィールドから構成されており、各々の
該サブフィールドは、各放電セルを初期化するためのリ
セット期間と、上記アドレス期間と、上記サスティン期
間とを有し、任意の該サブフィールドを組み合わせるこ
とにより階調表示を実現する。 請求項１６のプラズマデ
ィスプレイパネル駆動方法では、請求項１において、例
えば図５に示す如く、１フレームを、上記第１表示工程
である奇数フィールドと、上記第２表示工程である偶数
フィールドとにより構成する。
駆動方法では、請求項１２において、例えば図５に示す
如く、上記第１表示工程及び上記第２表示工程は、それ
ぞれ複数のサブフィールドから構成されており、各々の
該サブフィールドは、各放電セルを初期化するためのリ
セット期間と、上記アドレス期間と、上記サスティン期
間とを有し、任意の該サブフィールドを組み合わせるこ
とにより階調表示を実現する。 請求項１６のプラズマデ
ィスプレイパネル駆動方法では、請求項１において、例
えば図５に示す如く、１フレームを、上記第１表示工程
である奇数フィールドと、上記第２表示工程である偶数
フィールドとにより構成する。
【００２６】請求項１７のプラズマディスプレイ装置で
は、請求項１の方法に対応しており、 複数のＸ電極と複
数のＹ電極とが互いに平行に、且つ各Ｙ電極が該Ｘ電極
に挟まれるように配置されると共に、該Ｘ電極及びＹ電
極と離間して交差するように複数のアドレス電極が配置
されたプラズマディスプレイパネルと、 第１表示期間
で、該各Ｙ電極と、該各Ｙ電極と隣り合う一方の各Ｘ電
極との間の放電により表示を行い、該第１表示期間と時
間的に分離された第２表示期間で、各Ｙ電極と、該各Ｙ
電極と隣り合う他方の各Ｘ電極との間の放電により表示
を行うように、該Ｘ電極及び該Ｙ電極を駆動する電極駆
動回路とを有する。
は、請求項１の方法に対応しており、 複数のＸ電極と複
数のＹ電極とが互いに平行に、且つ各Ｙ電極が該Ｘ電極
に挟まれるように配置されると共に、該Ｘ電極及びＹ電
極と離間して交差するように複数のアドレス電極が配置
されたプラズマディスプレイパネルと、 第１表示期間
で、該各Ｙ電極と、該各Ｙ電極と隣り合う一方の各Ｘ電
極との間の放電により表示を行い、該第１表示期間と時
間的に分離された第２表示期間で、各Ｙ電極と、該各Ｙ
電極と隣り合う他方の各Ｘ電極との間の放電により表示
を行うように、該Ｘ電極及び該Ｙ電極を駆動する電極駆
動回路とを有する。
【００２７】請求項１８のプラズマディスプレイ装置で
は、請求項１７において、上記プラズマディスプレイパ
ネルの上記Ｘ電極及びＹ電極は、互いに交互に配置され
ており、上記電極駆動回路は、 上記第１表示期間におい
て、 アドレス期間で、上記各Ｙ電極と表示データに応じ
て選択された上記アドレス電極との間で、順次アドレス
放電を行うと共に、該アドレス放電をトリガとして該Ｙ
電極と上記隣り合う一方のＸ電極との間に放電を行わせ
て、維持放電に必要な壁電荷を蓄積し、 サスティン期間
で、該各Ｙ電極と該一方の各Ｘ電極との間に交流維持パ
ルスを供給し、該各Ｙ電極と該一方の各Ｘ電極との間で
維持放電を実施し、 上記第２表示期間において、 アドレ
ス期間で、該各Ｙ電極と表示データに応じて選択された
上記アドレス電極との間で、順次アドレス放電を行うと
共に、該アドレス放電をトリガとして該Ｙ電極と上記隣
り合う他方のＸ電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電
極と該他方の各Ｘ電極との間に交流維持パルスを供給
し、該各Ｙ電極と該他方の各Ｘ電極との間で維持放電を
実施する。
は、請求項１７において、上記プラズマディスプレイパ
ネルの上記Ｘ電極及びＹ電極は、互いに交互に配置され
ており、上記電極駆動回路は、 上記第１表示期間におい
て、 アドレス期間で、上記各Ｙ電極と表示データに応じ
て選択された上記アドレス電極との間で、順次アドレス
放電を行うと共に、該アドレス放電をトリガとして該Ｙ
電極と上記隣り合う一方のＸ電極との間に放電を行わせ
て、維持放電に必要な壁電荷を蓄積し、 サスティン期間
で、該各Ｙ電極と該一方の各Ｘ電極との間に交流維持パ
ルスを供給し、該各Ｙ電極と該一方の各Ｘ電極との間で
維持放電を実施し、 上記第２表示期間において、 アドレ
ス期間で、該各Ｙ電極と表示データに応じて選択された
上記アドレス電極との間で、順次アドレス放電を行うと
共に、該アドレス放電をトリガとして該Ｙ電極と上記隣
り合う他方のＸ電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電
極と該他方の各Ｘ電極との間に交流維持パルスを供給
し、該各Ｙ電極と該他方の各Ｘ電極との間で維持放電を
実施する。
【００２８】請求項１９のプラズマディスプレイ装置で
は、請求項１８において、上記電極駆動回路は、例えば
図４に示す如く、 上記アドレス電極を駆動するためのア
ドレス回路と、 上記アドレス期間において、上記Ｙ電極
の走査を行うための走査回路と、 上記サスティン期間に
おいて、奇数番目の上記Ｙ電極に上記交流維持パルスを
印加するための奇数Ｙサスティン回路と、 該サスティン
期間において、偶数番目の上記Ｙ電極に上記交流維持パ
ルスを印加するための偶数Ｙサスティン回路と、 該サス
ティン期間において、奇数番目の上記Ｘ電極に上記交流
維持パルスを印加するための奇数Ｘサスティン回路と、
該サスティン期間において、偶数番目の上記Ｘ電極に上
記交流維持パルスを印加するための偶数Ｘサスティン回
路とを有する。 請求項２０のプラズマディスプレイ装置
では、請求項１９において、上記電極駆動回路は、例え
ば図１２に示す如く、上記アドレス期間において上記Ｘ
電極の走査を行うための走査回路を有する。 このプラズ
マディスプレイ装置によれば、アドレス期間においてＸ
電極には必要なパルスのみ供給され、Ｘ電極の奇数番目
のグループ及び偶数番目のグループのそれぞれに共通に
供給される場合よりも消費電力が低減されるという効果
を奏する。
は、請求項１８において、上記電極駆動回路は、例えば
図４に示す如く、 上記アドレス電極を駆動するためのア
ドレス回路と、 上記アドレス期間において、上記Ｙ電極
の走査を行うための走査回路と、 上記サスティン期間に
おいて、奇数番目の上記Ｙ電極に上記交流維持パルスを
印加するための奇数Ｙサスティン回路と、 該サスティン
期間において、偶数番目の上記Ｙ電極に上記交流維持パ
ルスを印加するための偶数Ｙサスティン回路と、 該サス
ティン期間において、奇数番目の上記Ｘ電極に上記交流
維持パルスを印加するための奇数Ｘサスティン回路と、
該サスティン期間において、偶数番目の上記Ｘ電極に上
記交流維持パルスを印加するための偶数Ｘサスティン回
路とを有する。 請求項２０のプラズマディスプレイ装置
では、請求項１９において、上記電極駆動回路は、例え
ば図１２に示す如く、上記アドレス期間において上記Ｘ
電極の走査を行うための走査回路を有する。 このプラズ
マディスプレイ装置によれば、アドレス期間においてＸ
電極には必要なパルスのみ供給され、Ｘ電極の奇数番目
のグループ及び偶数番目のグループのそれぞれに共通に
供給される場合よりも消費電力が低減されるという効果
を奏する。
【００２９】請求項２１のプラズマディスプレイ装置で
は、請求項１８において、記電極駆動回路は、例えば図
１３及び図１４に示す如く、 第１の上記交流維持パルス
を供給する第１サスティン回路と、 該第１の交流維持パ
ルスとは位相が１８０゜ずれた、第２の交流維持パルス
を生成する第２サステイン回路と、 奇数番目の上記Ｙ電
極、偶数番目の上記Ｙ電極、奇数番目の上記Ｘ電極及び
偶数番目の上記Ｘ電極に、該第１の交流維持パルスと該
第２の交流維持パルスの一方を選択的に供給するための
スイッチング回路と、 上記第１表示期間のサスティン期
間において、該奇数番目のＹ電極及び該偶数番目のＸ電
極に該第１の交流維持パルスを供給させると共に、該偶
数番目のＹ電極及び該奇数番目のＸ電極に該第２の交流
維持パルスを供給させ、 上記第２表示期間のサスティン
期間において、該奇数番目のＹ電極及び該奇数番目のＸ
電極に該第１の交流維持パルスを供給させると共に、該
偶数番目のＹ電極及び該偶数番目のＸ電極に該第２の交
流維持パルスを供給させるように、該スイッチング回路
を制御する制御回路とを有する。 このプラズマディスプ
レイ装置によれば、第１サステイン回路及び第２サステ
イン回路の出力が切り換えられて利用されるので、電極
駆動回路の構成が簡単になるという効果を奏する。
は、請求項１８において、記電極駆動回路は、例えば図
１３及び図１４に示す如く、 第１の上記交流維持パルス
を供給する第１サスティン回路と、 該第１の交流維持パ
ルスとは位相が１８０゜ずれた、第２の交流維持パルス
を生成する第２サステイン回路と、 奇数番目の上記Ｙ電
極、偶数番目の上記Ｙ電極、奇数番目の上記Ｘ電極及び
偶数番目の上記Ｘ電極に、該第１の交流維持パルスと該
第２の交流維持パルスの一方を選択的に供給するための
スイッチング回路と、 上記第１表示期間のサスティン期
間において、該奇数番目のＹ電極及び該偶数番目のＸ電
極に該第１の交流維持パルスを供給させると共に、該偶
数番目のＹ電極及び該奇数番目のＸ電極に該第２の交流
維持パルスを供給させ、 上記第２表示期間のサスティン
期間において、該奇数番目のＹ電極及び該奇数番目のＸ
電極に該第１の交流維持パルスを供給させると共に、該
偶数番目のＹ電極及び該偶数番目のＸ電極に該第２の交
流維持パルスを供給させるように、該スイッチング回路
を制御する制御回路とを有する。 このプラズマディスプ
レイ装置によれば、第１サステイン回路及び第２サステ
イン回路の出力が切り換えられて利用されるので、電極
駆動回路の構成が簡単になるという効果を奏する。
【００３０】請求項２２のプラズマディスプレイ装置で
は、請求項２１において、上記電極駆動回路は、例えば
図１５に示す如く、上記アドレス期間において上記Ｘ電
極の走査を行うための走査回路を有する。 請求項２３の
プラズマディスプレイ装置では、請求項１８において、
上記プラズマディスプレイパネルの上記Ｘ電極及びＹ電
極はいずれも、例えば図２に示す如く、基板上に形成さ
れた透明電極と、該透明電極の中央線に沿って該透明電
極に積層され、該透明電極より幅が狭い金属電極とを有
する。
は、請求項２１において、上記電極駆動回路は、例えば
図１５に示す如く、上記アドレス期間において上記Ｘ電
極の走査を行うための走査回路を有する。 請求項２３の
プラズマディスプレイ装置では、請求項１８において、
上記プラズマディスプレイパネルの上記Ｘ電極及びＹ電
極はいずれも、例えば図２に示す如く、基板上に形成さ
れた透明電極と、該透明電極の中央線に沿って該透明電
極に積層され、該透明電極より幅が狭い金属電極とを有
する。
【００３１】請求項２４のプラズマディスプレイ装置で
は、請求項１７において、例えば図１８、図２２及び図
２３に示す如く、 上記プラズマディスプレイパネルは、
ｎ本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置さ
れ、且つｉ＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそ
れぞれＸ 2i-1 電極及びＸ 2i 電極が配置されており、上記
電極駆動回路は、 上記第１表示期間において、 アドレス
期間で、上記各Ｙ電極と表示データに応じて選択された
上記アドレス電極との間で、順次アドレス放電を行うと
共に、該アドレス放電をトリガとして該Ｙ電極と上記隣
り合う一方のＸ電極であるＸ 2i-1 電極との間に放電を行
わせて、維持放電に必要な壁電荷を蓄積し、 サスティン
期間で、該各Ｙ電極と該一方のＸ電極である各Ｘ 2i-1 電
極との間に交流維持パルスを供給し、該各Ｙ電極と該一
方のＸ電極である各Ｘ 2i-1 電極との間で維持放電を実施
し、 上記第２表示期間において、 アドレス期間で、該各
Ｙ電極と表示データに応じて選択された上記アドレス電
極との間で、順次アドレス放電を行うと共に、該アドレ
ス放電をトリガとして該Ｙ電極と上記隣り合う他方のＸ
電極であるＸ 2i 電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電
極と該他方のＸ電極である各Ｘ 2i 電極との間に交流維持
パルスを供給し、該各Ｙ電極と該他方のＸ電極である各
Ｘ 2i 電極との間で維持放電を実施する。
は、請求項１７において、例えば図１８、図２２及び図
２３に示す如く、 上記プラズマディスプレイパネルは、
ｎ本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置さ
れ、且つｉ＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそ
れぞれＸ 2i-1 電極及びＸ 2i 電極が配置されており、上記
電極駆動回路は、 上記第１表示期間において、 アドレス
期間で、上記各Ｙ電極と表示データに応じて選択された
上記アドレス電極との間で、順次アドレス放電を行うと
共に、該アドレス放電をトリガとして該Ｙ電極と上記隣
り合う一方のＸ電極であるＸ 2i-1 電極との間に放電を行
わせて、維持放電に必要な壁電荷を蓄積し、 サスティン
期間で、該各Ｙ電極と該一方のＸ電極である各Ｘ 2i-1 電
極との間に交流維持パルスを供給し、該各Ｙ電極と該一
方のＸ電極である各Ｘ 2i-1 電極との間で維持放電を実施
し、 上記第２表示期間において、 アドレス期間で、該各
Ｙ電極と表示データに応じて選択された上記アドレス電
極との間で、順次アドレス放電を行うと共に、該アドレ
ス放電をトリガとして該Ｙ電極と上記隣り合う他方のＸ
電極であるＸ 2i 電極との間に放電を行わせて、維持放電
に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電
極と該他方のＸ電極である各Ｘ 2i 電極との間に交流維持
パルスを供給し、該各Ｙ電極と該他方のＸ電極である各
Ｘ 2i 電極との間で維持放電を実施する。
【００３２】請求項２５のプラズマディスプレイ装置で
は、請求項２４において、上記電極駆動回路は、例えば
図１８に示す如く、 上記アドレス電極を駆動するための
アドレス回路と、 上記アドレス期間において、上記Ｙ電
極の走査を行うための走査回路と、 上記サスティン期間
において、上記Ｙ電極に上記交流維持パルスを印加する
ためのＹサスティン回路と、 該サスティン期間におい
て、奇数番目の上記Ｘ電極に上記交流維持パルスを印加
するための奇数Ｘサスティン回路と、 該サスティン期間
において、偶数番目の上記Ｘ電極に上記交流維持パルス
を印加するための偶数Ｘサスティン回路とを有する。 請
求項２６のプラズマディスプレイ装置では、請求項２４
において、例えば図１９に示す如く、 上記プラズマディ
スプレイパネルの上記Ｘ電極及びＹ電極はいずれも、基
板上に形成された透明電極と、該透明電極上に積層さ
れ、該透明電極より幅が狭い金属電極とを有し、 該Ｙ電
極の金属電極は、該透明電極の中央線に沿って配置さ
れ、 該Ｘ電極の金属電極は、該透明電極の、該Ｙ電極か
ら離れる側に配置されている。 このプラズマディスプレ
イ装置によれば、例えばＸ電極−Ｙ電極間に電圧を供給
した場合に、Ｘ電極上の電界は金属電極側で強くなるの
で、高精細化のために電極ピッチを狭くしても、画素面
積を、金属電極を透明電極の中央線に形成した場合より
も実質的に広くすることができるという効果を奏する。
Ｘ電極のＹ電極と反対側は非表示行であるので、このよ
うにしても問題はなく、かつ、非表示行を実質的に狭く
することができるので好ましい。
は、請求項２４において、上記電極駆動回路は、例えば
図１８に示す如く、 上記アドレス電極を駆動するための
アドレス回路と、 上記アドレス期間において、上記Ｙ電
極の走査を行うための走査回路と、 上記サスティン期間
において、上記Ｙ電極に上記交流維持パルスを印加する
ためのＹサスティン回路と、 該サスティン期間におい
て、奇数番目の上記Ｘ電極に上記交流維持パルスを印加
するための奇数Ｘサスティン回路と、 該サスティン期間
において、偶数番目の上記Ｘ電極に上記交流維持パルス
を印加するための偶数Ｘサスティン回路とを有する。 請
求項２６のプラズマディスプレイ装置では、請求項２４
において、例えば図１９に示す如く、 上記プラズマディ
スプレイパネルの上記Ｘ電極及びＹ電極はいずれも、基
板上に形成された透明電極と、該透明電極上に積層さ
れ、該透明電極より幅が狭い金属電極とを有し、 該Ｙ電
極の金属電極は、該透明電極の中央線に沿って配置さ
れ、 該Ｘ電極の金属電極は、該透明電極の、該Ｙ電極か
ら離れる側に配置されている。 このプラズマディスプレ
イ装置によれば、例えばＸ電極−Ｙ電極間に電圧を供給
した場合に、Ｘ電極上の電界は金属電極側で強くなるの
で、高精細化のために電極ピッチを狭くしても、画素面
積を、金属電極を透明電極の中央線に形成した場合より
も実質的に広くすることができるという効果を奏する。
Ｘ電極のＹ電極と反対側は非表示行であるので、このよ
うにしても問題はなく、かつ、非表示行を実質的に狭く
することができるので好ましい。
【００３３】請求項２７のプラズマディスプレイ装置で
は、請求項２４において、例えば図２４に示す如く、 上
記プラズマディスプレイパネルの上記Ｙ電極は、基板上
に形成された金属電極であり、 上記Ｘ電極は、該基板上
に形成された透明電極と、該透明電極上に積層され、該
透明電極より幅が狭い金属電極とを有し、 該Ｘ電極の金
属電極は、該透明電極の、該Ｙ電極から離れる側に配置
されている。 このプラズマディスプレイ装置によれば、
Ｙ電極が細幅となるので、Ｙ電極に走査パルスを供給し
た時の消費電力が低減されるという効果を奏する。ま
た、画素ピッチをより狭くすることが可能となるという
効果を奏する。 請求項２８のプラズマディスプレイ装置
では、請求項１７において、上記電極駆動回路は、上記
第１表示期間で１フレームの奇数フィールドを処理し、
上記第２表示工程で該１フレームの偶数フィールドを処
理する。
は、請求項２４において、例えば図２４に示す如く、 上
記プラズマディスプレイパネルの上記Ｙ電極は、基板上
に形成された金属電極であり、 上記Ｘ電極は、該基板上
に形成された透明電極と、該透明電極上に積層され、該
透明電極より幅が狭い金属電極とを有し、 該Ｘ電極の金
属電極は、該透明電極の、該Ｙ電極から離れる側に配置
されている。 このプラズマディスプレイ装置によれば、
Ｙ電極が細幅となるので、Ｙ電極に走査パルスを供給し
た時の消費電力が低減されるという効果を奏する。ま
た、画素ピッチをより狭くすることが可能となるという
効果を奏する。 請求項２８のプラズマディスプレイ装置
では、請求項１７において、上記電極駆動回路は、上記
第１表示期間で１フレームの奇数フィールドを処理し、
上記第２表示工程で該１フレームの偶数フィールドを処
理する。
【００３４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のＰＤ
Ｐ１０を示す。図１では、表示行Ｌ１のみについて画素
を点線で示している。説明の簡単化のために、ＰＤＰ１
０の画素数を、モノクロ画素換算で６×８＝４８として
いる。本発明は、カラー又はモノクロのいずれにも適用
でき、カラーの１画素はモノクロの３画素に相当する。
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のＰＤ
Ｐ１０を示す。図１では、表示行Ｌ１のみについて画素
を点線で示している。説明の簡単化のために、ＰＤＰ１
０の画素数を、モノクロ画素換算で６×８＝４８として
いる。本発明は、カラー又はモノクロのいずれにも適用
でき、カラーの１画素はモノクロの３画素に相当する。
【００３５】ＰＤＰ１０は、製造を容易にしかつ画素ピ
ッチを縮小して高精細化を図るために、図３１のＰＤＰ
１０Ｑから隔壁１９１〜１９９を除去した構成となって
いる。この除去により隣合う表示行間の影響で誤放電が
生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８
の奇数行と偶数行とで維持パルス電圧波形が互いに逆相
になるようにインタレース走査する（従来のインタレー
ス走査では、Ｌ２、Ｌ４、Ｌ６、Ｌ８が完全非表示行で
あったので、奇数フィールドで行Ｌ１、Ｌ５を走査し偶
数フィールドで行Ｌ３、Ｌ７を走査していた）。
ッチを縮小して高精細化を図るために、図３１のＰＤＰ
１０Ｑから隔壁１９１〜１９９を除去した構成となって
いる。この除去により隣合う表示行間の影響で誤放電が
生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８
の奇数行と偶数行とで維持パルス電圧波形が互いに逆相
になるようにインタレース走査する（従来のインタレー
ス走査では、Ｌ２、Ｌ４、Ｌ６、Ｌ８が完全非表示行で
あったので、奇数フィールドで行Ｌ１、Ｌ５を走査し偶
数フィールドで行Ｌ３、Ｌ７を走査していた）。
【００３６】図２は、カラー画素１０ａの対向面間を広
げた状態を示す。図３は、カラー画素１０ａの、電極Ｘ
１に沿った縦断面を示す。ガラス基板１１の一面には、
ＩＴ０膜等の透明電極１２１及び１２２が互いに平行に
配置され、透明電極１２１及び１２２の長手方向に沿っ
た電圧低下を低減するために、銅等の金属電極１３１及
び１３２がそれぞれ透明電極１２１及び１２２上の中央
線に沿って形成されている。透明電極１２１と金属電極
１３１とで電極Ｘ１が構成され、透明電極１２２と金属
電極１３２とで電極Ｙ１が構成されている。ガラス基板
１１、電極Ｘ１及び電極Ｙ１上には、壁電荷保持用の誘
電体１４が被着され、さらにその上にＭｇＯ保護膜１５
が被着されている。
げた状態を示す。図３は、カラー画素１０ａの、電極Ｘ
１に沿った縦断面を示す。ガラス基板１１の一面には、
ＩＴ０膜等の透明電極１２１及び１２２が互いに平行に
配置され、透明電極１２１及び１２２の長手方向に沿っ
た電圧低下を低減するために、銅等の金属電極１３１及
び１３２がそれぞれ透明電極１２１及び１２２上の中央
線に沿って形成されている。透明電極１２１と金属電極
１３１とで電極Ｘ１が構成され、透明電極１２２と金属
電極１３２とで電極Ｙ１が構成されている。ガラス基板
１１、電極Ｘ１及び電極Ｙ１上には、壁電荷保持用の誘
電体１４が被着され、さらにその上にＭｇＯ保護膜１５
が被着されている。
【００３７】一方、ガラス基板１６の、ＭｇＯ保護膜１
５と対向する面には、電極Ｘ１及びＹ１と直交する方向
に、アドレス電極Ａ１、Ａ２、Ａ３及びこれらの間を仕
切る隔壁１７１〜１７３が形成されている。隔壁１７１
と隔壁１７２との間、隔壁１７２と隔壁１７３との間及
び隔壁１７３と隔壁１７４との間にはそれぞれ、放電に
より生じた紫外線が入射して赤色光を発する蛍光体１８
１、緑色光を発する蛍光体１８２及び青色光を発する蛍
光体１８３が被着されている。蛍光体１８１〜１８３と
ＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ＋
Ｘeペニング混合ガスが封入されている。
５と対向する面には、電極Ｘ１及びＹ１と直交する方向
に、アドレス電極Ａ１、Ａ２、Ａ３及びこれらの間を仕
切る隔壁１７１〜１７３が形成されている。隔壁１７１
と隔壁１７２との間、隔壁１７２と隔壁１７３との間及
び隔壁１７３と隔壁１７４との間にはそれぞれ、放電に
より生じた紫外線が入射して赤色光を発する蛍光体１８
１、緑色光を発する蛍光体１８２及び青色光を発する蛍
光体１８３が被着されている。蛍光体１８１〜１８３と
ＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ＋
Ｘeペニング混合ガスが封入されている。
【００３８】隔壁１７１〜１７４は、放電により生じた
紫外線が隣接画素に入射するのを防止し、また、放電空
間を形成するためのスペーサとして機能する。蛍光体１
８１〜１８３を同一物質にすれば、ＰＤＰ１０はモノク
ロ表示用となる。図４は、上記構成のＰＤＰ１０を用い
たプラズマディスプレイ装置２０の概略構成を示す。
紫外線が隣接画素に入射するのを防止し、また、放電空
間を形成するためのスペーサとして機能する。蛍光体１
８１〜１８３を同一物質にすれば、ＰＤＰ１０はモノク
ロ表示用となる。図４は、上記構成のＰＤＰ１０を用い
たプラズマディスプレイ装置２０の概略構成を示す。
【００３９】制御回路２１は、外部から供給される表示
データＤＡＴＡをＰＤＰ１０用のデータに変換して、ア
ドレス回路２２のシフトレジスタ２２１に供給し、ま
た、外部から供給されるクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づき、各種
制御信号を生成して、構成要素２２〜２７、２８１及び
２８２へ供給する。
データＤＡＴＡをＰＤＰ１０用のデータに変換して、ア
ドレス回路２２のシフトレジスタ２２１に供給し、ま
た、外部から供給されるクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づき、各種
制御信号を生成して、構成要素２２〜２７、２８１及び
２８２へ供給する。
【００４０】図７及び図８に示すような電圧波形を電極
に印加するために、電源回路２９から、アドレス回路２
２へ電圧Ｖａｗ、Ｖａ及びＶｅが供給され、奇数Ｙサス
テイン回路２４及び偶数Ｙサステイン回路２５の各々へ
電圧−Ｖｃ、−Ｖｙ及びＶｓが供給され、奇数Ｘサステ
イン回路２６及び偶数Ｘサステイン回路２７の各々へ電
圧Ｖｗ、Ｖｘ及びＶｓが供給される。
に印加するために、電源回路２９から、アドレス回路２
２へ電圧Ｖａｗ、Ｖａ及びＶｅが供給され、奇数Ｙサス
テイン回路２４及び偶数Ｙサステイン回路２５の各々へ
電圧−Ｖｃ、−Ｖｙ及びＶｓが供給され、奇数Ｘサステ
イン回路２６及び偶数Ｘサステイン回路２７の各々へ電
圧Ｖｗ、Ｖｘ及びＶｓが供給される。
【００４１】ボックス２２１中の数値は、互いに同一構
成の要素を識別するためのものであり、例えば２２１
（３）はシフトレジスタ２２１の第３ビットである。他
の構成要素についても同様である。アドレス回路２２で
は、アドレス期間において、制御回路２１から１行分の
表示データがシフトレジスタ２２１に供給されると、ビ
ット２２１（１）〜（６）がそれぞれラッチ回路２２２
のビット２２２（１）〜（６）に保持され、その値に応
じて、ドライバ２２３（１）〜（６）内の不図示のスイ
ッチがオン／オフ制御され、電圧Ｖａ又は０Ｖの２値電
圧パターンがアドレス電極Ａ１〜Ａ６に供給される。
成の要素を識別するためのものであり、例えば２２１
（３）はシフトレジスタ２２１の第３ビットである。他
の構成要素についても同様である。アドレス回路２２で
は、アドレス期間において、制御回路２１から１行分の
表示データがシフトレジスタ２２１に供給されると、ビ
ット２２１（１）〜（６）がそれぞれラッチ回路２２２
のビット２２２（１）〜（６）に保持され、その値に応
じて、ドライバ２２３（１）〜（６）内の不図示のスイ
ッチがオン／オフ制御され、電圧Ｖａ又は０Ｖの２値電
圧パターンがアドレス電極Ａ１〜Ａ６に供給される。
【００４２】走査回路２３は、シフトレジスタ２３１と
ドライバ２３２とを備えている。アドレス期間では、シ
フトレジスタ２３１の直列データ入力端に各ＶＳＹＮＣ
サイクルの最初のアドレスサイクルのみ‘１’が供給さ
れ、これがアドレスサイクルに同期してシフトされる。
シフトレジスタ２３１のビット２３１（１）〜（４）の
値により、ドライバ２３２（１）〜（６）内の不図示の
スイッチがオン／オフ制御され、選択電圧−Ｖｙ又は非
選択電圧−Ｖｃが電極Ｙ１〜Ｙ４に印加される。すなわ
ち、シフトレジスタ２３１のシフトにより電極Ｙ１〜Ｙ
４が順に選択され、選択された電極Ｙに選択電圧−Ｖｙ
が印加され、非選択の電極Ｙに非選択電圧−Ｖｃが印加
される。これら電圧−Ｖｙ及び−Ｖｃは、奇数Ｙサステ
イン回路２４及び偶数Ｙサステイン回路２５から供給さ
れる。サステイン期間では、奇数Ｙサステイン回路２４
からドライバ２３２（１）及び（３）を介してＹ電極の
うち奇数番目の電極Ｙ１及びＹ３に、第１の維持パルス
列が供給され、偶数Ｙサステイン回路２５からドライバ
２３２（２）及び（４）を介してＹ電極のうち偶数番目
の電極Ｙ２及びＹ４に、第１の維持パルス列と位相が１
８０゜ずれた第２の維持パルス列が供給される。
ドライバ２３２とを備えている。アドレス期間では、シ
フトレジスタ２３１の直列データ入力端に各ＶＳＹＮＣ
サイクルの最初のアドレスサイクルのみ‘１’が供給さ
れ、これがアドレスサイクルに同期してシフトされる。
シフトレジスタ２３１のビット２３１（１）〜（４）の
値により、ドライバ２３２（１）〜（６）内の不図示の
スイッチがオン／オフ制御され、選択電圧−Ｖｙ又は非
選択電圧−Ｖｃが電極Ｙ１〜Ｙ４に印加される。すなわ
ち、シフトレジスタ２３１のシフトにより電極Ｙ１〜Ｙ
４が順に選択され、選択された電極Ｙに選択電圧−Ｖｙ
が印加され、非選択の電極Ｙに非選択電圧−Ｖｃが印加
される。これら電圧−Ｖｙ及び−Ｖｃは、奇数Ｙサステ
イン回路２４及び偶数Ｙサステイン回路２５から供給さ
れる。サステイン期間では、奇数Ｙサステイン回路２４
からドライバ２３２（１）及び（３）を介してＹ電極の
うち奇数番目の電極Ｙ１及びＹ３に、第１の維持パルス
列が供給され、偶数Ｙサステイン回路２５からドライバ
２３２（２）及び（４）を介してＹ電極のうち偶数番目
の電極Ｙ２及びＹ４に、第１の維持パルス列と位相が１
８０゜ずれた第２の維持パルス列が供給される。
【００４３】電極Ｘの回路では、サステイン期間におい
て、奇数Ｘサステイン回路２６からドライバ２８１を介
し、Ｘ電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５
に、上記第２の維持パルス列が供給され、偶数Ｘサステ
イン回路２７から、Ｘ電極のうち偶数番目の電極Ｘ２及
びＸ４に、上記第１の維持パルス列が供給される。リセ
ット期間においては、Ｘサステイン回路２６及び２７か
らそれぞれ、電極Ｘ１〜Ｘ５に共通に全面書き込みパル
スが供給される。アドレス期間においては、走査パルス
に対応して、図７及び図８に示すように、２アドレスサ
イクルのパルス列が奇数Ｘサステイン回路２６から、Ｘ
電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５に供給さ
れ、該パルス列の位相を１８０゜ずらしたパルス列が、
偶数Ｘサステイン回路２７から、Ｘ電極のうち偶数番目
の電極Ｘ２及びＸ４に供給される。
て、奇数Ｘサステイン回路２６からドライバ２８１を介
し、Ｘ電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５
に、上記第２の維持パルス列が供給され、偶数Ｘサステ
イン回路２７から、Ｘ電極のうち偶数番目の電極Ｘ２及
びＸ４に、上記第１の維持パルス列が供給される。リセ
ット期間においては、Ｘサステイン回路２６及び２７か
らそれぞれ、電極Ｘ１〜Ｘ５に共通に全面書き込みパル
スが供給される。アドレス期間においては、走査パルス
に対応して、図７及び図８に示すように、２アドレスサ
イクルのパルス列が奇数Ｘサステイン回路２６から、Ｘ
電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５に供給さ
れ、該パルス列の位相を１８０゜ずらしたパルス列が、
偶数Ｘサステイン回路２７から、Ｘ電極のうち偶数番目
の電極Ｘ２及びＸ４に供給される。
【００４４】上記回路２２３、２３２、２４、２５、２
６及び２７は、電源回路２９から供給される電圧をオン
／オフするスイッチング回路である。図５は、表示画像
の１フレームの構成を示す。このフレームは、奇数フィ
ールドと偶数フィールドとに２分割され、いずれのフィ
ールドも第１〜３サブフィールドからなる。各サブフィ
ールドにつき、奇数フィールドではＰＤＰ１０の各電極
に図７に示す波形の電圧を供給して図１の行Ｌ１、Ｌ
３、Ｌ５及びＬ７を表示させ、偶数フィールドではＰＤ
Ｐ１０の各電極に図８に示す波形の電圧を供給して図１
の行Ｌ２、Ｌ４、Ｌ６及びＬ８を表示させる。第１〜３
サブフィールドでのサステイン期間はそれぞれＴ１、２
Ｔ１及び４Ｔ１となっており、各サブフィールドではそ
の期間の長さに比例した回数だけ維持放電が行われる。
これにより、輝度が８階調となる。同様に、サブフィー
ルド数を８にし、サステイン期間の比を１：２：４：
８：１６：３２：６４：１２８とすれば、輝度が２５６
階調となる。
６及び２７は、電源回路２９から供給される電圧をオン
／オフするスイッチング回路である。図５は、表示画像
の１フレームの構成を示す。このフレームは、奇数フィ
ールドと偶数フィールドとに２分割され、いずれのフィ
ールドも第１〜３サブフィールドからなる。各サブフィ
ールドにつき、奇数フィールドではＰＤＰ１０の各電極
に図７に示す波形の電圧を供給して図１の行Ｌ１、Ｌ
３、Ｌ５及びＬ７を表示させ、偶数フィールドではＰＤ
Ｐ１０の各電極に図８に示す波形の電圧を供給して図１
の行Ｌ２、Ｌ４、Ｌ６及びＬ８を表示させる。第１〜３
サブフィールドでのサステイン期間はそれぞれＴ１、２
Ｔ１及び４Ｔ１となっており、各サブフィールドではそ
の期間の長さに比例した回数だけ維持放電が行われる。
これにより、輝度が８階調となる。同様に、サブフィー
ルド数を８にし、サステイン期間の比を１：２：４：
８：１６：３２：６４：１２８とすれば、輝度が２５６
階調となる。
【００４５】アドレス期間での表示行の走査は、図６
（Ａ）の○内の番号順に行われる。すなわち、奇数フィ
ールドでは表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の順に走査
され、偶数フィールドでは表示行Ｌ２、Ｌ４、Ｌ６及び
Ｌ８の順に走査される。次に、奇数フィールドでの動作
を図７に基づいて説明する。図７中のＷ、Ｅ、Ａ及びＳ
はそれぞれ全面書き込み放電、全面自己消去放電、アド
レス放電及び維持放電が生ずる時点を示している。以
下、簡単化のために次のように総称する。
（Ａ）の○内の番号順に行われる。すなわち、奇数フィ
ールドでは表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の順に走査
され、偶数フィールドでは表示行Ｌ２、Ｌ４、Ｌ６及び
Ｌ８の順に走査される。次に、奇数フィールドでの動作
を図７に基づいて説明する。図７中のＷ、Ｅ、Ａ及びＳ
はそれぞれ全面書き込み放電、全面自己消去放電、アド
レス放電及び維持放電が生ずる時点を示している。以
下、簡単化のために次のように総称する。
【００４６】Ｘ電極：電極Ｘ１〜Ｘ５ 奇数Ｘ電極：電極Ｘ１、Ｘ３及びＸ５ 偶数Ｘ電極：電極Ｘ２及びＸ４ Ｙ電極：電極Ｙ１〜Ｙ４ 奇数Ｙ電極：電極Ｙ１及びＹ３ 偶数Ｙ電極：電極Ｙ２及びＹ４ アドレス電極：アドレス電極Ａ１〜Ａ６ また、 Ｖｆｘｙ：隣合うＸ電極とＹ電極との間の放電開始電圧 Ｖｆａｙ：対向するアドレス電極とＹ電極との間の放電
開始電圧 Ｖwall：隣合うＸ電極とＹ電極との間の放電により生じ
た壁電荷による、正の壁電荷と負の壁電荷との間の電圧
（壁電圧） とする。例えば、Ｖｆｘｙ＝２９０Ｖ、Ｖｆａｙ＝１８
０Ｖである。また、アドレス電極とＹ電極との間をＡ−
Ｙ電極間と称し、他の電極間についても同様に称す。
開始電圧 Ｖwall：隣合うＸ電極とＹ電極との間の放電により生じ
た壁電荷による、正の壁電荷と負の壁電荷との間の電圧
（壁電圧） とする。例えば、Ｖｆｘｙ＝２９０Ｖ、Ｖｆａｙ＝１８
０Ｖである。また、アドレス電極とＹ電極との間をＡ−
Ｙ電極間と称し、他の電極間についても同様に称す。
【００４７】（１）リセット期間 リセット期間では、Ｘ電極に供給される電圧波形は全面
書き込みパルスで互いに同一であり、Ｙ電極に供給され
る電圧波形は０Ｖで互いに同一であり、アドレス電極に
供給される電圧波形は中間電圧パルスで互いに同一であ
る。最初、各電極の印加電圧は０Ｖとなっている。リセ
ット期間の前のサステイン期間の最後の維持パルスによ
り、点灯画素のＭｇＯ保護膜１５上には、Ｘ電極側に正
の壁電荷が存在しＹ電極側に負の壁電荷が存在する。消
灯画素のＸ電極側及びＹ電極側には壁電荷が殆ど存在し
ない。
書き込みパルスで互いに同一であり、Ｙ電極に供給され
る電圧波形は０Ｖで互いに同一であり、アドレス電極に
供給される電圧波形は中間電圧パルスで互いに同一であ
る。最初、各電極の印加電圧は０Ｖとなっている。リセ
ット期間の前のサステイン期間の最後の維持パルスによ
り、点灯画素のＭｇＯ保護膜１５上には、Ｘ電極側に正
の壁電荷が存在しＹ電極側に負の壁電荷が存在する。消
灯画素のＸ電極側及びＹ電極側には壁電荷が殆ど存在し
ない。
【００４８】ａ≦ｔ≦ｂにおいて、Ｘ電極に電圧Ｖｗの
リセットパルスが供給され、アドレス電極に電圧Ｖａｗ
の中間電圧パルスが供給される。例えばＶｗ＝３１０Ｖ
であって、Ｖｗ＞Ｖｆｘｙであり、壁電荷の有無に係わ
らず隣り合うＸ−Ｙ電極間、すなわち表示行Ｌ１〜Ｌ８
のＸ−Ｙ電極間で全面書き込み放電Ｗが生じ、生じた電
子及び正イオンがＸ−Ｙ電極間電圧Ｖｗによる電界で引
かれて逆極性の壁電荷が生じ、これにより放電空間の電
界強度が低減し、１〜数μｓで放電が終結する。電圧Ｖ
ａｗはＶｗ／２程度であり、リセットパルス印加時には
Ａ−Ｘ電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆
相で絶対値がほぼ等しくなるので、放電により蛍光体に
付着する壁電荷の平均はほぼ０になる。
リセットパルスが供給され、アドレス電極に電圧Ｖａｗ
の中間電圧パルスが供給される。例えばＶｗ＝３１０Ｖ
であって、Ｖｗ＞Ｖｆｘｙであり、壁電荷の有無に係わ
らず隣り合うＸ−Ｙ電極間、すなわち表示行Ｌ１〜Ｌ８
のＸ−Ｙ電極間で全面書き込み放電Ｗが生じ、生じた電
子及び正イオンがＸ−Ｙ電極間電圧Ｖｗによる電界で引
かれて逆極性の壁電荷が生じ、これにより放電空間の電
界強度が低減し、１〜数μｓで放電が終結する。電圧Ｖ
ａｗはＶｗ／２程度であり、リセットパルス印加時には
Ａ−Ｘ電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆
相で絶対値がほぼ等しくなるので、放電により蛍光体に
付着する壁電荷の平均はほぼ０になる。
【００４９】ｔ＝ｂでリセットパルスが立ち下がると、
すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−
Ｙ電極間の壁電圧Ｖwallが放電開始電圧Ｖｆｘｙより大
きくなり、全面自己消去放電Ｅが生ずる。この際、Ｘ電
極、Ｙ電極及びアドレス電極がいずれも０Ｖであるの
で、この放電により壁電荷は殆ど生ぜず、放電空間内で
イオンと電子が再結合して殆ど完全に中和される。空間
には、再結合しきれない多少の電荷が漂っているが、こ
の空間電荷は、次のアドレス放電において、放電を起こ
しやすくする種火の役割を果たす。これは、プライミン
グ効果として知られている。
すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−
Ｙ電極間の壁電圧Ｖwallが放電開始電圧Ｖｆｘｙより大
きくなり、全面自己消去放電Ｅが生ずる。この際、Ｘ電
極、Ｙ電極及びアドレス電極がいずれも０Ｖであるの
で、この放電により壁電荷は殆ど生ぜず、放電空間内で
イオンと電子が再結合して殆ど完全に中和される。空間
には、再結合しきれない多少の電荷が漂っているが、こ
の空間電荷は、次のアドレス放電において、放電を起こ
しやすくする種火の役割を果たす。これは、プライミン
グ効果として知られている。
【００５０】（２）アドレス放電期間 アドレス期間では、奇数Ｘ電極に供給される電圧波形は
互いに同一であり、偶数Ｘ電極に供給される電圧波形は
互いに同一であり、非選択のＹ電極に供給される電圧波
形は電圧−Ｖｃで互いに同一である。Ｙ電極はＹ１〜Ｙ
４の順に選択され、選択された電極に電圧−Ｖｙの走査
パルスが供給され、非選択の電極は電圧−Ｖｃにされ
る。例えば、 Ｖｃ＝Ｖａ＝５０Ｖ、Ｖｙ＝１５０Ｖ である。
互いに同一であり、偶数Ｘ電極に供給される電圧波形は
互いに同一であり、非選択のＹ電極に供給される電圧波
形は電圧−Ｖｃで互いに同一である。Ｙ電極はＹ１〜Ｙ
４の順に選択され、選択された電極に電圧−Ｖｙの走査
パルスが供給され、非選択の電極は電圧−Ｖｃにされ
る。例えば、 Ｖｃ＝Ｖａ＝５０Ｖ、Ｖｙ＝１５０Ｖ である。
【００５１】（ｃ≦ｔ≦ｄ）電極Ｙ１に電圧−Ｖｙの走
査パルスが供給され、アドレス電極には点灯させようと
する画素について電圧Ｖａの書き込みパルスが供給され
る。次の関係、 Ｖａ＋Ｖｙ＞Ｖｆａｙ が成立しており、点灯させようとする画素についてのみ
アドレス放電が生じ、逆極性の壁電荷が生じて放電が終
結する。このアドレス放電の際、電極Ｙ１と隣合う電極
Ｘ１及びＸ２のうち、電極Ｘ１のみに電圧Ｖｘのパルス
が供給されている。このアドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧をＶｘｙｔとすると、次
の関係、 Ｖｘ＋Ｖｃ＜Ｖｘｙｔ＜Ｖｘ＋Ｖｙ＜Ｖｆｘｙ が成立しており、表示行Ｌ１のＸ１−Ｙ１電極間で書き
込み放電が生じ、自己放電しない程度の逆極性の壁電荷
がＸ１−Ｙ１電極間に生成されて放電が終結する。他
方、表示行Ｌ２のＸ２−Ｙ１電極間では放電が生じな
い。
査パルスが供給され、アドレス電極には点灯させようと
する画素について電圧Ｖａの書き込みパルスが供給され
る。次の関係、 Ｖａ＋Ｖｙ＞Ｖｆａｙ が成立しており、点灯させようとする画素についてのみ
アドレス放電が生じ、逆極性の壁電荷が生じて放電が終
結する。このアドレス放電の際、電極Ｙ１と隣合う電極
Ｘ１及びＸ２のうち、電極Ｘ１のみに電圧Ｖｘのパルス
が供給されている。このアドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧をＶｘｙｔとすると、次
の関係、 Ｖｘ＋Ｖｃ＜Ｖｘｙｔ＜Ｖｘ＋Ｖｙ＜Ｖｆｘｙ が成立しており、表示行Ｌ１のＸ１−Ｙ１電極間で書き
込み放電が生じ、自己放電しない程度の逆極性の壁電荷
がＸ１−Ｙ１電極間に生成されて放電が終結する。他
方、表示行Ｌ２のＸ２−Ｙ１電極間では放電が生じな
い。
【００５２】（ｄ≦ｔ≦ｅ）電極Ｙ２に電圧−Ｖｙの走
査パルスが供給され、偶数Ｘ電極に電圧Ｖｘのパルスが
供給され、アドレス電極には点灯させようとする画素に
ついて電圧Ｖａの書き込みパルスが供給され、上記同様
にして、表示行Ｌ３のＸ２−Ｙ２電極間で書き込み放電
が生じ、逆極性の壁電荷が生成され、他方、表示行Ｌ４
のＸ３−Ｙ２電極間では放電が生じない。
査パルスが供給され、偶数Ｘ電極に電圧Ｖｘのパルスが
供給され、アドレス電極には点灯させようとする画素に
ついて電圧Ｖａの書き込みパルスが供給され、上記同様
にして、表示行Ｌ３のＸ２−Ｙ２電極間で書き込み放電
が生じ、逆極性の壁電荷が生成され、他方、表示行Ｌ４
のＸ３−Ｙ２電極間では放電が生じない。
【００５３】以下、ｅ≦ｔ≦ｇにおいて上記同様の動作
が行われる。このようにして、表示行Ｌ１、Ｌ３、Ｌ５
及びＬ７の順に、点灯しようとする画素について、表示
データの書き込み放電が生じ、そのＹ電極側に正の壁電
荷が生成され、そのＸ電極側に負の壁電荷が生成され
る。 （３）サステイン期間 サステイン期間では、奇数Ｘ電極及び偶数Ｙ電極に同位
相かつ同電圧Ｖｓの維持パルス列が供給され、この維持
パルス列の位相を１８０゜（１／２周期）ずらした維持
パルス列が偶数Ｘ電極及び奇数Ｙ電極に供給される。ま
た、最初の維持パルスの立ち上がりに同期して、アドレ
ス電極に電圧Ｖｅが供給され、サステイン期間が終了す
るまで維持される。
が行われる。このようにして、表示行Ｌ１、Ｌ３、Ｌ５
及びＬ７の順に、点灯しようとする画素について、表示
データの書き込み放電が生じ、そのＹ電極側に正の壁電
荷が生成され、そのＸ電極側に負の壁電荷が生成され
る。 （３）サステイン期間 サステイン期間では、奇数Ｘ電極及び偶数Ｙ電極に同位
相かつ同電圧Ｖｓの維持パルス列が供給され、この維持
パルス列の位相を１８０゜（１／２周期）ずらした維持
パルス列が偶数Ｘ電極及び奇数Ｙ電極に供給される。ま
た、最初の維持パルスの立ち上がりに同期して、アドレ
ス電極に電圧Ｖｅが供給され、サステイン期間が終了す
るまで維持される。
【００５４】（ｈ≦ｔ≦ｐ）奇数Ｙ電極及び偶数Ｘ電極
に電圧Ｖｓの維持パルスが供給される。奇数Ｙ−奇数Ｘ
電極間の画素の実効電圧はＶｓ＋Ｖwallとなり、偶数Ｙ
−偶数Ｘ電極間の画素の実効電圧はＶｓ−Ｖwallとな
り、奇数Ｘ−偶数Ｙ電極間及び偶数Ｘ−奇数Ｙ電極間の
画素の実効電圧は２Ｖwallとなる。次の関係、 Ｖｓ＜Ｖｆｘｙ＜Ｖｓ＋Ｖwall、２Ｖwall＜Ｖｆｘｙ が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生
じ、逆極性の壁電荷が生じて放電が終結する。その他の
電極間では維持放電が生じない。したがって、奇数フィ
ールド内での奇数表示行Ｌ１及びＬ５のみ表示が有効に
なる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放
電が生じない。
に電圧Ｖｓの維持パルスが供給される。奇数Ｙ−奇数Ｘ
電極間の画素の実効電圧はＶｓ＋Ｖwallとなり、偶数Ｙ
−偶数Ｘ電極間の画素の実効電圧はＶｓ−Ｖwallとな
り、奇数Ｘ−偶数Ｙ電極間及び偶数Ｘ−奇数Ｙ電極間の
画素の実効電圧は２Ｖwallとなる。次の関係、 Ｖｓ＜Ｖｆｘｙ＜Ｖｓ＋Ｖwall、２Ｖwall＜Ｖｆｘｙ が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生
じ、逆極性の壁電荷が生じて放電が終結する。その他の
電極間では維持放電が生じない。したがって、奇数フィ
ールド内での奇数表示行Ｌ１及びＬ５のみ表示が有効に
なる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放
電が生じない。
【００５５】（ｑ≦ｔ≦ｒ）奇数Ｘ電極及び偶数Ｙ電極
に電圧Ｖｓの維持パルスが供給される。奇数Ｘ−奇数Ｙ
電極間及び偶数Ｙ−偶数Ｘ電極間の画素の実効電圧はい
ずれもＶｓ＋Ｖwallとなり、奇数Ｙ−偶数Ｘ電極間及び
奇数Ｘ−偶数Ｙ電極間の実効電圧は０となる。これによ
り、奇数Ｘ−奇数Ｙ電極間及び偶数Ｙ−偶数Ｘ電極間で
維持放電が生じ、逆極性の壁電荷が生じて放電が終結す
る。その他の電極間では維持放電が生じない。したがっ
て、奇数フィールドの全奇数表示行Ｌ１、Ｌ３、Ｌ５及
びＬ７の表示が同時に有効になる。
に電圧Ｖｓの維持パルスが供給される。奇数Ｘ−奇数Ｙ
電極間及び偶数Ｙ−偶数Ｘ電極間の画素の実効電圧はい
ずれもＶｓ＋Ｖwallとなり、奇数Ｙ−偶数Ｘ電極間及び
奇数Ｘ−偶数Ｙ電極間の実効電圧は０となる。これによ
り、奇数Ｘ−奇数Ｙ電極間及び偶数Ｙ−偶数Ｘ電極間で
維持放電が生じ、逆極性の壁電荷が生じて放電が終結す
る。その他の電極間では維持放電が生じない。したがっ
て、奇数フィールドの全奇数表示行Ｌ１、Ｌ３、Ｌ５及
びＬ７の表示が同時に有効になる。
【００５６】以下、上記同様の維持放電が繰り返され
る。この場合、図７中に記載した壁電荷から明らかなよ
うに、非表示行の奇数Ｙ−偶数Ｘ電極間及び奇数Ｘ−偶
数Ｙ電極間の画素の実効電圧は０となる。サステイン期
間の最後の維持放電は、壁電荷の極性が上記リセット期
間の始めの状態になるようにする。次に、偶数フィール
ドでの動作を説明する。
る。この場合、図７中に記載した壁電荷から明らかなよ
うに、非表示行の奇数Ｙ−偶数Ｘ電極間及び奇数Ｘ−偶
数Ｙ電極間の画素の実効電圧は０となる。サステイン期
間の最後の維持放電は、壁電荷の極性が上記リセット期
間の始めの状態になるようにする。次に、偶数フィール
ドでの動作を説明する。
【００５７】図１において、奇数フィールドでは上記の
ように電極Ｙ１〜Ｙ４と図１の上側に隣合う電極Ｘ１〜
Ｘ４との対の行表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の表示
が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図
１の下側に隣合う電極Ｘ２〜Ｘ５との対の行表示行Ｌ
２、Ｌ４、Ｌ６及びＬ８の表示を有効にすればよい。こ
れは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆
にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆
にし、以下同様にすればよい。すなわち、グループ化さ
れた奇数Ｘ電極と偶数Ｘ電極とに供給する電圧波形を互
いに入れ替えればよい。図８は、偶数フィールドでのこ
のような電極印加電圧波形を示す。
ように電極Ｙ１〜Ｙ４と図１の上側に隣合う電極Ｘ１〜
Ｘ４との対の行表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の表示
が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図
１の下側に隣合う電極Ｘ２〜Ｘ５との対の行表示行Ｌ
２、Ｌ４、Ｌ６及びＬ８の表示を有効にすればよい。こ
れは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆
にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆
にし、以下同様にすればよい。すなわち、グループ化さ
れた奇数Ｘ電極と偶数Ｘ電極とに供給する電圧波形を互
いに入れ替えればよい。図８は、偶数フィールドでのこ
のような電極印加電圧波形を示す。
【００５８】偶数フィールドでの動作は、以上の説明及
び図８から明かであり、概説すると、リセット期間では
全面書き込み放電Ｗ及び全面自己消去放電Ｅが行われ、
アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示
行Ｌ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み
放電が行われ、サステイン期間ではこれら表示行Ｌ２、
Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。
び図８から明かであり、概説すると、リセット期間では
全面書き込み放電Ｗ及び全面自己消去放電Ｅが行われ、
アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示
行Ｌ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み
放電が行われ、サステイン期間ではこれら表示行Ｌ２、
Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。
【００５９】本第１実施形態の駆動方法によれば、奇数
フィールドの表示行と偶数フィールドの表示行とが放電
に関し互いに影響しないので、ＰＤＰを、図３１のＰＤ
Ｐ１０Ｑから隔壁１９１〜１９９を除去した図１の構成
とすることができ、ＰＤＰ１０の製造が容易になって安
価になり、かつ、画素ピッチを縮小して高精細化を達成
することができる。
フィールドの表示行と偶数フィールドの表示行とが放電
に関し互いに影響しないので、ＰＤＰを、図３１のＰＤ
Ｐ１０Ｑから隔壁１９１〜１９９を除去した図１の構成
とすることができ、ＰＤＰ１０の製造が容易になって安
価になり、かつ、画素ピッチを縮小して高精細化を達成
することができる。
【００６０】［第２実施形態］図７及び図８において、
パルスの個数を低減することができれば消費電力を低減
できる。アドレス期間において、奇数Ｘ電極及び偶数Ｘ
電極に供給されるパルスを連続させることができれば、
パルス数を低減できる。これを実現するには、走査順を
図６（Ｂ）に示すようにすればよい。すなわち、奇数フ
ィールド内の表示行Ｌ１、Ｌ３、Ｌ５及びＬ７をさらに
奇数行と偶数行にわけ、その一方を順に走査した後に他
方を順に走査すればよい。偶数フィールドについても奇
数フィールドの場合と同様である。
パルスの個数を低減することができれば消費電力を低減
できる。アドレス期間において、奇数Ｘ電極及び偶数Ｘ
電極に供給されるパルスを連続させることができれば、
パルス数を低減できる。これを実現するには、走査順を
図６（Ｂ）に示すようにすればよい。すなわち、奇数フ
ィールド内の表示行Ｌ１、Ｌ３、Ｌ５及びＬ７をさらに
奇数行と偶数行にわけ、その一方を順に走査した後に他
方を順に走査すればよい。偶数フィールドについても奇
数フィールドの場合と同様である。
【００６１】図９は、このような方法を実施するための
第２実施形態のプラズマディスプレイ装置２０Ａの概略
構成を示す。アドレス期間において、電極Ｙ１、Ｙ３、
Ｙ２、Ｙ４の順に走査するために、ドライバ２３２
（２）の出力端が電極Ｙ３に接続され、ドライバ２３２
（３）の出力端が電極Ｙ２に接続されている。走査回路
２３Ａは、奇数Ｙサステイン回路２４の出力端がドライ
バ２３２（１）及びドライバ２３２（２）の入力端に接
続され、偶数Ｙサステイン回路２５の出力端がドライバ
２３２（３）及びドライバ２３２（４）の入力端に接続
されている点で、図４の走査回路２３と異なっている。
これに応じて、奇数Ｘサステイン回路２６Ａ及び偶数Ｘ
サステイン回路２７Ａは、奇数Ｘ電極及び偶数Ｘ電極へ
の印加電圧波形が図１０及び図１１に示すようになるよ
うに信号を出力する。
第２実施形態のプラズマディスプレイ装置２０Ａの概略
構成を示す。アドレス期間において、電極Ｙ１、Ｙ３、
Ｙ２、Ｙ４の順に走査するために、ドライバ２３２
（２）の出力端が電極Ｙ３に接続され、ドライバ２３２
（３）の出力端が電極Ｙ２に接続されている。走査回路
２３Ａは、奇数Ｙサステイン回路２４の出力端がドライ
バ２３２（１）及びドライバ２３２（２）の入力端に接
続され、偶数Ｙサステイン回路２５の出力端がドライバ
２３２（３）及びドライバ２３２（４）の入力端に接続
されている点で、図４の走査回路２３と異なっている。
これに応じて、奇数Ｘサステイン回路２６Ａ及び偶数Ｘ
サステイン回路２７Ａは、奇数Ｘ電極及び偶数Ｘ電極へ
の印加電圧波形が図１０及び図１１に示すようになるよ
うに信号を出力する。
【００６２】奇数Ｘ電極及び偶数Ｘ電極にはそれぞれ、
奇数フィールド及び偶数フィールドの各々のアドレス期
間において、幅広の１個のパルスを供給すればよいの
で、図４の場合よりも消費電力を低減でき、また、奇数
Ｘサステイン回路２６Ａ及び偶数Ｘサステイン回路２７
Ａの構成が図４の奇数Ｘサステイン回路２６及び偶数Ｘ
サステイン回路２７より簡単になる。
奇数フィールド及び偶数フィールドの各々のアドレス期
間において、幅広の１個のパルスを供給すればよいの
で、図４の場合よりも消費電力を低減でき、また、奇数
Ｘサステイン回路２６Ａ及び偶数Ｘサステイン回路２７
Ａの構成が図４の奇数Ｘサステイン回路２６及び偶数Ｘ
サステイン回路２７より簡単になる。
【００６３】他の点は上記第１実施形態と同一である。 ［第３実施形態］図７において、電極Ｘ１、Ｘ３及びＸ
５に共通に電圧Ｖｘのパルスが供給され、電極Ｘ２及び
Ｘ４に共通に電圧Ｖｘのパルスが供給されるが、電極Ｙ
１〜Ｙ４を順に選択したときに電極Ｘ１〜Ｘ４を順に選
択して電圧Ｖｘのパルスを供給すれば充分である。この
ようにすれば、電極に供給されるパルス数が低減される
ので、消費電力を低減できる。
５に共通に電圧Ｖｘのパルスが供給され、電極Ｘ２及び
Ｘ４に共通に電圧Ｖｘのパルスが供給されるが、電極Ｙ
１〜Ｙ４を順に選択したときに電極Ｘ１〜Ｘ４を順に選
択して電圧Ｖｘのパルスを供給すれば充分である。この
ようにすれば、電極に供給されるパルス数が低減される
ので、消費電力を低減できる。
【００６４】そこで、第３実施形態のプラズマディスプ
レイ装置２０Ｂでは、図１２に示す如く、Ｘ電極に対し
ても走査回路３０を備えている。走査回路３０は、走査
回路２３よりも構成要素が１電極分多いだけである。ア
ドレス期間において、制御回路２１Ａからシフトレジス
タ３０１へ、奇数フィールドではビット３０１（１）の
データ入力端に‘１’が供給され、偶数フィールドでは
ビット３０１（２）のデータ入力端に‘１’が供給され
る。リセット期間及びサステイン期間では、シフトレジ
スタ３０１の出力は０にされる。
レイ装置２０Ｂでは、図１２に示す如く、Ｘ電極に対し
ても走査回路３０を備えている。走査回路３０は、走査
回路２３よりも構成要素が１電極分多いだけである。ア
ドレス期間において、制御回路２１Ａからシフトレジス
タ３０１へ、奇数フィールドではビット３０１（１）の
データ入力端に‘１’が供給され、偶数フィールドでは
ビット３０１（２）のデータ入力端に‘１’が供給され
る。リセット期間及びサステイン期間では、シフトレジ
スタ３０１の出力は０にされる。
【００６５】他の点については、上記第１実施形態と同
一である。本第３実施形態によれば、アドレス期間にお
いてＸ電極には必要なパルスのみ供給され、第１実施形
態の場合よりも消費電力が低減される。 ［第４実施形態］図７及び図８の駆動電圧波形には互い
に同一のものがあり、同一駆動電圧波形を得るための制
御信号を共通の回路から出力させるようにすれば、回路
構成が簡単になる。
一である。本第３実施形態によれば、アドレス期間にお
いてＸ電極には必要なパルスのみ供給され、第１実施形
態の場合よりも消費電力が低減される。 ［第４実施形態］図７及び図８の駆動電圧波形には互い
に同一のものがあり、同一駆動電圧波形を得るための制
御信号を共通の回路から出力させるようにすれば、回路
構成が簡単になる。
【００６６】そこで、本発明の第４実施形態では、プラ
ズマディスプレイ装置２０Ｃを図１３に示すように構成
している。この装置では、図４の奇数Ｙサステイン回路
２４、偶数Ｙサステイン回路２５、奇数Ｘサステイン回
路２６及び偶数Ｘサステイン回路２７の替わりにサステ
イン回路３１、３２及び切換回路３３を用いている。サ
ステイン回路３１及び３２の出力電圧波形Ｓ１及びＳ２
はそれぞれ、図１４に示す如く、図７の奇数Ｘ電極及び
偶数Ｘ電極の印加電圧波形に等しくなっている。図１３
において、切換回路３３は、連動する切換スイッチ３３
１及び３３２と、連動する切換スイッチ３３３及び３３
４と、連動する切換スイッチ３３５及び３３６とを備え
ている。切換スイッチは、例えばＦＥＴで構成される。
切換回路３３の切り換え制御は、制御回路２１Ｂにより
行われる。
ズマディスプレイ装置２０Ｃを図１３に示すように構成
している。この装置では、図４の奇数Ｙサステイン回路
２４、偶数Ｙサステイン回路２５、奇数Ｘサステイン回
路２６及び偶数Ｘサステイン回路２７の替わりにサステ
イン回路３１、３２及び切換回路３３を用いている。サ
ステイン回路３１及び３２の出力電圧波形Ｓ１及びＳ２
はそれぞれ、図１４に示す如く、図７の奇数Ｘ電極及び
偶数Ｘ電極の印加電圧波形に等しくなっている。図１３
において、切換回路３３は、連動する切換スイッチ３３
１及び３３２と、連動する切換スイッチ３３３及び３３
４と、連動する切換スイッチ３３５及び３３６とを備え
ている。切換スイッチは、例えばＦＥＴで構成される。
切換回路３３の切り換え制御は、制御回路２１Ｂにより
行われる。
【００６７】図示の状態では、ドライバ２３２（１）〜
２３２（４）の入力端に０Ｖが供給され、ドライバ２８
１及び２８２の入力端にはそれぞれ電圧波形Ｓ１及びＳ
２が供給される。これは図７及び図８のリセット期間及
びアドレス期間に対応している。図１３の状態から、切
換スイッチ３３１及び３３２を切り換えると、ドライバ
２３２の奇数要素及び偶数要素の入力端にそれぞれ電圧
波形Ｓ２及びＳ１が供給され、図７のサステイン期間に
対応する。
２３２（４）の入力端に０Ｖが供給され、ドライバ２８
１及び２８２の入力端にはそれぞれ電圧波形Ｓ１及びＳ
２が供給される。これは図７及び図８のリセット期間及
びアドレス期間に対応している。図１３の状態から、切
換スイッチ３３１及び３３２を切り換えると、ドライバ
２３２の奇数要素及び偶数要素の入力端にそれぞれ電圧
波形Ｓ２及びＳ１が供給され、図７のサステイン期間に
対応する。
【００６８】この状態から切換スイッチ３３５及び３３
６を切り換えると、ドライバ２８１及び２８２の入力端
にそれぞれ電圧波形Ｓ２及びＳ１が供給され、図８のサ
ステイン期間に対応する。本第４実施形態のプラズマデ
ィスプレイ装置２０Ｃによれば、図４の装置よりも簡単
な構成で図４の装置と同一動作を行うことができる。
６を切り換えると、ドライバ２８１及び２８２の入力端
にそれぞれ電圧波形Ｓ２及びＳ１が供給され、図８のサ
ステイン期間に対応する。本第４実施形態のプラズマデ
ィスプレイ装置２０Ｃによれば、図４の装置よりも簡単
な構成で図４の装置と同一動作を行うことができる。
【００６９】［第５実施形態］図１３の装置の特徴は、
図１２の装置に対しても適用できる。図１５は、これが
適用されたプラズマディスプレイ装置２０Ｄを、本発明
の第５実施形態として示す。サステイン回路３１、３２
及び切換回路３３は、制御回路２１Ｃからの制御信号に
基づいて図１３の場合と同一動作を行う。
図１２の装置に対しても適用できる。図１５は、これが
適用されたプラズマディスプレイ装置２０Ｄを、本発明
の第５実施形態として示す。サステイン回路３１、３２
及び切換回路３３は、制御回路２１Ｃからの制御信号に
基づいて図１３の場合と同一動作を行う。
【００７０】本第５実施形態のプラズマディスプレイ装
置２０Ｄによれば、図１２の装置よりも簡単な構成で図
１２の装置と同一動作を行うことができる。 ［第６実施形態］以上の各実施形態においては、図５の
奇数フィールドの各サブフィールドについて、偶数フィ
ールドを表示しないにもかかわらず、リセット期間にお
いて全面書き込み放電Ｗ及び全面自己消去放電Ｅが行わ
れ、無効発光により黒表示の表示品質が低下する原因と
なる。偶数フィールドについても同様である。第６実施
形態では、この無効発光を低減するために、図１６及び
図１７に示すような波形の電圧を電極に供給している。
置２０Ｄによれば、図１２の装置よりも簡単な構成で図
１２の装置と同一動作を行うことができる。 ［第６実施形態］以上の各実施形態においては、図５の
奇数フィールドの各サブフィールドについて、偶数フィ
ールドを表示しないにもかかわらず、リセット期間にお
いて全面書き込み放電Ｗ及び全面自己消去放電Ｅが行わ
れ、無効発光により黒表示の表示品質が低下する原因と
なる。偶数フィールドについても同様である。第６実施
形態では、この無効発光を低減するために、図１６及び
図１７に示すような波形の電圧を電極に供給している。
【００７１】図１６の第１サブフィールドは、図７の場
合と同一であり、リセット期間において非表示行につい
ても全面書き込み放電Ｗ及び全面自己消去放電Ｅによる
発光が生ずる。これは、１つ前の偶数フィールドにおい
て表示が行われ、壁電荷が存在するので、これを消滅さ
せる必要があるからである。しかし、非表示行ではアド
レス期間及びサステイン期間において放電が生じないの
で、奇数フィールドの第２サブフィールド以降における
リセット期間においては、非表示行に書き込み放電Ｗ及
び自己消去放電Ｅを生じさせる必要がない。
合と同一であり、リセット期間において非表示行につい
ても全面書き込み放電Ｗ及び全面自己消去放電Ｅによる
発光が生ずる。これは、１つ前の偶数フィールドにおい
て表示が行われ、壁電荷が存在するので、これを消滅さ
せる必要があるからである。しかし、非表示行ではアド
レス期間及びサステイン期間において放電が生じないの
で、奇数フィールドの第２サブフィールド以降における
リセット期間においては、非表示行に書き込み放電Ｗ及
び自己消去放電Ｅを生じさせる必要がない。
【００７２】そこで、奇数フィールドの第２サブフィー
ルド以降でのリセット期間において、奇数Ｘ電極と隣り
合う偶数Ｙ電極に、電圧ＶｓのキャンセルパルスＰＣを
供給することにより、奇数Ｘ−偶数Ｙ電極間の電圧をＶ
ｆｘｙ−Ｖwall未満にして、放電しないようにしてい
る。この際、偶数Ｘ電極に電圧Ｖｗの書き込みパルスを
供給すると、表示行である偶数Ｘ−偶数Ｙ電極間も放電
が生じなくなるので、この書き込みパルスの印加時間を
ｔ＝ａ〜ｂからｔ＝ｃ〜ｄへずらしている。これによ
り、非表示行である奇数Ｙ−偶数Ｘ電極間に放電が生ず
るので、さらに、奇数Ｙ電極に電圧Ｖｓのキャンセルパ
ルスＰＣを供給している。このキャンセルパルスＰＣ
は、奇数Ｘ電極に供給される書き込みパルスから時間軸
上ずれているので、奇数Ｘ−奇数Ｙ電極間の書き込み放
電に影響しない。
ルド以降でのリセット期間において、奇数Ｘ電極と隣り
合う偶数Ｙ電極に、電圧ＶｓのキャンセルパルスＰＣを
供給することにより、奇数Ｘ−偶数Ｙ電極間の電圧をＶ
ｆｘｙ−Ｖwall未満にして、放電しないようにしてい
る。この際、偶数Ｘ電極に電圧Ｖｗの書き込みパルスを
供給すると、表示行である偶数Ｘ−偶数Ｙ電極間も放電
が生じなくなるので、この書き込みパルスの印加時間を
ｔ＝ａ〜ｂからｔ＝ｃ〜ｄへずらしている。これによ
り、非表示行である奇数Ｙ−偶数Ｘ電極間に放電が生ず
るので、さらに、奇数Ｙ電極に電圧Ｖｓのキャンセルパ
ルスＰＣを供給している。このキャンセルパルスＰＣ
は、奇数Ｘ電極に供給される書き込みパルスから時間軸
上ずれているので、奇数Ｘ−奇数Ｙ電極間の書き込み放
電に影響しない。
【００７３】ｔ＝ａ〜ｂ及びｔ＝ｃ〜ｄにおいて奇数Ｘ
電極及び偶数Ｘ電極に供給する書き込み電圧に対応し
て、アドレス電極には、電圧Ｖａｗのパルスが供給され
る。ｔ＝ｄより後の動作は、キャンセルパルスＰＣを供
給しない場合と同一である。第３サブフィールド以降か
つ奇数フィールドのリセット期間についても第２サブフ
ィールドのリセット期間と同一である。
電極及び偶数Ｘ電極に供給する書き込み電圧に対応し
て、アドレス電極には、電圧Ｖａｗのパルスが供給され
る。ｔ＝ｄより後の動作は、キャンセルパルスＰＣを供
給しない場合と同一である。第３サブフィールド以降か
つ奇数フィールドのリセット期間についても第２サブフ
ィールドのリセット期間と同一である。
【００７４】偶数フィールドの場合も奇数フィールドの
場合と同様であり、これを図１７に示す。偶数フィール
ドの場合、上記第１実施形態で説明したのと同じ理由
で、図１６の奇数Ｘ電極と偶数Ｘ電極とに供給する電圧
波形を互いに入れ替えたものにすればよい。 ［第７実施形態］図１８は、本発明の第７実施形態のプ
ラズマディスプレイ装置２０Ｅを示す。
場合と同様であり、これを図１７に示す。偶数フィール
ドの場合、上記第１実施形態で説明したのと同じ理由
で、図１６の奇数Ｘ電極と偶数Ｘ電極とに供給する電圧
波形を互いに入れ替えたものにすればよい。 ［第７実施形態］図１８は、本発明の第７実施形態のプ
ラズマディスプレイ装置２０Ｅを示す。
【００７５】ＰＤＰ１０Ａの概略構成は、図１のＰＤＰ
１０と同一であるが、電極の用い方が図４の場合と異な
っている。すなわち、電極Ｙ１、Ｙ２及びＹ３を奇数と
偶数のグループに分けず、電極Ｙ１〜Ｙ３に隣り合う一
方側の電極Ｘ１、Ｘ３及びＸ５を奇数Ｘ電極とし、他方
側の電極Ｘ２、Ｘ４及びＸ６を偶数Ｘ電極として、電極
対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ３）及び（Ｙ３，Ｘ５）
の奇数表示行と、電極対（Ｙ１，Ｘ２）、（Ｙ２，Ｘ
４）及び（Ｙ３，Ｘ６）の偶数表示行とでインタレース
表示を行うようにしている。
１０と同一であるが、電極の用い方が図４の場合と異な
っている。すなわち、電極Ｙ１、Ｙ２及びＹ３を奇数と
偶数のグループに分けず、電極Ｙ１〜Ｙ３に隣り合う一
方側の電極Ｘ１、Ｘ３及びＸ５を奇数Ｘ電極とし、他方
側の電極Ｘ２、Ｘ４及びＸ６を偶数Ｘ電極として、電極
対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ３）及び（Ｙ３，Ｘ５）
の奇数表示行と、電極対（Ｙ１，Ｘ２）、（Ｙ２，Ｘ
４）及び（Ｙ３，Ｘ６）の偶数表示行とでインタレース
表示を行うようにしている。
【００７６】偶数Ｘ−奇数Ｘ電極間は完全な非表示行と
なるが、平行な３本の電極で２表示行を形成し且つ面放
電電極に平行な隔壁を備えていないので、図３０のよう
に平行な４本の電極で２表示行を形成しかつ面放電電極
に平行な隔壁を備えている場合よりも画素ピッチを短く
でき、高精細化が可能である。また、電極Ｙ１〜Ｙ３を
偶数と奇数とに分割していないので、第１実施形態より
も構成が簡単となる。
なるが、平行な３本の電極で２表示行を形成し且つ面放
電電極に平行な隔壁を備えていないので、図３０のよう
に平行な４本の電極で２表示行を形成しかつ面放電電極
に平行な隔壁を備えている場合よりも画素ピッチを短く
でき、高精細化が可能である。また、電極Ｙ１〜Ｙ３を
偶数と奇数とに分割していないので、第１実施形態より
も構成が簡単となる。
【００７７】図１９は、図１８のＰＤＰ１０Ａのアドレ
ス電極に沿った縦断面を示す。図２の構成と異なる点
は、電極Ｙ１の両側の電極Ｘ１及びＸ２について、金属
電極１３１及び１３３がそれぞれ透明電極１２１及び１
２３上の、電極Ｙ１から離れた側に形成されている点で
ある。他のＹ電極の両側についても同様である。このよ
うにすることにより、例えばＸ１−Ｙ１電極間に電圧を
供給した場合に、電極Ｘ１上の電界は金属電極１３１側
で強くなるので、高精細化のために電極ピッチを狭くし
ても、画素面積を、金属電極１３１を透明電極１２１の
中央線に形成した場合よりも実質的に広くすることがで
きる。電極Ｘ１及びＸ２の電極Ｙ１と反対側は非表示行
であるので、このようにしても問題はなく、かつ、非表
示行を実質的に狭くすることができるので好ましい。図
１９では、透明電極１２２の幅を透明電極１２１及び１
２３の幅と同一にしているが、走査パルスが供給される
電極Ｙ１は、その幅を狭くすることにより消費電力を低
減できる。
ス電極に沿った縦断面を示す。図２の構成と異なる点
は、電極Ｙ１の両側の電極Ｘ１及びＸ２について、金属
電極１３１及び１３３がそれぞれ透明電極１２１及び１
２３上の、電極Ｙ１から離れた側に形成されている点で
ある。他のＹ電極の両側についても同様である。このよ
うにすることにより、例えばＸ１−Ｙ１電極間に電圧を
供給した場合に、電極Ｘ１上の電界は金属電極１３１側
で強くなるので、高精細化のために電極ピッチを狭くし
ても、画素面積を、金属電極１３１を透明電極１２１の
中央線に形成した場合よりも実質的に広くすることがで
きる。電極Ｘ１及びＸ２の電極Ｙ１と反対側は非表示行
であるので、このようにしても問題はなく、かつ、非表
示行を実質的に狭くすることができるので好ましい。図
１９では、透明電極１２２の幅を透明電極１２１及び１
２３の幅と同一にしているが、走査パルスが供給される
電極Ｙ１は、その幅を狭くすることにより消費電力を低
減できる。
【００７８】図１８において、走査回路２３Ｂ、奇数サ
ステイン回路２６Ｂ及び偶数サステイン回路２７Ｂはそ
れぞれ、図４の走査回路２３、奇数Ｘサステイン回路２
６及び偶数Ｘサステイン回路２７に対応している。図４
と比較すると、奇数Ｙサステイン回路２４及び偶数Ｙサ
ステイン回路２５の替わりに１つのＹサステイン回路２
４Ａを用いればよいので、構成が簡単になっている。
ステイン回路２６Ｂ及び偶数サステイン回路２７Ｂはそ
れぞれ、図４の走査回路２３、奇数Ｘサステイン回路２
６及び偶数Ｘサステイン回路２７に対応している。図４
と比較すると、奇数Ｙサステイン回路２４及び偶数Ｙサ
ステイン回路２５の替わりに１つのＹサステイン回路２
４Ａを用いればよいので、構成が簡単になっている。
【００７９】図２０は、アドレス期間における表示行走
査順を示す。偶数Ｘ−奇数Ｘ電極間が完全非表示行とな
るので、図６（Ａ）に示すように１フレームを奇数フィ
ールドと偶数フィールドとに分割すれば、各フィールド
について表示行の割合が１／３になり、表示品質上好ま
しくない。この問題は、奇数フレームにおいて、表示行
Ｌ１、Ｌ３、Ｌ５の順に走査し奇数フィールドの表示デ
ータのみを書き込み、偶数フレームにおいて、表示行Ｌ
２、Ｌ４、Ｌ６の順に走査し偶数フィールドの表示デー
タのみを書き込むことにより解決される。この場合、図
５に対応したフレーム構成は図２１に示すようになる。
査順を示す。偶数Ｘ−奇数Ｘ電極間が完全非表示行とな
るので、図６（Ａ）に示すように１フレームを奇数フィ
ールドと偶数フィールドとに分割すれば、各フィールド
について表示行の割合が１／３になり、表示品質上好ま
しくない。この問題は、奇数フレームにおいて、表示行
Ｌ１、Ｌ３、Ｌ５の順に走査し奇数フィールドの表示デ
ータのみを書き込み、偶数フレームにおいて、表示行Ｌ
２、Ｌ４、Ｌ６の順に走査し偶数フィールドの表示デー
タのみを書き込むことにより解決される。この場合、図
５に対応したフレーム構成は図２１に示すようになる。
【００８０】図２２は、Ｙ電極が４本の場合の、奇数フ
レームでの電極印加電圧波形を示す。リセット期間で
は、図２０の表示行Ｌ１〜Ｌ６において全面書き込み放
電Ｗ及び全面自己消去放電Ｅが生ずるが、偶数Ｘ−奇数
Ｘ電極間の電圧は０になるので完全非表示行で放電が生
じない。この点が図７の場合と異なる。
レームでの電極印加電圧波形を示す。リセット期間で
は、図２０の表示行Ｌ１〜Ｌ６において全面書き込み放
電Ｗ及び全面自己消去放電Ｅが生ずるが、偶数Ｘ−奇数
Ｘ電極間の電圧は０になるので完全非表示行で放電が生
じない。この点が図７の場合と異なる。
【００８１】アドレス期間では、電極Ｙ１〜Ｙ４が順に
走査されるので、奇数Ｘ電極には幅広の１つのパルスが
供給され、図７の場合よりも消費電力を低減できる。サ
ステイン期間では、Ｙ電極に電圧Ｖｓの維持パルスが周
期的に供給され、奇数Ｘ電極にはこのパルス列の位相を
１８０゜ずらしたパルス列が供給されて、奇数Ｘ−Ｙ電
極間に交流維持パルスが供給され、第１実施形態の場合
と同様に維持放電が生ずる。偶数Ｘ電極は０Ｖにされ、
これにより、偶数Ｘ−Ｙ電極間及び偶数Ｘ−奇数Ｘ電極
間の非表示行には交流が供給されず、これらの電極間で
は放電が生じない。
走査されるので、奇数Ｘ電極には幅広の１つのパルスが
供給され、図７の場合よりも消費電力を低減できる。サ
ステイン期間では、Ｙ電極に電圧Ｖｓの維持パルスが周
期的に供給され、奇数Ｘ電極にはこのパルス列の位相を
１８０゜ずらしたパルス列が供給されて、奇数Ｘ−Ｙ電
極間に交流維持パルスが供給され、第１実施形態の場合
と同様に維持放電が生ずる。偶数Ｘ電極は０Ｖにされ、
これにより、偶数Ｘ−Ｙ電極間及び偶数Ｘ−奇数Ｘ電極
間の非表示行には交流が供給されず、これらの電極間で
は放電が生じない。
【００８２】図２３は、偶数フレームでの電極印加電圧
波形を示す。この波形は、図２２において奇数Ｘ電極と
偶数Ｘ電極とに供給する電圧波形を互いに入れ替えたも
のになっている。本第７実施形態によれば、奇数フレー
ムと偶数フレームとを交互に表示するインタレース走査
により、ノンインタレース走査の場合よりもアドレス期
間を半分に短縮することができるので、維持放電期間が
長くなり、これによりサブフレーム数を多くして多階調
化が可能となり又は維持放電回数を多くして高輝度化が
可能となる。
波形を示す。この波形は、図２２において奇数Ｘ電極と
偶数Ｘ電極とに供給する電圧波形を互いに入れ替えたも
のになっている。本第７実施形態によれば、奇数フレー
ムと偶数フレームとを交互に表示するインタレース走査
により、ノンインタレース走査の場合よりもアドレス期
間を半分に短縮することができるので、維持放電期間が
長くなり、これによりサブフレーム数を多くして多階調
化が可能となり又は維持放電回数を多くして高輝度化が
可能となる。
【００８３】［第８実施形態］図２４は、本発明の第８
実施形態のＰＤＰ１０Ｂの一部の、アドレス電極に沿っ
た縦断面を示す。図１９と異なる点は、電極Ｙ１を金属
電極１３２のみで構成して透明電極１２２を省略してい
る点である。他のＹ電極についても同様である。これに
より、上述のように、Ｙ電極に走査パルスを供給した時
の消費電力が低減される。また、画素ピッチをより狭く
することが可能となる。
実施形態のＰＤＰ１０Ｂの一部の、アドレス電極に沿っ
た縦断面を示す。図１９と異なる点は、電極Ｙ１を金属
電極１３２のみで構成して透明電極１２２を省略してい
る点である。他のＹ電極についても同様である。これに
より、上述のように、Ｙ電極に走査パルスを供給した時
の消費電力が低減される。また、画素ピッチをより狭く
することが可能となる。
【００８４】［第９実施形態］リセット期間での、壁電
荷を消去させるための放電は、プライミング効果により
アドレス放電が起こり易くなり、アドレス放電電圧を低
下させることができる。しかし、全面で放電発光が生ず
るので、黒表示の品質が低下する。そこで、この第９実
施形態では、無効発光を低減するために、図２５のよう
なＰＤＰ１０Ｃを用いている。
荷を消去させるための放電は、プライミング効果により
アドレス放電が起こり易くなり、アドレス放電電圧を低
下させることができる。しかし、全面で放電発光が生ず
るので、黒表示の品質が低下する。そこで、この第９実
施形態では、無効発光を低減するために、図２５のよう
なＰＤＰ１０Ｃを用いている。
【００８５】ＰＤＰ１０Ｃは、図１のＰＤＰ１０の電極
間の１つおきをブラインド行Ｂ１〜Ｂ３としたものであ
る。ブラインド行Ｂ１〜Ｂ３は完全非表示行であるの
で、表示行Ｌ１〜Ｌ４についてノンインタレース走査を
行う。ブラインド行Ｂ１〜Ｂ３での無効発光が観察者側
に漏れないように、ブラインド膜（遮光マスク）４１〜
４３を例えば図２の透明電極１２１と透明電極１２２と
の間又はこの部分に対応したガラス基板１１に形成して
いる。
間の１つおきをブラインド行Ｂ１〜Ｂ３としたものであ
る。ブラインド行Ｂ１〜Ｂ３は完全非表示行であるの
で、表示行Ｌ１〜Ｌ４についてノンインタレース走査を
行う。ブラインド行Ｂ１〜Ｂ３での無効発光が観察者側
に漏れないように、ブラインド膜（遮光マスク）４１〜
４３を例えば図２の透明電極１２１と透明電極１２２と
の間又はこの部分に対応したガラス基板１１に形成して
いる。
【００８６】図２６は、アドレス期間を省略したリセッ
ト期間及びサステイン期間での電極印加電圧波形を示
す。図中、ＰＥは消去パルス、ＰＷは書き込みパルス、
ＰＳは維持パルスである。リセット期間では、まず、奇
数Ｘ電極及び奇数Ｙ電極に、維持パルスより電圧が低い
消去パルスＰＥが供給されて、全ブラインド行Ｂ１〜Ｂ
３で壁電荷に対し消去放電が行われる。次いで、偶数Ｘ
電極及び偶数Ｙ電極に、互いに維持パルスより電圧が高
い書き込みパルスＰＷが供給されて、全ブラインド行Ｂ
１〜Ｂ３で書き込み放電が行われ、全ブラインド行Ｂ１
〜Ｂ３での壁電荷がほぼ均一になる。この書き込みパル
スＰＷの電圧は、放電開始電圧以上であるが図７の電圧
Ｖｗよりも低く、書き込みパルスＰＷの立ち下がり後に
自己消去放電は生じない。そこで、再度、奇数Ｘ電極及
び奇数Ｙ電極に消去パルスＰＥが供給されて、全ブライ
ンド行Ｂ１〜Ｂ３で壁電荷に対し消去放電が行われる。
リセット期間でのこのような放電により、再結合しきれ
なかった空間電荷が表示行Ｌ１〜Ｌ４に流れ込み、アド
レス期間でのアドレス放電が生じやすくなる。
ト期間及びサステイン期間での電極印加電圧波形を示
す。図中、ＰＥは消去パルス、ＰＷは書き込みパルス、
ＰＳは維持パルスである。リセット期間では、まず、奇
数Ｘ電極及び奇数Ｙ電極に、維持パルスより電圧が低い
消去パルスＰＥが供給されて、全ブラインド行Ｂ１〜Ｂ
３で壁電荷に対し消去放電が行われる。次いで、偶数Ｘ
電極及び偶数Ｙ電極に、互いに維持パルスより電圧が高
い書き込みパルスＰＷが供給されて、全ブラインド行Ｂ
１〜Ｂ３で書き込み放電が行われ、全ブラインド行Ｂ１
〜Ｂ３での壁電荷がほぼ均一になる。この書き込みパル
スＰＷの電圧は、放電開始電圧以上であるが図７の電圧
Ｖｗよりも低く、書き込みパルスＰＷの立ち下がり後に
自己消去放電は生じない。そこで、再度、奇数Ｘ電極及
び奇数Ｙ電極に消去パルスＰＥが供給されて、全ブライ
ンド行Ｂ１〜Ｂ３で壁電荷に対し消去放電が行われる。
リセット期間でのこのような放電により、再結合しきれ
なかった空間電荷が表示行Ｌ１〜Ｌ４に流れ込み、アド
レス期間でのアドレス放電が生じやすくなる。
【００８７】リセット期間では、全表示行Ｌ１〜Ｌ４の
電極Ｘ−Ｙ間が０Ｖになるので、放電は行われず、無効
発光が生じて黒表示品質が低下するのが防止される。ア
ドレス期間での電極印加電圧波形は、表示行Ｌ１〜Ｌ４
について従来と同一、又は、図７の奇数フィールドを１
フレームとみなした場合と同一である。サステイン期間
は、図７の場合と同一である。
電極Ｘ−Ｙ間が０Ｖになるので、放電は行われず、無効
発光が生じて黒表示品質が低下するのが防止される。ア
ドレス期間での電極印加電圧波形は、表示行Ｌ１〜Ｌ４
について従来と同一、又は、図７の奇数フィールドを１
フレームとみなした場合と同一である。サステイン期間
は、図７の場合と同一である。
【００８８】ブラインド行Ｂ１〜Ｂ３により、第１実施
形態の場合よりも高精細化が妨げられるが、図３０の従
来構成と比較すれば、隔壁１９１〜１９６を形成する必
要がないので、製造容易であり且つ画素ピッチをより短
くすることができる。なお、リセット期間を、図７のリ
セット期間と同一にして全面書き込み放電及び全面自己
消去放電を行ってもよい。
形態の場合よりも高精細化が妨げられるが、図３０の従
来構成と比較すれば、隔壁１９１〜１９６を形成する必
要がないので、製造容易であり且つ画素ピッチをより短
くすることができる。なお、リセット期間を、図７のリ
セット期間と同一にして全面書き込み放電及び全面自己
消去放電を行ってもよい。
【００８９】また、ブラインド行Ｂ１〜Ｂ３で放電を行
わない駆動方式のＰＤＰであっても、ブラインド膜４１
〜４３の観察者側の面を蛍光体よりも暗い色、好ましく
は黒色にすることにより、外光がブラインド膜４１〜４
３で吸収されるので、明るい場所において外光がブライ
ンド行Ｂ１〜Ｂ３の蛍光体で反射され観察者の目に入る
場合よりも、画像のコントラストが向上する。
わない駆動方式のＰＤＰであっても、ブラインド膜４１
〜４３の観察者側の面を蛍光体よりも暗い色、好ましく
は黒色にすることにより、外光がブラインド膜４１〜４
３で吸収されるので、明るい場所において外光がブライ
ンド行Ｂ１〜Ｂ３の蛍光体で反射され観察者の目に入る
場合よりも、画像のコントラストが向上する。
【００９０】［第１０実施形態］図２７（Ａ）〜（Ｅ）
は、本発明の第１０実施形態のアドレス電極を示す。図
２７（Ａ）は平面図であり、図２７（Ｂ）〜（Ｅ）はそ
れぞれ図２７（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線
及びＥ−Ｅ線に沿った断面図である。図２８（Ｂ）及び
（Ｅ）では、アドレス電極の周囲の構成も記載されてお
り、図２との関係から他の部分の構成も容易に理解する
ことができる。
は、本発明の第１０実施形態のアドレス電極を示す。図
２７（Ａ）は平面図であり、図２７（Ｂ）〜（Ｅ）はそ
れぞれ図２７（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線
及びＥ−Ｅ線に沿った断面図である。図２８（Ｂ）及び
（Ｅ）では、アドレス電極の周囲の構成も記載されてお
り、図２との関係から他の部分の構成も容易に理解する
ことができる。
【００９１】図２のアドレス電極Ａ１に対応して、すな
わち１画素列（１単色画素列）に対応して、１対のアド
レス電極Ａ１１及びＡ２１がガラス基板１６上に形成さ
れ、その上方かつ蛍光体内に、各画素（単色）に対応し
てパッドＢ１１、Ｂ２１及びＢ３１が形成されている。
アドレス電極Ａ１１はコンタクトＣ２１を介してパッド
Ｂ２１に接続され、アドレス電極Ａ２１はコンタクトＣ
１１及びＣ３１を介してそれぞれパッドＢ１１及びＢ３
１に接続されている。すなわち、１列に配置されたパッ
ドが１つおきにアドレス電極Ａ１１及びＡ２１に接続さ
れている。他のアドレス電極Ａｋｊ、パッドＢｉｊ及び
コンタクトＣｉｊ、ｋ＝１，２、ｉ＝１〜３、ｊ＝１、
２についても同様である。
わち１画素列（１単色画素列）に対応して、１対のアド
レス電極Ａ１１及びＡ２１がガラス基板１６上に形成さ
れ、その上方かつ蛍光体内に、各画素（単色）に対応し
てパッドＢ１１、Ｂ２１及びＢ３１が形成されている。
アドレス電極Ａ１１はコンタクトＣ２１を介してパッド
Ｂ２１に接続され、アドレス電極Ａ２１はコンタクトＣ
１１及びＣ３１を介してそれぞれパッドＢ１１及びＢ３
１に接続されている。すなわち、１列に配置されたパッ
ドが１つおきにアドレス電極Ａ１１及びＡ２１に接続さ
れている。他のアドレス電極Ａｋｊ、パッドＢｉｊ及び
コンタクトＣｉｊ、ｋ＝１，２、ｉ＝１〜３、ｊ＝１、
２についても同様である。
【００９２】このような構成により、任意の奇数行と偶
数行、例えばパッドＢ１１〜Ｂ１３の行とパッドＢ２１
〜Ｂ２３の行とを同時に選択し、アドレス電極Ａ１１〜
Ａ１３にパッドＢ２１〜Ｂ２３の行に対するアドレスパ
ルスを供給し、同時にアドレス電極Ａ２１〜Ａ２３にパ
ッドＢ１１〜Ｂ１３の行に対するアドレスパルスを供給
することができる。
数行、例えばパッドＢ１１〜Ｂ１３の行とパッドＢ２１
〜Ｂ２３の行とを同時に選択し、アドレス電極Ａ１１〜
Ａ１３にパッドＢ２１〜Ｂ２３の行に対するアドレスパ
ルスを供給し、同時にアドレス電極Ａ２１〜Ａ２３にパ
ッドＢ１１〜Ｂ１３の行に対するアドレスパルスを供給
することができる。
【００９３】したがって、アドレス期間が従来の半分に
短縮され、維持放電期間をその分長くすることができ、
これにより、サブフレーム数を多くして多階調化が可能
となり又は維持放電回数を多くして高輝度化が可能とな
る。本第１０実施形態は、各種タイプのＰＤＰに適用可
能である。 ［第１１実施形態］図２８は、本発明の第１１実施形態
のアドレス電極を示す。図２８（Ａ）は平面図であり、
図２８（Ｂ）〜（Ｅ）はそれぞれ図２８（Ａ）中のＢ−
Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線に沿った断面図
である。図２８（Ｂ）では、アドレス電極の周囲の構成
も記載されている。
短縮され、維持放電期間をその分長くすることができ、
これにより、サブフレーム数を多くして多階調化が可能
となり又は維持放電回数を多くして高輝度化が可能とな
る。本第１０実施形態は、各種タイプのＰＤＰに適用可
能である。 ［第１１実施形態］図２８は、本発明の第１１実施形態
のアドレス電極を示す。図２８（Ａ）は平面図であり、
図２８（Ｂ）〜（Ｅ）はそれぞれ図２８（Ａ）中のＢ−
Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線に沿った断面図
である。図２８（Ｂ）では、アドレス電極の周囲の構成
も記載されている。
【００９４】この実施形態では、各隔壁間に４本のアド
レス電極が形成され、その上方かつ蛍光体内にパッドが
形成され、１列のパッドが４本の電極線に順に接続され
ている。図２８中、Ａ１１〜Ａ４３はアドレス電極であ
り、Ｂ１１〜Ｂ４３はパッドであり、Ｃ１１〜Ｃ４３は
コンタクトである。このような構成のアドレス電極によ
れば、任意の２つの奇数行と任意の２つの偶数行とを同
時に選択してアドレスパルスを供給することができる。
レス電極が形成され、その上方かつ蛍光体内にパッドが
形成され、１列のパッドが４本の電極線に順に接続され
ている。図２８中、Ａ１１〜Ａ４３はアドレス電極であ
り、Ｂ１１〜Ｂ４３はパッドであり、Ｃ１１〜Ｃ４３は
コンタクトである。このような構成のアドレス電極によ
れば、任意の２つの奇数行と任意の２つの偶数行とを同
時に選択してアドレスパルスを供給することができる。
【００９５】［第１２実施形態］図２９は、本発明の第
１２実施形態のアドレス電極の概略構成を示す。この実
施形態では、表示面が領域５１と５２とに２分割され、
アドレス電極Ａ１１は領域５１に属するパッドに接続さ
れ、アドレス電極Ａ２１は領域５２に属するパッドに接
続されている。他のアドレス電極及びパッドについても
同様である。
１２実施形態のアドレス電極の概略構成を示す。この実
施形態では、表示面が領域５１と５２とに２分割され、
アドレス電極Ａ１１は領域５１に属するパッドに接続さ
れ、アドレス電極Ａ２１は領域５２に属するパッドに接
続されている。他のアドレス電極及びパッドについても
同様である。
【００９６】このような構成によれば、領域５１に属す
る任意の表示行と領域５２に属する任意の表示行とを同
時に選択してアドレスパルスを供給することができる。
なお、本発明には外にも種々の変形例が含まれる。例え
ば、上記実施形態ではアドレス電極とＸ電極及びＹ電極
とが放電空間を介し対向する基板上に形成されている場
合を説明したが、本発明は、これらが同一基板側に形成
されている構成に対しても適用可能である。
る任意の表示行と領域５２に属する任意の表示行とを同
時に選択してアドレスパルスを供給することができる。
なお、本発明には外にも種々の変形例が含まれる。例え
ば、上記実施形態ではアドレス電極とＸ電極及びＹ電極
とが放電空間を介し対向する基板上に形成されている場
合を説明したが、本発明は、これらが同一基板側に形成
されている構成に対しても適用可能である。
【００９７】上記実施例では、リセット期間において壁
電荷を全面消去し、アドレス期間において点灯させよう
とする画素に対し壁電荷の書き込みを行う場合を説明し
たが、本発明は、リセット期間において壁電荷を全面書
き込みし、アドレス期間において消灯させようとする画
素に対し壁電荷を消去させる構成に対しても適用可能で
ある。
電荷を全面消去し、アドレス期間において点灯させよう
とする画素に対し壁電荷の書き込みを行う場合を説明し
たが、本発明は、リセット期間において壁電荷を全面書
き込みし、アドレス期間において消灯させようとする画
素に対し壁電荷を消去させる構成に対しても適用可能で
ある。
【００９８】また、図１において、金属電極１３１は、
透明電極１２１の裏面側、透明電極１２１の表面側及び
裏面側、又は透明電極１２１内に形成されていてもよ
い。この点は、図１、１９及び図２４中の全ての金属電
極についても同様である。
透明電極１２１の裏面側、透明電極１２１の表面側及び
裏面側、又は透明電極１２１内に形成されていてもよ
い。この点は、図１、１９及び図２４中の全ての金属電
極についても同様である。
【図１】本発明の第１実施形態の面放電型ＰＤＰの概略
構成図である。
構成図である。
【図２】図１のＰＤＰのカラー画素の対向面間を広げた
状態を示す斜視図である。
状態を示す斜視図である。
【図３】図１のＰＤＰのカラー画素の、電極Ｘ１に沿っ
た縦断面図である。
た縦断面図である。
【図４】本発明の第１実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図５】フレームの構成を示す図である。
【図６】（Ａ）及び（Ｂ）はアドレス期間における表示
行走査順を示す図である。
行走査順を示す図である。
【図７】本発明の１実施形態のＰＤＰ駆動方法を示す、
奇数フィールドでの電極印加電圧波形図である。
奇数フィールドでの電極印加電圧波形図である。
【図８】本発明の１実施形態のＰＤＰ駆動方法を示す、
偶数フィールドでの電極印加電圧波形図である。
偶数フィールドでの電極印加電圧波形図である。
【図９】本発明の第２実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図１０】本発明の２実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。
す、奇数フィールドでの電極印加電圧波形図である。
【図１１】本発明の２実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。
す、偶数フィールドでの電極印加電圧波形図である。
【図１２】本発明の第３実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１３】本発明の第４実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１４】図１３のサステイン回路３１及び３２の出力
電圧波形を図７の奇数フィールドでのアドレス電極印加
電圧波形と共に示す図である。
電圧波形を図７の奇数フィールドでのアドレス電極印加
電圧波形と共に示す図である。
【図１５】本発明の第５実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１６】本発明の６実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。
す、奇数フィールドでの電極印加電圧波形図である。
【図１７】本発明の６実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。
す、偶数フィールドでの電極印加電圧波形図である。
【図１８】本発明の第７実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１９】図１８のＰＤＰの一部の、アドレス電極に沿
った縦断面図である。
った縦断面図である。
【図２０】アドレス期間における表示行走査順を示す図
である。
である。
【図２１】フレームの構成を示す図である。
【図２２】本発明の７実施形態のＰＤＰ駆動方法を示
す、奇数フレームでの電極印加電圧波形図である。
す、奇数フレームでの電極印加電圧波形図である。
【図２３】本発明の７実施形態のＰＤＰ駆動方法を示
す、偶数フレームでの電極印加電圧波形図である。
す、偶数フレームでの電極印加電圧波形図である。
【図２４】本発明の第８実施形態のＰＤＰの一部の、ア
ドレス電極に沿った縦断面図である。
ドレス電極に沿った縦断面図である。
【図２５】本発明の第９実施形態の面放電型ＰＤＰの概
略構成図である。
略構成図である。
【図２６】本発明の第９実施形態のＰＤＰ駆動方法を示
す概略電極印加電圧波形図である。
す概略電極印加電圧波形図である。
【図２７】（Ａ）は本発明の第１０実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
【図２８】（Ａ）は本発明の第１１実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
【図２９】本発明の第１２実施形態のアドレス電極の概
略構成図である。
略構成図である。
【図３０】従来の面放電型ＰＤＰの概略構成図である。
【図３１】従来の他の面放電型ＰＤＰの概略構成図であ
る。
る。
１０、１０Ａ〜１０Ｃ ＰＤＰ １１、１６ ガラス基板 １２１〜１２３ 透明電極 １３１〜１３３ 金属電極 １４ 誘電体 １５ ＭｇＯ保護膜 １７１〜１７７ 隔壁 １８１〜１８３ 蛍光体 ２０、２０Ａ〜２０Ｅ プラズマディスプレイ装置 ２１、２１Ａ〜２１Ｄ 制御回路 ２２ アドレス回路 ２２１、２３１、３０１ シフトレジスタ ２２２ ラッチ回路 ２２３、２３２、２３２Ａ、２８、３０２ ドライバ ２３、２３Ａ、２３Ｂ 走査回路 ２４ 奇数Ｙサステイン回路 ２４Ａ Ｙサステイン回路 ２５ 偶数Ｙサステイン回路 ２６、２６Ａ 奇数Ｘサステイン回路 ２７、２７Ａ 偶数Ｘサステイン回路 ３１、３２ サステイン回路 ３３ 切換回路 ３３１〜３３６ 切換スイッチ Ａ１〜Ａ６ アドレス電極 Ｘ１〜Ｘ５、Ｙ１〜Ｙ４ 電極 Ｌ１〜Ｌ５ 表示行 Ｂ１〜Ｂ３ ブラインド行
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅見 文孝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 上田 嘉男 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 岸 智勝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 冨尾 重寿 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平５−2993（ＪＰ，Ａ) 特開 平２−220330（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/00 - 3/38 G09F 9/00 - 9/46 H01J 11/00 - 17/64
Claims (28)
- 【請求項１】 複数のＸ電極と複数のＹ電極とが互いに
平行に、且つ各Ｙ電極が該Ｘ電極に挟まれるように配置
され、該Ｘ電極及び該Ｙ電極と離間して交差するように
複数のアドレス電極が配置されたプラズマディスプレイ
パネルの駆動方法であって、 該各Ｙ電極と、該各Ｙ電極と隣り合う一方の各Ｘ電極と
の間の放電により表示を行う第１表示工程と、該各Ｙ電
極と、該各Ｙ電極と隣り合う他方の各Ｘ電極との間の放
電により表示を行う第２表示工程とを、時間的に分離す
ることを特徴とするプラズマディスプレイパネル駆動方
法。 - 【請求項２】 上記Ｘ電極及び上記Ｙ電極は、互いに交
互に配置されており、 上記第１表示工程は、 上記各Ｙ電極と表示データに応じて選択された上記アド
レス電極との間で、順次アドレス放電を行うと共に、該
アドレス放電をトリガとして該Ｙ電極と上記隣り合う一
方のＸ電極との間に放電を行わせて、維持放電に必要な
壁電荷を蓄積するアドレス期間と、 該各Ｙ電極と該一方の各Ｘ電極との間に交流維持パルス
を供給し、該各Ｙ電極と該一方の各Ｘ電極との間で維持
放電を実施するサスティン期間とを有し、 上記第２表示工程は、 該各Ｙ電極と表示データに応じて選択された上記アドレ
ス電極との間で、順次アドレス放電を行うと共に、該ア
ドレス放電をトリガとして該Ｙ電極と上記隣り合う他方
のＸ電極との間に放電を行わせて、維持放電に必要な壁
電荷を蓄積するアドレス期間と、 該各Ｙ電極と該他方の各Ｘ電極との間に交流維持パルス
を供給し、該各Ｙ電極と該他方の各Ｘ電極との間で維持
放電を実施するサスティン期間とを有する、 ことを特徴とする請求項１記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項３】 上記第１表示工程におけるアドレス期間
では、上記Ｙ電極とこれに隣り合う上記一方のＸ電極と
の間にその電位差が、アドレス放電でトリガされる場合
のＸ−Ｙ電極間放電開始電圧を越えるように選択的にパ
ルスが印加さ れ、 上記第２表示工程におけるアドレス期間では、該Ｙ電極
とこれに隣り合う上記他方のＸ電極との間にその電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように選択的にパルスが印加され
る、 ことを特徴とする請求項２記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項４】 上記第１表示工程におけるサスティン期
間では、上記Ｙ電極の印加電圧波形と、隣り合う上記他
方のＸ電極の印加電圧波形とが同相であり、かつ、該Ｙ
電極の印加電圧波形と、隣り合う上記一方のＸ電極の印
加電圧波形とが逆相になるように、上記交流維持パルス
を供給し、 上記第２表示工程におけるサスティン期間では、該Ｙ電
極の印加電圧波形と、隣り合う該一方のＸ電極の印加電
圧波形とが同相であり、かつ、該Ｙ電極の印加電圧波形
と、隣り合う該他方のＸ電極の印加電圧波形とが逆相に
なるように、上記交流維持パルスを供給する、 ことを特徴とする請求項２記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項５】 上記プラズマディスプレイパネルは、基
板上に、ｎ＋１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ
本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉにつ
き、Ｙ i 電極がＸ i 電極とＸ i+1 電極の間に設けられる
ように、互いに交互にかつ平行に配置されており、 上記第１表示工程のアドレス期間において、ｉ＝１〜ｎ
の各ｉにつきＹ i 電極をその順で順次走査すると共に、
アドレス放電を行い、 上記第２表示工程のアドレス期間において、ｉ＝１〜ｎ
の各ｉにつきＹ i 電極をその順で順次走査すると共に、
アドレス放電を行う、 ことを特徴とする請求項２記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項６】 上記第１表示工程のアドレス期間におい
て、奇数番目のＹ 2i-1 電極への走査パルスの印加の際
に、該Ｙ 2i-1 電極とこれに隣り合う上記一方のＸ電極と
の電位差が、アドレス放電でトリガされる場合のＸ−Ｙ
電極間放電開始電圧を越えるように、該隣り合う一方の
Ｘ電極である各奇数番目のＸ 2i-1 電極に、該走査パルス
とは逆極性のパルスＶｘを印加し、 偶数番目のＹ 2i 電極への走査パルスの印加の際に、該Ｙ
2i 電極とこれに隣り合 う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各偶数番目のＸ 2i 電極に、該走査パルスとは逆極性
のパルスＶｘを印加するものであり、 上記第２表示工程のアドレス期間において、奇数番目の
Ｙ 2i-1 電極への走査パルスの印加の際に、該Ｙ 2i-1 電極
とこれに隣り合う上記他方のＸ電極との電位差が、アド
レス放電でトリガされる場合のＸ−Ｙ電極間放電開始電
圧を越えるように、該隣り合う他方のＸ電極である各偶
数番目のＸ 2i 電極に、該走査パルスとは逆極性のパルス
Ｖｘを印加し、 偶数番目のＹ 2i 電極への走査パルスの印加の際に、該Ｙ
2i 電極とこれに隣り合う上記他方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う他方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加する、 ことを特徴とする請求項５記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項７】 上記第１表示工程のアドレス期間におい
て、上記Ｙ i 電極への走査パルスの印加の際に、該Ｙ i
電極とこれに隣り合う上記一方のＸ電極との電位差が、
アドレス放電でトリガされる場合のＸ−Ｙ電極間放電開
始電圧を越えるように、該隣り合う一方のＸ電極に、選
択的に、該走査パルスとは逆極性のパルスＶｘを印加
し、 上記第２表示工程のアドレス期間において、上記Ｙ i 電
極への走査パルスの印加の際に、該Ｙ i 電極とこれに隣
り合う上記他方のＸ電極との電位差が、アドレス放電で
トリガされる場合のＸ−Ｙ電極間放電開始電圧を越える
ように、該隣り合う他方のＸ電極に、選択的に、該走査
パルスとは逆極性のパルスＶｘを印加する、 ことを特徴とする請求項５記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項８】 上記プラズマディスプレイパネルは、基
板上に、ｎ＋１本の上記Ｘ電極（Ｘ 1 〜Ｘ n+1 ）及びｎ
本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が、ｉ＝１〜ｎの各ｉに
つき、Ｙ i 電極がＸ i 電極とＸ i+1 電極の間に設けられ
るように配置されており、 上記第１表示工程の上記アドレス期間において、奇数番
目の各Ｙ 2i-1 電極と偶 数番目の各Ｙ 2i 電極の一方を順に
走査してアドレス放電を行った後に、他方を順に走査し
てアドレス放電を行い、 上記第２表示工程の上記アドレス期間において、奇数番
目の各Ｙ 2i-1 電極と偶数番目の各Ｙ 2i 電極の一方を順に
走査してアドレス放電を行った後に、他方を順に走査し
てアドレス放電を行う、 ことを特徴とする請求項２記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項９】 上記第１表示工程のアドレス期間におい
て、奇数番目の各Ｙ 2i-1 電極を走査している間、該Ｙ
2i-1 電極とこれに隣り合う上記一方のＸ電極との電位差
が、アドレス放電でトリガされる場合のＸ−Ｙ電極間放
電開始電圧を越えるように、該隣り合う一方のＸ電極で
ある各奇数番目のＸ 2i-1 電極に、該走査パルスとは逆極
性のパルスＶｘを印加し、 偶数番目の各Ｙ 2i 電極を走査している間、該Ｙ 2i 電極と
これに隣り合う上記一方のＸ電極との電位差が、アドレ
ス放電でトリガされる場合のＸ−Ｙ電極間放電開始電圧
を越えるように、該隣り合う一方のＸ電極である各偶数
番目のＸ 2i 電極に、該走査パルスとは逆極性のパルスＶ
ｘを印加するものであり、 上記第２表示工程のアドレス期間において、奇数番目の
各Ｙ 2i-1 電極を走査している間、該Ｙ 2i-1 電極とこれに
隣り合う上記他方のＸ電極との電位差が、アドレス放電
でトリガされる場合のＸ−Ｙ電極間放電開始電圧を越え
るように、該隣り合う他方のＸ電極である各偶数番目の
Ｘ 2i 電極に、該走査パルスとは逆極性のパルスＶｘを印
加し、 偶数番目の各Ｙ 2i 電極を走査している間、該Ｙ 2i 電極と
これに隣り合う上記他方のＸ電極との電位差が、アドレ
ス放電でトリガされる場合のＸ−Ｙ電極間放電開始電圧
を越えるように、該隣り合う他方のＸ電極である各奇数
番目のＸ 2i-1 電極に、該走査パルスとは逆極性のパルス
Ｖｘを印加する、 ことを特徴とする請求項８記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項１０】 上記第１表示工程及び上記第２表示工
程は、それぞれ複数のサブフィールドから構成されてお
り、各々の該サブフィールドは、各放電セルを初期化す
るためのリセット期間と、上記アドレス期間と、上記サ
スティン期間とを有し、任意の該サブフィールドを組み
合わせることにより階調表示を実現す ることを特徴とす
る請求項２記載のプラズマディスプレイパネル駆動方
法。 - 【請求項１１】 上記リセット期間において、隣り合う
上記Ｘ電極と上記Ｙ電極との間に全面書き込みパルスＶ
ｗを印加し、 上記第１表示工程における上記複数のサブフィールドの
うち、先頭に配置される第１サブフィールド以外のサブ
フィールドのリセット期間においては、上記Ｙ電極と、
隣り合う上記他方のＸ電極との間でリセット放電が生じ
ることを禁止するキャンセル電圧を印加し、 上記第２表示工程における上記複数のサブフィールドの
うち、先頭に配置される第１サブフィールド以外のサブ
フィールドのリセット期間においては、上記Ｙ電極と、
隣り合う上記一方のＸ電極との間でリセット放電が生じ
ることを禁止するキャンセル電圧を印加する、 ことを特徴とする請求項１０記載のプラズマディスプレ
イパネル駆動方法。 - 【請求項１２】 上記プラズマディスプレイパネルは、
ｎ本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置さ
れ、且つｉ＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそ
れぞれＸ 2i-1 電極及びＸ 2i 電極が配置されており、 上記第１表示工程は、 上記各Ｙ電極と表示データに応じて選択された上記アド
レス電極との間で、順次アドレス放電を行うと共に、該
アドレス放電をトリガとして該Ｙ電極と上記隣り合う一
方のＸ電極であるＸ 2i-1 電極との間に放電を行わせて、
維持放電に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極と該一方のＸ電極である各Ｘ 2i-1 電極との間
に交流維持パルスを供給し、該各Ｙ電極と該一方のＸ電
極である各Ｘ 2i-1 電極との間で維持放電を実施するサス
ティン期間とを有し、 上記第２表示工程は、 該各Ｙ電極と表示データに応じて選択された上記アドレ
ス電極との間で、順次アドレス放電を行うと共に、該ア
ドレス放電をトリガとして該Ｙ電極と上記隣り合う他方
のＸ電極であるＸ 2i 電極との間に放電を行わせて、維持
放電に必要な壁電荷を蓄積するアドレス期間と、 該各Ｙ電極と該他方のＸ電極である各Ｘ 2i 電極との間に
交流維持パルスを供給 し、該各Ｙ電極と該他方のＸ電極
である各Ｘ 2i 電極との間で維持放電を実施するサスティ
ン期間とを有する、 ことを特徴とする請求項１記載のプラズマディスプレイ
パネル駆動方法。 - 【請求項１３】 上記第１表示工程におけるアドレス期
間では、上記Ｙ電極とこれに隣り合う上記一方のＸ電極
との間にその電位差が、アドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧を越えるようにパルスが
印加されると共に、上記Ｙ電極とこれに隣り合う上記他
方のＸ電極との間の電位差が、アドレス放電でトリガさ
れる場合のＸ−Ｙ電極間放電開始電圧を越えないよう
に、該他方のＸ電極の電位が維持され、 上記第２表示工程におけるアドレス期間では、上記Ｙ電
極とこれに隣り合う上記他方のＸ電極との間にその電位
差が、アドレス放電でトリガされる場合のＸ−Ｙ電極間
放電開始電圧を越えるようにパルスが印加されると共
に、上記Ｙ電極とこれに隣り合う上記一方のＸ電極との
間の電位差が、アドレス放電でトリガされる場合のＸ−
Ｙ電極間放電開始電圧を越えないように、該一方のＸ電
極の電位が維持される、 ことを特徴とする請求項１２記載のプラズマディスプレ
イパネル駆動方法。 - 【請求項１４】 上記第１表示工程におけるサスティン
期間では、上記Ｙ電極とこれに隣り合う上記一方のＸ電
極との間に上記交流維持パルスを印加すると共に、上記
Ｙ電極とこれに隣り合う上記他方のＸ電極との間の電位
差が、Ｘ−Ｙ電極間放電開始電圧を越えないように、該
他方のＸ電極の電位が維持され、 上記第２表示工程におけるサスティン期間では、上記Ｙ
電極とこれに隣り合う上記他方のＸ電極との間に上記交
流維持パルスを印加すると共に、上記Ｙ電極とこれに隣
り合う上記一方のＸ電極との間の電位差が、Ｘ−Ｙ電極
間放電開始電圧を越えないように、該一方のＸ電極の電
位が維持される、 ことを特徴とする請求項１２記載のプラズマディスプレ
イパネル駆動方法。 - 【請求項１５】 上記第１表示工程及び上記第２表示工
程は、それぞれ複数のサブフィールドから構成されてお
り、各々の該サブフィールドは、各放電セルを初期化す
るためのリセット期間と、上記アドレス期間と、上記サ
スティン期間とを有し、任意の該サブフィールドを組み
合わせることにより階調表示を実現す ることを特徴とす
る請求項１２記載のプラズマディスプレイパネル駆動方
法。 - 【請求項１６】 １フレームを、上記第１表示工程であ
る奇数フィールドと、上記第２表示工程である偶数フィ
ールドとにより構成することを特徴とする請求項１記載
のプラズマディスプレイパネル駆動方法。 - 【請求項１７】 複数のＸ電極と複数のＹ電極とが互い
に平行に、且つ各Ｙ電極が該Ｘ電極に挟まれるように配
置されると共に、該Ｘ電極及びＹ電極と離間して交差す
るように複数のアドレス電極が配置されたプラズマディ
スプレイパネルと、 第１表示期間で、該各Ｙ電極と、該各Ｙ電極と隣り合う
一方の各Ｘ電極との間の放電により表示を行い、該第１
表示期間と時間的に分離された第２表示期間で、各Ｙ電
極と、該各Ｙ電極と隣り合う他方の各Ｘ電極との間の放
電により表示を行うように、該Ｘ電極及び該Ｙ電極を駆
動する電極駆動回路と、 を有することを特徴とするプラズマディスプレイ装置。 - 【請求項１８】 上記プラズマディスプレイパネルの上
記Ｘ電極及びＹ電極は、互いに交互に配置されており、
上記電極駆動回路は、 上記第１表示期間において、 アドレス期間で、上記各Ｙ電極と表示データに応じて選
択された上記アドレス電極との間で、順次アドレス放電
を行うと共に、該アドレス放電をトリガとして該Ｙ電極
と上記隣り合う一方のＸ電極との間に放電を行わせて、
維持放電に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電極と該一方の各Ｘ電極との
間に交流維持パルスを供給し、該各Ｙ電極と該一方の各
Ｘ電極との間で維持放電を実施し、 上記第２表示期間において、 アドレス期間で、該各Ｙ電極と表示データに応じて選択
された上記アドレス電極との間で、順次アドレス放電を
行うと共に、該アドレス放電をトリガとして該Ｙ電極と
上記隣り合う他方のＸ電極との間に放電を行わせて、維
持放電に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電極と該他方の各Ｘ電極との
間に交流維持パルスを供給し、該各Ｙ電極と該他方の各
Ｘ電極との間で維持放電を実施する、 ことを特徴とする請求項１７記載のプラズマディスプレ
イ装置。 - 【請求項１９】 上記電極駆動回路は、 上記アドレス電極を駆動するためのアドレス回路と、 上記アドレス期間において、上記Ｙ電極の走査を行うた
めの走査回路と、 上記サスティン期間において、奇数番目の上記Ｙ電極に
上記交流維持パルスを印加するための奇数Ｙサスティン
回路と、 該サスティン期間において、偶数番目の上記Ｙ電極に上
記交流維持パルスを印加するための偶数Ｙサスティン回
路と、 該サスティン期間において、奇数番目の上記Ｘ電極に上
記交流維持パルスを印加するための奇数Ｘサスティン回
路と、 該サスティン期間において、偶数番目の上記Ｘ電極に上
記交流維持パルスを印加するための偶数Ｘサスティン回
路と、 を有することを特徴とする請求項１８記載のプラズマデ
ィスプレイ装置。 - 【請求項２０】 上記電極駆動回路は、上記アドレス期
間において上記Ｘ電極の走査を行うための走査回路を有
することを特徴とする請求項１９記載のプラズマディス
プレイ装置。 - 【請求項２１】 上記電極駆動回路は、 第１の上記交流維持パルスを供給する第１サスティン回
路と、 該第１の交流維持パルスとは位相が１８０゜ずれた、第
２の交流維持パルスを生成する第２サステイン回路と、 奇数番目の上記Ｙ電極、偶数番目の上記Ｙ電極、奇数番
目の上記Ｘ電極及び偶数番目の上記Ｘ電極に、該第１の
交流維持パルスと該第２の交流維持パルスの一方を選択
的に供給するためのスイッチング回路と、 上記第１表示期間のサスティン期間において、該奇数番
目のＹ電極及び該偶数番目のＸ電極に該第１の交流維持
パルスを供給させると共に、該偶数番目のＹ電極及び該
奇数番目のＸ電極に該第２の交流維持パルスを供給さ
せ、 上記第２表示期間のサスティン期間において、該奇数番
目のＹ電極及び該奇数番目のＸ電極に該第１の交流維持
パルスを供給させると共に、該偶数番目のＹ電極及び該
偶数番目のＸ電極に該第２の交流維持パルスを供給させ
るように、該ス イッチング回路を制御する制御回路と、 を有することを特徴とする請求項１８記載のプラズマデ
ィスプレイ装置。 - 【請求項２２】 上記電極駆動回路は、上記アドレス期
間において上記Ｘ電極の走査を行うための走査回路を有
することを特徴とする請求項２１記載のプラズマディス
プレイ装置。 - 【請求項２３】 上記プラズマディスプレイパネルの上
記Ｘ電極及びＹ電極はいずれも、基板上に形成された透
明電極と、該透明電極の中央線に沿って該透明電極に積
層され、該透明電極より幅が狭い金属電極とを有するこ
とを特徴とする請求項１８に記載のプラズマディスプレ
イ装置。 - 【請求項２４】 上記プラズマディスプレイパネルは、
ｎ本の上記Ｙ電極（Ｙ 1 〜Ｙ n ）が互いに平行に配置さ
れ、且つｉ＝１〜ｎの各ｉにつき、Ｙ i 電極の両側にそ
れぞれＸ 2i-1 電極及びＸ 2i 電極が配置されており、上記
電極駆動回路は、 上記第１表示期間において、 アドレス期間で、上記各Ｙ電極と表示データに応じて選
択された上記アドレス電極との間で、順次アドレス放電
を行うと共に、該アドレス放電をトリガとして該Ｙ電極
と上記隣り合う一方のＸ電極であるＸ 2i-1 電極との間に
放電を行わせて、維持放電に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電極と該一方のＸ電極である
各Ｘ 2i-1 電極との間に交流維持パルスを供給し、該各Ｙ
電極と該一方のＸ電極である各Ｘ 2i-1 電極との間で維持
放電を実施し、 上記第２表示期間において、 アドレス期間で、該各Ｙ電極と表示データに応じて選択
された上記アドレス電極との間で、順次アドレス放電を
行うと共に、該アドレス放電をトリガとして該Ｙ電極と
上記隣り合う他方のＸ電極であるＸ 2i 電極との間に放電
を行わせて、維持放電に必要な壁電荷を蓄積し、 サスティン期間で、該各Ｙ電極と該他方のＸ電極である
各Ｘ 2i 電極との間に交流維持パルスを供給し、該各Ｙ電
極と該他方のＸ電極である各Ｘ 2i 電極との間で維持放電
を実施する、 ことを特徴とする請求項１７記載のプラズマディスプレ
イ装置。 - 【請求項２５】 上記電極駆動回路は、 上記アドレス電極を駆動するためのアドレス回路と、 上記アドレス期間において、上記Ｙ電極の走査を行うた
めの走査回路と、 上記サスティン期間において、上記Ｙ電極に上記交流維
持パルスを印加するためのＹサスティン回路と、 該サスティン期間において、奇数番目の上記Ｘ電極に上
記交流維持パルスを印加するための奇数Ｘサスティン回
路と、 該サスティン期間において、偶数番目の上記Ｘ電極に上
記交流維持パルスを印加するための偶数Ｘサスティン回
路と、 を有することを特徴とする請求項２４記載のプラズマデ
ィスプレイ装置。 - 【請求項２６】 上記プラズマディスプレイパネルの上
記Ｘ電極及びＹ電極はいずれも、基板上に形成された透
明電極と、該透明電極上に積層され、該透明電極より幅
が狭い金属電極とを有し、 該Ｙ電極の金属電極は、該透明電極の中央線に沿って配
置され、 該Ｘ電極の金属電極は、該透明電極の、該Ｙ電極から離
れる側に配置されていることを特徴とする請求項２４記
載のプラズマディスプレイ装置。 - 【請求項２７】 上記プラズマディスプレイパネルの上
記Ｙ電極は、基板上に形成された金属電極であり、 上記Ｘ電極は、該基板上に形成された透明電極と、該透
明電極上に積層され、該透明電極より幅が狭い金属電極
とを有し、 該Ｘ電極の金属電極は、該透明電極の、該Ｙ電極から離
れる側に配置されていることを特徴とする請求項２４記
載のプラズマディスプレイ装置。 - 【請求項２８】 上記電極駆動回路は、上記第１表示期
間で１フレームの奇数フィールドを処理し、上記第２表
示工程で該１フレームの偶数フィールドを処理すること
を特徴とする請求項１７記載のプラズマディスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194320A JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19841795 | 1995-08-03 | ||
| JP7-198417 | 1995-08-03 | ||
| JP28454195 | 1995-10-04 | ||
| JP7-284541 | 1995-10-04 | ||
| JP8194320A JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039908A Division JP2801909B1 (ja) | 1995-08-03 | 1998-02-23 | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160525A JPH09160525A (ja) | 1997-06-20 |
| JP2801893B2 true JP2801893B2 (ja) | 1998-09-21 |
Family
ID=27326914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194320A Expired - Fee Related JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2801893B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1227461A2 (en) | 2001-01-17 | 2002-07-31 | Hitachi, Ltd. | Plasma display panel and its driving method |
| US6448947B1 (en) | 1999-01-29 | 2002-09-10 | Mitsubishi Denki Kabushiki Kaisha | Method of driving plasma display panel and plasma display device |
| US6636188B1 (en) * | 2000-03-28 | 2003-10-21 | Fujitsu Hitachi Plasma Display Limited | Method of driving plasma display panel and plasma display apparatus |
| US6717557B2 (en) | 2000-02-07 | 2004-04-06 | Nec Corporation | Driving apparatus and driving method of an AC type plasma display panel having auxiliary electrodes |
| US6809708B2 (en) | 2001-08-08 | 2004-10-26 | Fujitsu Hitachi Plasma Display Limited | Method of driving a plasma display apparatus |
| US6940475B2 (en) | 2002-04-25 | 2005-09-06 | Fujitsu Hitachi Plasma Display Limited | Method for driving plasma display panel and plasma display device |
| WO2006008798A1 (ja) * | 2004-07-16 | 2006-01-26 | Hitachi Plasma Patent Licensing Co., Ltd. | 表示装置の駆動方法 |
| CN100428308C (zh) * | 2005-01-11 | 2008-10-22 | 富士通日立等离子显示器股份有限公司 | 等离子体显示屏的驱动方法和等离子体显示装置 |
| CN100428309C (zh) * | 2005-01-11 | 2008-10-22 | 富士通日立等离子显示器股份有限公司 | 等离子体显示屏的驱动方法和等离子体显示装置 |
| US8203550B2 (en) | 2008-06-04 | 2012-06-19 | Hitachi, Ltd. | Plasma display and method for driving plasma display panel |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10241572A (ja) | 1997-02-25 | 1998-09-11 | Fujitsu Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネル |
| JPH10247456A (ja) * | 1997-03-03 | 1998-09-14 | Fujitsu Ltd | プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法 |
| JPH11327505A (ja) * | 1998-05-20 | 1999-11-26 | Fujitsu Ltd | プラズマディスプレイ装置の駆動方法 |
| KR100515821B1 (ko) * | 1997-05-20 | 2005-12-05 | 삼성에스디아이 주식회사 | 플라즈마 방전 표시 소자 및 그 구동 방법 |
| KR100516122B1 (ko) | 1998-01-26 | 2005-12-29 | 엘지전자 주식회사 | 플라즈마 표시장치의 유지전극구조 |
| US6281628B1 (en) | 1998-02-13 | 2001-08-28 | Lg Electronics Inc. | Plasma display panel and a driving method thereof |
| JP2000039867A (ja) | 1998-05-18 | 2000-02-08 | Fujitsu Ltd | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP3640527B2 (ja) | 1998-05-19 | 2005-04-20 | 富士通株式会社 | プラズマディスプレイ装置 |
| JP3420938B2 (ja) | 1998-05-27 | 2003-06-30 | 富士通株式会社 | プラズマディスプレイパネル駆動方法および駆動装置 |
| JP4210805B2 (ja) | 1998-06-05 | 2009-01-21 | 株式会社日立プラズマパテントライセンシング | ガス放電デバイスの駆動方法 |
| JP3424587B2 (ja) | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| KR20000004387A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 플라즈마 디스플레이 패널의 전면기판 |
| JP3556097B2 (ja) | 1998-06-30 | 2004-08-18 | 富士通株式会社 | プラズマディスプレイパネル駆動方法 |
| US6380677B1 (en) | 1998-07-16 | 2002-04-30 | Lg Electronics Inc. | Plasma display panel electrode |
| KR100291992B1 (ko) | 1998-07-31 | 2001-06-01 | 구자홍 | 플라즈마 표시 패널의 구동방법 |
| JP2000112431A (ja) | 1998-10-01 | 2000-04-21 | Fujitsu Ltd | ディスプレイ駆動方法及びその装置 |
| JP3838311B2 (ja) | 1998-10-09 | 2006-10-25 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネル |
| JP3309818B2 (ja) | 1998-11-16 | 2002-07-29 | 日本電気株式会社 | プラズマディスプレイパネル及びその表示方法 |
| JP3466098B2 (ja) | 1998-11-20 | 2003-11-10 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| JP2000250425A (ja) | 1999-02-25 | 2000-09-14 | Fujitsu Ltd | ドライバｉｃ実装モジュール |
| CN1165882C (zh) * | 1999-03-19 | 2004-09-08 | 株式会社日立制作所 | 显示装置及图像显示方法 |
| JP2000305515A (ja) * | 1999-04-20 | 2000-11-02 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイ装置及びａｃ型プラズマディスプレイ装置の駆動方法 |
| KR100472997B1 (ko) | 1999-11-09 | 2005-03-07 | 미쓰비시덴키 가부시키가이샤 | 교류형 플라즈마 디스플레이 패널 |
| JP4331359B2 (ja) | 1999-11-18 | 2009-09-16 | 三菱電機株式会社 | 交流型プラズマディスプレイパネルの駆動方法 |
| JP2001236038A (ja) * | 1999-12-14 | 2001-08-31 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| TW503425B (en) * | 2000-03-27 | 2002-09-21 | Technology Trade & Transfer | A single substrate-type discharge display device and its drive method as well as a color Single substrate-type discharge display device |
| JP3644867B2 (ja) | 2000-03-29 | 2005-05-11 | 富士通日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置及びその製造方法 |
| JP4158874B2 (ja) | 2000-04-07 | 2008-10-01 | 株式会社日立プラズマパテントライセンシング | 画像表示方法および表示装置 |
| JP2001345052A (ja) | 2000-05-31 | 2001-12-14 | Nec Corp | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 |
| JP2002032056A (ja) | 2000-07-18 | 2002-01-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| JP2002072961A (ja) | 2000-08-30 | 2002-03-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| JP2002075213A (ja) | 2000-09-01 | 2002-03-15 | Fujitsu Hitachi Plasma Display Ltd | プラズマ表示装置 |
| JP3485874B2 (ja) * | 2000-10-04 | 2004-01-13 | 富士通日立プラズマディスプレイ株式会社 | Ｐｄｐの駆動方法および表示装置 |
| JP2002150948A (ja) | 2000-11-08 | 2002-05-24 | Fujitsu Hitachi Plasma Display Ltd | プラズマ表示装置 |
| JP3606804B2 (ja) * | 2000-12-08 | 2005-01-05 | 富士通日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルおよびその駆動方法 |
| JP4498597B2 (ja) | 2000-12-21 | 2010-07-07 | パナソニック株式会社 | プラズマディスプレイパネル及びその駆動方法 |
| JP2002196719A (ja) | 2000-12-22 | 2002-07-12 | Hitachi Ltd | プラズマディスプレイ装置 |
| JP2003131615A (ja) | 2001-10-30 | 2003-05-09 | Sharp Corp | プラズマディスプレイ装置及びその駆動方法 |
| KR100489445B1 (ko) | 2001-11-29 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동방법 |
| JP2003271089A (ja) | 2002-03-15 | 2003-09-25 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルおよびその駆動方法 |
| JP4617052B2 (ja) * | 2002-07-22 | 2011-01-19 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP4144665B2 (ja) * | 2002-08-30 | 2008-09-03 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| FR2855646A1 (fr) * | 2003-05-26 | 2004-12-03 | Thomson Plasma | Panneau de visualisation a plasma a zone d'expansion de decharge de section reduite |
| JP4480348B2 (ja) | 2003-05-30 | 2010-06-16 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP2005026011A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| US7183720B2 (en) | 2003-07-22 | 2007-02-27 | Pioneer Corporation | Plasma display panel, plasma display apparatus and method of driving the same |
| KR100522699B1 (ko) | 2003-10-08 | 2005-10-19 | 삼성에스디아이 주식회사 | 유지기간을 위한 패널구동방법 및 디스플레이 패널 |
| JP4029841B2 (ja) | 2004-01-14 | 2008-01-09 | 松下電器産業株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP4046092B2 (ja) * | 2004-03-08 | 2008-02-13 | 松下電器産業株式会社 | プラズマディスプレイパネルの駆動方法 |
| US20070285013A1 (en) * | 2004-04-13 | 2007-12-13 | Yoshifumi Amano | Plasma Display Panel and Driving Method Thereof |
| US7333100B2 (en) * | 2004-06-08 | 2008-02-19 | Au Optronics Corporation | Apparatus, method, and system for driving flat panel display devices |
| JP2006222035A (ja) | 2005-02-14 | 2006-08-24 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネル |
| JP2006267655A (ja) * | 2005-03-24 | 2006-10-05 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| EP1901265A4 (en) | 2005-07-06 | 2009-07-01 | Hitachi Plasma Display Ltd | PLASMA DISPLAY MODULE AND METHOD FOR CONTROLLING THE SAME, AND PLASMA DISPLAY |
| JP2007183657A (ja) * | 2007-02-05 | 2007-07-19 | Pioneer Electronic Corp | プラズマ表示装置 |
| KR20090023037A (ko) | 2007-08-28 | 2009-03-04 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 장치 |
| CN102067201A (zh) * | 2008-06-26 | 2011-05-18 | 松下电器产业株式会社 | 等离子显示面板的驱动电路以及等离子显示装置 |
-
1996
- 1996-07-24 JP JP8194320A patent/JP2801893B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448947B1 (en) | 1999-01-29 | 2002-09-10 | Mitsubishi Denki Kabushiki Kaisha | Method of driving plasma display panel and plasma display device |
| US6717557B2 (en) | 2000-02-07 | 2004-04-06 | Nec Corporation | Driving apparatus and driving method of an AC type plasma display panel having auxiliary electrodes |
| US6636188B1 (en) * | 2000-03-28 | 2003-10-21 | Fujitsu Hitachi Plasma Display Limited | Method of driving plasma display panel and plasma display apparatus |
| US6621229B2 (en) | 2001-01-17 | 2003-09-16 | Hitachi, Ltd. | Plasma display panel and driving method to prevent abnormal discharge |
| EP1227461A2 (en) | 2001-01-17 | 2002-07-31 | Hitachi, Ltd. | Plasma display panel and its driving method |
| US7212177B2 (en) | 2001-08-08 | 2007-05-01 | Fujitsu Hitachi Plasma Display Limited | Method of driving a plasma display apparatus |
| US6809708B2 (en) | 2001-08-08 | 2004-10-26 | Fujitsu Hitachi Plasma Display Limited | Method of driving a plasma display apparatus |
| US8094092B2 (en) | 2001-08-08 | 2012-01-10 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus and a method of driving the plasma display apparatus |
| US6940475B2 (en) | 2002-04-25 | 2005-09-06 | Fujitsu Hitachi Plasma Display Limited | Method for driving plasma display panel and plasma display device |
| WO2006008798A1 (ja) * | 2004-07-16 | 2006-01-26 | Hitachi Plasma Patent Licensing Co., Ltd. | 表示装置の駆動方法 |
| CN100428308C (zh) * | 2005-01-11 | 2008-10-22 | 富士通日立等离子显示器股份有限公司 | 等离子体显示屏的驱动方法和等离子体显示装置 |
| CN100428309C (zh) * | 2005-01-11 | 2008-10-22 | 富士通日立等离子显示器股份有限公司 | 等离子体显示屏的驱动方法和等离子体显示装置 |
| US8203550B2 (en) | 2008-06-04 | 2012-06-19 | Hitachi, Ltd. | Plasma display and method for driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09160525A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801893B2 (ja) | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 | |
| US6531995B2 (en) | Plasma display panel, method of driving same and plasma display apparatus | |
| JP3792323B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4322101B2 (ja) | プラズマディスプレイ装置 | |
| CN100428309C (zh) | 等离子体显示屏的驱动方法和等离子体显示装置 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP2801909B1 (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| JP3511457B2 (ja) | Ｐｄｐの駆動方法 | |
| JP4498597B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| US6765547B2 (en) | Method of driving a plasma display panel, and a plasma display apparatus using the method | |
| CN100428308C (zh) | 等离子体显示屏的驱动方法和等离子体显示装置 | |
| JP2001345052A (ja) | Ａｃ型プラズマディスプレイパネルおよびその駆動方法 | |
| KR20050052835A (ko) | Ａｃ 플라스마 디스플레이 패널 및 이의 구동 방법 | |
| KR100626057B1 (ko) | 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법 | |
| KR20010000988A (ko) | 고해상도ｔｖ(ｈｄｔｖ)용 플라즈마 디스플레이 패널 | |
| KR20060003440A (ko) | 중간 전극 라인에 의해 어드레싱되는 플라즈마 디스플레이장치의 구동 방법 | |
| KR20060003438A (ko) | 중간 전극 라인에 의해 어드레싱되는 플라즈마 디스플레이장치의 구동 방법 | |
| KR20020058142A (ko) | 4 전극 플라즈마 디스플레이 패널의 구동방법 | |
| WO2006008798A1 (ja) | 表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |