[go: up one dir, main page]

FR2521350A1 - Boitier porteur de puce semi-conductrice - Google Patents

Boitier porteur de puce semi-conductrice Download PDF

Info

Publication number
FR2521350A1
FR2521350A1 FR8221110A FR8221110A FR2521350A1 FR 2521350 A1 FR2521350 A1 FR 2521350A1 FR 8221110 A FR8221110 A FR 8221110A FR 8221110 A FR8221110 A FR 8221110A FR 2521350 A1 FR2521350 A1 FR 2521350A1
Authority
FR
France
Prior art keywords
base
wires
semiconductor device
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8221110A
Other languages
English (en)
Other versions
FR2521350B1 (fr
Inventor
Gen Murakami
Takeshi Gappa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57016230A external-priority patent/JPS58134450A/ja
Priority claimed from JP57016231A external-priority patent/JPS58134451A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2521350A1 publication Critical patent/FR2521350A1/fr
Application granted granted Critical
Publication of FR2521350B1 publication Critical patent/FR2521350B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A SEMI-CONDUCTEURS ET UN PROCEDE DE FABRICATION D'UN TEL DISPOSITIF. CE DISPOSITIF SE COMPOSE D'UNE BASE 11 REALISEE EN UN MATERIAU TEL QUE DU VERRE-EPOXY, PLUSIEURS CONDUCTEURS 15 COMPORTANT DES FILS (TELS 12) QUI S'ETENDENT DEPUIS UNE SURFACE AVANT VERS UNE SURFACE ARRIERE DE LA BASE 11, UN ELEMENT SEMI-CONDUCTEUR 17 FIXE DANS UN RENFONCEMENT 16 DE LA BASE ET RELIE ELECTRIQUEMENT AUX FILS 12, UNE ENCAPSULATION HERMETIQUE FORMEE UNE PAR RESINE 19 ENTOURANT AU MOINS L'ELEMENT SEMI-CONDUCTEUR 17 ET DES PARTIES DE RACCORDEMENT 14 ENTRE L'ELEMENT 17 ET LES FILS (TELS 12). APPLICATION NOTAMMENT AUX PLAQUETTES A CIRCUITS INTEGRES A SEMI-CONDUCTEURS DISPOSEES EN BOITIER PORTEUR EXTREMEMENT MINCE.

Description

La présente invention concerne des dispositifs à
semiconducteurs du type à boîtier porteur Plus particuliè-
rement l'invention concerne un dispositif à semiconducteurs dont le bottier est aminci et dont le coût est réduit et qui peut être monté aisément, et également un procédé pour fabri-
quer un tel dispositif.
D'une manière générale un dispositif à semiconduc-
teurs du type comportant un bottier porteur, désigné sous le
terme de porteur de microplaquettes ou de puce,peut être com-
plètement installé en étant simplement placé directement sur une plaquette à circuits imprimés en vue de l'installation et
du raccordement des bornes de câblage de la plaquette à cir-
cuits imprimés aux bornes de connexion extérieures du dispo-
sitif à semiconducteurs C'est pourquoi le dispositif à se-
miconducteurs dutype spécifié permet d'une manière efficace de réaliser le travail de mise en place et de rendre mince
l'ensemble de l'appareil dans lequel le dispositif à semicon-
ducteurs est monté, et la demande d'un tel dispositif tend à
s'accroître de plus en plus.
La plupart des dispositifs à semiconducteurs de l'
art antérieur de ce type utilisent un bottier porteur en cé-
ramique, comme représenté sur la figure 1 annexé à la présen-
te demande Ce bottier porteur 1 est constitué et utilisé de la manière indiquée ci-dessous Un renfoncement 3 est ménagé dans la surface supérieure d'une base de suppcrt 2, qui est
formée par exemple en utilisant le procédé au vert de la cé-
ramique Un élément semiconducteur (pastille) 4 est fixé sur la surface intérieuiedu fond du renfoncement 3 Les fils de
sortie 6, dont chacun est constitué par un conducteur inté-
rieur pour le raccordement à la plastique et par un conduc-
teur extérieur pour le raccordement estérieur, sont formés
en utilisant une technique telle qu'une métallisation de ma-
nière à s'étendre à partir du pourtour du renfoncement 3 en direction de la surface arrière de la base Une fois que la
pastille 4 et les fils de sortie 6 sont raccordés électrique-
ment à l'aide de conducteurs 7, la structure résultante
est encapsulée dans un capot 8 en métal ou en céramique.
Cependant, avec ce bottier, étant donné qu'il existe une limitation à la réduction de l'épaisseur de la céramique au vert, la réduction de l'épaisseur de la
base 2 obtenoe par laminage de cette dernière est naturel-
lement limitée, ce qui est un obstacle à l'amincissement
de l'ensemble du bottier En outre étant donné que le pro-
cédé au vert, auquel on s'est référé ci-dessus, comporte de nombreuses phases opératoires, l'ensemble du bottier
devient onéreux, conjointement avec le coût de la cérami-
que. En outre la céramique possède un coefficient de
dilatation thermique très différent de celui d'une plaquet-
te à circuits imprimés constituée en un matériau tel que du verre époxy ou analogue, que l'on utilise habituellement
en'tant que plaquette pour le montage C'est pourquoi, lors-
que le bottier céramique est directement fixé et raccordé
à la plaquette à circuitsimprimésde ce type, il se dévelop-
pe une contrainte imputable à la différence des coefficients de dilatation thermique, entre le bottier et la plaquette à circuits imprimés lors d'une variation de température, et
la connexion s'en trouve quelquefois endommagée.
En outre de tels bottiers céramiques sont fabri-
qués séparément un par un Il est par conséquent difficile
de réaliser d'une manière entièrement automatique les opéra-
tions de fixation de la pastille 4 sur la base 2, de raccor-
dement des conducteurs 7, de fixation du capot 8, etc Un
autre inconvénient tient au fait qu'aux dimensions des bol-
tiers fabriqués individuellement sont a Ssociàmdes erreurs
qui rendent l'automatisation plus difficile.
Le premier but de la présente invention est de
fournir un dispositif à semiconducteuis qui permet de ren-
dre mince le dispositif à semiconducteurs décrit ci-dessus
et d'abaisser son coût En outre le second but de l'inven-
tion est de fournirun dispositif à semiconducteurs qui faci-
lite le montage sur une plaquette à circuit imprimé utilisée habituellement, et qui, d'autre part, permet d'accroître la
précision sur les dimensions De plus un troisième but de l'in-
vention est de fournir un dispositif à semiconducteurs qui
permette de réaliser l'automatisation de la fabrication.
De plus un quatrième objet de la présente inven-
tion est de fournir un procédé de fabrication d'un disposi-
tif à semiconducteurs, qui permette de fabriquer de façon commode et efficace le dispositif à semiconducteurs décrit ci-dessus.
D'autres caractéristiques et avantages de la pré-
sente invention ressortiront de la description donnée ci-
après prise en référence aux dessins annexés, sur lesquels: la figure 1, dont il a déjà été fait mention, est une vue en perspective,-en coupe partielle, montrant un dispositif à semiconducteurs de l'art antérieur du type à boîtier porteur; la figure 2 (A) est une vue en perspective, en coupe partielle d'un dispositif à semiconducteurs conforme à la présente invention, tandis que la figure 2 (B) est une
vue en perspective de dessous du dispositif à-isemiconduc-
teurs représenté sur la figure 2 (A); les figures 3 (A)-3 (I), la figure 4 et la figure 5 sont des schémas illustrant des phases opératoires d'un
procédé de fabrication du dispositif à semiconducteurs re-
présenté sur les figures 2 (A) et 2 (B), et parmi lesquelles les figures 3 (A), 3 (B), 3 (D), 3 (F), 3 (G) et 3 (H) sont des vues en perspective de dessus, tandis que la figure 3 (C) est une vue en coupe, que les figures 3 'E) et 3 (I) sont des vues en perspective de dessous, que la figure 4 est une vue en perspective d'un cadre à plusieurs dispositifs, dans lequel l'assemblage est terminé; la figure 6 est une vue en coupe d'un dispositif à semiconducteurs selon une autre forme de réalisation; et la figure 7 est une vue en coupe d'un dispositif à-semiconducteurs selon une autre forme de réalisation, tandis que la figure 8 est une vue perspective de dessous
du dispositif à semiconducteurs représenté sur la figure 7.
Ci-après on va décrire un dispositif à semiconduc-
teurs conforme à la présente invention et un procédé de fa-
brication d'un tel dispositif en liaison avec des formes de
réalisation représentées.
Les figures 2 (A) et 2 (B) sont des vues en pers-
pective partielles d'un dispositif à semiconducteurs 10
conforme à la présente invention En se référant aux figu-
res, on voit que la référence 11 désigne une base qui est constituée par une plaque de verre-époxy (fibres de verre remplies avec ure résine époxy) La plaque en verre-époxy, du type utilisé habituellement en tant que plaquette à circuits imprimés, peut être employéetelle quelle Les couches conductrices formées sur les deux surfaces de la plaquette à circuits imprimés sont soumises à une attaque chimique comme cela sera décrit ultérieurement de manière a former des fils intérieurs 12 et des fils extérieurs de
sortie 13, ces fils intérieurs et extérieurs étant raccor-
dés par des éléments de raccordement 14 formés au moyen de la technique de réalisation de perçages traversants, grâce a quoi on forme des conducteurs 15 Un renfoncement carré 16 est formé au centre de la surface supérieure de la base il par découpage ou une opération analogue, et un
élément semiconducteur (pastille) 17 est fixé sur la-sur-
face intérieuredu fond du renfoncement à l'aide d'un liant ou analogue Les plots des électrodes de la pastille 17 et les fils intérieurs 12 mentionnés ci-dessous sont raccordés à l'aide de conducteurs 18 Ensuite on recouvre la pastille 17, les conducteurs 18 et les fils intérieurs 12 au moyen
d'une résine 19 déposée sur la base il au moyen d'une tech-
nique telle que l'encapsulation Parmi les conducteurs 15, au moins les fils intérieurs 12 et les fils extérieurs 13
sont plaqués avec de l'or de manière à faciliter le souda-
ge au niveau de la connexion des conducteurs 18 et le mon-
tage du dispositif à semiconducteurs Les parties à nu des fils (hormis les parties de ces fils les relient au conducteur) sur la surface supérieure de la base 11 peuvent être parfai-
tement recouvertes, par avance, au moyen d'une résine de pro-
tection 20 Comme cela est représenté sur la figure 2 (A), le
dispositif à semiconducteurs construit comme décrit ci-des-
sus est placé, avec sa surface arrière tournée vers le bas,
sur les structures ou formes conductrices 22 qui sont réa-
lisées sur une plaquette à circuits imprimés habituelle constituée par exemple par du verre-époxy ou du verre au phénol Les fils extérieurs 13 sont raccordés directement
aux électrodes 22 formées par les structures ou configura-
tions respectivement correspondantes, à l'aide d'un maté-
riau de brasage tel que de la soudure Le montage est alors terminé. Ciaprès on va décrire le procédé de fabrication du dispositif à semiconducteurs possédant la constitution indiquée ci-dessus, en référence aux figures 3 (A)-3 (I),
4 et 5.
Tout d'abord, comme représenté sur la figure 3 (A)
on prépare un substrat 26 dans lequel des feuilles de cui-
vre 24 à 25 servant de couches conductrices sont formées respectivement sur les surfaces avant et arrière (surfaces
supérieure et inférieure) d'une plaque de verre-époxy 23.
Dans ce cas, étant donné que plusieurs bottiers (cinq) sont formés habituellement de façon multiple et simultanément,
on utilise un substrat allongé pour former le substrat 26.
Ci-après on va décrire le procédé de fabrication en se pré-
occupant d'un bottier unique.
Ensuite, comme représenté sur la figure 3 (B), on
réalise des trous traversants verticaux 27 en un nombre cor-
respondant aux conducteurs 15 de manière qu'ils s'étendent le long du bord extérieur du bottier B et ce dans des positions dans le substrat 26, qui permettent leur raccordement avec les
coaecteursl 5 devant être formés Comme cela est représen-
té sur la figure 3 (C), on forme une couche de placage en cuivre 28 servant d'élément de connexion 14 en réalisant un placage sans électrode sur la surface périphérique in-
térieure de chaque trou traversant 27, et ce de telle ma-
nière que les feuilles respectives de cuivre 24 et 25 des surfaces supérieure et inférieure sont reliées de façon
électriquement conductrice par la couche de pla-
cage en cuivre 28 Ensuite, comme représenté sur les figu-
res 3 (D) et 3 (E), on soumet à une attaque chimique photo-
sensible les feuilles respectives de cuivre 24 et 25 si-
tuées sur les surfaces supérieure et inférieure du
substrat 26, de manière à former l'ensemble des fils in-
térieurs 12 et des fils extérieurs 13, qui sont indépen-
dants les uns des autres Il va sans dire que l'attaque
chimique photosensible est telle que le cuivre est atta-
qué moyennant l'utilisation d'une pellicule conformée de résine photosensible que l'on a réalisée au moyen de la formation d'une pellicule de résine photosensible, de l'expositicnde la pellicule moyennant l'interposition d'
un masque et du développement de la pellicule exposée.
Au cours de la phase d'attaque chimique, les fils inférieurs
12 situés sur la surface avant possèdent des formes indé-
pendantes les unes des autres, tandis que les fils exté-
rieurs sont formés de telle manière que les fils respec-
tifs sont électriquement conducteurs dans une surface-13 A
a l'extérieur des parties s'étendant le long du bord exté-
rieur du bottier En outre les fils extérieurs des boîtiers
respectifs sont interconnectés à l'aide"de lignes de conne-
xion 29 Il en résulte que les fils intérieurs respectifs 12 sont raccordés aux fils extérieurs correspondant 13 par l'intermédiaire des couches de placage en cuivre 28 situées
dans les trous traversants 27, et que les conducteurs indé-
pendants 15 doivent être constitués par les fils intérieurs
12, les trous traversants 27 et les fils extérieurs 13.
Cependant dans cet état, l'ensemble des conducteurs 15 as-
surent un état de conduction en raison de la présence des lignes de connexion 29 ainsi que de la configuration des fils extérieurs décrits cidessus. Après que les conducteurs 15 aient été formés comme cela a été décrit ci-dessus, on dépose la résine protectrice 20 sur les parties intermédiaires des fils intérieurs 12 sur la surface supérieure du substrat 26,
et ce sous la forme d'une bande, en utilisant la séri-
graphie ou une technique analogue, comme cela est il-
lustré sur la figure 3 (F) Cette résine protection 20 peut être appliquée en cas de besoin Les parties des
fils intérieurs 12 non recouvertes par la résine pro-
tectrice 20 sont soumises à un placage de fondation avec
du Ni et un placage avec du-Au lors de la phase opéra-
toire suivante Ces opérations de placage mettent en oeuvre un placage ou revêtement électrolytique, et la conductibilité des lignes de connexion 29 et des fils extérieurs 13 permet le placage de l'ensemble des fils
au moyen d'un simple raccordement d'une source d'alimen-
tation en énerg-ié à un-seul fi&.
Ensuite, comme cela est représenté sur la fi-
gure 3 (G), on aménage le renfoncement 16 en procédant de la manièresuivante: on usine par dégrossissage la surface supérieure du substrat 26, à savoir la partie
centrale du bottier, pour former un carré qui possède -.
des dimensions légèrement supérieures à celles de 1 '
élément semiconducteur (pastille) En outre, comme repré-
senté sur la figure 3 (H), on aménage des fentes 31 par poinçonnage des quatre côtés le long du bord extérieurdu
boîtier Des fentes 31 forment une configuration selon la-
laquelle la base il du boîtier devant être formée est sus-
pendue et portée par une partie périphérique extérieure (partie de cadre) 33 par l'intermédiaire de quatre parties formant des ponts ou languettes 32 qui sont formées entre les fentes 31 Par conséquent la structure obtenue est
dans un état tel que la base 11 du bottier peut être obte-
nue simplement par découpage des parties formant ponts ou languettes 32 possédant une faible largeur En outre, étant donné que les bords intérieurs des fentes 31 s'étendent le long des trous traversants 27, les parties intérieures de ces derniers (couches 28 de placage en cuivre doré) sont dégagées comme le bord extérieur de la base 11 du bottier par la présence des fentes Simultanément, les fentes 31 dégagent la surface extérieure creuse 13 A des fils extérieurs 13 C'est pourquoi, comme cela est représenté sur la figure 3 (I), les fils extérieurs 13 sont séparés respectivement
en étant isolés, et les lignes de connexion 29 sont décou-
pées, afin de rendre non conducteur du bottier respectif.
Grâce à la mise en oeuvre des phases opératoires ci-dessus, on réalise:: un cadre multiple 40 dans lequel, comme cela est représenté sur la figure 4, les bases 11 des cinq bottiers sont formées sur le substrat allongé de
la plaque en verme-époxy 26, et ce d'une manière multiple.
Chaque base il possède le renfoncement 16 servant à la fi-
xation de l'élément semiconducteur représenté par la pas-
tille, et ce dans la partie centrale de la surface avant,
pour la fixation des fils inférieurs 12 autour du renfonce-
ment et pour la fixation des fils extérieurs 13 raccordés aux fils intérieurs 13 par l'intermédiaire des parties de connexion, sur la surface arrière Les fils intérieures les parties de raccordement et les fils extérieurs constituent les conducteurs 15 Sur les deux côtés du substrat 26, on aménage successivement des trous de guidage 34 prévus à des distances appropriées (distances ou pas identiques au pas
d'écartement des bases) Les trous de guidage 34 sont for-
més en même temps que les fentes 31 Le cadre multiple 40 est chargé dans une machine d'assemblage automatique,(non représentée) et les phases opératoires de montage et de l'après montage des éléments semiconducteurs (pastilles)
sont mises en oeuvre.
De façon plus spécifique, comme cela est représen-
Lté sur la figure 5, l'élément semiconducteur (pastille) 17 est fixé sur la surface inférieure du fond du renfoncement 16 de la base 11 du boîtier à l'aide d'un liant approprié, à la suite de quoi on raccordeau moyen des conducteurs 18,
les fils intérieurs respectifs 12 et les plots des électro-
des de la pastille 17 Ensuite, on dépose la résine de scel-
lement 19 sur la base 11 du boîtier selon la méthode d'en-
capsulation ou une méthode analogue de manière à rendre
étanche la pastille 17, les conductedurs 18 et les fils in-
térieurs 12 Ainsi se trouve achevé le montage sur la base de chaque boîtier Ensuite, lorsque l'on découpe proprement
les parties formant pontsou languettes 32, on sépare les boî-
tiers finis de la partie formant cadre 33 et l'on obtient
des boitieis indépendants les uns des autres.
Par conséquent, lors des opérations de montage, on peut assembler les éléments semiconducteurs sur le substrat de base 26 de la figure 4 en mettant en oeuvre des phasesopératoires et des dispositifs semblables à celles et
ceux intervenant dans le cas de la formation de boîtiee mo-
yennant l'utilisation d'un cadre de montage multiple, et
l'on peut réaliser l'automatisation du montage.
Dans le cas o, au cours du processus précédent de fabrication, les éléments servant à l'alimentation en énergie des bottiers respectifs sont par avance-branchés en
parallèle les uns avec les autres à l'aide de lignes com-
munes et o ces lignes communes subsistent même après que les
fils extérieurs et les lignes de connexion aient été section-
nés lors de la formation des fentes 31, tous les boîtiers peu-
vent être alimentéssimultanément avec des courants, simple-
ment au moyen de la mise sous tension de-certaines des li-
gnes communes après que les boîtiers respectifs aient été
terminés Ainsi, on peut réaliser aisément et avec un rende-
ment élevé des cpérations de vieillissement Après l'achèvement du vieillissement à une température, à une tension et à un intervalle de temps prédéterminés, on effectue le second poinçonnage pour le sectionnement des lignes communes de manière à réaliser les boitiersrespectifs de manière qu'ils soient électriquement indépendants (et même dans ce cas, les boîtiers respectifs sont maintenus mécaniquement d'un seul
tenant au moyen de la partie formant cadre 33 par l'inter-
médiaire des parties formant ponts ou languettes 32), ce qui a pour effet que l'on peut tester individuellement et
dans leur ensemble les boîtiers respectifs.
Une fois tout ceci réalisé, étant donné que le dis-
positif à semiconducteursselon la présente invention et fa-
briqué comme décrit ci-dessus utilise un substrat unique, 1 ' épaisseur dell'ensemble du dispositif peut être sensiblement égale a celle du substrat et ceci permetd 'amincir de façon efficace le dispositif Ehoutre, étant donné que le nombre
des phases opératoires est faible et que l'on n'utilise au-
cun matériau onéreux, il s'avère que le dispositif peut être fabriqué à un faible coût Par ailleurs, étant donné que la base du dispositif utilise un matériauqui est identique ou
équivalent à celui de la plaquette à circuits imprimés ordi-
naire, ces matériaux possèdent des coefficients de dilatation thermique sensiblement identiques de sorte que l'endommagement de la connexion, qui est lié à une variation de température,
ne se produit pas même dans le cas o le dispositif a été mon-
té directement sur une plaquette à circuits imprimés -Etant
donné que le boîtier n'est pas en céramique, on peut le réa-
liser avec une grande précision du point de vue des cotes.
Conformément au procédé de fabrication d'un dispo-
sitif à semiconducteurs selon la présente invention, on peut former simultanément une pluralité de boîtiers sur le substrat
unique Par conséquent le rendement de fabrication des dispo-
sitifs à semiconducteurs devient plus élevé que dans le cas du boîtier céramique En outre, une fabrication rentable est possible si bien que les différentes opérations intervenant lors du processus de fabrication sont facilitées et que 1 ' obtention d'une précision sur les cotes, etc est également facilitée. Bien que, dans les formes de réalisation précédentes, on ait utilisé du verre-époxy comme matériau pour le
substrat,on peut utiliserd'autres matériaux tels qu'un po-
lyester, un polyimide, un papier au phénol, et un triazine.
En outre, étant donné que les conducteurs sont plaqués d' or, compte tenu de la soudabilité de ce dernier ainsi que la capacité de liaison des fils et conducteurs, on peut
réaliser dans certains cas un placage avec du Al, Ag ou Ni.
En outre, dans le cas o l'on peut en considéra-
tion le rayonnement thermique dans le cas de l'obtention
d'une densité d'intégration améliorée, ou de la fabrica-
tion d'un dispositif à semiconducteurs, tel qu'un circuit intégré de puissance, pour lequel on attache une certaine
importance au rayonnement thermique, on fabrique le dispo-
sitif à semiconducteur comme indiqué ci-après Le processus d'attaque chimique photosensible de la pellicule 25 mis en oeuvre lors de la phase opératoire de la figure 3 (A) est
réalisé de telle manière qu'on laisse subsister la feuil-
le de cuivre séparée des fils extérieurs 13, dans une par-
tie entourée par ces fils extérieurs sur la surface arriè-
re du substrat 26 (dans la surface devant devenir la base 11), ce qui apour effet que la feuille de cuivre destinée
servir de puits de chaleur est formée sur la surface arriè-
re de la surface destinée à devenir la base 11 Ensuite on
effectue un traitement similaire aux phases opératoires pré-
cédentes des figures 3 (F)-3 (I) En outre on réalise l'opéra-
tion telle que le montage de pastille et l'encapsulation
par la résine Une vue en coupe du dispositif à semiconduc-
teurs réalisé en utilisant cette méthode est représentée sur la figure 6 Sur cette figure la référence 30 désigne
la feuille de cuivre qui sert de puitsde chaleur Les par-
ties repérées par les autres chiffres sont identiques à cel-
les Expliquées à la figure 5.
Sinon, une fois que le puits de chaleur 30 a été-
formé de la manière décrite ci-dessus, on réalise dans la partie centrale de la boite 11 du boîtier constitué par le substrat en verre-époxy, une ouverture traversante carrée de manière à mettre à nu une partie du puits de chaleur 30 L' élément semiconducteur 17 est fixé sur la surface dégagée du puits de chaleur, l'élément 17 et les fils intérieurs 12 -sont raccordés au moyen des conducteurs 18 et la résine 19, qui recouvre l'élément 17, les fils 18 et des parties des fils intérieurs 12 est applique au moyen de la technique d'encapsulation Une coupe du dispositif à semiconducteurs formé en utilisant une telle méthode est représentée sur la figure 7 et une vue en perspective arrière ou de dessous est représentée sur la figure 8- En se référant aux figures, on voit qoe l'élément semiconducteur 17 est raccordé au puits de chaleur 30 et que cet élément semiconducteur 17 et les fils intérieurs 12 sont raccordés au moyen des conducteurs 18 L'élément semiconducteur 17, les fils 18 et les parties des fils intérieurs 12 sont recouverts avec la résine 19 En
utilisant un tel procédé, on raccorde l'élément semiconduc-
teur directement à lafeuille de cuivre, de sorte que la ca-
ractéristique de rayonnement thermique est encore améliorée.
Lorsque l'épaisseur de la feuille de cuivre est insuffisante comme moyen de formation du puits de chaleur, il est possible de l'accroître à l'aide d'un placage, ou
bien de l'empilement d'une autre feuille de cuivre En ou-
tre la feuille de cuivre peut être remplacée par une plaqué
*de duivre.
Comme cela a été décrit ci-dessus, conformément au dispositif à semiconducteurs selon la présente invention, on munitde fils un substrat de base dont le matériau est du
verm-époxy ou analogue, èt on l'aménage de manière à cons-
tituer des bases de boîtiers, on fixe des pastilles sur les-
dites bases et on y relie des conducteurs, et on scelle de
façon étanche la structure résultante à l'aide d'une résine.
Par conséquent on peut obtenir un amincissement du disposi-
tif à semiconducteurs et une réduction du coût de ces der-
niers, et le montage de ce dispositif sur une plaque à cir-
cuits imprimés, habituellement utilisée est facilité D'au-
tre part on obtient également certains effets tels qu'il est possible d'améliorer la précision sur les cotes et d'
obtenir l'automatisation de la fabrication.
En outre conformément au procédé de fabrication se-
lon'la présente invention, le dispositif à semiconducteurs
mentionné ci-dessus peut être fabriqué aisément et de f a-
çon rentable.
2521350.

Claims (12)

REVENDICATIONS
1 Dispositif à semiconducteurz caractérisé en ce qu'il comnporte une base ( 11) qui est constituée en un matériau choisi parmi' le groupe incluant le verre-époxy le verre-phénol, le triazine, le papier au phénol, le polyimide et le polyester, plusieurs fils ( 12,13) qui sont
formés de manière à s'étendre depuis une face avant en di-
rection d'une face arrière de la base ( 11), un élément se-
miconducteur ( 17) qui est fixé sur ladite base et qui est
raccordé électriquement auxdits fils ( 12,13), et une rési-
ne ( 19) qui renferme de façon étanche au moins ledit élé-
ment semiconducteur ( 17) et les parties de raccordement
électrique ( 14) entre l'élément semiconducteur et les fils.
2 Dispositif à semiconducteurs selon la revendi-
cation 1, caractérisé en ce que chaque fil ( 15; 12,13) se
compose d'un fil intérieur ( 12) qui est formé sur la sur-
face avant de la base ( 11), d'un fil extérieur ( 13) qui est formé sur la surface arrière de la base ( 11), et d'une
partie de raccordement ( 14) qui traverse la base de maniè-
re à relier de façon conductrice le fil intérieur ( 12) et
le fil extérieur ( 13).
3 Dispositif à semiconducteurs selon la revendi-
cation 1, caractérisé en ce que l'élément semiconducteur ( 17) est fixé dans un renfoncement ( 16) qui est formé dans
la surface avant de la base ( 11).
4 Dispositif à semiconducteurs selon la revendi-
cation 1, caractérisé en ce que l'élément semiconducteur ( 17) et les fils ( 15; 13,12) sont raccordés électriquement
par des conducteurs ( 18).
5 Dispositif à semiconducteurs selon la revendi-
cation 3, caractérisé en ce qu'un puits de chaleur ( 25) est
formé sur la surface arrière de la base ( 11).
6 Dispositif à semiconducteurs selon la revendi-
cation 1, caractérisé en ce que l'élément semiconducteur ( 17) est situé dans un trou qui traverse ladite base ( 11) et qu'un puits de chaleur ( 25) est raccordé à la surface
arrière de l'élément semiconducteur ( 17).
7 Dispositif à semiconducteurs du type réalisé
en plusieurs exemplaires dans un cadre multiple ( 40),,ca-
ractérisé en ce que ce cadre est constitué par un substrat
allongé ( 26) constitué en un matériau choisi parmi le grou-
pe incluant le verre-époxy le verre-phénol, le triazine,
le papier au phénol, le polyimide et le polyester, plu-
sieurs bases ( 11) formées dans ledit substrat, et plusieurs
fils ( 15; 12,13) qui sont formés sur chaque base.
8 Dispositif à semiconducteurs selon la revendi-
cation 7, caractérisé en ce que chaque base ( 11) est formée entre plusieurs fentes ( 31) qui sont ménagées dans ledit
substrat ( 26).
9 Dispositif à semiconducteursselon la revendica-
tion 7, caractérisé en ce que chaque fil ( 15) est constitué par un fil intérieur ( 12) qui est formé sur une surface avant de ladite base ( 11), par un fil extérieur ( 13) qui est formé
sur une surface arrière de la base, et par une partie de rac-
cordement ( 14) qui s'étend le long d'un trou traversant ( 27) ménagé dans ladite base et qui raccorde le fil intérieur ( 12)
et le fil extérieur ( 13).
Dispositif à semiconducteurs selon la revendi-
cation 8, caractérisé en ce que lesdites fentes ( 31) sont
formées de manière à entourer la base correspondante ( 11).
11 Procédé de fabrication d'un dispositif à semi-
conducteurs selon l'une quelconque des revendications l à
, caractérisé en ce qu'il comporte la phase opératoire
de préparation d'une base ( 11) qui est constituée en un ma-
tériau choisi parmi le groupe incluant-le verre-époxy
verre-phénol, le triazine, le papier phénol, le po-
lyimide et le polyester, la phase opératoire de formation de fils ( 15; 12; 13) sur une surface avant et une surface arrière de ladite base ( 11) respectivement et également de formation de parties de raccordement ( 14) qui relient les fils ( 12,13) situés sur la surface avant et sur la surface arrière de ladite base, la phase opératoire de fixation d'
un élément semiconducteur ( 17) sur la surface avant de la-
dite base ( 11), la phase opératoire de raccordement élec-
trique dudit élément semiconducteur ( 17) et desdits fils
( 12,13), et la phase opératoire de recouvrement dudit élé-
ment semiconducteur ( 17) et des parties de raccordement ( 14) entre l'élément semiconducteur et lesdits fils, au
moyen d'une résine ( 19).
12 Procédé de fabrication d'un dispositif semi-
conducteur selon la revendication 11, caractérisé en ce que lesdits fils ( 12,13) situés sur les surfaces avant et
arrière de ladite base ( 11) sont formés par dépot de feuil-
les conductrices ( 24,25) sur lesdites surfaces avant et ar-
rière de la base ( 11) et-par attaque chimique sélective de
ces feuilles.
13 Procédé de fabrication d'un dispositif à se-
miconducteursselon la revendication 11, caractérisé en ce que les parties de raccordement ( 14) servant à relier les fils ( 12) situés sur la surface avant de la base ( 11) et
les fils ( 13) situés sur la surface arrière de ladite ba-
se sont formées par aménagement de trous traversants ( 27) dans ladite base et par formation de couches de placage conductrices( 28) sur les surfaces intérieures desdits
trous traversants.
ABREGE DESCRIPTIF
DISPOSITIF A SEMICONDUCTEURS ET PROCEDE DE FABRICATION D'UN
TEL DISPOSITIF
Société dite: HITACHI, LTD.
L'invention concerne un dispositif à semiconduc-
teurs et un procédé de fabrication d'un tel dispositif.
Ce dispositif se compose d'une base ( 11) réali-
sée en un matériau tel que du verre-époxy,plusieurs conduc-
teurs ( 15) comportant des fils (tels 12) qui s'étendent de-
puis une surface avant vers une surface arrière de la base
( 11), un élément semiconducteur ( 17) fixé dans un renfonce-
ment ( 16) de la base et relié électriquement aux fils ( 12),
une encapsulation hermétique formée une par résine ( 19) en-
tourant au moins l'élément semiconducteur ( 17) et des par-
ties de raccordement ( 14) entre l'élément ( 17) et les fils
(tels 12).
Application notamment aux plaquettes à circuits
intégrés à semiconducteurs disposées en boîtier porteur ex-
trêmement mince.
(Figure 2 A>
FR8221110A 1982-02-05 1982-12-16 Boitier porteur de puce semi-conductrice Expired FR2521350B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57016230A JPS58134450A (ja) 1982-02-05 1982-02-05 半導体装置およびその製造方法
JP57016231A JPS58134451A (ja) 1982-02-05 1982-02-05 多連フレ−ム

Publications (2)

Publication Number Publication Date
FR2521350A1 true FR2521350A1 (fr) 1983-08-12
FR2521350B1 FR2521350B1 (fr) 1986-01-24

Family

ID=26352511

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8221110A Expired FR2521350B1 (fr) 1982-02-05 1982-12-16 Boitier porteur de puce semi-conductrice

Country Status (9)

Country Link
US (1) US4691225A (fr)
KR (1) KR910002035B1 (fr)
DE (1) DE3300693A1 (fr)
FR (1) FR2521350B1 (fr)
GB (2) GB2115607B (fr)
HK (2) HK71387A (fr)
IT (1) IT1161868B (fr)
MY (1) MY8700602A (fr)
SG (1) SG36187G (fr)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
EP0333237A3 (fr) * 1984-05-18 1990-03-21 BRITISH TELECOMMUNICATIONS public limited company Support pour puce à circuit intégré
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
IL78192A (en) * 1985-04-12 1992-03-29 Hughes Aircraft Co Mini chip carrier slotted array
US4762606A (en) * 1985-04-12 1988-08-09 Hughes Aircraft Company Mini chip carrier slotted array
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법
DE3619636A1 (de) * 1986-06-11 1987-12-17 Bosch Gmbh Robert Gehaeuse fuer integrierte schaltkreise
DE3625263A1 (de) * 1986-07-25 1988-02-04 Basf Ag Mikroelektronische bauelemente sowie dickschicht-hybridschaltungen
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
US5010038A (en) * 1989-06-29 1991-04-23 Digital Equipment Corp. Method of cooling and powering an integrated circuit chip using a compliant interposing pad
US5014418A (en) * 1989-07-13 1991-05-14 Gte Products Corporation Method of forming a two piece chip carrier
JP2515406B2 (ja) * 1989-09-05 1996-07-10 株式会社東芝 樹脂封止型半導体装置
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
NL9000161A (nl) * 1990-01-23 1991-08-16 Koninkl Philips Electronics Nv Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JPH04273451A (ja) * 1991-02-28 1992-09-29 Nippon Steel Corp 半導体装置
JPH04322452A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 半導体装置、半導体素子収納容器および半導体装置の製造方法
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
DE4332783A1 (de) * 1993-09-27 1995-03-30 Reichhardt Bernd Konfigurierbares elektronisches Bauelement für die Oberflächenmontage
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5550403A (en) * 1994-06-02 1996-08-27 Lsi Logic Corporation Improved laminate package for an integrated circuit and integrated circuit having such a package
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
DE4438449A1 (de) * 1994-10-28 1996-07-04 Sibet Gmbh Sican Forschungs Un Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5760466A (en) * 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
FR2734984B1 (fr) * 1995-05-29 1997-08-22 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
FR2734983B1 (fr) 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
US5986340A (en) * 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
JP2976917B2 (ja) * 1997-03-31 1999-11-10 日本電気株式会社 半導体装置
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
US5939784A (en) * 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
EP1063699A4 (fr) * 1998-02-10 2007-07-25 Nissha Printing Feuille de base pour module de semiconducteur, procede de fabrication de ladite feuille de base, et module de semiconducteur
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package
GB2356287B (en) * 1999-07-15 2004-03-24 Altera Corp Apparatus and method for packaging different sized semiconductor chips on a common substrate
US6407450B1 (en) 1999-07-15 2002-06-18 Altera Corporation Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions
US6448635B1 (en) 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
DE10113771A1 (de) * 2001-03-21 2002-07-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Kontaktierung mit einer Leiterplatte
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1463023A (en) * 1974-04-30 1977-02-02 Burroughs Corp Hermetically sealed package including an integrated circuit
FR2360174A1 (fr) * 1976-07-30 1978-02-24 Amp Inc Boitier de circuit integre et son procede de fabrication
FR2498814A1 (fr) * 1981-01-26 1982-07-30 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
EP0058068A2 (fr) * 1981-02-09 1982-08-18 BRITISH TELECOMMUNICATIONS public limited company Support pour puce de circuit intégré

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1184319A (en) * 1967-12-27 1970-03-11 Rca Corp Semiconductor Device Assembly
JPS4919023B1 (fr) * 1970-01-02 1974-05-14
US3691289A (en) * 1970-10-22 1972-09-12 Minnesota Mining & Mfg Packaging of semiconductor devices
NL164425C (nl) * 1971-02-05 1980-12-15 Philips Nv Halfgeleiderinrichting voorzien van een koellichaam.
GB1339660A (en) * 1971-11-20 1973-12-05 Ferranti Ltd Supports for semiconductor devices
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
US3916434A (en) * 1972-11-30 1975-10-28 Power Hybrids Inc Hermetically sealed encapsulation of semiconductor devices
US3936866A (en) * 1974-06-14 1976-02-03 Northrop Corporation Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate
CH588797A5 (fr) * 1975-01-14 1977-06-15 Ebauches Electroniques Sa
FR2311406A1 (fr) * 1975-05-13 1976-12-10 Honeywell Bull Soc Ind Perfectionnements aux procedes de fabrication de supports de conditionnement de micro-plaquettes de circuits integres
DE2528119A1 (de) * 1975-06-24 1977-01-20 Siemens Ag Elektrisch leitendes band
GB1509142A (en) * 1975-11-18 1978-04-26 Amp Inc Lead assembly
JPS52126765A (en) * 1976-04-16 1977-10-24 Seiko Instr & Electronics Sealing frame structure for circuit substrate and method of producing same
JPS5321771A (en) * 1976-08-11 1978-02-28 Sharp Kk Electronic parts mounting structure
JPS53103659U (fr) * 1977-01-25 1978-08-21
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
DE2752655A1 (de) * 1977-09-23 1979-06-07 Blaupunkt Werke Gmbh Elektronisches bauelement
FR2404992A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Circuits electriques integres proteges, substrats d'interconnexion proteges comportant de tels circuits et procede d'obtention desdits circuits et substrats
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
US4366342A (en) * 1978-06-21 1982-12-28 Minnesota Mining And Manufacturing Company Conductively coated embossed articles
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
EP0016522B1 (fr) * 1979-02-19 1982-12-22 Fujitsu Limited Dispositif semi-conducteur et procédé pour sa fabrication
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
DE3021289A1 (de) * 1980-06-06 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Elektrischer baustein in schichtschaltungstechnik
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
JPS58468A (ja) * 1981-06-24 1983-01-05 Komatsu Ltd 装軌式走行装置
US4495376A (en) * 1981-07-27 1985-01-22 Texas Instruments Incorporated Carrier for integrated circuit
US4463217A (en) * 1981-09-14 1984-07-31 Texas Instruments Incorporated Plastic surface mounted high pinout integrated circuit package
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1463023A (en) * 1974-04-30 1977-02-02 Burroughs Corp Hermetically sealed package including an integrated circuit
FR2360174A1 (fr) * 1976-07-30 1978-02-24 Amp Inc Boitier de circuit integre et son procede de fabrication
FR2498814A1 (fr) * 1981-01-26 1982-07-30 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
EP0058068A2 (fr) * 1981-02-09 1982-08-18 BRITISH TELECOMMUNICATIONS public limited company Support pour puce de circuit intégré

Also Published As

Publication number Publication date
HK70887A (en) 1987-10-09
GB2115607A (en) 1983-09-07
SG36187G (en) 1987-09-18
IT8319413A0 (it) 1983-02-03
KR910002035B1 (ko) 1991-03-30
HK71387A (en) 1987-10-09
MY8700602A (en) 1987-12-31
KR840003534A (ko) 1984-09-08
FR2521350B1 (fr) 1986-01-24
GB8411298D0 (en) 1984-06-06
GB2138210A (en) 1984-10-17
DE3300693A1 (de) 1983-09-22
US4691225A (en) 1987-09-01
GB8302769D0 (en) 1983-03-02
IT1161868B (it) 1987-03-18
GB2138210B (en) 1985-10-30
GB2115607B (en) 1985-10-30

Similar Documents

Publication Publication Date Title
FR2521350A1 (fr) Boitier porteur de puce semi-conductrice
BE1001747A4 (fr) Condensateur de decouplage pour module a reseau d'ergots en grille.
EP0923130B1 (fr) Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
EP0693777B1 (fr) Boítier BGA à moulage par injection
CH627877A5 (fr) Substrat d'interconnexion de composants electroniques a circuits integres.
EP1011133B1 (fr) Composant microélectronique CMS enrobé, notamment pour un dispositif médical implantable actif, et son procédé de fabrication
EP0252977A1 (fr) Support de puce avec rangee de plots de densite ultra elevee
EP0306412A1 (fr) Boîtier pour circuit électronique
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
JPH11195794A (ja) 光電素子および該光電素子の製造方法
FR2590105A1 (fr) Ensemble a paillette comprenant un substrat de cablage multicouche
FR2514561A1 (fr) Photocoupleur utilisant un cadre de montage plie
EP0396248A2 (fr) Contact électrique à broche et méthode de sa fabrication
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
TW200418354A (en) Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
CN101431031A (zh) 半导体封装件及其制法
EP0353114B1 (fr) Dispositif d'interconnexion entre un circuit intégré et un circuit électrique et procédé de fabrication du dispositif
CN101383335B (zh) 半导体封装基板及其制作方法
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
EP0323295B1 (fr) Procédé pour fixer sur un support un composant électronique et ses contacts
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
FR2570877A1 (fr) Composant semi-conducteur monte en boitier plastique et procede de montage correspondant
FR2581247A1 (fr) Boitier et procede de liaison d'un ensemble de conducteurs d'un boitier a une pastille semi-conductrice

Legal Events

Date Code Title Description
ST Notification of lapse