[go: up one dir, main page]

KR0178255B1 - Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 - Google Patents

Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR0178255B1
KR0178255B1 KR1019950041846A KR19950041846A KR0178255B1 KR 0178255 B1 KR0178255 B1 KR 0178255B1 KR 1019950041846 A KR1019950041846 A KR 1019950041846A KR 19950041846 A KR19950041846 A KR 19950041846A KR 0178255 B1 KR0178255 B1 KR 0178255B1
Authority
KR
South Korea
Prior art keywords
carrier frame
pcb
semiconductor package
bga semiconductor
pad
Prior art date
Application number
KR1019950041846A
Other languages
English (en)
Other versions
KR970030203A (ko
Inventor
심일권
허영욱
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019950041846A priority Critical patent/KR0178255B1/ko
Priority to US08/651,200 priority patent/US5854741A/en
Priority to JP8182799A priority patent/JP2929273B2/ja
Publication of KR970030203A publication Critical patent/KR970030203A/ko
Application granted granted Critical
Publication of KR0178255B1 publication Critical patent/KR0178255B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩의 동작시 발생되는 열의 방출을 극대화 시키기 위하여 히트 싱크를 접착시켜 BGA 반도체 패키지를 제조하는 공정에 있어서, PCB기판에 히트싱크를 접착시켜 고온의 제조공정을 거쳐 작업을 진행하더라도 제품의 휨 발생을 최소화 함은 물론, PCB패널에 최대한 많은 PCB기판을 만들 수 있도록 하여 제품의 생산성을 향상 시키도록 된 BGA 반도체 패키지의 PCB캐리어 프레임 및 그 제조방법에 관한 것이다.

Description

BGA 반도체 패키지의 PCB캐리어 프레임 및 그 제조방법
제1도는 히트싱크가 부착된 일반적인 BGA 반도체 패키지의 단면도.
제2도는 종래의 PCB패널과 히트싱크와의 접착 상태를 나타내는 도면.
제3도는 본 발명에 따른 PCB기판의 형성 상태를 나타내는 도면.
제4도의 (a)(b)는 본 발명에 따른 PCB캐리어 프레임의 평면도로서,
(a)는 PCB기판이 부착되기 전 상태의 캐리어 프레임 평면도.
(b)는 PCB기판이 부착된 상태의 PCB캐리어 프레임 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : PCB패널 12 : PCB스트립
13 : PCB기판 15 : 캐비티(Cavity)
20 : 캐이러 프레임 21 : 패드
22 : 타이바 23 : 슬롯(Slot)
24 : 구멍 30 : 히트싱크
40 : 반도체 칩 50 : 솔더볼
60 : PCB캐리어 프레임
본 발명은 BGA 반도체 패키지의 PCB캐리어 프레임 및 그 제조방법에 관한 것으로, 더욱 상세하게는 캐리어 프레임에 형성되어 있는 다수의 패드에 PCB기판을 부착하여 PCB캐리어 프레임을 제조하고, 이 PCB캐리어 프레임을 BGA 반도체 패키지의 제조에 적용시켜 줌으로써, BGA 반도체 패키지의 품질을 향상시킴과 동시에 그 제조단가를 절감할 수 있는 BGA 반도체 패키지의 PCB캐리어 프레임을 및 그 제조방법에 관한 것이다.
일반적으로 히트싱크 부착형 BGA(Ball Grid Array : 볼 그리도 어레이) 반도체 패키지의 구조는 제1도에 도시된 바와같이 PCB기판(13)에 반도체 칩(40)이 장착되는 부분에 캐비티(15 : Cavity)가 형성되어 있고, 상기 PCB기판(13)의 저면에는 히트싱크(30)가 부착되며, 상기 히트싱크(30)의 상면에 직접 반도체 칩(40)을 부착하고, 상기 PCB기판(13) 상면에는 다수의 솔더볼(50)이 부착된 구조로서 상기 히트싱크(30)에 의해 열방출의 효과를 극대화 시킬 수 있도록 되어 있다.
이와 같이 히트싱크(30)를 PCB기판(13)에 부착시키는 방법으로 종래에는 제2도에 도시된 바와같이 PCB패널(11) 위에 필요한 회로 및 캐비티(15)를 형성한 후, PCB패널(11)의 저면에 PCB패널(11)과 동일한 크기의 히트싱크(30)를 에폭시 또는 접착테이프 등을 이용하여 접착시킨 다음, 히트싱크(30)가 접착된 PCB패널(11)을 필요한 크기로 절단하여 PCB스트립(12)으로 사용한다.
그러나, 이와 같은 방법에 의해 PCB패널(11)에 히트싱크(30)를 접착시켜 상기 PCB기판(13)을 PCB스트립(12)으로 절단하여 사용하게 되면, PCB패널(11)과 히트싱크(30)의 재질은 서로 상이하므로 열팽창계수가 서로 달라 고온이 많이 요구되는 BGA 반도체 패키지의 제조공정을 거치면서 각기 서로 다른 열 팽창으로 인해 즉, 공정이 거듭될수록 PCB스트립(12)은 열을 받아 휨이 발생되어 다음 공정의 작업을 불가능하게 하는 문제점이 있었다.
또한, BGA 반도체 패키지는 입출력 단자로 솔더볼(50)을 사용하고 있는 바, 이러한 솔더볼(50)들은 그 평평도가 맞지 않으면 패키지의 불량을 가져오는 요인이 되는데, 상기 PCB스트립(12) 전체가 휨이 발생되므로 그 위에 부착되는 솔더볼(50)은 자연히 평평도가 맞지 않음으로 제품의 불량을 가져오는 것이다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위하여 발명된 것으로, 반도체 칩의 동작시 발생되는 열의 방출을 극대화 시키기 위하여 히트싱크를 접착시켜 BGA 반도체 패키지를 제조하는 공정에 있어서, PCB기판에 히트싱크를 접착시켜 고온의 제조공정을 거쳐 작업을 진행하더라도 제품의 휨 발생을 최소화 함은 물론, PCB패널에서 최대한 많은 PCB기판을 만들 수 있도록 하여 제품의 생산성을 향상 시키도록 된 BGA 반도체 패키지의 PCB캐리어 프레임 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명의 목적을 달성하기 위해서는 PCB패널에 필요한 회로 및 캐비티(Cavity)를 형성하는 단계와, 상기 회로가 형성된 PCB패널을 낱개의 PCB기판으로 절단하는 단계와, 상기 절단된 PCB기판을 캐리어 프레임의 패드에 접착수단을 이용하여 접착하는 단계의 제조방법에 의해 완성된 BGA 반도체 패키지의 PCB캐리어 프레임, 즉 캐리어 프레임의 다수 패드에 낱개의 PCB기판이 부착되어 있는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임에 의해 가능하다.
예컨대, 캐리어 프레임의 재질을 구리, 알루미늄 등과 같은 금속재질을 사용하여 형성하고, 여기에 낱개로 절단된 PCB기판을 부착시켜 고온의 패키지 제조 공정을 진행시킴으로서 상기 캐리어 프레임에 의해 제조공정중 발생될 수 있는 휨의 발생을 방지할 수 있는 것이다.
이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제3도 및 제4도는 본 발명에 의한 PCB캐리어 프레임이 제조되는 과정을 도시한 것으로서, PCB패널(11)에 필요한 회로 및 캐비티(15)를 형성한 후, 패키지에 사용되는 필요한 크기로 절단하여 낱개의 PCB기판(13)을 형성한 다음, 캐리어 프레임(20)의 패드(21)위에 절단된 낱개의 PCB기판(13)을 에폭시 또는 접착테이프등의 접착수단을 이용하여 접착시키면, BGA 반도체 패키지의 제조 공정시에 필요한 PCB캐리어 프레임(60)을 쉽게 제조할 수 있다.
이때, 상기 PCB패널(11)을 낱개의 PCB기판(13)으로 절단할때, 낱개의 PCB기판(13)에는 반도체 칩(40)이 장착되는 부분에 하나의 캐비티(15)가 포함되도록 절단하는 것이 바람직하고, 상기 PCB기판(13)과 캐리어 프레임(20), 즉 PCB기판(13)과 캐리어 프레임(20)의 패드(21) 접착은 고온, 고압의 프레스 또는 열 압착을 이용하여 접착시키는 것이 바람직하다.
한편, 상기와 같은 제조방법에 의해서 완성된 PCB캐리어 프레임(60)의 구조를 살펴보면, 자재의 이송 등을 원활히 하기 위한 사이드 바(25)를 포함하고 있는 캐리어 프레임(20)에는 다수의 패드(21)가 타이바(22)를 매개체로 연결 형성되어 있고, 상기 각 패드(21)에는 낱개의 PCB기판(13)이 부착되어 있다.
이때, 상기 캐리어 프레임(20)에 형성되어 있는 각각의 패드(21) 둘레에는 BGA 반도체 패키지의 각 공정에서의 휨을 방지하기 위한 슬롯(23 : Slot)이 형성되어 있고, 캐리어 프레임(20)의 길이방향으로 상·하부에는 이 캐리어 프레임(20)을 이송시키거나 정확한 위치에 세팅시키는 등의 용도로 사용할 수 있는 다수의 구멍(24)이 형성되어 있으며, 상기 각각의 패드(21)는 타이바(22)에 의해 연결 지지되어져 있다.
여기서, 상기 캐리어 프레임(20)의 재질로는 전열성이 뛰어난 구리, 구리합금, 알루미늄 또는 스텐레스 등의 금속재질을 사용하여 형성하는 것이 바람직하다. 즉, 패키지를 완성한 후에는 상기 패드(21)에서 열 방출 되도록 하므로서, 결국 이 패드(21)가 히트싱크(30)의 역할을 하는 것이다.
또한, 상기 캐리어 프레임(20)에 낱개의 PCB기판(13)이 접착될 때 그 접착력을 높이기 위하여 상기 캐리어 프레임(20)의 패드(21)에는 알루미늄 재질의 경우 얇은 박막을 입히거나, 또는 구리합금 재질의 경우 Cu2O, CuO 등과 같은 산화물(Oxide)등을 처리하고, 상기 패드(21)의 저면에는 표면보호와 부식방지를 위한 니켈 또는 솔더도금을 처리하는 것이 바람직하다. 즉, 상기 캐리어 프레임(20)의 패드(21)는 패키지의 완성후 히트싱크의 역할을 하므로 외부로 직접 노출되어 지는데, 이때의 패드(21) 저면에 니켈 또는 솔더도금을 하여 주므로써, 패드(21) 저면의 표면을 보호함과 동시에 부식을 방지하게 되는 것이다.
또한, 상기 캐리어 프레임(20)에 형성된 패드(21)의 크기는 접착되는 PCB기판(13) 크기의 ±2mm 이내로 형성하는 것이 가장 효율적이다.
이와같이 구성되는 낱개의 PCB기판(13)이 다수개 접착된 캐리어 프레임(20)은 일반적인 패키지에 적용되는 리드프레임(도시되지 않음)의 공정과 같이 원활한 제조공정을 거칠수 있으며, 기존의 생산장비를 그대로 이용할 수 있으므로 그 원가를 절감시킬 수 있다.
뿐만 아니라, 상기 PCB기판(13)과 접착되는 캐리어 프레임(20)의 접착 면적은 패드(21) 부분으로 한정되므로 서로 다른 재질의 PCB기판(13)과 히트싱크(30; 본 발명에서는 캐리어 프레임(20)의 패드(21))를 접착시켜 사용하더라도 제품의 휨 발생을 최소화하여, 후공정인 솔더볼(50)을 안착 시키더라도 그 평평도를 정확히 유지할 수 있다.
또한, 상기 캐리어 프레임(20)의 패드(21)에 PCB기판(13)을 부착하여 패키지 제조공정을 거친 후에는 상기 패드(21)를 지지하고 있는 타이바(22)를 절단하는 것에 의해 간단히 BGA 반도체 패키지를 완성할 수 있다.
한편, 상기 캐리어 프레임(20)은 기존의 반도체 패키지 제조장비 및 공정을 그대로 적용할 수 있도록 기존의 리드프레임과 유사한 형태의 스트립(Strip) 단위로 이루어 지는 것이 바람직하고, 또 상기 캐리어 프레임(20)은 연속적인 제조작업을 수행할 수 있도록 릴(Reel) 형태로 이루어지는 것도 바람직하다.
이상의 설명에서 알수 있듯이 본 발명에 의하면, 열 전달이 양호한 캐리어 프레임에 각각의 PCB기판을 접착시켜 고온의 작업 공정에서도 제품의 휨 발생을 최소화 시킴은 물론, 작업 공정을 간단히 하고, PCB패널에 최대한 많은 PCB기판을 만들어 제품의 생산성을 향상 시킬수 있는 등의 효과가 있다.

Claims (13)

  1. PCB패널에 필요한 회로 및 캐비티(Cavity)를 형성하는 단계와, 상기 회로가 형성된 PCB패널을 낱개의 PCB기판으로 절단하는 단계와, 상기 절단된 PCB기판을 캐리어 프레임에 접착수단을 이용하여 접착하는 단계로 이루어진 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임 제조방법.
  2. 제1항에 있어서, 상기 PCB패널을 낱개의 PCB기판으로 절단할 때, 낱개의 PCB기판에는 반도체 칩이 장작되는 부분에 하나의 캐비트가 포함되도록 절단하는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임 제조방법.
  3. 제1항에 있어서, 상기 PCB기판과 캐리어 프레임의 접착은 고온, 고압의 프레스 또는 열 압착을 이용하여 접착시키는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임 제조방법.
  4. 캐리어 프레임에는 다수의 패드가 타이바를 매개체로 연결 형성되어 있고, 상기 각 패드에는 낱개의 PCB기판이 부착되어 있는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  5. 제4항에 있어서, 상기 캐리어 프레임에 형성되어 있는 각각의 패드 둘레에는 슬롯(Slot)이 형성되어 있는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  6. 제4항에 있어서, 상기 캐리어 프레임의 길이방향으로 상·하부에 다수개의 구멍이 형성되어 있는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  7. 제4항에 있어서, 상기 캐리어 프레임의 재질은 열 방출이 뛰어난 구리, 구리합금, 알루미늄 또는 스텐레스 등의 금속재질로 된 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  8. 제4항에 있어서, 상기 캐리어 프레임의 패드 크기는 PCB기판 크기의 ±2mm 이내인 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  9. 제4항 또는 제7항에 있어서, 알루미늄 재질로 이루어진 캐리어 프레임의 패드 상면에는 박막을 입히는 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  10. 제4항 또는 제7항에 있어서, 구리합금 재질로 이루어진 캐리어 프레임의 상면에는 Cu2O, CuO와 같은 산화물(Oxide) 처리한 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  11. 제4항 또는 제7항에 있어서, 상기 캐리어 프레임의 패드 저면에는 니켈 또는 솔더도금을 처리한 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  12. 제4항에 있어서, 상기 캐리어 프레임은 패드가 소정 개수 형성된 스트립(Strip) 형태로 이루어진 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
  13. 제4항에 있어서, 상기 캐리어 프레임은 패드가 연속적으로 배열된 릴(Reel) 형태로 이루어진 것을 특징으로 하는 BGA 반도체 패키지의 PCB캐리어 프레임.
KR1019950041846A 1995-11-17 1995-11-17 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 KR0178255B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950041846A KR0178255B1 (ko) 1995-11-17 1995-11-17 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US08/651,200 US5854741A (en) 1995-11-17 1996-05-17 Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same
JP8182799A JP2929273B2 (ja) 1995-11-17 1996-06-24 ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041846A KR0178255B1 (ko) 1995-11-17 1995-11-17 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970030203A KR970030203A (ko) 1997-06-26
KR0178255B1 true KR0178255B1 (ko) 1999-03-20

Family

ID=19434435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041846A KR0178255B1 (ko) 1995-11-17 1995-11-17 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법

Country Status (3)

Country Link
US (1) US5854741A (ko)
JP (1) JP2929273B2 (ko)
KR (1) KR0178255B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066996A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
KR20180077115A (ko) 2018-06-25 2018-07-06 최재규 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
KR100214552B1 (ko) * 1997-01-25 1999-08-02 구본준 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3617368B2 (ja) * 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3314304B2 (ja) * 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
WO2001008219A1 (de) * 1999-07-23 2001-02-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Halbleitermodul
KR100374150B1 (ko) * 1999-11-01 2003-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 운반용 캐리어
JP3269815B2 (ja) 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6344161B1 (en) * 2000-06-29 2002-02-05 Advanced Micro Devices, Inc. Device encapsulation process utilizing pre-cut slots in flexible film substrate
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US6867483B2 (en) * 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6581278B2 (en) * 2001-01-16 2003-06-24 St Assembly Test Service Ltd. Process and support carrier for flexible substrates
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
KR100536897B1 (ko) * 2003-07-22 2005-12-16 삼성전자주식회사 배선기판의 연결 구조 및 연결 방법
US20050146057A1 (en) * 2003-12-31 2005-07-07 Khor Ah L. Micro lead frame package having transparent encapsulant
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US20110247197A1 (en) * 2008-01-09 2011-10-13 Feinics Amatech Teoranta Forming channels for an antenna wire of a transponder
US7690104B2 (en) * 2008-02-20 2010-04-06 Apple Inc. Technique for reducing wasted material on a printed circuit board panel
JP5307471B2 (ja) * 2008-08-11 2013-10-02 ルネサスエレクトロニクス株式会社 基板の製造方法、基板、基板を備えた装置、判別方法、半導体装置の製造方法
US7874861B2 (en) * 2009-06-30 2011-01-25 Yihyung Technology Co., Ltd. PCB connector
EP2569577A4 (en) * 2010-05-11 2014-03-19 Goeken Group Corp HIGH INTENSITY LED REPLACEMENT OF INCANDESCENT LAMPS
DE102013112367A1 (de) * 2013-11-11 2015-05-13 Ersa Gmbh Verfahren und Vorrichtung zum Löten von Leiterplatten
US20150301525A1 (en) * 2013-12-31 2015-10-22 Pcb:Ng, Inc. Method for printed circuit board panelization
US11189610B2 (en) * 2018-06-27 2021-11-30 Advanced Semiconductor Engineering, Inc. Substrate structure and manufacturing process
US11549850B2 (en) * 2018-08-24 2023-01-10 Siemens Industry, Inc. Temperature sensor of thermal monitoring system for use in power distribution systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134450A (ja) * 1982-02-05 1983-08-10 Hitachi Ltd 半導体装置およびその製造方法
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP3368451B2 (ja) * 1995-03-17 2003-01-20 富士通株式会社 回路基板の製造方法と回路検査装置
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
JP3099444U (ja) * 2003-07-25 2004-04-08 ダイワ企業株式会社 横ぶれ防止機能付き靴

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066996A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
KR20180077115A (ko) 2018-06-25 2018-07-06 최재규 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법

Also Published As

Publication number Publication date
JP2929273B2 (ja) 1999-08-03
KR970030203A (ko) 1997-06-26
JPH10308467A (ja) 1998-11-17
US5854741A (en) 1998-12-29

Similar Documents

Publication Publication Date Title
KR0178255B1 (ko) Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US7199306B2 (en) Multi-strand substrate for ball-grid array assemblies and method
JP5104978B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
US6872597B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
KR100237328B1 (ko) 반도체 패키지의 구조 및 제조방법
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP3392992B2 (ja) 半導体パッケージ
JP3531133B2 (ja) パワーモジュール用基板及びその製造法
JPH04315458A (ja) 多層配線基板およびその製造方法
JP3760913B2 (ja) 半導体パッケージ用基板
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP4641635B2 (ja) ヒートシンク集合体
JP3685203B2 (ja) 半導体素子搭載用基板
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP2000138307A (ja) 半導体装置用中間製品
KR100886701B1 (ko) 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
JP3685204B2 (ja) 半導体素子搭載用基板
JPH088352A (ja) 半導体装置および半導体実装基板の製造方法
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP2014067899A (ja) 可撓性基材のパッケージ製造方法及び可撓性基材のパッケージ構造
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JPH09266273A (ja) 半導体パッケ−ジ装置及び半導体パッケ−ジ装置の製造方法
JP2000164750A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951117

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951117

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19971008

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980817

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981120

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011121

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021121

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031111

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061113

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081120

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091111

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101111

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111117

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20121113

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20121113

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20131119

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20141112

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term