JPS58134450A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はキャリアパッケージ型の半導体装置に関し、％
にパッケージの薄型化、低コスト化を図ると共に実装の
容易化を図った半導体装置およびその製造方法に関する
ものである。

一般にチップキャリアと称せられるキャリアパッケージ
型の半導体装置は、実装用の回路基板上に直接載置して
上記回路基板の配線端子と上記半導体装置の外部接続端
子とを接続するだけで実装を完成し得るため、実装の容
易化や上記半導体装置が実装される装置全体の薄型化に
有効であり、その需要は増々増大する傾向にある。

従来のこの種の半導体ｉＩＭ−としては、＠１図に■： 示すようにセラミックを使用したキャリアノくツケージ
が殆んどである。このキャリアパッケージ１は、例えば
グリーンプロセスによって形成するギヤリアペース２の
上面に凹＠３を形成してその内底面に半導体素子（ペレ
ット）４を固着すると共Ｋ、凹部３周囲からベース裏面
にかけてインナリードと外部接続用のアウタリードから
なるリード６をメタライズ等の手段にて形成しペレット
４とリード６との間をワイヤ７にて電気接続した上で、
金属或はセラミックのキャップ８により封止するように
したものである。

しかしながら、このパッケージではグリーン竜ラミック
の厚さの低減には限界があるためこれを積層形成したペ
ース２の厚さ低減にも自から限界が生じ、パッケージ全
体の薄型化の障害になっている。また、前述のグリーン
プロセスは多ニーＩＫわたるため、セラミックの材料価
格と合わせてパーケージ全体が高μ路になる。

更に、セラミックは実装用基板として一般に使用ハ 用されているガラスエポキシ材等のプリント回路、・：
：１ 基板とは熱膨張率が大幅に相違しているため、セラミッ
クのパッケージをこの種のプリント基板に直接固着接続
したときには温度変化に伴なってパッケージとプリント
基板との間に熱膨張率差に基づく応力が発生し、接続が
破損されることがある。

また、前述したセラミックのノくツケージは１個づつ単
独に製造しているため、ペース２上へのペレット４の固
着、ワイヤ７のボンディング、キャップ８の固着等の作
業を全自動化することが難かしい。更に不利な点は夫々
製造されたノくツケージの寸法に誤差が生じ易く、自動
化を一層困−なものとしている。

したがって本発明の第１の目的は、上記した半導体装置
の薄型化、低コスト化を達成することカーできる半導体
装置を提供することである。又、第２の目的は、通常使
用されているプリント回路基板への実装を容易なものに
し、一方で（ｉ寸法槽度の向上を図ることができる半導
体装置を提供することである。さらに、＠３の目的は、
製造の自動化を達成することができる半導体装置を提供
する−ことＫある。

さらに、本発明の第４の目的をま、ガラスエポキシ等な
材料とする基板Ｋ　ＩＪ−ドを形成し、ペレットの固着
およびペレットとリードとのワイヤボンディングの後に
レジン輪にて封止を行なうことＫより前記した半導体装
置を容易にかつ効率的に製−することができる半導体装
置の製造方法を提供することＫある。

以下、本発明の半導体装置およびその製造方法を図示の
実施例に基づい【説明する。

第２図（Ａ）　、　（Ｂ）は本発明の半導体装置１０の
破断斜視図であり、図においＣ１ｌはガラスエポキシ板
からなるペースである。このガラスエポキシ板は通常プ
リント回路基板とし℃使用されているものをそのまま利
用でき、その両面に形成されている導電層を後述するよ
うにエツチングしてインナリード１２とアウタリード１
３を形成すると共Ｋ、これらインナリードとアウタリー
ドとをスルーホール手法にて形成した連絡部１４によっ
て接続することによりリード１５を形成している。また
、ペース１１の上面中央には方形の凹ｗ１６を切削等に
て形成し、その内底面には半導体素子（ペレット）１７
を接着剤等により固定している。そして、ペレット１７
の電極パッドと前記インナリード１２とをワイヤ１８に
て接続し、しかる後ボッティング等の手法にてペース１
１上に供給したレジ７１９によってベレット１７．ワイ
ヤ１８およびインナリード１２を隠蔽し、これらを封止
しているのである。なお、前記リード１５の中、少なく
ともインナリード１２とアウタリード１３には金めつき
を施し、ワイヤ１８の接続や実装時の半田付を容易に行
ない得るようにしている。また、ベース１１上面のリー
ド露出部（ワイヤポンディング部を除く）には予め保睡
用のレジン２ｏを塗布するようにしてもよい。

以上のような構成の半導体装置は、同図（８）に示すよ
うに、ガラスエポキシ或いはフェノール等からなる通常
のプリント回路基板２１上に形成した導電パターン２２
上に裏面をｆに向けて載置され、生国等のろう材にてア
ウタリード１３を各々対応するパターンを極２２＆Ｃ直
ｍＪ＊続されて実装が完成されるのである。

次に以上の構成になる半導体装置の製造方法を第３図四
〜＋１）により説明する。

先ず、四面に示すように、ガラスエポキシ板２３の表裏
面（上下面）Ｋ夫々導電層としての鋼箔２４．２５を形
成した基板２６を用意する。この場合、通常では複数個
（５個）のパッケージを多連ｋかつ同時に形成するため
、基板２６には短冊状のものを使用する。なお、以下の
説明では１個のパッケージを中心に製造方法を説明する
。

次Ｋ、（同図に示すように、形成されるべきパッケージ
Ｐの外縁に８うようにしてかつ形成されるべきリード１
５に接続され得る基板′２６上の位置に上下に貫通する
スルーホール２７をリード相当数だけ形成する。そして
、Ｃ）図に示すようにこのスルーホール２７の内周面に
無電解めっきな行なって前記連絡部１４としての銅めっ
き層２８を形成し、との銅めっき層２８にて上下面の各
銅箔２４．２５を導通し得るようＫする。その後、０図
、（ロ）図に示すように一板２６の上、下面の各鋼箔２
４．２５をホトエツチングし、夫々独立した複数本のイ
ンナリード１２と、アウタリード１３を形成する。ホト
エツチングは、ホトレジスト膜形成、パターン露光、現
象により形成したホトレジストパターン膜を利用して銅
エツチングするものであることは言うまでもない。また
、このエツチングに際し、表面のインナリード１２は夫
々独立した形状としているが、アウタリード１３はパッ
ケージの外縁ＪＣ１’Ｅｉう部分よりも外側の部分１３
Ａにおいて各リードが導通するように形成しており、ま
た、各パッケージのアウタリードを連絡線２９にて接続
させることも行なわれる。この結果、各インナリード１
２はスルーホール２７内の鋼めつき層２８を介して各ア
ウタリード１３に接続され、夫々はインナリード１２．
スルーホール２７．アウタリード１３で独立したリード
１５を構成するが、前述したアウタリード形状や連絡線
２９ＶＣよってこの状態では全てのリード１５は導通状
態にある。

以上のようにしてリード１５を形成した上で、（０図の
ように基板２６の上面のインナリード１２の中帯部分に
保映レジン２０を帯状にスクリーン印刷等によって形成
する。この保■レジン２０は必Ｉｌに応じて行なえばよ
く、この保護レジン２０を塗布していない部分は機工＠
においてＮｉ下地めっきとＡｕめっきを行なう。このめ
っきは電気めっきであり、前記連絡線２９とアウタリー
ド１３の導通作用によって一本のリードへの電源接続だ
けで全リードへのめっきを行なうことができる。

次に０図に示すように基板２６の上面、つまりパッケー
ジの中央部分を半導体素子（ペレット）よりも若干大寸
法の方形に座ぐり加工して凹部１６を形成し、かつ０図
に示すようにパッケージの外縁に沿って四辺を打抜いて
溝３１を形成する。この溝３１により、形成されるべき
パッケージペース１１は溝３１ＦＭｌｋ形成された４本
の橋絡部３２によって外周部（フレーム部）３３ｋＪＩ
吊支持された状態とされる。したがって、細巾の橋絡部
３２を切断すればパッケージペース１１を簡単に得るこ
とができる状態となる。また、前記溝３１はその内縁を
スルーホール２７に沿わせているため、溝によってスル
ーホール２７内部（金めっきされた鋼めっき層２８）は
パッケージベース１１外縁に露呈される。これと同時に
溝３１はアウタリード１３の外側部位１３Ａを打ち抜く
ので、（１）図に示すように各アクタリード１３は夫々
切離され【絶縁状態とされ、かつ連絡線２９も切断され
て各パッケージ間の導通もなくなる。

以上の工＠により、第４図に示すよ５に＊ｉＢ状の基板
２６には５個のパッケージペース１１が多連に形成でき
る。図中、３４は前記溝３１と同時に形成したガイド孔
である。そして、この基板２６は図外の自動組立機ｋｆ
ｌ填され、ベレット付以下の工程が行なわれる。

即ち、第５図に示すように、パッケージベース１１の凹
部１６内底面に適宜の接着剤にて半導体素子（ベレット
）１７を固着し、その上で前記インナリード１２の各内
側先端とベレット１７の電極パッドの間をワイヤ１８．
にて接続する。しかる後、封止用、）ｖジ、１９を具、
ヶー、）、−ユ、１上にポツティング等によって滴下し
てペレッ）１７゜ワイヤ１８およびインナリード１２を
纒蔽封止する。これＫより、各パッケージベースでの組
立ては完了され、以後橋絡部３２を適宜に切断すれば完
成されたパッケージはフレーム部３３から切離され、夫
々独立したパッケージとして得られるのである。

したがって、この組立に際しては、多連リードフレーム
によるパッケージの形成と同様な工程および設備にて前
記第４図のペース基板２６上に組立を行なうことができ
、組立の自動化を実現できる。

なお、前記製造工程において、各パッケージの電力供給
部を互に共通−にて並列接続してお會、前記＄１３１の
形成により各アウタリードや連絡線を切断した後もこの
共通線を残し【おくようにすれば、各バッケ〜ジの完成
後に共通線の一部に通電するだけで全部のパッケージに
同時に通電を行、、”・ なうことができ、：、ｃ−ジング作業を容易にかつ嵩：
：′１：、、。

能率に行なうことが・、できる。所定の温度、電圧。

時間でのエージングの完了後は、前記共通−を切断する
第゛２の打抜きを行なって各パッケージを電気的に独立
したものとして構成する（この場合でも各パッケージは
橋絡部３２によってフレーム部３３を介して機械的に一
体化されている）ことにより、各パッケージの試験を個
々ｋかつ一体的に行なうことができる。

したがって、以上のように製造された本発明の半導体装
置は、単一の基板を使用しているので装置全体の厚さは
略鋏基板の厚さで済み、薄型化に有効となる。また、玉
揚数も少なくかつ高価格材料を使用していないので低コ
ス）Ｋ製作できるという効果もある。更に、装置のペー
スに通常のプリント回路基板と同等の材質を用いている
ので熱膨張率が略等しく、プリント回路基板に直接実装
した場合にも温度変化に伴なう接続破損が発生すること
もない。また、セラミックではないため寸法精度に高い
ものが得られる。

また、本発明の半導体装置の製造方法によれば、単一の
基板上Ｋｌｌ数個のパッケージを同時に形成することが
可能であることから、セラミックパッケージと比較して
半導体装置の製造効率を高いものとし、かつ製造工程の
各作業を容易にし更に寸法精度の管理等をも容易にする
等、効率的に製造を行なうことができる。

ここで、基板の材料として前記実施例ではガラスエポキ
シを使用しているが、その外にポリエステル、ポリイミ
ド、紙フェノール、トリアジン勢を利用してもよい。ま
た、リードにはワイヤのボンダビリティや半田付は性を
考慮して金めつきを施しているが、場合によってはＡＪ
、Ａｇ、Ｎｉめっきを施すようにしてもよい。

さらに、集積密度を向上させた時の放熱性な考慮したり
、パワーＩＣ等のように放熱性を重視する半導体装置を
製造する場合は、上記＠３図（Ｅ）の工＠において行う
銅箔２５のホトエツチング時、基板２６の（ペース１１
となる部分の）裏面のアウタリード１３によって囲まれ
た部分に上記アウタリードとは分離された銅箔が残るよ
うにホトエツチング処理を行い、ヒートシンクとなる銅
箔をペース１１となる部分の裏面に形成し、その後、上
記した第３図η〜（Ｉ）の工程と同様な処理を行い、さ
らにペレット付、レジンボッティング等の処場を行い半
導体装置を製造する。このような方法によって製造され
た半導体装置の断面図を第６図に′示す。同図において
、３０がヒートシンクとなる銅箔である。他の番号で示
した所は上記第５図の説明で行ったものと同一である。

又、上記のように、ヒートシンク３０形成後ガラスエポ
キシ基板からなるパッケージペース１１の中央を方形に
貫通させ、上記ヒートシンク３０の一部を露出させる。

そして、この露出したヒートシンク面に半導体素子１７
を固着させこの素子１７とインナリード１２とをワイヤ
１８にて接続し、この素子１７．ワイヤ１８及びインナ
リード１２の一部を覆うレジン１９をポツティング忙よ
り形成する。このような方法によって形成された半導体
装置の断面を第７図圧、裏斜視図を第８図にそれぞれ示
す。同図において、ヒートシンク３０に半導体素子１７
が接続され、□この半導体素子１７とインナリード１２
とがワイヤ１８によって接続されている。そして、上記
半導体素子１７．ワイヤ１８及びインナリード１２の一
部がレジン１９によって覆われている。このような方法
においては、半導体素子が直接鋼箔に接続されるため放
熱特性はより改善される。

上記ヒートシンクを形成する方法において、その厚さが
不足するときにはめっき或いは他の銅箔を重ねて増厚し
てもよい。又、鋼箔の変りに鋼板を用いても良い。

以上のように本発明の半導体装置によればガラスエポキ
シ等を材料とするペース基板にリードを形成してパッケ
ージペースとして構成すると共Ｋ、このペースにペレッ
トを固着しかつワイヤポンディングを施した上でレジン
にて封止しているので、半導体装置の薄型化、低コスト
化を達成すると共に通常使用されているプリント回路基
板への実装を容易なものにし、また一方では寸法精度の
向上を図りかつ製造の自□動化を達成することができる
−１゜ という効果を奏する。

また、本発明の製造方法によれば前記半導体装置を容易
Ｋかつ効率的に製造することができる。

【図面の簡単な説明】

第１図は従来パッケージの破断斜視図、第２図々ｌ　、
　（Ｂ）は本発明の半導体装置の破断した表斜視図と裏
斜視図、第３図（Ａ）〜（Ｉ）は本発明方法の工程図で
囚、（均、　（１）　、　（Ｆ）　、１３）　、■は表
斜視図、　（Ｃ）は断面図、（Ｅ）　、　（１）は裏斜
視図、第４図は多連状態の斜視図、第５図は組付完成状
態の断面図、槁６図は他の実施例の断面図、第７図はさ
らに他の実施例の断面図、第８′５Ａは第７図に示した
半導体装置の裏斜視図である。 １０・・半導体装置、１，１・・・ノくツケージペース
。 １２・・インナリード、１３・・・アウタリード、１４
・・・連絡部、１５・・・リード、１７・・・ベレット
、１８・・・ワイヤ、１９・・・レジン、２０・・・保
躾レジン、２６・・・基板、２７・・・スルーホール、
２９・・・連ＪｌＩ線、３０・・・鋼板、３１・・・溝
、３２・・・橋絡部。 第　　１　　図 第　　２　　図（Ａ） 第　　３　　図 （Ｄ） （Ｅ） 第　　３　　図 （Ｆ） 第　　３　　図 （Ｈ） ＜１） ＩＰ　　４　図 第　　５　　図 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 １　ガラスエポキシ等を材料とするパッケージペースと
   、このパッケージペースの表面から裏面にわたって形成
   した複数本のリードと、前記パッケージペースに固着し
   て前記リードに電気的に接続した半導体素子と、少な（
   ともこの素子及び、この素子とリードとの電気的接続部
   を封止するレジンとを備えることを特徴とする半導体装
   置。 ２、　リードはベース表面に形成したインナリードと、
   ベース裏面に形成したアウタリードと、ベースを貫通し
   て前記インナリードとアウタリードを導通させるスルー
   ホールとからなる特許請求の範囲第１項記載の半導体装
   置。 ３、半導体素子はペース表面に形成した凹所内に固着し
   てなる特許請求の範囲！１項または第２項記載の半導体
   装置。 ４、半導体素子はリードとの間に接続したワイヤにて電
   気的接続を行なってなる特許請求の範囲第１項ないし第
   ３項のいずれかに記載の半導体装置。 ５、　ガラスエポキシ等を材料とするパッケージペース
   の表面から裏面Ｋかけて複数本のリードを形成すると共
   Ｋ、前記パンケージペースの表面に半導体素子ペレット
   を固着し、このペレットと前記リードとを電気的に接続
   した上でペレットや接続部をレジン封止することを特徴
   とする半導体装置の製造方法。 ６、リードはパッケージペースの表裏面に予め形成され
   ている導電箔をエツチングしてインナリード、アウタリ
   ードを形成し、前記パッケージペースに形成したスルー
   ホール内に導電めっき層な形成し【インナリードとアウ
   タリードとな導通させてなる特許請求の範囲第５項に記
   載の半導体装置の製造方法。 ７、リードはエツチング時には各リードが導通状態にあ
   るように形成し、めっき完了後に導通部分を削成して各
   リードを絶縁状態とすることを特徴とする特許請求の範
   囲第５項または第６項に記載の半導体装置の製造方法。 ８、パッケージベースは複数個を一連に一体形成するよ
   うにしてなる％Ｗ！ｆｄ求の範囲第５項ないし第７項の
   いずれかに記載の半導体装置の製造方法。