JPH08172142A - 半導体パッケージ及びその製造方法並びに半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 熱放散性および電気的特性、保形性に優れ、
実装基板への実装が確実にできる信頼性の高い半導体パ
ッケージ、半導体装置を得る。 【構成】 金属の基板をパッケージの基板２０として使
用し、前記基板２０の片面上に電気的絶縁層２２を介し
て配線パターン２４が被着形成され、前記配線パターン
２４を形成した基板面側に前記基板２０とともに前記配
線パターン２４及び前記電気的絶縁層２２が一体にしぼ
り加工されて半導体チップを搭載する収納穴２６が形成
されて成ることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体パッケージ及びそ
の製造方法並びに半導体装置に関し、より詳細には半導
体チップを収納する収納穴を有する半導体パッケージで
熱放散性、電気的特性、信頼性に優れた製品及びその好
適な製造方法に関する。

【０００２】

【従来の技術】近年、ＩＣの急速な高速化、高機能化に
ともない小型かつ多ピンで安価な、しかも信頼性の高い
ＩＣパッケージが求められている。これに対し、ＰＧ
Ａ、ＱＦＰ、ＢＧＡなど種々のパッケージが開発されて
きた。これらの半導体パッケージのうち表面実装タイプ
の製品で比較的低コストで製造でき、多ピン化を容易に
図ることができる製品として外部接続端子としてはんだ
ボールを用いたＢＧＡがある。図１１はキャビティダウ
ン型のＢＧＡの従来例を示すが、この製品では薄型化を
図るため基板５に半導体チップを収納するための収納穴
６を設け、収納穴６の周囲にはんだボール７を接合して
いる。

【０００３】

【発明が解決しようとする課題】ＰＧＡあるいは上記の
ＢＧＡ製品等のようにパッケージの基板で半導体チップ
を支持するタイプの半導体パッケージでは、ＩＣの高速
化にともない高い放熱性が要求される場合はキャビティ
ダウンの構造が必要となり、半導体チップを収納する収
納穴を基板に設けるようにする。これらのパッケージの
製造にあたってはセラミックグリーンシートを多層形成
して収納穴を設けたり、プリント基板を貼り合わせある
いはざぐり加工して収納穴を設けている。

【０００４】したがって、このような半導体パッケージ
を製造する際に従来は大変に製造工数がかかり工法が複
雑になるという問題があった。また、比較的材料コスト
が安いプリント基板を使用した製品では基板からの熱放
散性及び信頼性が劣るといった問題点があった。本発明
はこれら問題点を解消すべくなされたものであり、その
目的とするところは、半導体チップを収納するための収
納穴を削り出しあるいは貼り合わせといった手段によら
ずに形成できて製造が容易であり、これによって製造コ
ストを下げることができるとともに、熱放散性及び電気
的特性等のパッケージの特性面でも優れ、かつ構造が簡
素であることから信頼性の高い半導体パッケージ及びそ
の製造方法並びに半導体装置を提供しようとするもので
ある。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、金属の基板をパ
ッケージの基板として使用し、前記基板の片面上に電気
的絶縁層を介して配線パターンが被着形成され、前記配
線パターンを形成した基板面側に前記基板とともに前記
配線パターン及び前記電気的絶縁層が一体にしぼり加工
されて半導体チップを搭載する収納穴が形成されて成る
ことを特徴とする。また、前記配線パターンと電気的に
接続して前記基板の外周エリアに外部接続端子が取り付
けられてなることを特徴とする。また、前記収納穴を囲
んで前記配線パターンのインナーリードが配置されて成
ることを特徴とする。また、前記収納穴の周囲に前記電
気的絶縁層を介して配線パターンが設けられた段差部が
少なくとも１段形成されたことを特徴とする。また、前
記配線パターンは電気的絶縁層を介して複数層に形成さ
れたものであることを特徴とする。また、半導体パッケ
ージの製造方法として、パッケージの基板として使用す
る金属の基板の片面上に電気的絶縁層を介して所定パタ
ーンで配線パターンを形成し、前記基板とともに前記配
線パターン及び前記電気的絶縁層を一体にしぼり加工し
て、前記配線パターンを設けた前記基板の基板面側に半
導体チップを搭載する収納孔を形成することを特徴とす
る。また、前記基板上に配線パターンを形成した後、前
記電気的絶縁層のみを消失させるレーザ光を用いてスル
ーホール形成用の貫通孔を設け、該貫通孔にスルーホー
ルめっきを施して層間の配線パターンあるいは前記基板
と配線パターンとを電気的に接続することを特徴とす
る。また、半導体装置において、前記半導体パッケージ
の収納穴内に半導体チップが搭載され、半導体チップと
前記配線パターンとが電気的に接続され、前記半導体チ
ップがポッティング、トランスファモールドまたはキャ
ップにより封止されて成ることを特徴とする。

【０００６】

【作用】本発明に係る半導体パッケージはパッケージの
基板に金属板を使用し、基板上に電気的絶縁層を介して
配線パターンを形成するとともに、電気的絶縁層および
配線パターンと一体に基板をしぼり加工することにより
半導体チップの収納穴を形成して得られる。基板は一体
のしぼり加工によって形成されることから熱放散性およ
び電気的特性、保形性の優れた半導体パッケージとして
得ることができ、またしぼり加工によって所定の成形精
度を有する半導体パッケージとして得ることができる。
パッケージの基板は大容量のグランド回路として使用す
ることができ、裏面に貫通するスルーホールを設けずに
一体形成することにより基板側からの水分の侵入を効果
的に防止する。また、半導体チップと外部接続端子とを
接続する回路長を短くすることができる。半導体装置は
ポッティング、トランスファモールド、キャップ封止に
よって半導体チップの封止が好適になされ、熱放散性、
電気的特性の優れた信頼性の高い半導体装置として提供
することができる。

【０００７】

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて説明する。図１は本発明に係る半導体パッケージ
の一実施例の構成及びこの半導体パッケージに半導体チ
ップ１０を搭載した半導体装置を示す。実施例の半導体
パッケージはパッケージの基板２０として金属の板体を
使用し、この基板２０上に電気的絶縁層２２を介して配
線パターン２４を形成したことを特徴とし、基板２０を
しぼり加工して半導体チップ１０の収納穴２６を形成す
る際に同時に電気的絶縁層２２と配線パターン２４とを
しぼり加工して成ることを特徴とする。

【０００８】図２に上記実施例での基板２０、電気的絶
縁層２２、配線パターン２４等の構成を拡大して示す。
電気的絶縁層２２は基板２０上で半導体チップ１０を搭
載する収納穴２６の外側部分に被着形成され、配線パタ
ーン２４はこの電気的絶縁層２２の表面に被着形成され
ている。２８は基板２０の外周エリアに接合された外部
接続端子である。実施例では外部接続端子２８としては
んだボールを接合している。

【０００９】半導体チップ１０を収納する収納穴２６は
上述したように電気的絶縁層２２および配線パターン２
４とともに基板２０をしぼり加工して形成するが、実施
例では半導体チップ１０を接合する最下面と外部接続端
子２８を接合する接合面３０との中間に２段の段差部、
すなわち第１段差部３２ａおよび第２段差部３２ｂを形
成している。第１段差部および第２段差部は基板２０を
立ち上がり形状に形成した立ち上がり面と半導体チップ
１０とワイヤボンディングによって接続する平坦面とに
よって形成される。電気的絶縁層２２および配線パター
ン２４はこれらの第１段差部３２ａおよび第２段差部３
２ｂの形状にならって曲げ形成されている。

【００１０】図３に上記実施例の半導体パッケージの上
面図を示す。半導体パッケージは平面形状の外形が正方
形状に形成され、中央部に半導体チップ１０を搭載する
収納穴２６が凹み状に形成される。配線パターン２４は
収納穴２６を囲むように配置され、収納穴２６の周縁か
ら基板２０の外縁に向けて放射状に形成される。収納穴
２６の底面はしぼり加工により図１、２に示すように平
坦面に形成され、外部接続端子２８を接続する接合面３
０も平坦面に形成される。

【００１１】基板１０には適宜金属材料が使用できる
が、熱放散性、電気的特性及び展性等から銅あるいは銅
合金材、アルミニウム材が好適に使用できる。銅合金材
は熱放散性等の特性面の他しぼり加工等の加工面からも
有効である。また、基板１０の厚さも適宜選択して使用
すればよい。基板１０に使用する銅板としては０．２ｍ
ｍ〜１．２ｍｍ程度の厚さのものが使用できる。また、
電気的絶縁層２２も所定の電気的絶縁性を有ししぼり加
工に適する素材であればとくに限定されない。ポリイミ
ドは耐熱性および電気的絶縁性で優れており電気的絶縁
層２２の素材として有効である。

【００１２】図１は上記半導体パッケージに半導体チッ
プ１０を搭載し、ポッティング樹脂３６で半導体チップ
１０を封止した後、第２段差部３２ｂの平坦面の部位に
キャップ３８をシールして接合した状態である。キャッ
プ３８として金属キャップを使用すると半導体装置は金
属製の基板２０およびキャップ３８によって外面が覆わ
れるから優れた熱放散性を発揮することができるととも
に、外部からパッケージ内へ水分が侵入することを有効
に防止できてパッケージの信頼性を高めることができ
る。また、外面が金属で覆われることによりパッケージ
の電磁シールドが有効になされるといった効果を有す
る。

【００１３】半導体チップ１０と配線パターン２４との
電気的接続は基板１０の第１段差部３２ａ上に設ける配
線パターン２４にボンディング部を設け、半導体チップ
１０とボンディング部とをワイヤボンディングによって
接続することによる。もちろん、ワイヤボンディングの
かわりにＴＡＢテープを用いて半導体チップ１０と配線
パターンとを接続してもよい。なお、第１段差部３２ａ
と第２段差部３２ｂの中間の立ち上がり面はポッティン
グ樹脂３６をポッティングする際のダムとして作用す
る。

【００１４】図４は基板２０に配線パターン２４を形成
し、しぼり加工によって半導体パッケージを製造する一
実施例を示す。図４(a) はパッケージの基板２０となる
板材を示す。実施例では基板２０として０．３ｍｍ厚の
銅板を使用した。この基板２０に回路形成するため、未
硬化のポリイミドフィルム（厚さ５０μｍ）４０を用い
て基板２０に銅箔４２を接着し、キュアして硬化させた
（図４(b) ）。ポリイミドフィルム４０および銅箔４２
には半導体チップ１０を搭載する収納穴の形状に合わせ
て矩形穴を形成しておき、収納穴部分で基板２０が露出
するようにする。

【００１５】電気的絶縁層２２として使用するポリイミ
ドフィルム４０の厚さはとくに限定されないが、確実な
電気的絶縁性が保持できるようピンホール等のないフィ
ルムを使用することが必要である。ポリイミドフィルム
を使用する場合は１０μｍ程度の薄厚のフィルムであっ
ても十分な電気的絶縁性を得ることができる。金属の基
板２０の厚さに比して電気的絶縁層２２を薄くできるこ
とから基板２０と電気的絶縁層２２の熱膨張率の差によ
る曲がりがほとんど発生しないという利点がある。な
お、薄厚のフィルムを使用することによってパッケージ
内のアースと電源間に回路部品としてのコンデンサを一
体で組み込み形成することが可能である。

【００１６】次に、銅箔４２をエッチングして配線パタ
ーン２４を形成する（図４(c) ）。配線パターン２４に
はボンディング部、外部接続端子との接続部等の所要パ
ターンを設ける。配線パターン２４は銅箔４２をエッチ
ングして形成するから、きわめて微細なパターンであっ
ても容易に形成できるという利点がある。次いで、配線
パターン２４に保護めっきとしてニッケルめっき及び金
めっきを施し、基板２０をしぼり加工して半導体チップ
の収納穴２６と段差部を形成する。図４(d) にしぼり加
工した状態を示す。

【００１７】本実施例のしぼり加工は通常のプレス金型
を用いる加工方法と同様の方法によるもので、所定の加
工工程を経て所定形状に成形する。収納穴２６の大き
さ、深さ、段差部の高さ等は製品に応じて適宜設定す
る。しぼり加工によれば０．１〜１．５ｍｍ程度の段差
は容易に得ることができるから半導体チップの収納穴２
６を形成することは容易である。図４(d) では段差部は
１段であるが、二段以上の段差部を設けることももちろ
ん可能である。しぼり加工では加工金型によって形状を
規定するから収納穴２６等の寸法精度は高度に設定する
ことができる。

【００１８】しぼり加工を施すことによって収納穴２６
の周縁部等で基板２０の伸び、配線パターン２４の伸び
等の変位が生じるが、これらの変位は僅かである。ま
た、配線パターン２４を形成する際にはこれらの伸び、
変形等を考慮してあらかじめパターンをデザインするよ
うにすればよい。しぼり加工を施した後、、配線パター
ン２４のアウターリード部にはんだボール等の外部接続
端子を取り付けて半導体パッケージ製品とする。なお、
製品によってはパッケージ段階ではんだボールを取り付
けず、半導体チップ１０を搭載した後にはんだボールを
取り付けるようにしてもよい。実施例の電気的絶縁層２
２は耐熱性が高いから高温はんだを用いてあらかじめは
んだボールを取り付けることが可能である。

【００１９】上記実施例では基板２０上に回路パターン
を形成する方法として未硬化のポリイミドフィルム４０
によって銅箔４２を基板２０に貼着したが、ポリイミド
フィルム４０を貼着するかわりに電気的絶縁性を有する
材料を基板２０上にコーティングするといった方法で電
気的絶縁層２２を設け、その上に蒸着法、イオンプレー
ティング法、スパッタリング法、めっき等で成膜して金
属層を形成することも可能である。

【００２０】図５は半導体パッケージの第２実施例で、
第１段差部３２ａと第２段差部３２ｂの各々にボンディ
ング部を設け、各々の平坦面に設けたボンディング部と
半導体チップ１０とをワイヤボンディングにより接続し
たものである。このようにボンディング部を複数段に設
けることでボンディング部の配置スペースに余裕をもた
せることが可能になる。

【００２１】図６は上記第２実施例で第１段差部３２ａ
と第２段差部３２ｂの各々のボンディング部の平面配置
を示す。このようにボンディング部を第１段差部３２ａ
と第２段差部３２ｂで交互に配置することによって限ら
れた面積内で必要なボンディング面積を確保することが
できる。なお、図５に示す実施例ではキャップ３８は外
部接続端子２８の接合面に取り付けている。

【００２２】図７は半導体パッケージの第３実施例で、
半導体チップ１０を搭載する収納穴２６の底面上まで配
線パターン２４を延出し収納穴２６の底面上に設けたボ
ンディング部と半導体チップ１０とをワイヤボンディン
グによって接続したものである。上記の実施例のように
段差部上にボンディング部を配置したパッケージの場合
には段差部の立ち上がり部が傾斜面になるために半導体
チップ１０とボンディング部との距離がある程度離れて
しまうのに対して、本実施例のように収納穴２６の底面
上にまで配線パターン２４を延出させると半導体チップ
１０とボンディング部とを接近させることができワイヤ
長を短くできるという利点がある。また、本実施例の構
成の場合は基板２０をしぼり加工する際に段差の立ち上
がり部の傾斜をきつくする必要がなくなり、しぼり加工
による基板２０の伸びおよび変位等を小さく抑えること
ができるという利点がある。

【００２３】図８は半導体パッケージの第４実施例で、
配線パターン２４の延出端を第２段差部３２ｂ上までで
止め、半導体チップ１０に近接する第１段差部３２ａで
は基板２０を露出させたままとし、基板２０を接地電位
とすることで第１段差部３２ａへのボンディングで容易
に接地電位と接続できるようにしたものである。この半
導体パッケージは基板２０の素材が金属であることから
基板２０を容易に接地電位とすることができ、半導体チ
ップ１０のアース接続が容易に可能になる。

【００２４】図９は半導体パッケージの第５実施例で、
基板２０上に設ける配線パターン２４を多層形成したも
のである。配線パターン２４は電気的絶縁層２２ａ、２
２ｂを挟んで積層することによって図のように多層形成
することができる。実施例では第１段差部３２ａを基板
２０の露出面とし、第２段差部３２ｂを比較的広幅に形
成し第２段差部３２ｂ上で配線パターン２４を２段に形
成している。したがって、ワイヤボンディング部は第１
段差部３２ａと第２段差部３２ｂでの２段の配線パター
ン２４の３段構成となる。基板２０を接地電位、２段の
配線パターン２４の第１段を信号ライン、第２段を電源
ラインとして使用することができる。

【００２５】配線パターン２４を多層形成したパッケー
ジで外部接続端子２８としてはんだボールを接合する場
合、通常は表面層でスルーホール以外の配線パターン２
４に接合するが、本実施例のパッケージでは電気的絶縁
層２２がきわめて薄く形成できるからブラインドスルー
ホールの部位にはんだボールを接合することも可能であ
る。スルーホールの高さを調整する必要がある場合は、
はんだボール用パッドの大きさを調整する等によればよ
い。

【００２６】また、基板２０上に配線パターン２４を多
層形成する場合、層間の電気的接続は図９に示すように
スルーホール２３ａ、２３ｂによって行うが、このよう
に基板２０上に配線パターン２４を多層形成するには次
の方法によるのが好適である。すなわち、前述した方法
と同様に基板２０上にポリイミドフィルム等により電気
的絶縁層２２ａ、２２ｂを介して所定のパターンで配線
パターン２４を多層形成し、キュアして電気的絶縁層２
２ａ、２２ｂを硬化させる。次いで、多層形成したフィ
ルム面の上方からレーザ光を照射してスルーホールを形
成するための貫通孔を設ける。

【００２７】配線パターン２４でスルーホールを形成す
る部位はあらかじめ決められているから、表面層の配線
パターン２４をエッチングしてパターン形成する際には
スルーホールを形成する部位は除去されている。したが
って、電気的絶縁層のみを消失させるレーザ光を用いる
ことにより電気的絶縁層の表面から下層の配線パターン
２４あるいは基板２０に通じる貫通孔を容易に形成する
ことができる。図９では表面層から最下層の基板２０に
通じるスルーホール２３ａと中間の配線パターン２４に
通じるスルーホール２３ｂを示す。

【００２８】レーザ光を用いてスルーホール用の貫通孔
を形成する方法は、たとえば配線パターン２４を多層形
成した後にドリルで貫通孔を孔あけする方法と比較する
と電気的絶縁層の厚さにばらつきがあっても下層の導体
層の位置まで正確にかつ能率的に貫通孔が形成できると
いう利点がある。貫通孔を形成した後は、従来方法と同
様にスルーホールめっきを施して下層の導体層と表面の
配線パターン２４とを電気的に接続する。なお、レーザ
光を用いてスルーホールを形成する方法はもちろん単層
の配線パターン２４を設ける場合にも適用できる。

【００２９】図１０は半導体パッケージの第６実施例と
して、いわゆるフリップチップ法によって半導体チップ
１０を搭載するパッケージとして構成した例を示す。こ
の実施例では基板２０の外部接続端子２８の接合面から
半導体チップ１０の収納穴２６の底面上まで電気的絶縁
層２２および配線パターン２４を延出して形成し、配線
パターン２４のインナーリード部を半導体チップ１０の
バンプ配置に合わせて形成する。これによって半導体チ
ップ１０をフリップチップ法により搭載することができ
る。

【００３０】以上、半導体パッケージの実施例について
説明したが、本発明に係る半導体パッケージは金属板の
基板２０をしぼり加工して形成することから、削り出し
あるいは貼り合わせによって収納穴を形成するといった
方法にくらべてはるかにパッケージの製造が容易にな
る。また、基板２０をしぼり加工することによってパッ
ケージの保形性を向上させることができるという利点が
ある。すなわち、平板状の基板２０をしぼり加工するこ
とによってパッケージの強度、とくに半導体チップ１０
の搭載部分の強度を向上させることが可能になり、パッ
ケージの信頼性を向上させることが可能になる。

【００３１】また一方、基板２０で収納穴２６の外周エ
リアで外部接続端子を取り付ける部分についてみると、
この外周エリア部分はしぼり加工を施した部位にくらべ
て柔軟性を有するが、このように基板２０の外周部分が
柔軟性を有するということは半導体装置を実装した際に
パッケージと実装基板との間で生じる熱応力等を効果的
に逃がすことができる点で有効である。すなわち、実施
例の半導体パッケージは半導体チップを搭載する収納穴
２６部分については堅固に形成されて半導体チップを確
実に支持することができ、実装基板との接続部分につい
ては若干の柔軟性を有することから曲がりによる変形応
力、熱応力等を逃がして信頼性の高い実装を行うことが
可能になる。

【００３２】また、上記のように基板２０の保形性が良
好になることから基板２０を薄厚の材料で形成すること
が可能になりパッケージの薄型化を図ることが可能にな
る。また、基板２０に金属板を使用することとしぼり加
工によることから配線パターン２４を形成する下地面の
平坦性が良好になり、基板２０上に形成する電気的絶縁
層２２や配線パターン２４を薄くできる。これによって
微細パターンを形成することが容易になる。

【００３３】また、実施例で示すように配線パターン２
４は基板２０上で半導体チップを搭載する面側にのみ設
け、基板２０の両面に配線パターンを設けて表裏面で配
線パターンを引き回すようにしないから半導体チップ１
０と外部接続端子２８までの配線パターン２４の長さを
短くできる。また、配線パターン２４は基板２０の片面
に設けて基板２０にはスルーホールを設けないから基板
２０の封止性が良好になり基板２０側から水分が侵入し
たりすることを完全に防止することが可能になる。

【００３４】なお、上述した半導体パッケージに半導体
チップ１０を搭載して半導体装置とする場合は、前述し
たように半導体チップ１０と配線パターン２４とをワイ
ヤボンディングあるいはＴＡＢを使用し、あるいはフリ
ップチップ法で接続した後、ポッティング等で半導体チ
ップ１０を封止し、キャップ３８で封止するようにす
る。もちろん、ポッティング樹脂で封止するかわりにト
ランスファモールド法によって封止することも可能であ
り、ポッティングせずそのままキャップ３８で封止する
こともできる。

【００３５】得られた半導体装置はパッケージの基板２
０が金属板であることから、保形性に優れるとともに好
適な熱放散性を有する。図１に示すように基板２０にじ
かに半導体チップ１０を接合して搭載する場合は半導体
チップ１０から基板２０への熱伝導が効果的になされ、
基板２０全体から熱放散する。もちろん、熱放散性をさ
らに高めるため基板２０に放熱フィンを取り付けること
も可能である。

【００３６】また、本発明に係る半導体装置は配線パタ
ーン２４の形状や配置等を適宜設定できるから製品に応
じて配線パターン２４等を形成でき、種々の用途に応じ
た製品に適用することができる。たとえば、単体の半導
体チップを搭載するパッケージだけでなく、複数の半導
体チップを搭載するＭＣＭ用のパッケージにも適用する
ことができる。

【００３７】

【発明の効果】本発明に係る半導体パッケージは熱放散
性および電気的特性、絶縁信頼性、保形性等の優れた製
品として提供することができ、また、半導体チップを搭
載する収納穴を有する半導体パッケージとして高精度に
かつ容易に製造することを可能にする。また、本発明に
係る半導体パッケージの製造方法によれば前記半導体パ
ッケージを好適に製造することができる。また、本発明
に係る半導体装置は熱放散性、電気的特性、封止性等の
優れた製品として提供することができる等の著効を奏す
る。

【図面の簡単な説明】

【図１】本発明に係る半導体パッケージ及び半導体装置
の構成を示す断面図である。

【図２】基板上に形成する電気的絶縁層及び配線パター
ンの構成を示す説明図である。

【図３】半導体チップの収納穴および配線パターン等の
平面配置を示す説明図である。

【図４】半導体パッケージの製造方法の一実施例を示す
説明図である。

【図５】半導体パッケージの第２実施例を示す説明図で
ある。

【図６】段差部上に形成するボンディング部の平面配置
を示す説明図である。

【図７】半導体パッケージの第３実施例を示す説明図で
ある。

【図８】半導体パッケージの第４実施例を示す説明図で
ある。

【図９】半導体パッケージの第５実施例を示す説明図で
ある。

【図１０】半導体パッケージの第６実施例を示す説明図
である。

【図１１】半導体パッケージの従来例の断面図である。

【符号の説明】

１０ 半導体チップ ２０ 基板 ２２ 電気的絶縁層 ２４ 配線パターン ２６ 収納穴 ２８ 外部接続端子 ３０ 接合面 ３２ａ 第１段差部 ３２ｂ 第２段差部 ３８ キャップ ４０ ポリイミドフィルム ４２ 銅箔

Claims (8)

【特許請求の範囲】
1. 【請求項１】 金属の基板をパッケージの基板として使
   用し、前記基板の片面上に電気的絶縁層を介して配線パ
   ターンが被着形成され、 前記配線パターンを形成した基板面側に前記基板ととも
   に前記配線パターン及び前記電気的絶縁層が一体にしぼ
   り加工されて半導体チップを搭載する収納穴が形成され
   て成ることを特徴とする半導体パッケージ。
2. 【請求項２】 前記配線パターンと電気的に接続して前
   記基板の外周エリアに外部接続端子が取り付けられてな
   ることを特徴とする請求項１記載の半導体パッケージ。
3. 【請求項３】 前記収納穴を囲んで前記配線パターンの
   インナーリードが配置されて成ることを特徴とする請求
   項１記載の半導体パッケージ。
4. 【請求項４】 前記収納穴の周囲に前記電気的絶縁層を
   介して配線パターンが設けられた段差部が少なくとも１
   段形成されたことを特徴とする請求項１記載の半導体パ
   ッケージ。
5. 【請求項５】 前記配線パターンは電気的絶縁層を介し
   て複数層に形成されたものであることを特徴とする請求
   項１、２、３または４記載の半導体パッケージ。
6. 【請求項６】 パッケージの基板として使用する金属の
   基板の片面上に電気的絶縁層を介して所定パターンで配
   線パターンを形成し、 前記基板とともに前記配線パターン及び前記電気的絶縁
   層を一体にしぼり加工して、前記配線パターンを設けた
   前記基板の基板面側に半導体チップを搭載する収納孔を
   形成することを特徴とする半導体パッケージの製造方
   法。
7. 【請求項７】 前記基板上に配線パターンを形成した
   後、 前記電気的絶縁層のみを消失させるレーザ光を用いてス
   ルーホール形成用の貫通孔を設け、 該貫通孔にスルーホールめっきを施して層間の配線パタ
   ーンあるいは前記基板と配線パターンとを電気的に接続
   することを特徴とする請求項６記載の半導体パッケージ
   の製造方法。
8. 【請求項８】 請求項１、２、３、４または５記載の半
   導体パッケージの収納穴内に半導体チップが搭載され、
   半導体チップと前記配線パターンとが電気的に接続さ
   れ、前記半導体チップがポッティング、トランスファモ
   ールドまたはキャップにより封止されて成ることを特徴
   とする半導体装置。