DE69513088T2

DE69513088T2 - Einrichtung zum Ableiten eines Taktsignals

Info

Publication number: DE69513088T2
Application number: DE69513088T
Authority: DE
Inventors: Yasushi Aoki; Mitsuo Baba
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-06-15
Filing date: 1995-06-09
Publication date: 2000-02-17
Anticipated expiration: 2015-06-10
Also published as: US5528198A; JP2669347B2; DE69513088D1; EP0688103B1; JPH088734A; EP0688103A1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Taktsignalextraktionsvorrichtung zum Extrahieren eines Taktsignals, welche die Zeitlage von empfangenen Datensignalen bestimmt. Genauer gesagt betrifft die vorliegende Erfindung eine Taktsignalextraktionsschaltung zum Extrahieren eines Taktsignals aus Burst-Datensignalen.

2. Beschreibung des betreffenden Stands der Technik

Wenn digitale Signale empfangen werden, ist es notwendig, Taktsignale bereitzustellen, welche die Zeitlage zum Empfangen der Daten bestimmen. Manchmal werden Taktsignale von dem Datensender übertragen, in diesem Fall ist es notwendig, einen gesonderten Pfad zum Übertragen der Taktsignale unabhängig von dem Datensignal bereitzustellen. Daher werden Extraktionstaktsignale üblicherweise durch eine Phasenregelschleifen (PLL)-Schaltung erzeugt.
Die herkömmliche PLL-Schaltung hat einen spannungsgesteuerten Oszillator (VCO), der ein Extraktionstaktsignal erzeugt, einen Teiler und einen Phasenkomparator, der einen Phasenvergleich zwischen dem Extraktionstaktsignal und einem Datensi gnal durchführt. Die Schaltung weist ferner einen Tiefpaßfilter auf, der aus dem Ausgang des Phasenkomparators ein Steuerspannungssignal für den spannungsgesteuerten Oszillator erzeugt. Der spannungsgesteuerte Oszillator ändert die Frequenz des Extraktionstaktsignals in Abhängigkeit von der Spannung, die durch das Steuerspannungssignal dargestellt ist. Der Ausgang des spannungsgesteuerten Oszillators wird, nachdem er durch den Teiler geteilt wurde, an den Phasenkomparator angelegt.
In den Fällen, wenn das Datensignal und das daraus geteilte Extraktionstaktsignal eine Phasendifferenz und unterschiedliche Frequenzen aufweisen, erkennt der Phasenkomparator dies und gibt ein Steuerspannungssignal aus. Sowohl Frequenz- wie auch Phasen-Übereinstimmung zwischen dem Extraktionstaktsignal und dem Datensignal werden durch wiederholtes Ändern der Oszillationsfrequenz erreicht, um die Phasendifferenz zu dem Zeitpunkt des Anstiegs des Datensignals zu minimieren.
Bei einer herkömmlichen PLL-Schaltung, kann, wenn die Frequenz und Phase des Extraktionstaktsignals mit denen des Datensignals übereinstimmen, der Übereinstimmungszustand nahezu unbegrenzt aufrechterhalten werden, solange wie die Datensignale aufeinander folgen. In den Fällen, wenn die Datensignale Burst-Datensignale sind, muß jedoch die Frequenz und Phase des Extraktionstaktsignals mit denen des Datensignals jedesmal dann zur Übereinstimmung gebracht werden, wenn das Datensignal eintrifft. Hier bedeuten "Burst-Datensignale" Datensignale, die durch dazwischenliegende Zeitabschnitte ohne Datensignal getrennt sind.
Wenn ein Zeitabschnitt ohne Datensignal wechselt zu einem Datensignal-Zeitabschnitt, wird, wenn der Unterschied in Phase und Frequenz zwischen dem Extraktionstaktsignal und dem übertragenen Datensignal groß ist, eine ziemlich lange Zeit benötigt, bis sie übereinstimmen (Pull-in-Zeit). Daher gelingt es einigen führenden Daten der übertragenen Datensignale möglicherweise nicht, aufgenommen zu werden. Dementsprechend wurde erwogen, Dummy-Daten einer Länge, die der maximalen Pull-in- Zeit entspricht, zum Auffüllen der Datensignale hinzuzufügen. Diese Hinzufügung ist jedoch dahingehend problematisch, daß sie schlechte Übertragungswirkungsgrade verursacht, da längere Pull-in-Zeiten größere Mengen von Dummy-Daten erfordern.
Es wurde daher eine Vielzahl von Verfahren zum Verkürzen der Pull-in-Zeit vorgeschlagen, wenn Burst-Datensignale angelegt werden. Zum Beispiel offenbart die offengelegte japanische Patentanmeldung S63-296589 das Schwingen eines spannungsgesteuerten Oszillators mit einer Frequenz, die nahe bei derjenigen von den Burst-Datensignalen ist, deren Eintreffen erwartet wird, schon vor dem Anlegen der Datensignale. Diese Technik erlaubt es, daß der Frequenzunterschied zu dem Zeitpunkt des Eintreffens der Datensignale minimiert ist, und verkürzt dadurch die Pull-in-Zeit.
Außerdem arbeiten herkömmliche PLL-Schaltungen zuerst mit einem Ändern der Oszillationsfrequenz des spannungsgesteuerten Oszillators zur Phasenübereinstimmung und dann mit einem neuerlichen Ändern der Frequenz zur Frequenzübereinstimmung mit den Datensignalen. Dementsprechend wird auch, wenn der spannungsgesteuerte Oszillator zuvor mit einer Frequenz nahe bei derjenigen von den Datensignalen geschwungen hat, eine verhältnismäßig lange Zeit benötigt, um die Phase zu verriegeln.
Die offengelegte japanische Patentanmeldung Nr. H1-129530 schlägt vor, einen Phasenschieber in der PLL-Schaltung vorzusehen, um die Phase der Frequenz sequentiell zu schieben. Diese PLL-Schaltung schiebt nur zu Beginn die Phase, und führt dann, beim Eintreffen der Burst-Datensignale, zuerst eine Phasenübereinstimmung unter Verwendung des Phasenschiebers und dann eine Frequenzübereinstimmung unter Verwendung des spannungsgesteuerten Oszillators durch.
Jedoch erfordert dieses Verfahren, wobei ein Schritt zur Phasenübereinstimmung unter Verwendung eines Phasenschiebers gefolgt ist durch einen Schritt zur Frequenzübereinstimmung unter Verwendung eines spannungsgesteuerten Oszillators, eine komplizierte Konfiguration der PLL-Schaltung. Außerdem weichen in den Fällen, wenn die Frequenzen unterschiedlich sind, die Phasen voneinander ab, wenn das nächste Datensignal ansteigt, falls zu Beginn nur eine Phasenübereinstimmung durchgeführt wird. Daher kann das Signal nicht mehr länger als das Extraktionstaktsignal verwendet werden. Außerdem verursacht die zeitlich nachfolgende Frequenzübereinstimmung unter Verwendung eines spannungsgesteuerten Oszillators eine Abweichung der einst übereinstimmenden Phasen. Außerdem ist Zeit für beides erforderlich, der Phasenübereinstimmen unter Verwendung eines Phasenschiebers und der Frequenzübereinstimmung unter Verwendung eines spannungsgesteuerten Oszillators. Dies hat das Problem der verlängerten Pull-in-Zeit hervorgerufen, falls die Frequenzen verschieden sind.
US-4,584,695 beschreibt eine PLL-Schaltung, bei der ein multiphasischer Treibertakt Signale mit voneinander abweichenden Phasen bereitstellt. Ein Taktausgangssignal wird als ein Treibertakt verwendet, um einen Eingangsabtaster zu takten.
Ein Muster abgetasteter Bits vor, nominell bei, und nach einer vorhergesagten Taktflanke zeigt an, ob eine voreilende oder nachlaufende Phase das aktuelle Treibertaktsignal ersetzen soll.

ZUSAMMENFASSUNG DER ERFINDUNG

Das Ziel der vorliegenden Erfindung ist, das Extraktionstaktsignal mit dem Datensignal in Phase und Frequenz schnell zur Übereinstimmung zu bringen, nachdem das Datensignal eintrifft.
Die vorliegende Erfindung schafft eine Taktsignalextraktionsvorrichtung, die aufweist: einen Oszillator zum Ausgeben von Taktsignalen mit einer gemeinsamen Frequenz, aber mit N unterschiedlichen Phasen, worin N eine ganze Zahl von mindestens 2 ist, Einstellmittel zum Einstellen der Oszillationsfrequenz des Oszillators auf einen vorbestimmten Wert, der äquivalent zu der Frequenz einer Taktkomponente eines ankommenden Datensignals ist, Taktauswahlmittel zum Auswählen und Ausgeben von einem der Taktsignale, dessen Phase am dichtesten bei der Phase des eintreffenden Datensignals liegt, jedesmal dann, wenn das eintreffende Datensignal ansteigt oder fällt, und Ausgeben eines Taktauswahlsignals, und Taktumschaltmittel zum Umschalten von einem vorhergehenden Taktsignal zu einem gegenwärtigen Taktsignal, die beide durch die Auswahlmittel ausgewählt sind, und zum Ausgeben eines Extraktionstaktsignals zum Bestimmen eines Zeitpunkts zum Aufnehmen des Datensignals, dadurch gekennzeichnet, daß die Taktauswahlmittel N Flipflops zum Empfangen von jeweils einem der aus den Taktsignalen mit N Phasen ausgewählten Taktsignale und des Datensignals, wobei die Flipflops einen vorbestimmten Code ausgeben, der von den Taktsignalen und dem Zustand des Datensignals abhängig ist, einen Encoder, der einen von den Flipflops ausgegebenen Code auswählt und ihn in codierte Ausgabedaten umwandelt, einen Subtrahierer, der die codierten Daten von den Taktauswahlsignalen subtrahiert und ein Auf/Abwärts-Steuersignal ausgibt, und einen Auf/Abwärtszähler aufweisen, der das Taktauswahlsignal als Antwort auf das Auf/Abwärts-Steuersignal erhöht oder vermindert und das erhöhte oder verminderte Signal als ein neues Taktauswahlsignal ausgibt.
Genauer gesagt schwingt gemäß der vorliegenden Erfindung eine Mehrzahl von Taktsignalen mit unterschiedlichen Phasen mittels eines Oszillators, um die Oszillatorfrequenz auf die Frequenz des einzugebenden Datensignals voreinzustellen. Da eine Frequenzübereinstimmung mit dem Datensignal im voraus hergestellt wurde, ist das verbleibende Erfordernis zum Erreichen eines Extraktionstaktsignals, um die Zeitlage zum Empfangen des Datensignals zu bestimmen, nur noch eine Phasenübereinstimmung. Auch wenn die Phase des Extraktionstaktsignals nicht exakt mit der des Datensignals zur Übereinstimmung gebracht wurde, kann das Datensignal ohne einen Fehler empfangen werden. Dies deshalb, weil es nur erforderlich ist, daß die Zeitlage zum Empfang der Daten innerhalb einer hinreichend kurzen Zeitdauer des Datensignals hergestellt wurde. Daher wird aus einer Mehrzahl von Taktsignalen mit unterschiedlichen Phasen nur das ausgewählt, dessen Phase am dichtesten bei der Phase des Datensignals ist, und als das Extraktionstaktsignal ausgegeben. Außerdem kann, da das dasjenige mit der am dichtesten liegenden Phase jedesmal ausgewählt wird, wenn das Datensignal steigt oder fällt, ein Extraktionstaktsignal mit der richtigen entsprechenden Phase auch dann bereitgestellt werden, wenn das Datensignal Schwankungen (Jitter) aufweist.
Vorzugsweise umfassen die Einstellmittel Phasenvergleichsmittel zum Vergleichen der Phase von jedem der Taktsignale mit der Phase des ankommenden Datensignals und Mittel zum Empfangen der Ergebnisse des Vergleichs durch die Phasenvergleichsmittel und zum Umwandeln der Oszillationsfrequenz des Oszillators derart, daß das mit dem Datensignal unter Vergleich stehende Taktsignal hinsichtlich Phase und Frequenz an das Datensignal angeglichen ist.
Genauer gesagt wird ein Vergleich zwischen der Phase des Datensignals und der von jedem der von dem Oszillator ausgegebenen Taktsignale durchgeführt, und die Oszillatorfrequenz wird zu ihrer Phasenübereinstimmung geändert. Da diese Änderung bewirkt, daß die Oszillatorfrequenz sich der Frequenz des Datensignals graduell annähert, gibt es keine Notwendigkeit, die Oszillatorfrequenz mit der Frequenz des Datensignals zuvor zur Übereinstimmung zu bringen. Außerdem wird die Auswahl des Taktsignals, dessen Phase am dichtesten bei der des Datensignals ist, gleichzeitig mit der Änderung der Oszillatorfrequenz durchgeführt. Diese gleichzeitige Durchführung ermöglicht es, daß die Phasen- und Frequenzübereinstimmung zwischen dem Extraktionstaktsignal und dem Datensignal in kurzer Zeit durchgeführt werden. Außerdem dient der Phasenvergleich mit dem Datensignal zum Herstellen einer exakten Übereinstimmung mit dem Datensignal hinsichtlich Oszillationsfrequenz und -phase.
Alternativ können die Einstellmittel Phasen/Frequenzvergleichsmittel zum Vergleichen der Phasen und Frequenzen eines Taktsignals, zu dem durch die Umschaltmittel geschaltet ist, und irgendeinem der von dem Oszillator ausgegebenen Taktsignale, sowie Mittel zum Empfangen der Ergebnisse des Vergleichs durch die Phasen/Frequenzvergleichsmittel und zum Umwandeln der Oszillationsfrequenz des Oszillators derartig umfassen, daß die Phase und Frequenz des unter Vergleich stehenden Taktsignals angeglichen ist an die Phase und Frequenz des Taktsignals, zu dem durch die Umschaltmittel geschaltet ist.
Genauer gesagt wird ein Phasen- und Frequenzvergleich zwischen dem ausgewählten Taktsignal und irgendeinem der von dem Oszillator ausgegebenen Taktsignale durchgeführt. Die Oszillationsfrequenz des Oszillators wird zur Übereinstimmung von Phase und Frequenz geändert. Da diese Änderung bewirkt, daß sich die Oszillationsfrequenz der Frequenz des Datensignals graduell annähert, gibt es keine Notwendigkeit, die Oszillationsfrequenz zuvor mit der Frequenz des Datensignals zur Übereinstimmung zu bringen. Außerdem kann, da der Phasenvergleich mit dem ausgewählten Taktsignal bereits beendet ist, der Phasenvergleich auch in solchen Fällen fortgesetzt werden, wenn zum Beispiel aufeinanderfolgend ein Nullwert des Datensignals auftritt. Weiterhin kann, da die Auswahl des Taktsignals, dessen Phase am dichtesten bei der Phase des Datensignals ist, parallel mit der Änderung der Oszillationsfrequenz durchgeführt wird, die Phase und Frequenz des Extraktionstaktsignals in kurzer Zeit mit derjenigen des Datensignals im wesentlichen zur Übereinstimmung gebracht werden.
Bei allen der Ausführungsformen der Taktsignalextraktionsvorrichtung gemäß der vorliegenden Erfindung, ist die Auswähleinheit in der Lage, ein schrittweises Ändern der Phase des ausgewählten Taktsignals zwecks Annähern der Phase an die des Datensignals jedesmal dann durchzuführen, wenn das Datensignal ansteigt oder fällt. Auch in den Fällen, wenn die Phase des Datensignals sich stark ändert, kann ein Extraktionstaktsignal mit einer verhältnismäßig stabilen Phase dadurch erreicht werden, daß der Phase des ausgewählten Taktsignals nur ein Ändern um einen Schritt erlaubt ist.
Der Phasenunterschied der Mehrzahl von Taktsignalen, die durch den Oszillator entstehen, kann identisch sein. Dies erlaubt es, daß der Phasenunterschied zwischen dem ausgewählten Taktsignal und dem Datensignal kleiner als ein vorbestimmter Wert ist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden, unter Bezugnahme auf die beigefügten Zeichnungen gegebenen Beschreibung deutlicher, worin:
Fig. 1 ein Blockdiagramm ist, das die Schaltungskonfiguration einer herkömmlichen PLL-Schaltung darstellt;
Fig. 2 ein Blockdiagramm ist, das eine Taktsignalextraktionsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 3 ein Blockdiagramm ist, das den Phasenkorrekturabschnitt der in Fig. 2 dargestellten Taktsignalex traktionsvorrichtung darstellt;
Fig. 4 ein Blockdiagramm ist, das die Schaltungskonfiguration des Taktauswahlabschnitts des in Fig. 3 dargestellten Phasenkorrekturabschnitts darstellt;
Fig. 5 ein Zeitlagediagramm ist, das unterschiedliche Wellenformen von vier aus dem spannungsgesteuerten Oszillator nach Fig. 2 ausgegebenen Taktsignalen darstellt;
Fig. 6 eine Korrepondenzliste zwischen den mit dem Codierer der Taktauswahleinrichtung zu codierenden Werten und den entsprechenden Taktsignalen ist,;
Fig. 7 ein Blockdiagramm ist, das die Schaltungskonfiguration des in Fig. 2 dargestellten Taktumschaltabschnitts darstellt;
Fig. 8 ein schematisches Schaltungsdiagramm ist, das die Schaltungskonfiguration der in Fig. 7 dargestellten Baueinheitsauswahlschaltung darstellt;
Fig. 9 ein Zeitlagediagramm ist, das unterschiedliche Wellenformen der jeweiligen Signale beim Umschalten zwischen Taktsignalen durch die Baueinheitsauswahlschaltungen darstellt;
Fig. 10 ein Blockdiagramm ist, das die Schaltungsanordnung des spannungsgesteuerten Oszillators nach Fig. 2 darstellt;
Fig. 11 ein Zeitlagediagramm ist, das unterschiedliche Wellenformen der jeweiligen Signale beim zur Übereinstimmung Bringen der Oszillationsfrequenz und Phase des spannungsgesteurten Oszillators an diejenige des Bezugstaktsignals bei der Initialisierung darstellt;
Fig. 12 ein Zeitlagediagramm ist, das unterschiedliche Wellenformen der jeweiligen Signale beim Wechsel von einem Kein-Datensignal-Zeitabschnitt zu einem Datensignal-Zeitabschnitt darstellt;
Fig. 13 ein Zeitlagediagramm ist, das unterschiedliche Wellenformen der jeweiligen Signale beim Wechsel von einem Datensignal-Zeitabschnitt zu einem Kein-Datensignal-Zeitabschnitt darstellt;
Fig. 14 ein Blockdiagramm ist, das die Schaltungsanordnung der Taktsignalextraktionsvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 15 ein Blockdiagramm ist, das die Schaltungsanordnung eines modifizierten Phasenkorrekturabschnitts bei der Ausführungsform nach Fig. 196 darstellt;
Fig. 16 ein schematisches Schaltungsdiagramm ist, das die Schaltungsanordnung der Taktauswahleinrichtung in dem Abschnitt nach Fig. 15 darstellt; und
Fig. 17 ein Blockdiagramm ist, das die Schaltungsanordnung einer anderen Ausführungsform des spannungsgesteuerten Oszillators darstellt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS-FORMEN

Zum leichterem Verständnis der vorliegenden Erfindung wird zu Beginn eine herkömmliche PLL-Schaltung unter Bezugnahme auf Fig. 1 beschrieben. Fig. 1 zeigt die Konfiguration der herkömmlichen PLL-Schaltung.
Die PLL-Schaltung umfaßt einen spannungsgesteuerten Oszillator (VCO) 202, der ein Extraktionstaktsignal 201 erzeugt, einen Teiler 203 und einen Phasenkomparator 205, der einen Phasenvergleich zwischen dem Extraktionstaktsignal 201 und einem Datensignal 204 durchführt. Die Schaltung umfaßt ferner einen Tiefpaßfilter 207, der ein Steuerspannungssignal 206 für den spannungsgesteuerten Oszillator 202 aus dem Ausgang des Phasenkomparators 205 erzeugt. Der spannungsgesteuerte Oszillator 202 steuert die Frequenz des Extraktionstaktsignals 201, welche in Abhängigkeit von der Spannung ausgegeben wird, die durch das Steuerspannungssignal 206 dargestellt wird. Der Ausgang des spannungsgesteuerten Oszillators 202 wird, nachdem er durch den Teiler 203 geteilt wurde, an den Phasenkomparator 205 angelegt.
Der Phasenkomparator 205 vergleicht die Anstiegszeiten des Datensignals 204 und des daraus geteilten Taktsignals 208 und gibt ein Phasenfehlersignal 209 aus, das von der Phasendifferenz abhängt. Das Phasenfehlersignal 209 ist ein gepulstes Digitalsignal, und eine größere Phasendifferenz ergibt eine größere Pulsweite. Der Tiefpaßfilter 207 nimmt die Niederfrequenzkomponente aus dem Phasenfehlersignal 209 heraus und transformiert es in ein Spannungssignal.
In Fällen, wenn das Datensignal 204 und das daraus geteilte Extraktionstaktsignal 208 eine Phasendifferenz und unterschiedliche Frequenzen aufweisen, erkennt der Phasenkomparator 205 sie und gibt ein tiefpaßgefiltertes Steuerspannungssignal 206 aus. Der spannungsgesteuerte Oszillator 202 steuert die Oszillationsfrequenz in Abhängigkeit von der Spannung, die durch das Steuerspannungssignal 206 dargestellt wird. Das Ändern der Oszillationsfrequenz wird wiederholt, um den Phasenunterschied zu dem Zeitpunkt des Ansteigens des Datensignals 204 zu minimieren. Im Ergebnis wird beides, eine Frequenz- und Phasenübereinstimmung zwischen dem Extraktionstaktsignal 201 und dem Datensignal 204 durchgeführt.
Die bekannte PLL-Schaltung kann einen verriegelten Zustand nahezu unbegrenzt aufrechterhalten, solange wie Datensignale zugeführt werden, wenn einmal die Frequenz und die Phase des Extraktionstaktsignals mit derjenigen des Datensignals übereinstimmt. Jedoch ist es in den Fällen, wenn die Datensignale Burst-Datensignale sind, wie oben erwähnt, nötig, die Frequenz und die Phase des Extraktionstaktsignals mit denjenigen des Datensignals jedesmal dann zur Übereinstimmung zu bringen, wenn das Datensignal eintrifft. Im Ergebnis benötigt die bekannte PLL-Schaltung eine lange Zeit, um beides, die Phase und die Frequenz, zur Übereinstimmung zu bringen.
Die vorliegende Erfindung löst das obige Problem und erlaubt kurze Phasen- und Frequenzübereinstimmungszeitdauern. Fig. 2 zeigt die Konfiguration einer Taktsignalextraktionsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Die PLL-Schaltung extrahiert, wenn ein Burst-Datensignal 11 an sie angelegt wird, ein Extraktionstaktsignal 12, welches ein Taktsignal zum Bestimmen der Zeitlage zum Empfang des Datensignals ist. Der spannungsgesteuerte Oszillator 13 gibt erste bis vierte Taktsignale 14-17 mit einer identischen Frequenz, jedoch 90º zueinander phasenverschoben, aus. Die ersten bis vierten Taktsignale 14-17 werden an einen Phasenkorrekturabschnitt 18 angelegt. Das Burst-Datensignal 11 wird ebenso an diesen Phasenkorrekturabschnitt 18 angelegt. Im Gegenzug gibt der Phasenkorrekturabschnitt 18 das Burst- Datensignal 11 und das Extraktionstaktsignal 12 aus. Der Phasenkorrekturabschnitt 18 vergleicht die Phase des Burst- Datensignals 11 mit den Phasen des ersten bis vierten Taktsignals 14-17, die von dem spannungsgesteuert Oszillator angelegt sind. Dann wählt der Phasenkorrekturabschnitt 18 ein Taktsignal, das die geringste Phasendifferenz aufweist, und gibt dieses Taktsignal als Extraktionstaktsignal 12 aus. Angelegt an einen ersten Phasen/Frequenz-Komparator 21 sind das Extraktionstaktsignal 12 und, zum Beispiel, das dritte Taktsignal 16. Der erste Phasen/Frequenz-Komparator 21 gibt ein ersten Phasenfehlersignal 22 in Abhängigkeit von der Phasendifferenz und der Frequenzdifferenz zwischen diesen Signalen aus.
Das dritte Taktsignal 16 wird ebenso an einen zweiten Phasen/Frequenz-Komparator 23 angelegt. Zwischenzeitlich wird ein Bezugstaktsignal 24 mit einer Frequenz, die im wesentlichen gleich der des Burst-Datensignals 11 ist, ebenso an den zweiten Phasen/Frequenz-Komparator 23 von einem Referenztaktoszillator 25 angelegt. Der zweite Phasen/Frequenz- Komparator 23 gibt ein zweites Phasenfehlersignal 26 aus, das von der Phasendifferenz und der Frequenzdifferenz zwischen diesen Signalen abhängt. Hier ist das Datensignal 11 ein Signal mit einer Frequenz von etwa 50 MHz. Da Datensignale Schwankungen aufgrund von Übergangsverzögerungen aufweisen können, kann eine Frequenzänderung zu dem Zeitpunkt des Eintreffens auf der Empfangsseite auftreten. Das Referenztaktsignal 24 hat eine Frequenz von 50 MHz. Es ist der Frequenz des Referenztaktsignals 24 erlaubt, um etwa plus/minus 5% von 50 MHz abzuweichen. Der Fehler hängt ab von dem Pull-in- Frequenzbereich des spannungsgesteuerten Oszillators. Es ist anzumerken, daß je kleiner der Fehler der Frequenz ist, desto kleiner die Pull-in-Zeit wird. Das erste Phasenfehlersignal 22 und das zweite Phasenfehlersignal 26 werden an eine Auswahlschaltung 27 angelegt. Die Auswahlschaltung 27 weist ein Eingangssteuersignal 28 auf, basierend auf diesem Signal wird entweder das erste Phasenfehlersignal 22 oder das zweite Phasenfehlersignal 26 ausgewählt und ausgegeben.
Das Phasenfehlersignal 29, das von der Auswahlschaltung 27 ausgegeben wird, wird an eine Umschalt-Schaltung 31 angelegt. Ein Schaltsteuersignal 32 wird an die Umschalt-Schaltung 31 angelegt. Das Schaltsteuersignal 32 wird von einer Datenerkennungsschaltung (nicht dargestellt) ausgegeben. Die Datenerkennungsschaltung ist eine Schaltung zum Bestimmen, ob das Burst-Datensignal 11 angekommen ist oder nicht. Sie gibt das Schaltsteuersignal 32 aus, welches die Umschalt-Schaltung 31 nur während der Dauer des Datensignals 11 "ein"-schaltet. Der Ausgang der Umschalt-Schaltung 31 wird an einen Tiefpaßfilter 33 angelegt. Die Umschalt-Schaltung 31 schaltet, basierend auf dem Schaltsteuersignals 32, zwischen dem Anlegen des Phasenfehlersignals 29 von der Auswahlschaltung 27 an den Tief paßfilter 33 und dem Nicht-Anlegen des Phasenfehlersignals an den Tiefpaßfilter 33. Der Ausgang des Tiefpaßfilters 33 wird an den spannungsgesteuerten Oszillator 13 als das Steuerspannungssignal 34 angelegt, das die Oszillationsfrequenz steuert. Der spannungsgesteuerte Oszillator 13 steuert die Oszillationsfrequenz in Abhängigkeit von der Spannung des Steuerspannungssignals 34.
Der erste und zweite Phasen/Frequenz-Komparator 21 und 23 sind mittels Flipflop-Schaltungen aufgebaut. Diese Komparatoren 21 und 23 werden durch die führende Flanke von einem der angelegten Signale gesetzt und durch die führende Flanke von dem anderen Signal zurückgesetzt. Mit diesem System werden die Breiten der von den Flipflop-Schaltungen ausgegebenen Pulse kleiner, wenn sich die Pulsdifferenzen vermindern, wohingegen die Weiten der ausgegebenen Pulse größer werden, wenn sich die Phasendifferenzen vergrößern. Die Phasendifferenzen können also als Pulsweiten extrahiert werden. Der Tiefpaßfilter 33 gibt das Steuerspannungssignal 34 mit einer Spannung entsprechend der Pulsweite durch Extrahieren der Niederfrequenzkomponente aus dem Phasenfehlersignal 29 aus. Außerdem ist, da das Phasenfehlersignal 29 ein gepulstes Binärsignal ist, die Auswahlschaltung 27 mittels UND- Schaltungen, Inverter-Schaltungen und ODER-Schaltungen aufgebaut.
Fig. 3 ist eine Übersicht der Schaltung des in Fig. 2 dargestellten Phasenkorrekturabschnitts 18. Der Phasenkorrekturabschnitt umfaßt einen Taktauswahlabschnitt 41, der ein Taktsignal auswählt, dessen Phase am dichtesten bei der Phase der Taktsignal-Komponente des Datensignals 11 ist, und einen Taktschaltabschnitt 42, der das phasengewählte Taktsignal in das Extraktionstaktsignal 12 umwandelt. Ein Burst-Datensignal 11 wird an den Taktauswahlabschnitt 41 angelegt. Zwischenzeitlich werden erste bis vierte Taktsignale 14-17 von dem spannungsgesteuerten Oszillator 13 angelegt. Ein Taktauswahlsignal 43 wird an den Taktschaltabschnitt 42 von dem Taktauswahlabschnitt 41 angelegt. Das Taktauswahlsignal 43 ist ein 2-Bit-kodiertes Signal, das anzeigt, welches der ersten bis vierten Taktsignale 14-17 das ausgewählte Taktsignal ist. Die ersten bis vierten Taktsignale 14-17 werden an den Taktschaltabschnitt 42 angelegt. Der Taktschaltabschnitt 42 wählt eines der ersten bis vierten Taktsignale 14-17 aufgrund des Taktauswahlsignals 43 aus und gibt es als das Extraktionstaktsignal 12 aus.
Fig. 4 zeigt die Schaltung des in Fig. 3 dargestellten Taktauswahlabschnitts. Die ersten bis vierten Taktsignale 14- 17 werden an entsprechende erste bis vierte Flipflops 51-54 über deren Dateneingänge angelegt. Andererseits wird das Burst-Datensignal 11 auf die Reihe von Flipflop-Schaltungen über deren Takteingänge angelegt. Die Ausgänge der ersten bis vierten Flipflop-Schaltungen 51-54 werden an einen Encoder 55 angelegt. Der Encoder 55 codiert die von den ersten bis vierten Flipflops 51-54 ausgegebenen Signale in 2-Bit-Signale.
Fig. 5 zeigt die zeitliche Beziehung zwischen dem Ansteigen des Datensignals und der Erzeugung der ersten bis vierten Taktsignale. Ein Signal hohen Werts ist definiert durch "1", während "0" als ein Signal niedrigen Werts definiert ist. Da die ersten bis vierten Taktsignale 14-17 zueinander um 90º phasenverschoben sind, kann der Anstieg des Datensignals 11 von vier verschiedenen Zeitpunkten aus betrachtet werden. Es ist möglich, Taktsignale in einer anderen Anzahl als oben an gegeben bereitzustellen, beispielsweise sechs um 60º zueinander phasenverschobene Taktsignale.
Daher ist, wenn das Datensignal 11 zum Zeitpunkt T11 ansteigt, das erste Taktsignal 14 ((a) von Fig. 5) eine "1", während das zweite Taktsignal 15 ((b) von derselben) eine "0" ist. Andererseits ist das dritte Taktsignal 16 ((c) von derselben) eine "0" und das vierte Taktsignal 17 ((d) von derselben) ist eine "1". Dementsprechend ist das Ergebnis "1001", wenn es als 4-Bit-Datum dargestellt ist. Auf dieselbe Weis ist in dem Fall, wenn das Datensignal 11 zum Zeitpunkt T12 ansteigt, das Datum als "1100" dargestellt, während das Datum "0110" für Zeitpunkt T13 und "0011" für Zeitpunkt T14 ist.
Fig. 6 ist eine Tabelle, die eine Zusammenfassung der Beziehung zwischen dem Ausgangszustand der in Fig. 4 dargestellten Flipflop-Schaltungen, der daraus codierten Daten und den Taktsignalen darstellt. Die ganz linke Spalte listet die Zeitpunkte T11 bis T14 von Fig. 5. In der Spalte zu ihrer Rechten sind die Ausgangszustände der in Fig. 4 dargestellten ersten bis vierten Flipflops 51-54 zu den jeweiligen Zeitpunkten aufgezählt. Das Datum einer ersten Umwandlung ist das Ergebnis eines Setzens von nur einem Bit von jedem Datum auf "1", entsprechend den vier Zuständen. Genauer gesagt wurde das Datum nach der ersten Umwandlung durch Erkennen von zwei aufeinanderfolgenden Bits von den vier das Datum bildenden Bits bereitet, welche "1" und "0" in dieser Reihenfolge enthalten, und Setzen von "1" nur an der Bitposition, welche die "1" enthält.
Folglich wird die "1001" in "1000" umgewandelt, und die "1100" wird in "0100" umgewandelt. Außerdem wird die "0110" in "0010" umgewandelt, während die "0011" in "0001" umgewandelt wird. Die dritte Spalte von links beinhaltet den Wert des 2-Bitcodierten Datums des ersten umgewandelten Datums. Die ganz rechte Spalte beinhaltet die Taktsignale, welche dem codierten Datum entsprechen. Die codierten Daten und die Taktauswahlsignale sind beide 2-Bit-Signale. Ihre entsprechende Beziehung mit den ersten bis vierten Taktsignalen 14- 17 ist dieselbe wie die in Fig. 6 dargestellte.
Die folgende Erläuterung bezieht sich wiederum auf Fig. 4. Die aus dem Encoder 55 ausgegebenen codierten Daten 56 und die aus einem Auf/Abwärtszähler 57 ausgegebenen 2-Bit werden an einen Subtrahierer 58 angelegt. Der Subtrahierer 58 zieht die codierten Daten 56 von dem Ausgang des Auf/Abwärtszählers 57 ab. Das Auf/Abwärts-Steuersignal 59, das das höchstwertige Bit des Ergebnisses dieser Bitsubtraktion darstellt, wird an den 2-Bit Auf/Abwärtszähler 57 über seinen Auf/Abwärts- Steuersignal-Eingangsanschluß angelegt. Das Datensignal 11 wird an den Auf/Abwärtszähler 57 über seinen Takt- Eingangsanschluß angelegt. Der Auf/Abwärtszähler 57 führt beim Ansteigen des Datensignals 11 ein Zählen durch. Subtrahieren von eins wird durchgeführt in Fällen, wenn der Wert des Auf/Abwärts-Steuersignals 59 "0" ist. Umgekehrt wird Addieren von Eins durchgeführt in Fällen, wenn der Wert des Auf/Abwärts-Steuersignals 59 "1" ist. Auf diese Weise ändert sich der Zählerstand jedesmal dann um Eins, wenn das Datensignal 11 ansteigt, und es wird ein 2-Bit-Taktauswahlsignal 43 ausgegeben, welches das Taktauswahlsignal mit der geringsten Phasendifferenz von dem Datensignal 11 von den ersten bis vierten Taktsignalen 14-17 ist.
Fig. 7 stellt die Schaltung des in Fig. 3 dargestellt Taktschaltabschnitts dar. Ein Taktauswahlsignal 43 wird an einen Decoder 61 angelegt. Der Decoder 61 dekodiert das 2-Bit- Taktauswahlsignal 43 in die in Fig. 6 aufgezählten ersten Umwandlungswerte und gibt 4-Bit-Auswahldatensignale 62-65 aus. Jedes Bit von jedem der Auswahldatensignale 62-65 wird an eine der ersten bis vierten Baueinheitsauswahlschaltungen 66-69 angelegt. Währenddessen wird das Taktsignal 14 an die erste Baueinheitsauswahlschaltung 66 angelegt. Dieser Signaltyp wird als ein primärer Takt bezeichnet. Das zweite Taktsignal 15 wird an die zweite Baueinheitsauswahlschaltung 67 als der primäre Takt angelegt. In derselben Weise wird das dritte Taktsignal 16 als der primäre Takt an die dritte Baueinheitsauswahlschaltung 68 angelegt, während das vierte Taktsignal 17 als der primäre Takt an die vierte Baueinheitsauswahlschaltung 69 angelegt wird.
In den ersten bis vierten Baueinheitsauswahlschaltungen 66-69 gibt es Eingangsauswahldatensignale, die den Bits entsprechen, deren Datum nach der ersten Umwandlung eine "1" ist, wenn die in der in Fig. 6 ganz rechts gelegenen Spalte dargestellten Taktsignale als die Haupttakte angelegt werden. Ebenso werden Taktsignale, die gegenüber den Haupttakten um 180º phasenverschoben sind, an die ersten bis vierten Baueinheitsauswahlschaltungen 66-69 als Subtakte angelegt. Das heißt, das dritte Taktsignal 16 wird an die erste Baueinheitsauswahlschaltung 66 als der Subtakt angelegt. Das vierte Taktsignal 17 wird an die zweite Baueinheitsauswahlschaltung 67 als der Subtakt angelegt. Auf dieselbe Weise werden das erste Taktsignal 14 und das zweite Taktsignal 15 an die dritte Baueinheitsauswahlschaltung 68 bzw. die vierte Bauein heitsauswahlschaltung 69 als die Subtakte angelegt. Die Ausgänge der ersten bis vierten Baueinheitsauswahlschaltungen 66-69 werden an ein ODER-Gatter 71 angelegt. Der Ausgang des ODER-Gatters ist das Extraktionstaktsignal 12, welches von· dem in Fig. 2 dargestellten Phasenkorrekturabschnitt 18 ausgegeben wird.
Fig. 8 zeigt die Schaltungsanordnung der in Fig. 7 dargestellten Baueinheitsauswahlschaltungen. Die ersten bis vierten Baueinheitsauswahlschaltungen weisen eine identische Schaltung auf. Eine weitere Erläuterung wird unter Bezugnahme auf die erste Baueinheitsauswahlschaltung 66 als Beispiel gegeben. Ein Auswahldatensignal 62 wird auf ein erstes Flipflop 81 und ein zweites Flipflop 82 über deren Dateneingangsanschlüsse angelegt. Das erste Taktsignal 14 wird auf das erste Flipflop 81 als der Haupttakt gegeben. Das dritte Taktsignal 16 wird auf das zweite Flipflop 82 als der Subtakt angelegt. Ein ODER-Gatter 83 führt das logische ODER zwischen den Ausgängen des ersten und zweiten Flipflops 81 und 82 aus. Das erste Taktsignal 14 als der Haupttakt und der Ausgang der ODER-Schaltung 83 werden an ein UND-Gatter 84 angelegt, das das logische UND zwischen ihnen bildet. Der Ausgang des UND- Gatters ist der Ausgang der ersten Baueinheitsauswahlschaltung 66.
Wenn das Auswahldatensignal 62 von "1" zu "0" wechselt, wechselt der Wert des Ausgangs des ersten Flipflops 81 von "1" zu "0". Der Zeitpunkt für den Wechsel wird auf den Zeitpunkt kurz nach dem Zeitpunkt gesetzt, an dem der Haupttakt 14 angestiegen ist. Dementsprechend wird in Fällen, wenn das UND- Gatter 84 das logische UND zwischen dem Ausgang des ersten Flipflops 81 und dem Haupttakt 14 ausführt, ein bartähnliches Übergangsschwingungsrauschen hervorgerufen. Da die Phase des Subtaktes 16 um 180º hinter dem Haupttakt 14 herhinkt, gibt das zweite Flipflop 82 "1"en aus, bis der Subtakt 16 ansteigt. Umgekehrt wird, wenn das ODER-Gatter 83 zu dem logischen UND beiträgt, das bei 84 zwischen dem Ausgang des ODER- Gatters 83 und dem Haupttakt 14 ausgeführt wird, kein bartähnliches Übergangsschwingungsrauschen hervorgerufen. Mit anderen Worten kann eine Taktweite sichergestellt werden, welche sich von dem Zeitpunkt des Ansteigens des Haupttakts 14 bis zu dem Zeitpunkt erstreckt, zu dem der Wert des Ausgangs des zweiten Flipflops 82 eine "0" wird.
Auf der anderen Seite wählt der Taktauswahlabschnitt 41 von Fig. 3 Taktsignale, welche zueinander um eine volle Phase phasenverschoben sind. Angenommen, das Taktsignal wird von der ersten Baueinheitsauswahlschaltung 66 von Fig. 7 zu der zweiten Baueinheitsauswahlschaltung 67 als Reaktion auf das Taktauswahlsignal 43 umgeschaltet. Unter dieser Bedingung wird der Ausgang der ersten Baueinheitsauswahlschaltung 66 eine "0" nur dann, wenn der Subtakt angestiegen ist. Auf der anderen Seite ändert sich der Ausgang der zweiten Baueinheitsauswahlschaltung 67 von "0" zu "1", wenn der Haupttakt angestiegen ist. Obwohl die Haupttakte und die entsprechenden Subtakte um 180º zueinander phasenverschoben sind, beträgt der Phasenunterschied zwischen den Haupttakten der ersten Baueinheitsauswahlschaltung 66 und der zweiten Baueinheitsauswahlschaltung 67 90º. Dementsprechend ändert sich der Ausgang der zweiten Baueinheitsauswahlschaltung 67 zu "1", bevor der Ausgang der ersten Baueinheitsauswahlschaltung 66 eine "0" wird. Da das ODER-Gatter 71 von Fig. 7 ein logisches ODER zwischen dem Ausgang der ersten Baueinheitsauswahlschaltung 66 und dem Ausgang der zweiten Baueinheitsauswahlschaltung 67 ausführt, wird die Taktweite beim Umschalten verlängert. Auf diese Weise wird die Taktweite an dem Zeitpunkt des Umschaltens des Extraktionstaktsignals in den Fällen verlängert, wenn eine Verzögerung in der Phase des zu wechselnden Taktsignals auftritt. Daher kann die Phase des Extraktionstaktsignals 12 verzögert werden, um Schritt zu halten mit dem Datensignal, das in der Richtung des Verzögerns der Phase geändert wird. In Fällen, wenn die Phase des zu ändernden Takts vorgeht, wird statt dessen die Dauer des "0"-Zustands verkürzt, im Gleichschritt mit der voreilenden Phase des Datensignals 11. Außerdem gibt es, da das Extraktionstaktsignal 12 kontinuierlich über einen Zyklus des Datensignals 11 auftritt, gibt es kein Risiko hinsichtlich eines Fehlers beim Aufnehmen des Datensignals 11.
Fig. 9 zeigt Wellenformen an ihren jeweiligen Abschnitten in den Fällen, wenn das Taktsignal durch den Taktschaltabschnitt umgeschaltet wird. Das Taktauswahlsignal 43 ((a) und (b) von Fig. 9) wechselt von "10" zu "01" zum Zeitpunkt T21. Mit anderen Worten wird das Extraktionstaktsignal 12 ((o) von Fig. 9) von dem zweiten Taktsignal 15 ((h) von Fig. 9) zu dem dritten Taktsignal 16 ((i) von Fig. 9) umgeschaltet. Die Auswahldatensignale 62-64 ((c) bis (f)) sind aus dem Taktauswahlsignal 43 decodierte Signale. Die Auswahldatensignale 62- 64 wechseln von "0100" zu "0010" zum Zeitpunkt T21 als Reaktion auf das Taktauswahlsignal 43.
Folglich dominiert bis zum Zeitpunkt T21 der Ausgang der zweiten Baueinheitsauswahlschaltung 67 ((l) von Fig. 9), während von dem Zeitpunkt T21 an der Ausgang der dritten Bauein heitsauswahlschaltung 68 ((m) von Fig. 9) dominant wird. Der Ausgang der ersten Baueinheitsauswahlschaltung 66 ((k) von Fig. 9) und der Ausgang der vierten Baueinheitsauswahlschaltung ist in diesem Fall das Taktsignal 12, das ODER von diesen Ausgängen, und die Taktweite ist zu dem Zeitpunkt T21 vergrößert.
Zum Zeitpunkt T22 wechselt das Taktauswahlsignal 43 wiederum und ein Umschalten von dem dritten Taktsignal 16 zu dem zweiten Taktsignal 15 wird durchgeführt. Zu diesem Zeitpunkt wird das Taktsignal in der Richtung des Vorstellens der Phase umgeschaltet. Der Ausgang der dritten Baueinheitsauswahlschaltung 68 wechselt zum Zeitpunkt T24 zu "0", wenn dazu das Subtaktsignal 14 ((g) von Fig. 9) ansteigt. Unter Berücksichtigung der zweiten Baueinheitsauswahlschaltung 67 erkennt die interne Flipflop-Schaltung zum Zeitpunkt T23, wenn dazu das Subtaktsignal 17 dafür ((j) von Fig. 9) ansteigt, daß das Auswahldatensignal 63 "1" geworden ist. Jedoch aufgrund des Ausführens des logischen UND mit dem Haupttakt 15, beginnt die Ausgabe des Taktsignals aus der zweiten Baueinheitsauswahlschaltung 67 zum Zeitpunkt T25. Dementsprechend erstreckt sich die Zeitdauer des "0"-Zustands zwischen den Zeitpunkten T24 und T25, wenn das Extraktionstaktsignal 12 von dem dritten Taktsignal 16 zu dem zweiten Taktsignal 15 umgeschaltet wird. Diese Änderung in der Dauer der Taktweite und das Taktsignal auf dem Wert "0" verursacht ein Umschalten des Extraktionstaktsignals zu einem Taktsignal mit einer Phase, die am dichtesten bei der Phase des Datensignals ist.
Fig. 10 zeigt die Schaltungsanordnung des in Fig. 2 dargestellten spannungsgesteuerten Oszillators. Jede der ersten und zweiten Verzögerungsinverterschaltungen 101 und 102 emp fängt ein Steuerspannungssignal 34 von dem Tiefpaßfilter 33 gemäß Fig. 2. Die ersten und zweiten Verzögerungsinverterschaltungen 101 und 102 invertieren die Eingangswerte und verzögern die Eingangssignale um eine Zeit, welche abhängig ist von der Spannung des Steuerspannungssignals 34, um ein Ausgabesignal zu erzeugen. Die ersten und zweiten Verzögerungsinverterschaltungen 101 und 102 sind hintereinander in Reihe angeordnet. Der Ausgang der zweiten Verzögerungsinverterschaltung 102 wird, nachdem sein Wert invertiert wurde, an die erste Verzögerungsinverterschaltung 101 angelegt. Ein Schwingung wird auf diese Weise durch eine Schleifenbildung der ersten und zweiten Verzögerungsinverterschaltungen 101 und 102 sowie der ersten Inverterschaltung 103 erzeugt. Die Schwingungsfrequenz wird bestimmt durch die Verzögerungszeiten der jeweiligen Verzögerungsinverterschaltungen. Dementsprechend verursacht eine Änderung bei den Verzögerungszeiten durch das Steuerspannungssignal 34 eine Änderung bei der Schwingungsfrequenz des spannungsgesteuerten Oszillators 13.
Von der ersten Verzögerungsinverterschaltung 101 und der zweiten Verzögerungsinverterschaltung 102 ausgegebene Taktsignale werden an die zweite und dritte Inverterschaltung 104 bzw. 105 angelegt. Die Phase des von der ersten Verzögerungsinverterschaltung 101 ausgegebenen Taktsignals unterscheidet sich von der Phase des von der zweiten Verzögerungsinverterschaltung 102 ausgegebenen Taktsignals um 90º. Folglich können diese Taktsignale durch die zweiten und dritten Inverterschaltungen 104 und 105 invertiert werden, um ein Taktsignal, das 180º phasenverschoben ist, und ein Taktsignal, das 270º phasenverschoben ist, zu erzeugen. Auf diese Weise können die ersten bis vierten Taktsignale 14-17, die jeweils zueinander 90º phasenverschoben sind, von den Ausgängen der ersten und zweiten Verzögerungsinverterschaltungen 101 und 102 und den Ausgängen der zweiten und dritten Inverterschaltungen 104 und 105 erzeugt werden.
Zum Oszillieren von N (eine ganze Zahl von 2 oder größer) Taktsignalen durch Teilen einer Periode in N Phasen werden N/2 Verzögerungsinverterschaltungen in Reihe angeordnet. Der Ausgang der letzten Verzögerungsinverterschaltung wird durch eine Inverterschaltung invertiert und an die erste Verzögerungsinverterschaltung angelegt. Die von diesen Verzögerungsinverterschaltungen ausgegebenen Taktsignale und Taktsignale, die durch deren Invertierung erzeugt werden, stellen Taktsignale mit N Phasen dar. Die verwendeten Verzögerungsinverterschaltungen sind mittels FETs (Feldeffekttransistoren) aufgebaute Inverterschaltungen. Ändern der Bias-Spannung in den FETs verursacht Änderungen bei der Zeit, die zum Umschalten zwischen den FETs erforderlich ist. Die Verzögerungszeiten werden unter Verwendung dieses Phänomens verändert.
Unter Bezugnahme auf die aufgebaute PLL-Schaltung, wie oben erwähnt, wird zuerst der Betrieb bei der Initialisierung erläutert. Die Initialisierung wird durchgeführt, damit der spannungsgesteuerte Oszillator 13 mit einer Frequenz schwingt, die dicht an der Frequenz des Burst-Datensignals 11 ist. Die Initialisierung erlaubt ein Verkürzen der Phasen- Pull-in-Zeit, wenn das Burst-Datensignal angelegt wird. Außerdem kann in den Fällen, wenn die Schwingungsfrequenz des spannungsgesteuerten Oszillators 13 zu sehr von der Frequenz des Datensignals 11 abweicht, die Frequenz nicht eingestellt werden. Die Initialisierung kann das Auftreten dieser Situation verhindern. Bei der Initialisierung werden die Umschalt- Schaltung 31 und die Auswahlschaltung 27 so gesetzt, daß das von dem zweiten Phasen/Frequenz-Komparator 23 ausgebene zweite Phasenfehlersignal 26 an den Tiefpaßfilter 33 angelegt wird. Der Tiefpaßfilter 33 wandelt das zweite Phasenfehlersignal 26 in das Steuerspannungssignal 34 um. Der spannungsgesteuerte Oszillator 13 verändert die Oszillationsfrequenz aufgrund des Steuerspannungssignals 34, welches von dem Tiefpaßfilter 33 angelegt ist.
Fig. 11 zeigt die Wellenformen an den jeweiligen Abschnitten, wenn das durch den spannungsgesteuerten Oszillator erzeugte Taktsignal im Hinblick auf Frequenz und Phase bei der Initialisierung zu dem Referenztaktsignal gezogen wird. Bei der Initialisierung bringt das Umschaltsteuersignal 32 ((a) von Fig. 11) die Umschalt-Schaltung 31 von einem offenen Zustand in einen Leitzustand. Währenddessen wird ein Umschalten durch das Umschaltsignal 28 ((b) von Fig. 11) durchgeführt, so daß die Auswahlschaltung 27 das zweite Phasenfehlersignal 26 auswählt. Zu dem Zeitpunkt T31, wenn die Initialisierung beginnt, weisen das Referenztaktsignal 24 ((c) von Fig. 11) und das dritte Taktsignal 16 ((d) von Fig. 11), das durch den spannungsgesteuerten Oszillator 13 erzeugt wird, unterschiedliche Phasen und Frequenzen auf. Der spannungsgesteuerte Oszillator 13 verändert seine Frequenz, so daß der Phasenunterschied von dem Referenztaktsignal 24 zum Verschwinden gebracht wird. In diesem Fall, zum Zeitpunkt T32 oder am Ende des vierten Periode des dritten Taktsignals 16 nach dem Beginn der Initialisierung, werden die Schwingungsfrequenz und Phase des spannungsgesteuerten Oszillators 13 identisch zu denen des Referenztaktsignals 24. Nachdem sie identisch wurden, wird die Umschalt-Schaltung 31 geöffnet. Der Tiefpaßfilter 33 hält den Spannungsausgang unmittelbar bevor die Umschalt-Schaltung 31 geöffnet wurde bei. Die in dieser Weise durchgeführte Initialisierung erlaubt eine stabile Schwingung des spannungsgesteuerten Oszillators 13 bereits vor dem Anlegen des Burst-Datensignals 11.
Als nächstes wird eine Erläuterung hinsichtlich des Betriebs der PLL-Schaltung gegeben, wenn ein Datensignal eintrifft.
Fig. 12 zeigt die Wellenform an den entsprechenden Abschnitten der PLL-Schaltung, wenn der Zustand, bei dem kein Burst- Datensignal eingetroffen st, zu dem Zustand eines eingetroffenen Datensignals wechselt. Ein Datensignal trifft zu dem Zeitpunkt T41 ein. Es sei angenommen, daß die Initialisierung bereits durchgeführt wurde und ein Schwingen des spannungsgesteuerten Oszillators in einer stabilen Weise bereits vor dem Eintreffen des Datensignals 11 ((a) von Fig. 12) erreicht wurde. Hier ist das Schalt-Steuersignal 32 ((b) von derselben) "AUS" und die Umschalt-Schaltung 31 ist offen. Weiterhin wählt, mit Ausnahme bei der Initialisierung, die Auswahlschaltung 27 das erste Phasenfehlersignal 22. Das Eintreffen eines Burst-Datensignals 11 wird durch eine Datenerkennungsschaltung (nicht in Fig. 2 dargestellt) erkannt, zu dem Zeitpunkt (Zeitpunkt T41) wechselt die Umschalt-Schaltung 31 in einen Leitzustand. Danach die Oszillationsfrequenz des Spannungsphasenfehlersignals 22. Das heißt, die Oszillationsfrequenz wird so variiert, daß der Phasenunterschied zwischen dem dritten Taktsignal 16 ((e) von Fig. 12) und dem von dem Phasenkorrekturabschnitt 18 ausgegebenen Extraktionstaktsignal 12 beseitigt wird.
Beim Anlegen des Burst-Datensignals 11 ermittelt der Taktauswahlabschnitt 41 von Fig. 3 das Taktsignal von den ersten bis vierten Taktsignalen 14-17 ((c) bis (f) von Fig. 12), das am wenigsten zu dem Datensignal 11 phasenverschoben ist. Am Anfang werden die Werte der ersten bis vierten Taktsignale zu dem Zeitpunkt des nächsten Anstiegs des Datensignals (T41) in 2-Bitcodierte Daten durch den Encoder 55 von Fig. 4 codiert. Zu dem in Fig. 12 gezeigten Zeitpunkt T41 weist das zweite Taktsignal 15 den geringsten Phasenunterschied auf. Nun wird unter der Annahme, daß das dritte Taktsignal 16 das aktuelle Extraktionstaktsignal 12 ((i) von Fig. 12) ist, der Wert des Auf/Abwärtszählers 57 von Fig. 4 um eins zu dem Zeitpunkt des Anstiegs des nächsten Datensignals 11 (Zeitpunkt T42) erhöht. Auf diese Weise ändert sich Taktauswahlsignal 43 ((g) und (h) von Fig. 12), das von dem Auf/Abwärtszähler ausgegeben wird, so, daß sein Wert mit dem zweiten Taktsignal 15 korrespondiert. Mit anderen Worten ist der Wert "10" bis zum Zeitpunkt T42, wonach er "01" zwischen Zeitpunkten T42 und T43 ist. Der Taktschaltabschnitt 42 von Fig. 3 führt ein Umschalten des Extraktionstaktsignals 12 in Abhängigkeit von dem Taktauswahlsignal 43 durch. Hier wird bis zum Zeitpunkt T42 das dritte Taktsignal 16 als das Extraktionstaktsignal 12 ausgegeben, während von dem Zeitpunkt T42 bis zum Zeitpunkt T43 statt dessen das zweite Taktsignal 15 ausgegeben wird.
Der bei dieser Ausführungsform der vorliegenden Erfindung verwendete Taktschaltabschnitt 42 ist dafür ausgelegt, kein Übergangsrauschen beim Umschalten des Extraktionstaktsignals 12 hervorzurufen. Beim Umschalten zu dem in Fig. 12 dargestellten Zeitpunkt T42 ist das ausgegebene Extraktionstaktsignal eine Kombination des dritten Taktsignals 16 und des zweiten Taktsignals 15.
Wie bereits oben erwähnt, identifiziert der Phasenkorrekturabschnitt 18 eine Phase, welche am dichtesten zu der Phase des Datensignals 11 ist, aus den ersten bis vierten Taktsignalen 14-17, die zueinander um 90º phasenverschoben sind. Da das Extraktionstaktsignal 12 ein Signal ist, das zum Ermöglichen des Empfangs des Datensignals 11 synchronisiert ist, ist es daher nicht erforderlich, daß es während Perioden eines stabilen Werts des Datensignals genau in Phase mit dem Datensignal ist. Daher erlaubt die Auswahl eines Taktsignals mit dem geringsten Phasenunterschied von den vier Taktsignale mit vier unterschiedlichen Phasen einen fehlersicheren Empfang des Datensignals auch dann, wenn die Übereinstimmung der Phase noch nicht genau erreicht wurde. Die Auswahl des Extraktionstaktsignals, welches zu dem Datensignal 11 am wenigsten phasenverschoben ist, durch den Phasenkorrekturabschnitt 18 erlaubt es dem Extraktionstaktsignal 12, das mit der Phase des Datensignals 11 konsistent ist, in kurzer Zeit aufgenommen zu werden.
Auf der anderen Seite ist die Schwingungsfrequenz des spannungsgesteuerten Oszillators 13 so gesteuert, daß das durch den Phasenkorrekturabschnitt 12 extrahierte Extraktionstaktsignal 12 und das dritte Taktsignal 16 keinen Phasenunterschied aufwiesen. Diese Steuerung erlaubt es der Oszillationsfrequenz und Phase des dritten Taktsignals 16 sich graduell an diejenigen des Datensignals 11 anzunähern. Die aktuell benötigte Zeit, um durch den spannungsgesteuerten Oszillator 13 das dritte Taktsignal 16 mit dem Datensignal 11 hinsichtlich Phase und Frequenz zur Übereinstimmung zu bringen, unterscheidet sich nicht von derjenigen, die bei der in Fig. 1 dargestellten herkömmlichen PLL-Schaltung benötigt wird.
Der Punkt hier ist jedoch, daß der Phasenkorrekturabschnitt 18 das am wenigsten phasenverschobene von den vier Taktsigna len als das Extraktionstaktsignal 12 auswählt. Außerdem wird gleichzeitig die Phasenübereinstimmung durch den spannungsgesteuerten Oszillator durchgeführt. Daher kann sich die Phase des Extraktionstaktsignals 12 in einer kürzeren Zeit an die Phase des Datensignals 11 annähern. Auf diese Weise kann, auch wenn das Burst-Datensignal 11 beim Anlegen gegenüber dem Extraktionstaktsignal 12 stark phasenverschoben ist, ein in Phase liegendes Extraktionstaktsignal in einer kürzeren Zeit als mit der herkömmlichen PLL-Schaltung erreicht werden. Das Folgende ist eine Erläuterung des Betriebs der PLL- Schaltung, wenn keine Datensignale mehr eintreffen.
Fig. 13 zeigt die Wellenformen an den entsprechenden Abschnitten, wenn ein Burst-Datensignal endet und eine Periode ohne Signal beginnt. Zum Zeitpunkt T51 endet das Eintreffen des Datensignals 11 ((a) von Fig. 13). Diese Nichtfortführung wird durch das Schaltsteuersignal 32 ((b) von Fig. 13) ermittelt, das daraufhin wechselt, um so die Umschalt-Schaltung 31 zu öffnen. Auf die Beendigung des Datensignals 11 hin führt der Phasenkorrekturabschnitt 18 kein Umschalten für das Extraktionstaktsignal 12 mehr aus. Dann bleibt das Extraktionstaktsignal 12 ((d) von Fig. 13) das unmittelbar vor dem Zeitpunkt T51 ausgewählte. Das Taktauswahlsignal 43 ((c) von Fig. 13) wechselt, so daß das dritte Taktsignal anstelle des zweiten Taktsignals als Antwort auf das letzte Datensignal ausgewählt wird, wonach das dritte Taktsignal gehalten wird,. Da die Umschalt-Schaltung 31 nach dem Zeitpunkt T51 offen gehalten wird, wird die Spannung des Steuerspannungssignals 34, das an den spannungsgesteuerten Oszillator 13 angelegt ist, durch den Tiefpaßfilter 33 auf einem konstanten Wert gehalten. Dementsprechend wird die Oszillationsfrequenz des span nungsgesteuerten Oszillators 13 genauso gehalten, somit wird ein sogenannter freilaufender Zustand geschaffen. Auf diese Weise besteht eine ausreichende Vorbereitung für die Ankunft des nächsten Datensignals schon durch das Schwingen des spannungsgesteuerten Oszillators 13 auf der Frequenz, die unmittelbar vor der Beendigung des Datensignals 11 eingestellt war.
Die Taktsignalextraktionsschaltung der vorliegenden Erfindung kann in einer Vielzahl von Weisen entsprechend der beabsichtigten Anwendung geändert werden. Solche Modifikationen werden dargestellt durch die folgenden zweiten bis vierten Ausführungsformen, die nun beschrieben werden.
Fig. 14 zeigt den Aufbau der Taktsignalextraktionsvorrichtung gemäß einer zweiten Ausführungsform. Elemente, welche dieselben sind wie diejenigen bei der in Fig. 2 dargestellten PLL- Schaltung, sind durch dieselben Bezugszeichen bezeichnet. Gemäß der zweiten Ausführungsform wird ein Phasenkomparator 105 anstelle des in Fig. 2 dargestellten ersten Phasen/Frequenz- Komparators 21 verwendet. Ein von einem Phasenkorrekturabschnitt 18 ausgegebenes Datensignal 11 wird an den Phasenkomparator 105 angelegt. Daher führt der Phasenkomparator 105 einen Vergleich zwischen, beispielsweise, einem dritten Taktsignal 16 und dem Datensignal 11 durch und gibt ein erstes Phasenfehlersignal 22 aus. Der Phasenkomparator 105 führt einen Phasenvergleich zu dem Zeitpunkt des Ansteigens oder Fallens des Datensignals 11 aus. Zum Beispiel bleibt während Zeiten, wenn das Datensignal kontinuierlich "1" oder "0" bleibt, der Wert des Datensignals 11 während dieser Zeitdauer unverändert. Aus diesem Grund kann der Phasenvergleich nicht während dieser Zeitdauer durchgeführt werden, und gelegent lich ist viel Zeit erforderlich, um das dritte Taktsignal 16, das mittels des spannungsgesteuerten Oszillators 13 schwingt, mit dem Datensignal 11 hinsichtlich Phase und Frequenz zur Übereinstimmung zu bringen.
Wenn das Datensignal 11 zerhackt wurde, wird jedoch weder der "0" noch der "1"-Zustand über eine bestimmte gegebene Zeitdauer hinaus anhalten. Hier führt der Phasenvergleich mit dem Datensignal gemäß der zweiten Ausführungsform das Zur- Übereinstimmung-Bringen der Phase und Frequenz des Steuersignals, das mittels des spannungsgesteuerten Oszillators schwingt, an diejenigen des Datensignals mit einem höheren Grad an Genauigkeit aus als bei der in Fig. 2 dargestellten PLL-Schaltung.
Nachfolgend wird eine Änderung des Phasenvergleichsabschnitts beschrieben. Fig. 15 zeigt die Anordnung des Phasenkorrekturabschnitts mit dieser Änderung. Elemente, welche dieselben sind wie in Fig. 2, sind mit denselben Bezugszeichen bezeichnet. Bei dieser Änderung werden nicht die ersten bis vierten Taktsignale 14-17 an den Taktauswahlabschnitt 41 angelegt, sondern statt dessen wird das Extraktionstaktsignal 12 daran angelegt.
Fig. 16 zeigt die Anordnung des in Fig. 15 dargestellten Taktauswahlabschnitts 41. Das Extraktionstaktsignal 12 wird an eine Flipflop-Schaltung 51 über deren Dateneingangsanschuß angelegt. Das Datensignal 11 wird an die Flipflop-Schaltung 51 über deren Taktanschluß angelegt. Der Ausgang der Flipflop-Schaltung 51 wird an einen Auf/Abwärtszähler 57 über seinen Auf/Abwärts-Schaltsignal-Eingangsanschluß angelegt. Das Datensignal 11 wird durch einen Puffer 111 etwas länger ver zögert als die durch die Flipflop-Schaltung 51 verursachte Verzögerungszeit. Das an den Auf/Abwärtszähler angelegte Datensignal 11 variiert nur um Eins in Abhängigkeit davon, ob das aus dem Taktschaltabschnitt 42 nach Fig. 15 ausgegebene Signal 12 sich Phase-um-Phase ändert, und schließlich wird dann ein Extraktionstaktsignal 12 aufgenommen, dessen Phase am nächsten zu der Phase des Datensignals 11 ist.
Obwohl der Aufbau des Taktauswahlabschnitts 41 vereinfacht ist, wird der Vergleich mit dem Extraktionstaktsignal 12 durchgeführt, nachdem das Umschalten durch den Taktschaltabschnitt 42 durchgeführt wurde. Demgegenüber wird der Phasenvergleich zwischen dem Datensignal 11 und den ersten bis vierten Taktsignalen nicht direkt gemacht. Das Umschalten wird für das Extraktionstaktsignal 12 durchgeführt, das einen Phasenvergleich mit dem Datensignal 11 unterzogen wird, auf der Basis der Ergebnisse des Vergleichs zu dem Zeitpunkt des Ansteigens des vorhergehenden Datensignals 11. Dementsprechend unterscheidet sich, wenn sich der Wert des Auf/Abwärtszählers zu der Zeit des Ansteigens des nächsten Datensignals 11 aufgrund des Phasenvergleichs in der selben Weise wie bei dem in Fig. 3 dargestellten Taktauswahlabschnitt 41 ändert, die Phase des Extraktionstaktsignals 12 stärker von der Phase des Datensignals 11.
Die Daten des Datensignals 11 werden in Synchronisation mit dem Extraktionstaktsignal 12 zu einer späteren Zeit als zu dem Zeitpunkt des Phasenvergleichs empfangen. Aus diesem Grund kann es Fälle geben, wo das Extraktionstaktsignal 12 stark gegenüber dem Datensignal 11, das augenblicklich empfangen wird, phasenverschoben ist. Dementsprechend verzögert der Puffer 111 das Datensignal 11 leicht in der Weise, daß der Wert der Flipflop-Schaltung 51 unmittelbar durch den Auf/Abwärtszähler 57 wiedergegeben wird. Dies erlaubt eine Korrelation des empfangenen Datensignals 11 mit dem Extraktionstaktsignal 12 zu dem Zeitpunkt des Empfangs des Datensignals 11.
Fig. 17 zeigt einen spannungsgesteuerten Oszillator gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Elemente, welche dieselben sind wie diejenigen nach Fig. 10, werden durch dieselben Bezugszeichen bezeichnet. Bei dieser dritten Ausführungsform erzeugen die Verzögerungsinverterschaltungen die Taktsignale mit doppelt so hohen Frequenzen, die als erste bis vierte Taktsignale 14-17 aus dem spannungsgesteuerten Oszillator 13 ausgegeben werden. Der Ausgang der zweiten Verzögerungsinverterschaltung 102 ist an eine Teilerschaltung 115 angelegt, durch welche die Frequenz um die Hälfte geteilt wird. Der Ausgang der Teilerschaltung 115 ist an ein erstes Flipflop 116 über dessen Dateneingangsanschluß angelegt. Der Ausgang des ersten Flipflops 116 ist an ein zweites Flipflop 117 über dessen Dateneingangsanschluß angelegt, während der Ausgang des zweiten Flipflops 117 an ein drittes Flipflop 118 angelegt ist. Der Ausgang der zweiten Verzögerungsinverterschaltung 102 ist auch an das zweite Flipflop 118 über deren Taktanschluß angelegt. Der Ausgang der zweiten Verzögerungsinverterschaltung 102 ist ferner an eine Inverterschaltung 119 angelegt.
Das Taktsignal, nachdem es durch die Inverterschaltung 119 invertiert wurde, wird dann an das erste Flipflop 116 und das dritte Flipflop 118 über deren Taktanschlüsse angelegt. Das geteilte Taktsignal durchläuft 90º-Phasenverschiebungen bei dem Vorgang seines Durchschiebens durch die ersten bis drit ten Flipflops 116 bis 118. Folglich können der Ausgang der Teilerschaltung 115 und die Ausgänge der ersten bis dritten Flipflops 116 bis 118 vier Takte bereitstellen, die zueinander um 90º phasenverschoben sind. Die Phasenunterschiede zwischen den entsprechenden sich ergebenden Phasen können übereinstimmend sein, da ein Signal mit einer hohen Frequenz erzeugt, geteilt und dann durch die Flipflop-Schaltungen phasenverschoben wird. Mit anderen Worten, führen die unterschiedlichen Verzögerungszeiten, die sich bei den Verzögerungsinverterschaltungen aufgrund ihrer inneren Unterschiede ergeben, nicht zu unterschiedlichen Phasenunterschieden zwischen den jeweiligen Phasen. Um jedoch Taktsignale mit N (eine ganze Zahl von 2 oder mehr) Phasen zu erzeugen, wäre jedoch eine Schwingung mit einer Frequenz N/2 mal die Anzahl von Taktsignalen erforderlich. Dieses Erfordernis bewirkt eine erniedrigte Maximalfrequenz des Taktsignals, das von dem spannungsgesteuerten Oszillator ausgegeben ist, im Vergleich mit dem Fall der in Fig. 10 dargestellten Schaltung.
Gemäß den oben erläuterten Phasenkorrelationsabschnitten, ändert der Phasenkorrekturabschnitt das Extraktionstaktsignal um eine Phase jedesmal, wenn das Datensignal ansteigt. Datensignale beinhalten oftmals Schwankungen, und daher ist die Dauer eines Zyklus des Datensignals nicht konstant. In den Fällen, wenn die Zeitlage für das Ansteigen des Datensignals sich stark aufgrund des Auftretens einer Schwankung ändert, kann die Phase des Extraktionstaktsignals daraufhin um zwei oder mehr Phasen auf ein Mal geändert werden. Jedoch wird das Datensignal synchron mit dem Extraktionstaktsignal ein oder zwei Signale später als das Datensignal empfangen, das zur Auswahl des Extraktionstaktsignals benutzt wurde. Daher wird in den meisten Fällen eine Schwankung reduziert und die Zeit zum Erreichen eines synchronisierten Empfangs des Datensignals ist geringer. Dementsprechend kann, wenn das Extraktionstaktsignal gleichzeitig um zwei oder mehr Phasen geändert wird, ein Datensignal empfangen werden, dessen Wert in einem instabilen Zustand ist, da es zu dem nächsten Wert geändert wurde.
Aus diesem Grund ändert der Phasenkorrekturabschnitt das Datensignal nur um eine Phasen zur einem Zeitpunkt. Dieser Phase-um-Phase-Wechsel des Taktsignals ermöglicht nichtsdestoweniger einen effektiven Empfang von Burst-Datensignalen. Zum Beispiel können die Taktsignale weitgehend in Phase sein, spätestenfalls, zu dem Zeitpunkt des Ansteigens des vierten eintreffenden Datensignals. Das Phase-um-Phase-Ändern versagt nicht beim Erkennen des Datensignals, da üblicherweise ein Dummy-Signal an die Spitze des Datensignals zugefügt wird, um die Phasenübereinstimmung zu erleichtern.
Außerdem ist, obwohl Taktsignale mit vier Phasen durch den spannungsgesteuerten Oszillator erzeugt werden, die Anzahl von Phasen nicht auf vier beschränkt; die Taktsignale können zum Beispiel 8 oder 16 Phasen haben, und der Phasenunterschied zwischen dem Datensignal und dem Extraktionstakt kann entsprechend verringert werden. Dies führt jedoch zu einem Anstieg des erforderlichen Schaltungsaufwands, um ein Extraktionstaktsignal aufzunehmen, welches am wenigsten gegenüber dem eintreffenden Burst-Datensignal phasenverschoben ist. Acht Phasen haben sich in der Praxis als geeignet erwiesen. Ferner können die Phasenunterschiede zwischen den jeweiligen Phasen ungleich sein. Außerdem ist das Taktsignal, das an den ersten Phasen/Frequenzkomparator oder den zweiten Phasen/Frequenzkomparator angelegt ist, nicht auf das dritte Taktsignal beschränkt, und es kann jede Phase haben. Es ist ferner anzumerken, daß die an die Baueinheitsauswahlschaltung angelegten Subtakte nicht um 90º gegenüber ihren entsprechenden Haupttakten phasenverschoben sein müssen. Zum Beispiel können in dem Fall des Verwendens von Taktsignalen mit acht Phasen die Haupttakte und deren entsprechenden Untertakte um 90º oder anders gegeneinander phasenverschoben sein.
Gemäß der oben erwähnten Taktsignalextraktionsschaltung der vorliegenden Erfindung kann das Extraktionstaktsignal kurz nach dem Anlegen des Datensignals aufgenommen werden, da es das einzige Erfordernis ist, eines von einer Mehrzahl von Taktsignalen auszuwählen, dessen Phase am dichtesten bei der Phase des Datensignals liegt. Daher kann die Zeit für Phasenübereinstimmungen reduziert werden, und der Umfang der an die Spitze des Datensignals hinzuzufügenden Dummy-Daten kann vermindert werden, wodurch der Übertragungswirkungsgrad erhöht wird. Außerdem wird die Auswahl eines Taktsignals mit der dichtesten Phase jedesmal dann durchgeführt, wenn das Datensignal ansteigt oder fällt. Daher kann ein Extraktionstaktsignal mit einer passenden entsprechenden Phase auch dann bereitgestellt werden, wenn sich die Phase des Datensignals aufgrund des Auftretens von Schwankungen ändert.
Ebenso wird gemäß einer anderen, durch die zweite Ausführungsform der vorliegenden Erfindung dargestellte Schaltung, ein Vergleich zwischen der Phase des Datensignals und der von jedem der durch einen Oszillator ausgegebenen Taktsignale durchgeführt. Die Oszillationsfrequenz wird für das Übereinstimmen von deren Phasen geändert. Da diese Änderung ein graduelles Annähern der Oszillationsfrequenz an die Frequenz des Datensignals bewirkt, gibt es keine Notwendigkeit, die Oszil lationsfrequenz mit der Frequenz des Datensignals zuvor zur Übereinstimmung zu bringen. Daher kann die Erfindung bei Datensignalen mit unterschiedlichen Frequenzen angewendet werden. Außerdem wird die Auswahl von demjenigen Taktsignal, dessen Phase am dichtesten bei der des Datensignals ist, zu der selben Zeit wie die Änderung der Oszillationsfrequenz durchgeführt. Dieses gleichzeitige Vorgehen ermöglicht es, die Phase und die Frequenz des Extraktionstaktsignals mit denjenigen des Datensignals in einer kurzen Zeit zur Übereinstimmung zu bringen. Außerdem dient der Phasenvergleich mit dem Datensignal zum Herstellen einer exakten Übereinstimmung mit dem Datensignal hinsichtlich Oszillationsfrequenz und Phase.
Außerdem ist es mit der vorliegenden Erfindung möglich, einen Phasen- und Frequenzvergleich zwischen dem ausgewählten Taktsignal und jedem der durch einen Oszillator ausgegebenen Taktsignale durchzuführen. Dann wird die Oszillationsfrequenz des Oszillators zum Übereinstimmen von Phase und Frequenz geändert. Diese Änderung bewirkt ein graduelles Annähern der Oszillationsfrequenz an die Frequenz des Datensignals. Daher gibt es keine Notwendigkeit, die Oszillationsfrequenz mit der Frequenz des Datensignals zuvor zur Übereinstimmung zu bringen. Ebenso kann die vorliegende Erfindung bei Datensignalen mit unterschiedlichen Frequenzen angewendet werden. Außerdem kann der Phasenvergleich auch in solchen Fällen fortgesetzt werden, wenn zum Beispiel ein "0" Wert des Datensignals ununterbrochen auftritt, da der Phasenvergleich mit dem ausgewählten Taktsignal bereits beendet ist. Außerdem kann, da die Auswahl des Taktsignals, dessen Phase am dichtesten bei der Phase des Datensignals ist, zu der selben Zeit wie das Umschalten zwischen den Taktsignalen gemacht wird, das Extrak tionstaktsignal in einer kürzeren Zeit im wesentlichen mit dem Datensignal übereinstimmend gemacht werden.
Ebenso ändert sich die Phase des auszuwählenden Extraktionstaktsignals Schritt um Schritt. Dieses schrittweise Ändern verhindert plötzliche Änderungen bei der Phase des Extraktionstaktsignals auch bei kurzen großen Änderungen in der Phase des Datensignals. Zum Beispiel kann es Fälle geben, in denen ein Datensignal, das später eintrifft als das dem Phasenvergleich unterzogene, während des Synchronisierens mit dem ausgewählten Taktsignal empfangen wird; dies bedeutet üblicherweise, daß der Phasenunterschied zu dem Zeitpunkt der Aufnahme kleiner geworden ist als zu dem Zeitpunkt des Phasenvergleichs. Dementsprechend erlaubt es die Schritt-um-Schritt- Änderung der auszuwählenden Phase, deß der Phasenunterschied, sogar kleiner wird als zu dem Zeitpunkt des Aufnehmens der Daten.
Die Phasenunterschiede zwischen der Mehrzahl von Taktsignalen, die von dem Oszillator ausgegeben werden, sind vorzugsweise identisch. Dies erlaubt es, daß der Phasenunterschied zwischen dem ausgewählten Taktsignal und dem Datensignal in gewünschtem Maß klein sein kann.

Claims

1. Taktsignalextraktionsvorrichtung, die aufweist: einen Oszillator (13) zum Ausgeben von Taktsignalen (14- 17) mit einer gemeinsamen Frequenz, aber mit N unterschiedlichen Phasen, worin N eine ganze Zahl von mindestens 2 ist;

Einstellmittel (21, 23, 27, 31, 33) zum Einstellen der Oszillationsfrequenz des Oszillators auf einen vorbestimmten Wert, der äquivalent zu der Frequenz einer Taktkomponente eines ankommenden Datensignals ist;

Taktauswahlmittel (41) zum Auswählen und Ausgeben von einem der Taktsignale, dessen Phase am dichtesten bei der Phase des ankommenden Datensignals liegt, jedesmal dann, wenn das ankommende Datensignal ansteigt oder fällt, und Ausgeben eines Taktauswahlsignals; und

Taktumschaltmittel (42) zum Umschalten von einem vorhergehenden Taktsignal zu einem gegenwärtigen Taktsignal, die beide durch die Auswahlmittel ausgewählt sind, und zum Ausgeben eines Extraktionstaktsignals zum Bestimmen eines Zeitpunkts zum Aufnehmen des Datensignals;

dadurch gekennzeichnet, daß die Taktauswahlmittel aufweisen:

N Flipflops (51-54) zum Empfangen von jeweils einem der aus den Taktsignalen mit N Phasen ausgewählten Taktsignale und des Datensignals, wobei die Flipflops einen vorbestimmten Code ausgeben, der von den Taktsignalen und dem Zustand des Datensignals abhängig ist;

einen Encoder (55), der einen von den Flipflops ausgegebenen Code auswählt und ihn in codierte Ausgabedaten (56) umwandelt;

einen Subtrahierer (58), der die codierten Daten von den Taktauswahlsignalen subtrahiert und ein Auf/Abwärts- Steuersignal (59) ausgibt; und

einen Auf/Abwärtszähler (57), der das Taktauswahlsignal als Antwort auf das Auf/Abwärts-Steuersignal erhöht oder vermindert und das erhöhte oder verminderte Signal als ein neues Taktauswahlsignal (43) ausgibt.

2. Taktsignalextraktionsvorrichtung nach Anspruch 1, worin die Einstellmittel aufweisen:

Phasenvergleichsmittel (105) zum Vergleichen der Phase von jedem der Taktsignale mit der Phase des ankommenden Datensignals; und

Mittel (27, 31, 33) zum Empfangen der Ergebnisse des Vergleichs durch die Phasenvergleichsmittel und zum Umwandeln der Oszillationsfrequenz des Oszillators derart, daß das mit dem Datensignal unter Vergleich stehende Taktsignal hinsichtlich Phase und Frequenz an das Datensignal angeglichen ist.

3. Taktsignalextraktionsvorrichtung nach Anspruch 1, worin die Einstellmittel aufweisen:

Phasen/Frequenzvergleichsmittel (21, 23) zum Vergleichen der Phasen und Frequenzen eines Taktsignals, zu dem durch die Umschaltmittel geschaltet ist, und irgendeinem der von dem Oszillator ausgegebenen Taktsignale; und

Mittel (27, 31, 33) zum Empfangen der Ergebnisse des Vergleichs durch die Phasen/Frequenzvergleichsmittel und zum Umwandeln der Oszillationsfrequenz des Oszillators derart, daß die Phase und Frequenz des unter Vergleich stehenden Taktsignals angepaßt ist an die Phase und Frequenz des Taktsignals, zu dem durch die Umschaltmittel geschaltet ist.

4. Taktsignalextraktionsvorrichtung nach Anspruch 1, 2 oder 3, worin die Auswahlmittel Mittel (57) zum schrittweisen Ändern der Phase des Taktsignals jedesmal dann aufweisen, wenn das Datensignal ansteigt oder fällt, um dadurch zu bewirken, daß die Phase des Taktsignals sich an diejenige des Datensignals annähert.

5. Taktsignalextraktionsvorrichtung nach einem der vorhergehenden Ansprüche, worin die N unterschiedlichen Phasen zueinander identische Phasenunterschiede aufweisen.

6. Taktsignalextraktionsvorrichtung nach einem der vorhergehenden Ansprüche, worin die Taktumschaltmittel aufweisen: einen Decoder (61), der die Taktauswahlsignale (43) zur Entsprechung mit dem Taktsignal decodiert und N Aus wahldatensignale (62-65) ausgibt;

N Baueinheitsauswahlschaltungen (66-69), die ein Haupttaktsignal entsprechend zu jedem der Taktsignale mit N Phasen (14-17) und mindestens ein Subtaktsignal (16, 17, 14, 15) empfangen, und die auf der Basis des Auswahldatensignals eines davon auswählen und ausgeben; und eine ODER-Schaltung (71), die die von den Baueinheitsauswahlschaltungen ausgegebenen Taktsignale empfängt und das logische ODER davon ausgibt.

7. Taktsignalextraktionsvorrichtung nach Anspruch 6, worin jede der Baueinheitsauswahlschaltungen (66-69) aufweist:

ein Haupt-Flipflop (81), das das Auswahldatensignal (62) und das Haupttaktsignal (14) empfängt, worin die Ausgabe des Haupttaktsignals daraus durch das Auswahldatensignal gesteuert ist;

mindestens ein Sekundär-Flipflop (82), das das Auswahldatensignal (62) und das Subtaktsignal (16) empfängt, worin die Ausgabe des Haupttaktsignals daraus durch das Auswahldatensignal gesteuert ist;

eine ODER-Schaltung (83), die das logische ODER der von dem Haupt-Flipflop und dem Sekundär-Flipflop ausgegebenen Taktsignale ausgibt; und

eine UND-Schaltung (84), die das logische UND zwischen dem Ausgang der ODER-Schaltung und dem Haupttaktsignal ausgibt.

8. Taktsignalextraktionsvorrichtung nach einem der vorhergehenden Ansprüche, worin der Oszillator (13) aufweist:

N/2 Verzögerungsinverterschaltungen (101, 102), die so hintereinander in Reihe geschaltet sind, um eine Schleife zu bilden, von denen jede ein Steuerspannungssignal (34) empfängt und ein Eingangssignal invertiert und das Eingangssignal um eine Zeit entsprechend einer durch das Steuerspannungssignal bestimmten Spannung verzögert; und

eine Inverterschaltung (103), die in der Schleife enthalten ist und den Wert des Eingangssignals invertiert, wenn die Anzahl der Verzögerungsinverterschaltungen gerade ist;

worin die jeweils verzögerten und invertierten, von den N/2 Verzögerungsinverterschaltungen ausgegebenen Signale in Hälften geteilt werden, und eine Hälfte direkt ausgegeben wird, wohingegen die andere Hälfte ausgegeben wird, nachdem sie invertiert wurde.

ÜBERSETZUNG DER ZEICHNUNGSBESCHRIFTUNGEN

Fig. 1:

Prior Art - Stand der Technik

Phase Comparator - Phasenkomparator

Lowpass Filter - Tiefpaßfilter

Voltage Controlled Oscillator - Spannungsgesteuerter Oszillator

Divider - Teiler

Fig. 2:

Phase Correction Section - Phasenkorrekturabschnitt

Voltage-Controlled Oscillator - Spannungsgesteuerter Oszillator

Lowpass Filter - Tiefpaßfilter

Switching Circuit - Umschalt-Schaltung

Selection Circuit - Auswahl-Schaltung

First Phase/Frequency Comparator - Erster Phasen/Frequenz- Komparator

Second Phase/Frequency Comparator - Zweiter Phasen/Frequenz- Komparator

Reference Clock Oscillator - Referenztaktoszillator

Fig. 3:

Clock Selection Section - Taktauswahlabschnitt

Clock Switching Section - Taktumschaltabschnitt

Fig. 4:

First Flip-Flop - Erstes Flipflop

Second Flip-Flop - Zweites Flipflop

Third Flip-Flop - Drittes Flipflop

Fourth Flip-Flop - Viertes Flipflop

Encoder - Encoder

Subtractor - Subtrahierer

Up-And-Down Counter - Auf/Abwärtszähler

Fig. 5:

Fig. 6:

Rising Time of Data Signals - Anstiegszeit der Datensignale

Output State of Flip-Flop Circuit - Ausgangszustand der Flipflop-Schaltung

First Conversion Values - Erste Umwandlungswerte

Encoded Data - Codierte Daten

Corresponding Clock Signals - Entsprechende Taktsignale

First Clock Signal - Erstes Taktsignal

Second Clock Signal - Zweites Taktsignal

Third Clock Signal - Drittes Taktsignal

Fourth Clock Signal - Viertes Taktsignal

Fig. 7:

First Unit Selection Circuit - Erste Baueinheitsauswahlschaltung

Second Unit Selection Circuit - Zweite Baueinheitsauswahlschaltung

Third Unit Selection Circuit - Dritte Baueinheitsauswahlschaltung

Vierte Unit Selection Circuit - Vierte Baueinheitsauswahlschaltung

Decoder - Decoder

Fig. 8:

First Flip-Flop - Erstes Flipflop

Second Flip-Flop - Zweites Flipflop

Fig. 9:

Fig. 10:

First Delay Inversion Circuit - Erste Verzögerungsinverterschaltung

Second Delay Inversion Circuit - Zweite Verzögerungsinverterschaltung

Fig. 11-13:

Fig. 14:

Phase Correction Section - Phasenkorrekturabschnitt

Voltage-Controlled Oscillator - Spannungsgesteuerter Oszillator

Lowpass Filter - Tiefpaßfilter

Switching Circuit - Umschalt-Schaltung

Selection Circuit - Auswahlschaltung

Phase Comparator - Phasenkomparator

Phasen/Frequency Comparator - Phasen/Frequenz-Komparator

Reference Clock Oscillator - Referenztaktoszillator

Fig. 15:

Clock Selection Section - Taktauswahlabschnitt

Clock Switching Section - Taktumschaltabschnitt

Fig. 16:

Flip-Flop Circuit - Flip-Flop-Schaltung

Up-And-Down Counter - Auf /Abwärtszähler

Fig. 17:

Divider Circuit - Teilerschaltung

First Flip-Flop - Erstes Flipflop

Second Flip-Flop - Zweites Flipflop

Third Flip-Flop - Drittes Flipflop

First Delay Inversion Circuit - Erste Verzögerungsinverterschaltung

Second Delay Inversion Circuit - Zweite Verzögerungsinverterschaltung