-
HINTERGRUND DER ERFINDUNG:
-
Die vorliegende Erfindung betrifft
ein Verfahren zur Phasenangleichung, gemäß dem Oberbegriff des Anspruchs
1 sowie einen PLL-Schaltkreis, gemäß dem Oberbegriff des Anspruchs
5.
-
Diese Erfindung bezieht sich insbesondere auf
die Phasenangleichung eines Ausgangssignals an ein Eingangssignal,
und insbesondere auf ein Verfahren zur Phasenangleichung und einen PLL-Schaltkreis.
Das Verfahren zur Phasenangleichung ist insbesondere bei einem IC-Schaltkreis nützlich.
Der PLL-Schaltkreis ist zur Realisierung als ein IC-Schaltkreis
geeignet.
-
Im allgemeinen sind verschiedene PLL-Schaltkreise
bekannt. Ein Beispiel ist in einer Tutorenschrift beschrieben, die
Marc A. Rich zum IEEE Transactions on Communications, Band COM-22,
Nr. 7 (Juli 1974), Seiten 890 bis 896, unter dem Titel "Designing Phase-Locked
Oscillators for Synchronization" (Auslegung
von phasenverriegelten Oszillatoren zur Synchronisation) beigetragen hat.
-
Auf eine Weise, die nachfolgend detaillierter beschrieben
wird, weist ein herkömmlicher PLL-IC-Schaltkreis
eine Frequenz- und Phasen-Vergleichsvorrichtung auf, die auf Schaltkreis-Eingangs- und
-Ausgangssignale anspricht, um ein Frequenz- und Phasendifferenzsignal
zu erzeugen, das eine Frequenz- und Phasendifferenz zwischen den Schaltkreis-Eingangs- und -Ausgangssignalen
wiedergibt. Mit der Frequenz- und Phasen-Vergleichsvorrichtung verbunden,
filtert ein Filter das Frequenz- und Phasendifferenzsignal in ein
gefiltertes Signal, das eine Spannung aufweist, die von der Frequenz- und
Phasendifferenz abhängt.
Gesteuert durch das gefilterte Signal erzeugt ein spannungsgesteuerter Oszillator
(VCO) ein spannungsgesteuertes Oszillationssignal (VCO-Signal),
das zur Verwendung als das Schaltkreis-Ausgangssignal an das Schaltkreis-Eingangssignal phasenverriegelt
ist und das eine Oszillations frequenz aufweist, die durch die Spannung des
gefilterten Signals in einem Oszillations-Frequenzbereich des spannungsgesteuerten
Oszillators bestimmt wird.
-
Ein herkömmlicher Phasenangleichungs-Schaltkreis
mit programmierbarem Teiler ist in der
US 5,075,640 offenbart. Dort wird
auf einen Phasenkomparator aus der
US
3,610,954 Bezug genommen. Wegen dessen symmetrischer Auslegung kann
nicht sicher festgestellt werden, ob das Eingangssignal niedriger
oder höher
als das Ausgangssignal ist. Eine geeignete Steuerung der Auswahl
des dort durch Inverterreihen realisierten VCO Ring-Oszillators ist erforderlich.
-
Daneben sind auch PLL-Schaltungen
anderer Art bekannt. Eine quasianaloge Dual-PLL mit gesteuerter
Mittenfrequenz wird in der
US
5,414,390 vorgeschlagen, die sich neben der Anwendung in magnetischen
Aufzeichnungskanälen
auch zur kohärenten
Detektion in einem atmosphärischen
Radarkanal eignet.
-
Ein mit einer ersten PLL erzeugtes
phasenstarres integrales Vielfaches einer Referenztaktfrequenz wird
dabei entweder mit einem Lesesignal gemultiplext in eine eigentliche
PLL, wie in der
DE
44 15 169-A1 vorgeschlagen, eingekoppelt, oder über eine Art
abtastend gesteuerte, zwischen den beiden VCO's liegende, stromgesteuerte Oszillatorkopplung in
die eigentliche PLL eingespeist.
-
Ein Verfahren für eine mit Prozessorbauteilen
bestückte
PLL wird in der
US 4,929,918 vorgeschlagen,
die jedoch einen recht großen
Bauteilaufwand erfordert.
-
Bei IC-Schaltkreisen ist es üblich, daß Schwankungen
in charakteristischen Merkmalen von Elementen in jedem IC-Schaltkreis
unvermeidbar sind. Der Oszillations-Frequenzbereich unterscheidet
sich deshalb von einem PLL-IC-Schaltkreis zum anderen. Folglich
war es üblich,
im PLL-IC-Schaltkreis einen Einstellanschluß vorzusehen, um den Oszillations-Frequenzbereich
und einen Einschwingbereich beim Einbringen des PLL-IC-Schaltkreises
in eine gesamte IC-Packung einzustellen.
-
Eine Einstellung des Oszillationsbereichs
ist bei der Vervollständigung
des PLL-IC-Schaltkreises ein überflüssiger Schritt.
Dies führt
zu einem Anstieg der Herstellungskosten und zu einer unerwünschten Verlängerung
der Herstellzeit eines PLL-Schaltkreises.
-
Es ist Aufgabe der vorliegenden Erfindung, ein
Phasenangleichungsverfahren zu schaffen, bei dem ein verbessertes
Synchronisieren zwischen Eingangs- und Ausgangssignal ohne die beschriebenen Unsicherheiten
erreicht wird, wobei eine vor Verwendung erforderliche voreinstellung
eines Frequenzbereiches entfällt.
-
Diese Aufgabe wird erfindungsgemäß durch Anspruch
1 gelöst.
Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
-
Erfindungsgemäß besonders vorteilhaft wird ein
Verfahren zur Phasenangleichung der beschriebenen Art geschaffen,
bei dem der Frequenzbereich automatisch eingestellt wird, wenn ihm
das Eingangssignal zugeführt
wird.
-
Gemäß einem weiteren besonders
vorteilhaften Aspekt der Erfindung wird ein verfahren zur Phasenangleichung
der beschriebe nen Art geschaffen, das zu niedrigen Kosten in Betrieb
genommen werden kann.
-
Gemäß einem weiteren besonders
vorteilhaften Gesichtspunkt der Erfindung wird ein Verfahren zur
Phasenangleichung der beschriebenen Art geschaffen, das ohne eine
vorherige Einstellung in Betrieb genommen werden kann.
-
Gemäß einem weiteren besonders
vorteilhaften Gesichtspunkt der Erfindung wird ein PLL-Schaltkreis
zur Ausführung
des Verfahrens zur Phasenangleichung der beschriebenen Art geschaffen.
-
Gemäß einem weiteren besonders
vorteilhaften Gesichtspunkt der Erfindung wird ein PLL-Schaltkreis
der beschriebenen Art geschaffen, der keinen Einstellanschluß zur Verwendung
bei der Einstellung des Frequenzbereichs aufweisen muß.
-
Gemäß einem Aspekt der vorliegenden
Erfindung ist ein Verfahren zur Phasenangleichung eines Ausgangssignals
an ein Eingangssignal vorgesehen, das die Schritte (a) des Vergleichens
der Eingangs- und der Ausgangssignale im Hinblick auf Frequenz und
Phase zur Erzeugung eines Frequenz- und Phasendifferenzsignals,
das eine Frequenz- und Phasendifferenz zwischen den Eingangs- und
den Ausgangssignalen wiedergibt, (b) des Filterns des Frequenz-
und Phasendifferenzsignals in ein gefiltertes Signal einer Spannung
abhängig
von der Frequenz- und Phasendifferenz, und (c) des Erzeugens eines
spannungsgesteuerten Oszillationssignals unter Steuerung des gefilterten
Signals aufweist, das zur Verwendung als das Ausgangssignal an das
Eingangssignal phasenverriegelt ist, wobei (A) der Schritt des Vergleichens
einen Schritt der Erfassung eines Synchronismus' zwischen den Eingangs- und den Ausgangssignalen
aufweist, um ein Synchronismus-Anzeigesignal zu erzeugen, das angibt,
ob das Ausgangssignal vom Eingangssignal eine konstante Phasendifferenz
aufweist oder nicht, (B) das Verfahren einen zusätzlichen Schritt des Erzeugens
eines Oszillations-Steuersignals ansprechend auf das Frequenz- und
Phasendifferenzsignal und das Synchronismus-Anzeigesignal zur Verwendung
bei der Steuerung des Erzeugungsschritts im Hinblick auf einen Oszillations-Frequenzbereich
des spannungsgesteuerten Oszillationssignals gemäß dem Frequenz- und Phasendifferenzsignal
aufweist, wenn das Synchronismus-Anzeigesignal länger als einen vorher festgelegten
Zeitabschnitt ständig
ein Zusammenbrechen des Synchronismus' oder Gleichlaufs zwischen den Eingangs-
und den Ausgangssignalen angibt.
-
Gemäß einem anderen Aspekt der
vorliegenden Erfindung ist ein PLL-Schaltkreis vorgesehen, der (a)
eine Frequenz- und Phasen-Vergleichsvorrichtung,
die auf Schaltkreis-Eingangs- und -Ausgangssignale anspricht, um
ein Frequenz- und Phasendifferenzsignal zu erzeugen, das eine Frequenz- und
Phasendifferenz zwischen den Schaltkreis-Eingangs- und -Ausgangssignalen
wiedergibt, (b) ein Filter zum Filtern des Frequenz- und Phasendifferenzsignals
in ein gefiltertes Signal einer Spannung abhängig von der Frequenz- und
Phasendifferenz, und (c) einen spannungsgesteuerten Oszillator aufweist,
der durch das gefilterte Signal gesteuert wird, um ein spannungsgesteuertes
Oszillationssignal zu erzeugen, wobei (A) die Frequenz- und Phasen-Vergleichsvorrichtung
eine Erfassungsvorrichtung zum Erfassen eines Synchronismus' zwischen den Schaltkreis-Eingangs- und -Ausgangssignalen
aufweist, um ein Synchronismus-Anzeigesignal zu erzeugen, das angibt,
ob das Schaltkreis-Ausgangssignal mit dem Schaltkreis-Eingangssignal
synchron ist; (B) der PLL-Schaltkreis weiterhin eine Oszillations-Steuervorrichtung
aufweist, die auf das Frequenz- und Phasendifferenzsignal und das
Synchronismus-Anzeigesignal anspricht, um ein Oszillations-Steuersignal
zur Verwendung bei der Steuerung eines Oszillations-Frequenzbereichs
des spannungsgesteuerten Oszillationssignals ansprechend auf die
Frequenz- und Phasendifferenz zu erzeugen, wenn das Synchronismus-Anzeigesignal
länger
als einen vorher festgelegten Zeitabschnitt ständig ein Zusammenbrechen des
Synchronismus' zwischen den
Schaltkreis-Ein gangs- und -Ausgangssignalen anzeigt.
-
Es ist festzuhalten, daß der erfindungsgemäße PLL-Schaltkreis
insbesondere zur Realisierung als ein IC-Schaltkreis geeignet ist.
-
Weitere Einzelheiten, Vorteile und
Merkmale ergeben sich aus der nachfolgenden Beschreibung mehrerer
Ausführungsformen
der Erfindung anhand der Zeichnung.
-
Es zeigt:
-
1 ein
Blockdiagramm eines herkömmlichen
PLL-Schaltkreises;
-
2 ein
Blockdiagramm eines PLL-Schaltkreises gemäß einer Ausführungsform
der vorliegenden Erfindung;
-
3 ein
Blockdiagramm einer Frequenz- und Phasen-Vergleichsvorrichtung zur
Verwendung in dem in 2 gezeigten
PLL-Schaltkreis;
-
4 ein
Blockdiagramm eines Beispiels einer Steuervorrichtung für den Oszillations-Frequenzbereich
zur Verwendung in dem in 2 dargestellten
PLL-Schaltkreis;
-
5 ein
Blockdiagramm eines spannungsgesteuerten Oszillators zur Verwendung
in dem in 2 gezeigten
PLL-Schaltkreis;
-
6 ein
Blockdiagramm eines anderen Ausführungsbeispiels
einer Steuervorrichtung für eine
Oszillations-Frequenzbereich zur Verwendung in dem in 2 dargestellten PLL-Schaltkreis;
-
7 Wellenformen
zur Beschreibung des Betriebs der in 3 gezeigten
Frequenz- und Phasen-Vergleichsvorrichtung; und
-
8 Wellenformen
zur Beschreibung des Betriebs der in 4 dargestellten
Steuervorrichtung für
den Oszillations-Frequenzbereich.
-
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM:
Unter Bezugnahme auf 1 wird
zuerst ein herkömmlicher
PLL-Schaltkreis beschrieben,
um das Verständnis
der vorliegenden Erfindung zu erleichtern. Der PLL-Schaltkreis dient im
allgemeinen der Phasenangleichung eines Schaltkreis-Ausgangssignals
an ein Schaltkreis-Eingangssignal.
-
In 1 weist
der PLL-Schaltkreis einen Schaltkreis-Eingangsanschluß 11 und
einen Schaltkreis-Ausgangsanschluß 13 auf. Wenn das
Schaltkreis-Eingangssignal dem Schaltkreis-Eingangsanschluß 11 zugeführt wird,
führt der
Phasenangleichungs-Schaltkreis
das Schaltkreis-Ausgangssignal dem Schaltkreis-Ausgangsanschluß 13 zu. Der PLL-Schaltkreis
wird wegen einer in diesem enthaltenen Rückkopplungsschleife, die nachfolgend
beschrieben wird, so genannt.
-
In der Rückkopplungsschleife weist der PLL-Schaltkreis
eine Frequenz- und Phasen-Vergleichsvorrichtung 15 auf,
die auf das durch den Schaltkreis-Eingangsanschluß 11 zugeführte Schaltkreis-Eingangssignal
und das durch die Rückkopplungsschleife
zugeführte
Schaltkreis-Ausgangssignal anspricht, um ein Frequenz- und Phasendifferenzsignal
zu erzeugen, das eine Frequenz- und Phasendifferenz zwischen den
Schaltkreis-Eingangs- und -Ausgangssignalen
wiedergibt. Mit der Frequenz- und Phasen-Vergleichsvorrichtung 15 in
der Rückkopplungsschleife
verbunden, filtert ein Filter 17 das Frequenz- und Phasendifferenzsignal
in ein gefiltertes Signal, das eine Spannung auf weist, die von der Frequenz-
und Phasendifferenz abhängt.
Verbunden mit dem Filter 17 in der Rückkopplungsschleife erzeugt
ein spannungsgesteuerter Oszillator (VCO) 19 ein spannungsgesteuertes
Oszillationssignal mit einer Oszillationsfrequenz, die durch die
Spannung des gefilterten Signals gesteuert wird. Während es als
das Schaltkreis-Ausgangssignal dem Schaltkreis-Ausgangsanschluß 13 zugeführt wird,
wird das spannungsgesteuerte Signal durch die Rückkopplungsschleife zu einer
Eingangsseite der Frequenz- und Phasen-Vergleichsvorrichtung 15 rückgekoppelt.
-
Wenn der PLL-Schaltkreis in einer
IC-Packung als ein PLL-IC-Schaltkreis
verwendet wird, ist es zur Verwendung in der Packung notwendig,
einen Oszillations-Frequenzbereich des spannungsgesteuerten Oszillationssignals
und einen Einschwingbereich des PLL-Schaltkreises zu steuern. Zu
diesem Zweck ist ein Frequenzbereich-Einstellanschluß 21 mit
dem spannungsgesteuerten Oszillator 19 verbunden. Der Einschwingbereich
wird in der oben erwähnten
Tutorenschrift von Rich alternativ entweder ein Fang- oder ein Erfassungsbereich
genannt. Der Einschwingbereich wird durch den Zeitinhalt des Filters 17 und
die Verstärkung
des spannungsgesteuerten Oszillators 19 bestimmt.
-
Unter Bezugnahme auf 2 geht die Beschreibung zu einem PLL-Schaltkreis
gemäß einer bevorzugten
Ausführungsform
dieser Erfindung über. Ähnliche
Teile sind durch gleiche Bezugszeichen bezeichnet und können mit
ebenso benannten Signalen ähnlich
betätigt
werden, wenn es nicht speziell anders erwähnt ist.
-
Zusätzlich zur Erzeugung des Frequenz-
und Phasendifferenzsignals erzeugt die Frequenz- und Phasen-Vergleichsvorrichtung 15 ein
Synchronismus-Anzeigesignal (sync). Auf die Weise, die nun detaillierter
beschrieben wird, verwendet die Frequenz- und Phasen-Vergleichsvorrichtung 15 die
Schaltkreis-Eingangs- und
-Ausgangssignale bei der Erfassung eines Synchronismus' zwischen den Schaltkreis-Eingangs-
und -Ausgangssignalen, um das Synchronismus-Anzeigesignal zu erzeugen.
-
In der Rückkopplungsschleife weist das
Filter 17 eine Zeitkonstante auf, die eine Bandbreite der Rückkopplungsschleife
festlegt. Der spannungsgesteuerte Oszillator 19 weist eine
Einstellvorrichtung zum Einstellen des Oszillations-Frequenzbereiches auf,
wie es nachfolgend beschrieben wird. Die Rückkopplungsschleife weist eine
Verzweigung auf, in der der PLL-Schaltkreis eine VCO-Steuervorrichtung 23 aufweist,
die auf das Frequenz- und Phasendifferenzsignal und das Synchronismus-Anzeigesignal anspricht,
um der Einstellvorrichtung des spannungsgesteuerten Oszillators 19 ein
Oszillations-Steuersignal zuzuführen.
Wenn das Synchronismus-Anzeigesignal länger als einen vorher festgelegten
Zeitabschnitt, der nicht kürzer
als die Einschwingzeit ist, ständig
ein Zusammenbrechen des Synchronimus' zwischen den Schaltkreis-Eingangs- und -Ausgangssignalen
anzeigt, stellt das Oszillations-Steuersignal den Oszillations-Frequenzbereich
gemäß einem
Zustand des Synchronismus-Anzeigesignals auf die Weise ein, die
nachfolgend detaillierter beschrieben wird. Deshalb ist es in 2 nicht notwendig, daß der PLL-Schaltkreis
den in Verbindung mit 1 beschriebenen
Frequenzbereichs-Einstellanschluß 21 aufweist.
-
Wendet man sich 3 zu, so weist die Frequenz- und Phasen-Vergleichsvorrichtung 15 aus 2 ein Frequenz- und Phasen-Vergleichsteil 25 und
ein Synchronismus-Erfassungsteil 27 auf. Vom Schaltkreis-Eingangsanschluß 11 wird
das Schaltkreis-Eingangssignal dem Frequenz- und Phasen-Erfassungsteil 25 zugeführt. Vom
spannungsgesteuerten Oszillator 19 zusätzlich mit dem spannungsgesteuerten
Oszillationssignal versorgt, versorgt das Frequenz- und Phasen-Vergleichsteil 25 das
Filter 17 und die VCO-Steuervorrichtung 23 mit dem
Frequenz- und Phasendifferenzsignal. Mit dem Schaltkreis-Eingangssignal
und dem Fre quenz- und Phasendifferenzsignal versorgt, führt das
Synchronismus-Erfassungsteil 27 das Synchronismus-Anzeigesignal
der VCO-Steuervorrichtung 23 zu.
-
Das Frequenz- und Phasen-Vergleichsteil 25 weist
ein erstes JK-Flipflop 29 auf, das einen ersten J-Eingangsanschluß aufweist,
der durch ein erstes ODER-Gatter 31 mit dem Schaltkreis-Eingangssignal und
einem ersten zusätzlichen
Signal, das nun beschrieben wird, versorgt wird. Das erste JK-Flipflop 29 weist
einen ersten K-Eingangsanschluß auf,
der durch ein zweites ODER-Gatter 33 mit dem spannungsgesteuerten
Oszillationssignal und einem zweiten zusätzlichen Signal, das nachfolgend
beschrieben wird, versorgt. Das erste JK-Flipflop 29 erzeugt
durch einen ersten nicht invertierten Ausgangsanschluß Q(1) ein
nichtinvertiertes Haupt-Ausgangssignal als das Frequenz- und Phasendifferenzsignal
und durch einen ersten invertierten Ausgangsanschluß Q(1) ein invertiertes Haupt-Ausgangssignal.
-
Ein zweites JK-Flipflop 35 weist
einen zweiten J-Eingangsanschluß auf,
der durch ein drittes ODER-Gatter 37 mit dem Schaltkreis-Eingangssignal und
dem invertierten Haupt-Ausgangssignal versorgt wird. Ein zweiter
K-Eingangsanschluß wird
direkt mit dem spannungsgesteuerten Oszillationssignal versorgt.
Das zweite JK-Flipflop 35 erzeugt ein zusätzliches
nichtinvertiertes Ausgangssignal zur Verwendung als das zweite zusätzliche
Eingangssignal.
-
Ein drittes JK-Flipflop 39 weist
einen dritten J-Eingangsanschluß auf,
der direkt mit dem Schaltkreis-Eingangssignal versorgt wird, und
einen dritten K-Eingangsanschluß auf,
der durch ein viertes ODER-Gatter 41 mit dem spannungsgesteuerten
Oszillationssignal und dem nicht invertierten Haupt-Ausgangssignal
versorgt wird. Das dritte JK-Flipflop 39 erzeugt ein zusätzliches
invertiertes Signal zur Verwendung als das erste zusätzliche
Eingangssignal.
-
Das Synchronismus-Erfassungsteil 27 weist eine
erste Verzögerungsschaltung 43 zur
Aufbringung einer ersten Verzögerung
auf das Schaltkreis-Eingangssignal auf, um ein erstes verzögertes Signal
zu erzeugen. Eine zweite Verzögerungsschaltung 45 bringt
auf das Frequenz- und Phasendifferenzsignal eine zweite Verzögerung auf,
die länger als
die erste Verzögerung
ist. Die zweite Verzögerungsschaltung 45 erzeugt
ein zweites verzögertes Signal.
Ansprechend auf das Frequenz- und Phasendifferenzsignal und die
zweiten verzögerten
Signale erzeugt ein EXKLUSIV ODER-Gatter 47 ein EXKLUSIV
ODER-Signal. Ein Flipflop der D-Art wird als eine Verriegelungsschaltung 49 zum
Verriegeln des EXKLUSIV ODER-Signals durch Verwendung des ersten
verzögerten
Signals als ein Verriegelungs-Zeittaktsignal verwendet. Die Verriegelungsschaltung 49 erzeugt
ein verriegeltes Signal als das Synchronismus-Anzeigesignal. Hier
und im folgenden wird unter Verriegeln ein Zwischenspeichern oder
Latchen verstanden.
-
Auf die Weise, die wiederum detaillierter
beschrieben wird, geht man davon aus, daß sich der PLL-Schaltkreis
in einem stabilen Betriebszustand befindet, in dem das spannungsgesteuerte
Signal eine Eingangsfrequenz des Schaltkreis-Eingangssignals aufweist.
In diesem Fall folgt einem Impuls des Schaltkreis-Eingangssignals immer
ein Impuls des spannungsgesteuerten Signals. Ansprechend auf den
Impuls des Schaltkreis-Eingangssignals wird dem Frequenz- und Phasendifferenzsignal
ein hoher Pegel verliehen, nämlich
Logisch Eins. Wenn der Impuls des spannungsgesteuerten Oszillationssignals erscheint,
wird der hohe Pegel auf einen niedrigen Pegel, nämlich Logisch Null, umgeschaltet.
-
Als nächstes geht man davon aus,
daß das spannungsgesteuerte
Oszillationssignal eine niedrigere Frequenz als das Schaltkreis-Eingangssignal aufweist.
In diesem Fall können
zwei Impulse des Schaltkreis-Eingangssignals nacheinander zwischen zwei
aufeinanderfolgenden Impulsen des spannungsgesteuerten Oszillationssignals
auftreten. In der Zwischenzeit wird das Frequenz- und Phasendifferenzsignal
auf dem niedrigen Pegel gehalten.
-
Es wird nun davon ausgegangen, daß das spannungsgesteuerte
Oszillationssignal eine höhere Frequenz
als das Schaltkreis-Eingangssignal
aufweist. In diesem Fall können
zwei Impulse des spannungsgesteuerten Oszillationssignals nacheinander zwischen
den aufeinanderfolgenden Impulsen des Schaltkreis-Eingangssignals auftreten.
Dies läßt das Frequenz-
und Phasendifferenzsignals inzwischen den hohen Pegel aufweisen.
-
Auf diese Weise weist das Frequenz-
und Phasendifferenzsignal einen Eins- und einen Null-Abschnitt auf,
die, abhängig
von einer Phasendifferenz zwischen dem Schaltkreis-Eingangssignal und
dem spannungsgesteuerten Oszillationssignal, variabel sind. Deshalb
ist es mit dem Synchronismus-Erfassungsteil 27 möglich, das
Synchronismus-Anzeigesignal zu erzeugen.
-
Unter Bezugnahme auf 4 weist ein Beispiel der VCO-Steuervorrichtung 23 einen
Zeitgeber 51 auf, der auf das Synchronismus-Anzeigesignal anspricht,
um den vorher festgelegten Zeitabschnitt vom Auftreten des Zusammenbrechens
des Synchronismus' zwischen
dem Schaltkreis-Eingangssignal und dem spannungsgesteuerten Oszillationssignal
oder dem Schaltkreis-Ausgangssignal zeitlich zu steuern, um nach
Ablauf des vorher festgelegten Zeitabschnitts ein Zeitsteuersignal
zu erzeugen. Der Zeitgeber 51 ist zum Beispiel ein monostabiler
Impulsgenerator, der durch Anstieg des Zeitsteuersignals getriggert
und nullgestellt wird, wenn sich das Synchronismus-Anzeigesignal
von der Anzeige des Zusammenbrechens des Synchronismus' erholt. Auf die
Weise, die bald beschrieben wird, dient eine steuerbare oder Aufwärts-Abwärts-Zählvorrichtung 53 zum
Zählen
einer Anzahl und erzeugt ein Zählsignal, das
die Anzahl wiedergibt.
-
Zwischen dem Zeitgeber 51 und
der steuerbaren Zählvorrichtung 53 ist
eine Unterscheidungsvorrichtung 55 angeordnet und spricht
auf das Zeitsteuersignal an, um das Frequenz- und Phasendifferenzsignal,
das von der Frequenz- und Phasen-Vergleichsvorrichtung 15 geliefert
wird, im Hinblick darauf zu unterscheiden, ob das spannungsgesteuerte Oszillationssignal
in der Zwischenzeit ständig
eine höhere
oder eine niedrigere Frequenz als das Schaltkreis-Eingangssignal
aufweist. Wenn das spannungsgesteuerte Oszillationssignal die höheren und die
niedrigeren Frequenzen aufweist, liefert die Unterscheidungsvorrichtung
der steuerbaren Zählvorrichtung 53 einzeln
Aufwärts-
(AUF) bzw. Abwärts- (AB)
Zählsignale.
-
Mit der steuerbaren Zählvorrichtung 53 verbunden,
decodiert eine Decodiervorrichtung 57 das Zählsignal
in erste bis Mte Einstellsignale, die gemeinsam als das Oszillations-Steuersignal
bezeichnet und dem spannungsgesteuerten Oszillator 19 zugeführt werden,
um den Oszillations-Frequenzbereich, wie es nachfolgend beschrieben
wird, zu erweitern oder zu verkleinern, wobei M eine Ganzzahl darstellt,
die nun klar wird.
-
Unter Bezugnahme auf 5 erzeugt der spannungsgesteuerte Oszillator 19 das
spannungsgesteuerte Oszillationssignal mit einer spannungsgesteuerten
Oszillationsfrequenz, die durch die Spannung des vom Filter 17 zugeführten gefilterten
Signals gesteuert wird. Es ist festzuhalten, daß dieses spannungsgesteuerte
Oszillationssignal in dem spannungsgesteuerten Oszillations-Frequenzbereich
erzeugt wird, der durch das von der VCO-Steuervorrichtung 23 zugeführte Oszillations-Steuersignal
anstatt durch ein vom Frequenzbereichs-Einstellanschluß 21,
der in Verbindung mit 1 beschrieben
ist, zugeführtes
Bereichs-Einstellsignal gesteuert wird.
-
Insbesondere weist der spannungsgesteuerte
Oszillator 19 einen Ring-Oszillator auf, der aus nullten
und ersten bis Nten Invertern 59(0), 59(1), 59(2), 59(3), 59(4), 59(5),
...,
59(N – 2), 59(N – 1), 59(N)
zusammengesetzt ist, die als eine Inverterschleife verbunden sind,
um ein zirkulierendes Signal zyklisch zu invertieren, um nullte
bzw. erste bis Nte invertierte Signale zu erzeugen, wobei N eine
ungerade Ganzzahl wiedergibt, die in erster Linie unter Berücksichtigung
des Oszillations-Frequenzbereichs vorher festgelegt ist. Diese nullten
bis zu den Nten Invertern werden gemeinsam durch ein einziges Bezugszeichen 59 bezeichnet.
Ein nter Inverter wird durch 59(n) bezeichnet, wobei n
einen Wert von 0 bis N wiedergibt. Damit das zirkulierende Signal
die spannungsgesteuerte Oszillationsfrequenz aufweist, wird auf
jeden der nullten bis Nten Inverter 59 eine Inverterverzögerung aufgebracht,
die durch das gefilterte Signal eingestellt wird.
-
Damit der spannungsgesteuerte Oszillator 19 das
spannungsgesteuerte Oszillationssignal in einem steuerbaren Oszillations-Frequenzbereich erzeugt,
werden die nullten bis Nten Inverter 59 in eine Vielzahl
von Invertergruppen gruppiert. Eine der Invertergruppen weist den
nullten Inverter 59(0) und zwei unmittelbar folgende Inverter,
nämlich
den ersten und zweiten Inverter 59(1) und 59(2)
auf. Jede von den anderen Invertergruppen besteht aus einer geraden
Anzahl der dritten bis Nten Inverter 59(3) bis 59(N).
Bei dem gezeigten Beispiel besteht eine erste Invertergruppe aus
dem Nten und dem (N – 1)ten
Inverter 59(N) und 59(N – 1). Auf diese Weise weist eine
zweite Invertergruppe den (N – 2)ten
Inverter 59(N – 2)
auf, wobei eine (M – 1)te
Invertergruppe den fünften
Inverter 59(5) aufweist, und eine Mte Invertergruppe aus
dem vierten und dem dritten Inverter (59(4) und 59(3)
besteht.
-
Ein erster Schalter 61(1)
ist zwischen einer Eingangsseite der ersten Invertergruppe und einer Ausgangsseite
der zweiten Invertergruppe angeordnet. Auf ähnliche Weise ist ein (M – 1)ter
Schalter 61(M – 1)
zwischen einer Eingangsseite der (M – 1)ten Invertergruppe und
einer Ausgangsseite der Mten Invertergruppe angeordnet, wobei ein
Mter Schalter 61(M) zwischen einer Ein gangsseite der Mten
Invertergruppe, nämlich
einer Eingangsseite des dritten Inverters 59(3), und einer
Ausgangsseite des zweiten Inverters 59(2) angeordnet ist.
-
Die ersten bis Mten Schalter 61(1)
bis 61(M) werden gemeinsam durch ein einziges Bezugszeichen 61 bezeichnet.
Ein mter Schalter wird durch 61(m) bezeichnet, wobei m
ein Wert von 1 bis M ist. Die ersten bis Mten Schalter 61 werden
je durch die ersten bis Mten Einstellsignale gesteuert, die von
der Decodiervorrichtung 57 der VCO-Steuervorrichtung 23 zugeführt werden.
Zu einer Zeit, wenn der (nicht gezeigte) mte Schalter 61(m)
geschlossen ist, sind der erste Schalter 61(1) bis zu einem
(m – 1)ten Schalter
offen, wobei ein (m + 1)ter Schalter bis zum Mten Schalter 61(M)
alle geschlossen sind. Folglich wird des zirkulierende Signal durch
den nullten bis zweiten Inverter 59(0) bis 59(2)
und durch die Inverter der Mten Invertergruppe hinunter bis zu den
Invertern einer tuten Invertergruppe zyklisch invertiert, wobei
diese Inverter 59(0) usw. eine kürzere Invertergruppe bilden.
-
Es versteht sich nun in Verbindung
mit dem gezeigten spannungsgesteuerten Oszillator 19, daß die VCO-Steuervorrichtung 23 die
ersten und bis Mten Einstellsignale, gemeinsam als das Oszillations-Steuersignal
erzeugt, um je die ersten bis Mten Schalter 61 zu steuern,
um eine Schleifenlänge
der Inverterschleife der nullten bis Nten Inverter 59 auf eine
einstellbare Länge
zu schalten. Genauer gesagt, wird der nullte Inverter 59(0)
mit einem (2n' + 1)ten
invertierten Signal, wie z.B. einem der nullten bis Nten invertierten
Signale, versorgt, das durch einen Inverter erzeugt wird, dessen
Ausgangsseite mit dem tuten Schalter 61(m) verbunden ist,
wobei n' einen Wert
von 3 bis N wiedergibt, der durch das Oszillations-Steuersignal
ausgewählt
wird, so daß (2n' + 1) nicht größer als
N ist. Die ersten bis Mten Schalter 61 können geschlossen
und offen gelassen werden, wenn entsprechende der ersten bis Mten
Einstellsignale hohe bzw. niedrige Pegel aufweisen.
-
Wendet man sich 6 zu, kann hier die Aufmerksamkeit auf
ein anderes Beispiel der VCO-Steuervorrichtung 23 gerichtet
werden, die weiterhin auf Impulse des Schaltkreis-Eingangssignals anspricht,
die vom Schaltkreis-Eingangsanschluß 11 zugeführt werden.
Wenn das Synchronismus-Anzeigesignal das Auftreten eines Zusammenbruchs
des Synchronismus' zwischen
dem Schaltkreis-Eingangssignal und dem spannungsgesteuerten Oszillationssignal
oder dem Schaltkreis-Ausgangssignal anzeigt, beginnt eine Zeitsteuerungs-Zählvorrichtung 63 eine
Anzahl der Impulse des Schaltkreis-Eingangssignals zu zählen und
erzeugt nach Ablauf des vorher festgelegten Zeitabschnitts das oben
erwähnte
Zeitsteuersignal. In 6 ist
die VCO-Steuervorrichtung 23 in anderen Bereichen der oben
beschriebenen ähnlich,
abgesehen von der Verwendung der Zeitsteuerungs-Zählvorrichtung 63 anstelle
des in Verbindung mit 4 beschriebenen
Zeitgebers 51. Diese VCO-Steuervorrichtung 23 ist
genauer als die unter Bezugnahme auf 4 gezeigte,
da die Zeitsteuerungs-Zählvorrichtung 63 in
der Lage ist, das Zeitsteuersignal nach Ablauf des vorher festgelegten Zeitabschnitts
von einem Moment an, in dem das Synchronismus-Anzeigesignal das
Auftreten des Zusammenbrechens anzeigt, genauer zu erzeugen als durch
Einschalten des niedrigen Pegels.
-
Unter Bezugnahme auf 7 wird der Betrieb im Hinblick auf die
Frequenz- und Phasen-Vergleichsvorrichtung 15, die unter
Bezugnahme auf 2 und 3 beschrieben wurde, detaillierter
beschrieben. Es wird zuerst angenommen, daß das spannungsgesteuerte Oszillationssignal
eine höhere Frequenz
als das Schaltkreis-Eingangssignal aufweist. Die Impulse des Schaltkreis-Eingangssignals erscheinen
zu vorher festgelegen Augenblicken in der Weise, wie sie entlang
einer obersten oder ersten Reihe beispielhaft dargestellt ist, die
durch Verwendung des Bezugszeichens (11) des Schaltkreis-Eingangsanschluß als eine
Legende angegeben ist. Bei dem spannungsgesteuerten Oszillationssignal
erscheinen Impulse, wie es entlang einer zweiten Reihe beispielhaft
dargestellt ist, die durch Verwen dung des Bezugszeichens (15)
des spannungsgesteuerten Oszillators als andere Legende angezeigt
ist. Unter diesen Umständen
erzeugt das Frequenz- und Phasen-Vergleichsteil 25 das
Frequenz- und Phasendifferenzsignal mit Logisch Eins- und Null-Pegeln auf
die Weise, die durch hohe und niedrige Pegel entlang einer dritten
Reihe gezeigt ist, die durch noch eine andere Legende (25)
angegeben ist. Das Synchronismus-Erfassungsteil 27 erzeugt
das Synchronismus-Anzeigesignal, wie es entlang einer vierten Reihe
gezeigt ist, die durch noch eine andere Legende (27) angegeben
ist.
-
Da zwei aufeinanderfolgende Impulse
P1 und P2 im spannungsgesteuerten Oszillationssignal (15)
innerhalb eines bestimmten Zeitabschnitts erscheinen, der durch
zwei aufeinanderfolgende Impulse P3 und P4 des Schaltkreis-Eingangssignals
(11) festgelegt ist, wird das Frequenz- und Phasendifferenzsignal
(25) nach Erscheinen des Impulses P1 im spannungsgesteuerten
Oszillationssignal (15) auf Logisch Null gehalten. Wenn
der Impuls P4 im Schaltkreis-Eingangssignal (11) erscheint,
während das
Frequenz- und Phasendifferenzsignal Logisch Null ist, wird das Synchronismus-Anzeigesignal
(27) von Logisch Eins auf Logisch Null geschaltet und danach
auf Logisch Null gehalten. Ein Umschalten des Synchronismus-Anzeigesignals
von Logisch Eins auf Logisch Null zeigt das Auftreten des Zusammenbrechens
des Synchronismus' an.
-
Als nächstes wird angenommen, daß das spannungsgesteuerte
Oszillationssignal eine niedrigere Frequenz als das Schaltkreis-Eingangssignal aufweist.
Obgleich sie mit den entlang der obersten Reihe (11) dargestellen
Impulsen identisch sind, sind die Impulse des Schaltkreis-Eingangssignals
entlang einer fünften
Reihe gezeigt. Einschließlich
der fünften
Reihe zeigen die sechste bis achte Reihe Wellenformen der oben dargestellten
Signale und sind durch Legenden mit einem zu den für die erste
bis vierte Reihe verwendeten Legenden zugefügten Apostroph als (11'), (15'), (25') und (27') gekennzeichnet.
-
Im Schaltkreis-Eingangssignal (11') erscheinen
nacheinander zwei Impulse P'1
und P'2 innerhalb
eines Zeitabschnitts, der durch zwei aufeinanderfolgende Impulse
P'3 und P'4 des spannungsgesteuerten
Oszillationssignals (15')
festgelegt ist. Wenn der Impuls P'1 im Schaltkreis-Eingangssignal (11') erscheint,
wird danach das Frequenz- und Phasendifferenzsignal (25') auf Logisch
Eins gehalten. Wenn inzwischen der Impuls P'2 im Schaltkreis-Eingangssignal (11') erscheint,
wird das Synchronismus-Anzeigesignal (27') von Logisch Ein auf Logisch Null
umgeschaltet, um das Auftreten des Zusammenbrechens des Synchronismus' anzuzeigen.
-
Es wird nun angenommen, daß das spannungsgesteuerte
Oszillationssignal die Frequenz des Schaltkreis-Eingangssignals
aufweist. Signal-Wellenformen sind entlang einer neunten Reihe bis zwölften oder
untersten Reihe dargestellt, die durch Legenden (11''), (15''),
(25'') und (27'') mit doppelten Apostrophen angegeben
sind. Unter diesen Umständen
erscheinen die Impulse des Schaltkreis-Eingangssignals (11'') und die Impulse des spannungsgesteuerten
Oszillationssignals (15'') alternativ
auf eine gestaffelte Weise. Das Frequenz- und Phasendifferenzsignal
(25'') steigt immer,
wenn die Impulse im Schaltkreis-Eingangssignal
(11'') erscheinen,
von Logisch Null auf Logisch Eins an, und fällt bei Erscheinen der Impulse
im spannungsgesteuerten Oszillationssignal (15'') von Logisch Eins auf Logisch Null
ab. Das Synchronismus-Anzeigesignal (27'') wird
auf dem Logisch Eins-Pegel gehalten, um anzuzeigen, daß das spannungsgesteuerte
Oszillationssignal (15'') mit dem Schaltkreis-Eingangssignal (11'') synchron gehalten wird.
-
Wendet man sich 8 zu, so wird der Betrieb der VCO-Steuervorrichtung 23 detailliert
unter zusätzlicher
Verwendung von 4 beschrieben.
Es wird angenommen, daß der
spannungsgesteuerte Oszillator 19 aus 2 das spannungsgesteuerte Oszillationssignal
erzeugt, das zu einem bestimmten Augenblick durch das Synchronismus-Anzeigesignal,
das entlang einer er sten oder obersten Reihe beispielhaft dargestellt
ist, die, wie zuvor, durch die Legende (27) angegeben ist,
aus dem Synchronismus gerät.
-
Ansprechend auf dieses Auftreten
des Zusammenbrechens des Synchronismus' erzeugt der Zeitgeber 51 das
Zeitsteuersignal als einen Impuls, der entlang einer zweiten Reihe
gezeigt ist, die durch eine Legende (51) angegeben ist.
Zwischen der ersten und der zweiten Reihe (27) und (51)
zeigt eine horizontale durchgehende Linie mit Pfeilspitzen an beiden
Enden den vorher festgelegten Zeitabschnitt. Die Unterscheidungsvorrichtung 55 wird
vom Frequenz- und Phasen-Vergleichsteil 25 der VCO-Steuervorrichtung 23 mit
dem Synchronismus-Anzeigesignal versorgt, das entlang einer dritten
Reihe beispielhaft dargestellt ist, die durch die zuvor verwendete
Legende (25) angegeben ist. Vor dem Auftreten des Zusammenbrechens
wird das Synchronismus-Anzeigesignal (25) auf die Weise,
die in Verbindung mit 7 entlang
der dritten Reihe (25) beschrieben ist, bereits von Logisch
Eins auf Logisch Null geschaltet. In diesem Fall erzeugt die Unterscheidungsvorrichtung 55 das
Aufwärts-Zählsignal, wie
es entlang einer vierten Reihe dargestellt ist, die durch eine andere
Legende (AUF) angegeben ist. Es wird kein Abwärts-Zählsignal erzeugt, wie es entlang einer
fünften
Reihe dargestellt ist, die durch noch eine andere Legende (AB) angegeben
ist.
-
Die Decodiervorrichtung erzeugt auf
die Weise, die entlang einer sechsten und nachfolgenden Reihen beispielhaft
dargestellt ist, die gemeinsam unterste Reihen genannt werden und
durch noch eine andere Legende (57) angegeben sind, die
ersten bis Mten Einstellsignale. Unter den untersten Reihen zeigt
eine erste oder oberste das erste Einstellsignal, das auf der rechten
Seite durch eine Unterlegende (1) angegeben ist. Eine zweite
zeigt ein (m – 1)tes
Einstellsignal (m – 1).
Eine dritte zeigt das mte Einstellsignal (m). Eine vierte oder letzte
zeigt das Mte Einstellsignal (M). Wenn die steuerbare Zählvor richtung 53 wie
oben erwähnt
aufwärts
gezählt
wird, steigt das mte Einstellsignal von einem Logisch Null auf ein
Logisch Eins an. In diesem Augenblick schaltet die Decodiervorrichtung 57 das
(m – 1)te
Einstellsignal von Logisch Eins auf Logisch Null um. Auf diese Weise
wird das erste Einstellsignal auf Logisch Null gehalten, während das
Mte Einstellsignal auf Logisch Eins gehalten wird.
-
Wenn der Zeitgeber 51 den
Impuls des Zeitsteuersignals (51) erzeugt, während das
Frequenz- und Phasendifferenzsignal des Frequenz- und Phasendifferenz-Vergleichsteils 25 der
VCO-Steuervorrichtung 23 auf
die in 7 entlang der
siebenten Reihe (25')
gezeigte Weise auf Logisch Eins gehalten wird, erzeugt die Unterscheidungsvorrichtung 55 das Abwärts-Zählsignal
(AB) anstelle des Aufwärts-Zählsignals
(AUF). Ansprechend hierauf zählt
die steuerbare Zählvorrichtung 53 die
Anzahl abwärts.
Gemäß der Anzahl,
die das Zählsignal
erreicht, ändert
die Decodiervorrichtung 57 das mte Einstellsignal von Logisch
Null auf Logisch Eins, wobei das erste bis (m – 1)te Einstellsignal auf Logisch
Null und das (m + 1)te bis Mte Einstellsignal auf Logisch Eins gehalten wird,
vorausgesetzt, (m + 1) ist gleich oder kleiner als M.
-
Während
diese Erfindung soweit in Verbindung mit ihrer besten Ausführungsform
zusammen mit zwei Beispielen der VCO-Steuervorrichtung 23 beschrieben
worden ist, ist es für
einen Fachmann ohne weiteres möglich,
diese Erfindung auf verschiedene andere Weisen zu realisieren. Vor
allem ist es möglich,
Logisch Eins und Null auf eine andere Weise zu verwenden.