JPH02184114A - クロック発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、自動位相制御によるクロック発生装置に関
するものである。

〔従来の技術〕

典型的な先行技術は、第４図に示されている。

このクロック発生装置は、入力端子４１から入力される
正弦波Ｓ１に位相同期したクロック信号Ｓ２を出力端子
４２に得るためのものである。電圧制ｊ′８型発振器（
ＶＣＯ）４３出力は位相シフタ４４でπ／２だけ位相シ
フトされて乗算器４５に入力される。この乗算器４５に
は前記正弦波Ｓｌが入力され、この正弦波Ｓｌと前記位
相シフトされた電圧制御型発振器４３出力との乗算が行
われる。

この乗算器４５出力から低域通過フィルタ（ＬＰＦ）４
６で高調波成分を除去して、アクティブフィルタ４７で
前記電圧制御型発振器４３を制御するための制御電圧が
作成される。このようにして位相同期ループが形成され
ており、乗算器４５出力が０となるように電圧制御型発
振器４３が制御され、そのようにして前記電圧制御型発
振器４３出力から正弦波Ｓ１に位相同期したクロック信
号Ｓ２を得るようにしている。

〔発明が解決しようとする課題〕

上述の先行技術では、乗算器４５出力が０になるという
条件のみで動作しており、しかもこの乗算器４５は入力
正弦波Ｓ１と位相シフタ４４出力との位相差がπ／２ま
たは３π／２のときにその出力が０となる。ところが前
記位相差が３π／２から少しずれると、乗算器４５出力
に基づいてアクティブフィルタ４７は、電圧制御型発振
器４３に、前記位相差をπ／２とする方向へ制御するた
めの制御信号を与える。このように前記位４目差が３π
／２近傍の値であるときには、前記電圧制御型発振器４
３出力の位相をほぼπだけシフトさせなければならず、
このため位相ロックに時間がかかることとなる。さらに
上述の先行技術では、位相シフタ４４を用いているので
、出力信号Ｓ２の入力正弦波Ｓ１に対する位相同期の精
度が位相シフタ４４に支配されるという問題があった。

この発明の目的は、入力正弦波に対して高速に位相同期
し、しかも前記入力正弦波に対する所望の位相差を高精
度で設定したクロック信号を出力させることができるよ
うにしたクロック発生装置を提供することである。

〔課題を解決するための手段〕

この発明のクロック発生装置は、一定の周波数を有する
正弦波に所定の位相差を有して位相同期したクロック信
号を発生させるクロック発生装置において、 前記正弦波の周波数の４倍の発振周波数を存する発振器
と、 この発振器出力を１／４分周して、π７２ずつ位相シフ
トした４相のサンプリングクロック信号を作成する分周
器と、 前記４相のサンプリングクロック信号から、π／２の位
相差を有する２相のサンプリングクロック信号を選別す
る選別器と、 この選別器からの前記２相のサンプリングクロック信号
にそれぞれ同期して、前記正弦波をサンプリングする第
１および第２のアナログ／デジタル変換器と、 この第１および第２のアナログ／デジタル変換器の出力
から、前記第１のア・ナログ／デジタル変換器における
サンプリング時の正弦波の位相が、この正弦波の１周期
を４分割した位相領域の何れの位相領域に属するかを判
別し、前記４相のサンプリングクロック信号のうちで、
前記正弦波との位相差が前記所定の位相差に最も近いサ
ンプリングクロック信号を前記第１のアナログ／デジタ
ル変換器のサンプリングクロック信号として選別させる
選別制御信号を前記選別器に与える領域判別手段と、 前記第１および第２のアナログ／デジタル変換器出力か
ら、前記４相のサンプリングクロック信号のなかの前記
正弦波との位相差が前記所定の位相差に最も近いサンプ
リングクロック信号と前記正弦波との位相差の前記所定
の位相差に対する位相誤差を演算する演算手段とを備え
、 この演算手段出力に応答して、前記発振器出力の位相を
前記位相誤差を減少させるように制御し、前記選別器か
ら前記第１のアナログ／デジタル変換器に与えられるサ
ンプリングクロック信号をクロック信号として出力する
ようにしたことを特徴とする。

（作用〕 この発明の構成によれば、発振器は位相同期させるべき
正弦波の４倍の発振周波数を有しており、したがってこ
の発振器出力を１／４分周する分周器が出力する４相の
サンプリングクロック信号は前記正弦波の周波数に等し
い周波数を有している。

この４相のサンプリングクロック信号は、π／２ずつ位
相シフトされているので、何れか一つのサンプリングク
ロック信号が、前記正弦波に対して、出力すべきクロッ
ク信号と正弦波との所望の位相差に最も近い位相差を有
している。

前記４相のサンプリングクロック信号は、そのうちの位
相差π／２を有する２相のサンプリングクロツタ信号が
選別器で選別され、この２相のサンプリングクロック信
号はそれぞれ第１、第２のアナログ／デジタル変換器に
与えられる。

この第１および第２のアナログ／デジタル変換器はそれ
ぞれ、前記サンプリングクロック信号に同期して前記正
弦波をサンプリングし、その出力を領域判別手段および
演算手段に与える。

領域判別手段では、前記第１のアナログ／デジタル変換
器におけるサンプリング時の前記正弦波の位相が、この
正弦波の１周期をπ／２ずつに４分割した位相領域の何
れに属するかが判別される。

この領域判別手段は、前記選別器に選別制御信号を与え
、分周器からの前記４相のサンプリングクロック信号の
うち、前記正弦波に対する位相差が、前記正弦波とクロ
ック信号との間の所望の位相差に最も近いものが、前記
第１のアナログ／デジタル変換器に与えられるように制
御する。この第１のアナログ／デジタル変換器に与えら
れる前記サンプリングクロック信号がクロック信号とし
て出力される。このサンプリングクロック信号は前記選
別器による分周器出力の選別によって、入力正弦波に大
して所望の位相差に近い位相差を有して位相同期するこ
とになる。

前記演算手段では、前記４相のサンプリングクロック信
号のうちの前記正弦波のとの位相差が所望の位相差に最
も近いサンプリングクロック信号と前記正弦波との位相
差の、前記所望の位相差に対する位相誤差が演算される
。この演算手段出力に応答して、前記発振器出力の位相
が前記位相誤差を減少させるように制御され、そのよう
にして前記第１のアナログ／デジタル変換器に与えられ
るサンプリングクロック信号の位相のいわば微調整が行
われる。このようにして、入力正弦波に所望の位相差を
有して位相同期したクロック信号を前記第１のアナログ
／デジタル変換器に与えられるサンプリングクロック信
号として得ることができる。

以上のように、出力されるクロック信号は、選別器によ
るサンプリングクロック信号の選別によって入力正弦波
に対する所望の位相差に近い位相差を有して前記入力正
弦波に同期し、その位相の微調整を演算手段出力に応答
して発振器出力の位相を制御するようにして行うようし
ているので、位相同期に要する時間が短くなり、また従
来のように位相シフタを用いないので、人力正弦波とク
ロック信号との位相差を前記所望の位相差に正確に設定
することができる。

〔実施例〕

第１図はこの発明の一実施例のクロック発生装置の基本
的な構成を示すプロ・ンク図である。このクロック発生
装置は、入力端子１に入力される一定の周波数ｆｃを有
する正弦波Ｓｌｌに所定の位相差（たとえばπ／２）を
有して位相同期したクロック信号Ｓ１２を出力端子２に
得るためのもので、電圧制御型発振器３（以下「発振器
３」という。）と、この発振器３出力を１／４分周して
π／２ずつ位相シフトした４相のサンプリングクロック
信号を出力する分周器４と、この分周器４からの４相の
サンプリングクロック信号から２相のサンプリングクロ
ック信号φ１．φ２を選別する選別器５と、前記サンプ
リングクロック信号φ１゜φ２にそれぞれ同期して前記
入力正弦波３１１をサンプリングする第１および第２の
アナログ／デジタル変換器（以下ｒＡ／Ｄ変換器」とい
う。）６．７とを備え、第１のＡ／Ｄ変換器６に入力さ
れる前記サンプリングクロック信号φ１をクロック信号
Ｓ１２として出力する。

第１および第２のアナログ／デジタル変換器６゜７の出
力は、領域判別器８および演算器９に共通に入力される
。そして領域判別器８では、第１のＡ／Ｄ変換器６にお
けるサンプリング時の入力正弦波Ｓｌｌの位相が、π／
２ずつに分割した位相領域の何れに属するかが判別され
、その出力は遅延器１０を介して選別器５に制御信号と
して与えられており、選別器５ではこの制御信号に基づ
いて前記４相のサンプリングクロック信号から２相を選
別する。

演算器９では後述する４種類の演算が行われ、その出力
は切換器１１に入力される。この切換器１１には前記領
域判別器８出力がライン１２を介して与えられており、
この領域判別器８出力を切換制御信号として、前記４種
類の演算結果が選択的にライン１３に導出される。この
実施例では、前記演算器９および切換器１１を含んで演
算手段２０が構成されており、切換器１１出力は位相誤
差信号となる。

ライン１３からの位相誤差信号は、前記発振器３の制御
電圧を作成する制御部１４に入力される。

この制御部１４はライン１５からの発振器３出力を分周
して基準周波数信号を作成するカウンタ１６と、このカ
ウンタ１６出力をライン１３からの位相誤差信号に基づ
いてパルス幅変調などして出力するパルス発生器１７と
、低域通過フィルタなどで構成され前記パルス発生器１
７出力を直流電圧に変換して発振器３の制御電圧を作成
する直流変換器１８とを備えている。そして発振器３を
人力正弦波Ｓｌｌの４倍の周波数４ｆｃで発振させてい
る。したがって前記分周器４が選別器５に与える４相の
サンプリングクロック信号は、入力正弦波３１１に等し
い周波数を有している。

入力正弦波３１１はＡ／Ｄ変換器６，７の入力レンジと
同一のレベルに設定されており、たとえばＡ／Ｄ変換器
６，７が８ピントのものであるときには、入力正弦波Ｓ
ｌｌは最大値が１１１１１１１１　、！＋に、最小値が
０００００００Ｏｎ＋に、平均値が１０００００００　
（ｔ。

に符号化される。ただし添字（２）は二進数であること
を示す。この様子は第２図に示されている。

第３図は領域判別器８などの動作を説明するための波形
図である。領域判別器８では、入力正弦波Ｓｏｌの第１
のＡ／Ｄ変換器６におけるサンプリング時の位相が、第
３図（１）に示ずπ／２ずつに分割した位相領域Ａ（π
／４〜３π／４）、Ｂ（３π／４〜５π／４）、Ｃ（５
π／４〜７π／４）、Ｄ（７π／４〜π／４）の何れに
属するかが判別される。たとえば第１および第２のＡ／
Ｄ変換器６，７における入力正弦波Ｓｌｌのサブリング
がサンプリングクロック信号φ１．φ２の立上がりに同
期して行われる場合に、このＡ／Ｄ変換器６，７に第３
図（２）、　（３）に示すサンプリングクロック信号φ
１．φ２が与えられるときには、領域判別器８における
判別結果は「位相領域Ａ」となる。また、第３図（４）
および（５）に示すサンプリングクロック信号φ１．φ
２がそれぞれ第１．第２のＡ／Ｄ変換器６．７に与えら
れるときには、領域判別器８の判別結果は「位相領域Ｂ
」となる。

領域判別器８でのこのような領域判別は、第１および第
２のＡ／Ｄ変換器６．７出力に基づいて行われる。すな
わちたとえば第１のＡ／Ｄ変換器６出力が１１００００
００　ｕｓ　以上のときには「位相領域Ａ」と判定され
、また第２のＡ／Ｄ変換器７出力が００１１１１１１゜
、以下のときには「位相領域Ｂ」などと判定される。

たとえば入力正弦波Ｓｌｌに対してπ／２だけ位相シフ
トしたクロック信号５１２（すなわちサンプリングクロ
ック信号φ１）を得る場合には、選別器５には、前記位
相判別が「位相領域Ａ」となるようなサンプリングクロ
ック信号を第１のＡ／Ｄ変換器６のサンプリングクロッ
ク信号φｌとして選別させるような制御信号が入力され
る。すなわちたとえば第３図（４）および（５）に示す
サンブリングクロック信号φ１、φ２が第１．第２のＡ
／Ｄ変換器６．７に与えられているときには、このサン
プリングクロック信号φ１を第２のＡ／Ｄｉ換器７に与
えるべきサンプリングクロック信号φ２とし、第１のＡ
／Ｄ変換器６には第３図（４）図示のサンプリングクロ
ック信号φ１よりもπ／２だけ位相の遅れたサンプリン
グクロック信号を与えるための制御信号が遅延器１０を
介して選別器５に入力される。

次に演算手段２０の動作を説明する。演算器９では、第
１および第２のＡ／Ｄ変換器６．７出力と、これらＡ／
Ｄａ換器６，７の出力の中心の値１０００００００　ｔ
ｕ　　との差が演算され、その値にそれぞれ正負の符号
を付した４種類の信号が切換器１１に与えられる。切換
ａｌｌはこの４種類の信号から、領域判別器８からライ
ン１２を介して与えられる領域判別結果に基づいて一種
類の信号を選択し、これを位相誤差信号として出力する
。

たとえば、領域判別器８の判定が「位相領域Ａ」である
ときには、 （第２のＡ／Ｄ変換器７出力）　　１０００００００　
ｔｘ＞を位相誤差信号とし、また領域判別器８の判定が
「位相領域Ｂ」であるときには、 １０００００００　（！＋　　　（第１のＡ／Ｄ変換器
６出力）が位相誤差信号とされる。

前記各位相誤差信号は、第３図に示す位相誤差Δ１．Δ
２に対応する。なお第３図においてΔφＯは所望の位相
差（π／２）であり、Δφ１１はサンプリングクロック
信号φ１の入力正弦波Ｓ１１に対する位相差である。ま
たΔφ１２は、分周器４からの４相のサンプリングクロ
ック信号のうちで、入力正弦波Ｓｌｌとの位相差が所望
の位相差ΔφＯに最も近いサンプリングクロック信号と
、入力正弦波Ｓｌｌとの位相差に対応する。

すなわち切換器１１からは、分周器４が出力する４相の
サンプリングクロック信号のなかで入力正弦波Ｓｌｌと
の位相差が前記所望の位相差ΔφＯに最も近いサンプリ
ングクロック信号と、前記人力正弦波Ｓｌｌとの位相差
の、前記所望の位相差Δφ０に対する誤差に対応する位
相誤差信号が出力される。

このようにして°、作成された位相誤差信号に基づいて
制御部１４が発振器３を制御すれば、分周器４からの４
相のサンプリングクロック信号の何れか１相を入力正弦
波Ｓｌｌからπ／２だけ正確に位相シフトしてこの正弦
波Ｓｌｌに位相同期したサンプリングクロック信号とす
ることができる。

この位相同期したサンプリングクロック信号が前記領域
判別器８から遅延器ＩＯを介する制御信号によって選別
器５で選別されることになる。

以上のようにこの実施例によれば、入力正弦波Ｓｌｌに
等しい周波数を有する４相のサンプリングクロック信号
から、第１のＡ／Ｄ変換器６におけるサンプリング時の
正弦波Ｓｌｌの位相領域に対応して２相のサンプリング
クロック信号を選別し、前記第１のＡ／Ｄ変換器６に与
えられるサンプリングクロック信号φｌが、入力正弦１
３１１に対する位相差が所望の位相差に最も近いサンプ
リングクロック信号とされる。そして、サンプリングク
ロツタ信号φ１に対してπ／２だけ位相シフトしたサン
プリングクロック信号φ２を第２のＡ／Ｄ変換器７に入
力し、前記第１および第２のＡ／Ｄ変換器６，７出力か
ら前記４相のサンプリングクロック信号のうち入力正弦
波Ｓｌｌに対して所望の位相差に最も近い位相差を有す
るサンプリングクロック信号と前記入力正弦波Ｓｌｌと
の位相差の前記所望の位相差に対する位相誤差を演算し
、この位相誤差信号に基づいて発振器３出力の位相の＠
調整を行うようにしている。このようにして、クロック
信号Ｓ１２　（サンプリングクロック信号φ１）のπ／
２単位での位相の調整が行われ、そして発振器３出力の
位相の微調整（最大π／２の範囲での調整）が行われる
ので、発振器３出力の調整を速やかに行って、クロック
信号３１２を入力正弦波Ｓｌｌに対して高速に位相同期
させることができる。またクロック信号３１２の入力正
弦波３１１に対する所望の位相差（この実施例ではπ／
２）を得るために、従来のように位相シックを用いてい
ないので、前記所望の位相差を高精度で達成することが
できる。

前述の実施例では、切換器１１出力から発振器３の制御
電圧を得る制御部１４は、カウンタ１６からの基準周波
数信号を前記切換器１１出力でパルス幅変調などし、こ
れを低域通過フィルタなどの直流変換器１８で直流電圧
に変換するようにしたが、発振器３の制御電圧を作成す
る構成としては、切換器１１出力をデジタル／アナログ
変換する構成などであってもよい。

また発振器３に代えて、デジタル発振器を用い、切換器
１１からのデジタルデータによってこのデジタル発振器
を制御するようにしてもよい。

〔発明の効果〕

この発明のクロック発生装置によれば、出力されるクロ
ック信号の位相は、選別器によるサンプリングクロック
信号の選別によって、人力正弦波に対する所望の位相差
に近い位相差を有して前記正弦波に同期させられ、その
位相の微調整を演算手段出力に応答して発振器出力の位
相を制御するようにして行うようしているので、位相同
期に要する時間が短くなり、また従来のように位相シフ
タを用いず、位相誤差をクロック信号（第１のアナログ
／デジタル変換器に与えられるサンプリングクロック信
号）とこのクロック信号に対してπ／２だけ位相シフト
したサンプリングクロック信号とでサンプリングして得
た前記入力正弦波のデジタル値によって演算するように
しているので、人力正弦波とクロック信号との位相差を
前記所望の位相差に正確に設定することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のクロック発生装置の基本
的な構成を示すブロック図、第２図は第１および第２の
Δ／Ｄ変換器６，７における入力正弦波３１１のデジタ
ル値への変換態様を示す説明図、第３図は領域判別器８
などの動作を説明するための波形図、第４回は典型的な
先行技術の基本的な構成を示すブロック図である。 ３・・・発振器、４・・・分周器、５・・・選別器、６
・・・第１のＡ／Ｄ変換器、７・・・第２のＡ／Ｄ変換
器、８・・・領域判別器、２０・・・演算手段第４図 第１図

Claims (1)

1. 【特許請求の範囲】 一定の周波数を有する正弦波に所定の位相差を有して位
   相同期したクロック信号を発生させるクロック発生装置
   において、 前記正弦波の周波数の４倍の発振周波数を有する発振器
   と、 この発振器出力を１／４分周して、π／２ずつ位相シフ
   トした４相のサンプリングクロック信号を作成する分周
   器と、 前記４相のサンプリングクロック信号から、π／２の位
   相差を有する２相のサンプリングクロック信号を選別す
   る選別器と、 この選別器からの前記２相のサンプリングクロック信号
   にそれぞれ同期して、前記正弦波をサンプリングする第
   １および第２のアナログ／デジタル変換器と、 この第１および第２のアナログ／デジタル変換器の出力
   から、前記第１のアナログ／デジタル変換器におけるサ
   ンプリング時の正弦波の位相が、この正弦波の１周期を
   ４分割した位相領域の何れの位相領域に属するかを判別
   し、前記４相のサンプリングクロック信号のうちで、前
   記正弦波との位相差が前記所定の位相差に最も近いサン
   プリングクロック信号を前記第１のアナログ／デジタル
   変換器のサンプリングクロック信号として選別させる選
   別制御信号を前記選別器に与える領域判別手段と、 前記第１および第２のアナログ／デジタル変換器出力か
   ら、前記４相のサンプリングクロック信号のなかの前記
   正弦波との位相差が前記所定の位相差に最も近いサンプ
   リングクロック信号と前記正弦波との位相差の前記所定
   の位相差に対する位相誤差を演算する演算手段とを備え
   、 この演算手段出力に応答して、前記発振器出力の位相を
   前記位相誤差を減少させるように制御し、前記選別器か
   ら前記第１のアナログ／デジタル変換器に与えられるサ
   ンプリングクロック信号をクロック信号として出力する
   ようにしたことを特徴とするクロック発生装置。